CN109218236B - 切换时隙数字预失真校正方法、装置及可读存储介质 - Google Patents

切换时隙数字预失真校正方法、装置及可读存储介质 Download PDF

Info

Publication number
CN109218236B
CN109218236B CN201710549234.5A CN201710549234A CN109218236B CN 109218236 B CN109218236 B CN 109218236B CN 201710549234 A CN201710549234 A CN 201710549234A CN 109218236 B CN109218236 B CN 109218236B
Authority
CN
China
Prior art keywords
signal
corrected
model
digital predistortion
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710549234.5A
Other languages
English (en)
Other versions
CN109218236A (zh
Inventor
张哲�
袁静
戴征坚
王蕾
宁东方
张作锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201710549234.5A priority Critical patent/CN109218236B/zh
Publication of CN109218236A publication Critical patent/CN109218236A/zh
Application granted granted Critical
Publication of CN109218236B publication Critical patent/CN109218236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明公开了一种切换时隙数字预失真校正方法、装置及可读存储介质，所述切换时隙数字预失真校正方法包括：采集数字预失真DPD处理后功放的输入信号与功放的输出信号；基于功放配置、所述DPD处理后功放输入信号与功放的输出信号，选取切换时隙数字预失真校正UDSSC模型，并基于所述选取的UDSSC模型提取功放残余失真模型参数，将该功放残余失真模型参数作为目标参数；若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理。本发明解决现有技术中供电不稳定状态下存在线性化补偿指标或者标准恶化的技术问题。

Description

切换时隙数字预失真校正方法、装置及可读存储介质
技术领域
本发明移动通信技术领域，尤其涉及一种切换时隙数字预失真校正方法、装置及可读存储介质。
背景技术
目前，基站侧时分复用系统即TDD系统需要不断切换上行和下行工作状态，来满足基站灵活发射和接收数据需要，在TDD系统下行工作状态中，该TDD系统通常通过开启或者关闭下行功放的供电来实现下行信号的发射的开启与关闭，功放即是功率放大器PA，可以对微弱的电信号实现功率放大，功放是基站中最主要的非线性源，只要输入信号幅度超出其线性区，输出就会产生非线性失真，从而造成信号带内失真和邻道信号干扰，因而需要对非线性区的输入信号进行补偿处理，数字预失真(DPD)是一种有效的线性化技术，用来改善功放的线性度，现有技术中，一般在功放供电稳定后提取功放预失真补偿指标或者标准对TDD系统输入至功放的信号进行线性化补偿处理。
如果供电电源设计的响应速度不够迅速或者电源的带载能力有限，就会存在下行电源开启时即功放上电后的一定时间内即切换时隙内，功放的供电还存在一定波动，即导致功放在该时间段内还存在功放供电不稳的现象。
如果功放供电不稳定，便会造成功放的工作状态在上电后功放各种不同的工作状态存在差异，因而如果采用供电稳定状态下提取的数字预失真补偿指标或者标准对供电不稳定状态的对TDD系统输入至功放的信号进行线性化补偿，那么就会造成电源开启与关闭的切换时隙内存在线性化补偿指标或者标准恶化的现象。也就是说不同的功放状态下如果仍采用相同的数字预失真补偿指标或者标准，就会导致不同时刻下，TDD系统所有下行射频指标或者数据无法同时达到最优的状态。影响了整体下行邻信道功率比ACPR的指标，同时影响了切换时隙的数据流量。
发明内容
本发明的主要目的在于提供一种切换时隙数字预失真校正方法、装置及可读存储介质，旨在解决现有技术中采用供电稳定状态下提取的数字预失真补偿指标或者标准对供电不稳定状态下TDD系统输入至功放的信号进行线性化补偿，造成供电不稳定状态下存在线性化补偿指标或者标准恶化的技术问题。
为实现上述目的，本发明提供一种切换时隙数字预失真校正方法，所述切换时隙数字预失真校正方法包括：
采集数字预失真DPD处理后功放的输入信号与功放的输出信号；
基于功放配置、所述DPD处理后功放输入信号与功放的输出信号，选取切换时隙数字预失真校正UDSSC模型，并基于所述选取的UDSSC模型提取功放残余失真模型参数，将该功放残余失真模型参数作为目标参数；
若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理。
优选地，所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理步骤包括：
获取待校正信号，若检测到基站TDD系统存在时隙切换时，基于所述目标参数对所述待校正信号进行校正处理，并对校正处理后的该待校正信号进行DPD处理；
或者获取待校正信号，若检测到基站TDD系统存在时隙切换时，对所述待校正信号进行DPD处理，后基于所述目标参数对该DPD处理后待校正信号进行校正处理。
优选地，所述切换时隙数字预失真校正模型包括瞬时多项式结构模型，
所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理步骤包括：
若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；
当选取的UDSSC模型为瞬时多项式结构模型时，获取所述待校正信号的模值与函数类型；
基于所述待校正信号的模值与函数类型索引与该输出信号匹配的瞬时多项式结构模型目标参数；
基于所述瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。
进一步地，所述切换时隙数字预失真校正模型包括滤波器结构模型，
所述若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型步骤之后包括：
当选取的UDSSC模型为滤波器结构模型时，获取所述待校正信号的模值与函数类型，并获取待校正信号与滤波输入信号的第一映射关系；
基于所述第一映射关系，获取待校正信号对应的滤波输入信号，基于所述滤波输入信号索引滤波器结构模型目标参数；
基于所述瞬时多项式结构模型目标参数与滤波器结构模型目标参数对所述待校正信号进行校正处理。
优选地，所述切换时隙数字预失真校正模型包括电压校准结构模型，
所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理步骤包括：
若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；
当选取的UDSSC模型为电压校准结构模型时，获取所述待校正信号；
基于所述待校正信号在电压校准结构模型中索引目标漏极电压；
基于所述目标漏极电压，对待校正信号对应的输出电压进行校正处理。
优选地，所述切换时隙数字预失真校正方法应用于数字预失真校正装置，所述数字预失真校正装置所述对待校正信号进行一次或者多次切换时隙数字预失真校正。
此外，为实现上述目的，本发明还提供一种切换时隙数字预失真校正装置，所述数字预失真校正装置包括DPD模块，以及以及实现上述所述切换时隙数字预失真校正方法对应的UDSSC模块。
进一步地，所述DPD模块与所述UDSSC模块串联或者并联连接。
在选择并联结构时，待校正信号直接输出给UDSSC模块；在选择串联结构时，DPD处理后的待校正信号链接或者输入至UDSSC模块。
此外，为实现上述目的，本发明还提供一种切换时隙数字预失真校正装置，所述切换时隙数字预失真校正装置包括：存储器、处理器，通信总线以及存储在所述存储器上的切换时隙数字预失真校正程序，
所述通信总线用于实现处理器与存储器间的通信连接；
所述处理器用于执行所述切换时隙数字预失真校正程序，以实现以下步骤：
采集数字预失真DPD处理后功放的输入信号与功放的输出信号；
基于功放配置、所述DPD处理后功放输入信号与功放的输出信号，选取切换时隙数字预失真校正UDSSC模型，并基于所述选取的UDSSC模型提取功放残余失真模型参数，将该功放残余失真模型参数作为目标参数；
若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理。
优选地，所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理步骤包括：
获取待校正信号，若检测到基站TDD系统存在时隙切换时，基于所述目标参数对所述待校正信号进行校正处理，并对校正处理后的该待校正信号进行DPD处理；
或者获取待校正信号，若检测到基站TDD系统存在时隙切换时，对所述待校正信号进行DPD处理，后基于所述目标参数对该DPD处理后待校正信号进行校正处理。
优选地，所述切换时隙数字预失真校正模型包括瞬时多项式结构模型，
所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理步骤包括：
若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；
当选取的UDSSC模型为瞬时多项式结构模型时，获取所述待校正信号的模值与函数类型；
基于所述待校正信号的模值与函数类型索引与该输出信号匹配的瞬时多项式结构模型目标参数；
基于所述瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。
进一步地，所述切换时隙数字预失真校正模型包括滤波器结构模型，
所述若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型步骤之后包括：
当选取的UDSSC模型为滤波器结构模型时，获取所述待校正信号的模值与函数类型，并获取待校正信号与滤波输入信号的第一映射关系；
基于所述第一映射关系，获取待校正信号对应的滤波输入信号，基于所述滤波输入信号索引滤波器结构模型目标参数；
基于所述瞬时多项式结构模型目标参数与滤波器结构模型目标参数对所述待校正信号进行校正处理。
优选地，所述切换时隙数字预失真校正模型包括电压校准结构模型，
所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理步骤包括：
若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；
当选取的UDSSC模型为电压校准结构模型时，获取所述待校正信号；
基于所述待校正信号在电压校准结构模型中索引目标漏极电压；
基于所述目标漏极电压，对待校正信号对应的输出电压进行校正处理。
此外，为实现上述目的，本发明还提供一种可读存储介质，所述可读存储介质存储有一个或者一个以上程序，所述一个或者一个以上程序可被一个或者一个以上的处理器执行以用于：
采集数字预失真DPD处理后功放的输入信号与功放的输出信号；
基于功放配置、所述DPD处理后功放输入信号与功放的输出信号，选取切换时隙数字预失真校正UDSSC模型，并基于所述选取的UDSSC模型提取功放残余失真模型参数，将该功放残余失真模型参数作为目标参数；
若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理。
本发明通过采集数字预失真DPD处理后功放的输入信号与功放的输出信号；基于功放配置、所述DPD处理后功放输入信号与功放的输出信号，选取切换时隙数字预失真校正UDSSC模型，并基于所述选取的UDSSC模型提取功放残余失真模型参数，将该功放残余失真模型参数作为目标参数；若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理。由于本发明中，获取功放残余失真模型参数即目标参数，若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的信号进行校正处理，而不是在功放供电稳定后提取功放预失真补偿指标或者标准对TDD系统输出至功放的输入信号进行补偿处理，因而能够解决现有技术中采用供电稳定状态下提取的数字预失真补偿指标或者标准对供电不稳定状态的功放或者其输入信号进行补偿，造成供电不稳定状态下存在线性化补偿指标或者标准恶化的技术问题。
附图说明
图1为本发明切换时隙数字预失真校正方法第一实施例的流程示意图；
图2为UDSSC模型1的结构图；
图3为UDSSC模型2的结构图；
图4为UDSSC模型3的结构图；
图5为切换时隙数字预失真校正装置兼容结构图；
图6是电源曲线提取装置结构图；
图7数字预失真校正装置校正流程图；
图8为本发明实施例方法涉及的硬件运行环境的设备结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供一种切换时隙数字预失真校正方法，在本发明切换时隙数字预失真校正方法的第一实施例中，参照图1，所述切换时隙数字预失真校正方法包括：
步骤S10，采集数字预失真DPD处理后功放输入信号与功放的输出信号；
目前，TDD系统信号源的源信号进行失真补偿后，由数/模转换器转换为模拟信号。然后该模拟信号经过上变频器转换为射频信号，输入到功率放大器PA。功率放大器的输出信号(功放输出信号)经过天线进行发送。
数字预失真校正装置通过软件获取功放的输入信号，以及功放输出信号，并提取上述功放的输入输出信号的逆模型以对功放输入信号进行数字预失真DPD校准，之后再进行迭代的处理，当迭代到稳定状态之后，停止数字预失真DPD的校准，此时获取DPD处理后的功放输入信号与功放的输出信号。
步骤S20，基于功放配置、所述DPD处理后功放输入信号与功放的输出信号，选取切换时隙数字预失真校正UDSSC模型，并基于所述选取的UDSSC模型提取功放残余失真模型参数，将该功放残余失真模型参数作为目标参数；
基于功放配置、该配置包括功放型号、该型号功放失真状态或者功放非线性失真实际情形等，基于功放配置、所述DPD处理后功放输入信号与功放的输出信号，选取切换时隙数字预失真校正UDSSC模型，该切换时隙数字预失真校正UDSSC模型包括多个不同类型的模型，如图2中的瞬时多项式结构模型即UDSSC模型1，如图3中的滤波器结构模型即UDSSC模型2，如图4中的电压校准模型即UDSSC模型3等，基于所述选取的UDSSC模型，DPD处理后功放输入信号与功放的输出信号，提取功放残余失真模型参数，将该功放残余失真模型参数作为目标参数，并将该目标参数通过软件下载至数字预失真校正装置，以基于该目标参数对TDD系统输入至功放的输出信号即待校正信号进行校准处理，其中，该软件可获取功放基于所有预存于软件中的应不同UDSSC模型的目标参数，并将该目标参数保存至数字预失真校正装置中的UDSSC模块中。
步骤S30，若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理。
图7为数字预失真校正装置校正流程图，获取待校正信号Sin，对该待校正信号Sin选取不同的数字预失真处理路线，即DPD与UDSSC处理串联的路线、以及DPD与UDSSC处理并联的路线。
由于每个无线帧长10ms，每个无线帧分为两个5ms的子帧，每个子帧由长度675us的7个常规时隙和3个特殊时隙组成，3个特殊时隙分别是下行导频时隙DwPTS，(75us)、上行导频时隙UpPTS，(125us)和保护时隙G(75us)构成,在这7个常规时隙中，Ts0总是分配给下行链路，而Ts1总是分配给上行链路，其他时隙可作为上行链路的时隙，也可以作为下行链路的时隙。上行链路的时隙和下行链的时隙之间由一个转换点分开，由于在功放开启或者关闭过程中，若检测到基站TDD系统存在时隙切换时，根据每次转换的时隙钟触发启动数字预失真校正装置中UDSSC模块。
基于触发的UDSSC模块，获取待校正信号的信号属性，并基于该信号属以及功放的型号等获取对应的目标参数，基于所述目标参数对基站TDD系统输出至功放的信号进行校正处理，将该基站TDD系统输出至功放的信号作为待校正信号。
其中，所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的信号进行校正处理步骤包括：
获取待校正信号，若检测到基站TDD系统存在时隙切换时，基于所述目标参数对所述待校正信号进行校正处理，并对校正处理后的该待校正信号进行DPD处理；
或者获取待校正信号，若检测到基站TDD系统存在时隙切换时，对所述待校正信号进行DPD处理，后基于所述目标参数对该DPD处理后待校正信号进行校正处理。
获取待校正信号即获取TDD系统信号源输出至功放的信号，UDSSC模块校准的输待校正信号可以为DPD处理前的待校正信号，也可以为DPD处理后的待校正信号，其中，可以做循环N次DPD处理后进行1次UDSSC处理待校正信号；也可以在进行一次UDSSC校准后，之后就只进行DPD校准待校正信号。
本发明通过采集数字预失真DPD处理后功放的输入信号与功放的输出信号；基于功放配置、所述DPD处理后功放输入信号与功放的输出信号，选取切换时隙数字预失真校正UDSSC模型，并基于所述选取的UDSSC模型提取功放残余失真模型参数，将该功放残余失真模型参数作为目标参数；若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理。由于本发明中，获取功放残余失真模型参数即目标参数，若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的信号进行校正处理，而不是在功放供电稳定后提取功放预失真补偿指标或者标准对对TDD系统输出至功放的输入信号进行补偿处理，因而能够解决现有技术中采用供电稳定状态下提取的数字预失真补偿指标或者标准对供电不稳定状态的功放或者其输入信号进行补偿，造成供电不稳定状态下存在线性化补偿指标或者标准恶化的技术问题。
进一步地，在本发明切换时隙数字预失真校正方法的第一实施例的基础上，提供切换时隙数字预失真校正方法第二实施例，在第二实施例中，所述切换时隙数字预失真校正模型包括瞬时多项式结构模型，
所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的信号进行校正处理步骤包括：
所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理步骤包括：
若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；
当选取的UDSSC模型为瞬时多项式结构模型时，获取所述待校正信号的模值与函数类型；
基于所述待校正信号的模值与函数类型索引与该输出信号匹配的瞬时多项式结构模型目标参数；
基于所述瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。
若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型，当选取的UDSSC模型为瞬时多项式结构模型时，如图2所示，获取对应的第一函数形式：
Xout(n)＝Xin(n)*f(|Xin(n)|)＝Xin(n)*LUT(|Xin(n)|) (1)
其中根据不同的功放状态还可以提取不同的系数至式(1)中。
上式(1)中，Xin为UDSSC的待校正信号，Xout为校正后的输出信号，由于|Xin|不同，同一UDSSC模型对应的目标参数的值不同，获取所述待校正信号的模值|Xin|与待校正信号的函数类型，并基于该待校正信号的函数类型，获取待校正信号模值的函数f(|Xin|，并基于待校正信号模值的函数f(|Xin|与|Xin|，获取与本功放或者与待校正信号本匹配的目标参数的值，即基于所述待校正信号的模值与函数类型索引与该输出信号匹配的瞬时多项式结构模型目标参数，基于所述瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。所有不同函数类型对应的目标参数最终是以LUT表格的形式进行存储，各目标参数组成了UDSSC的校准表格，其中，该函数类型还可以是多项式结构、spline结构、非线性滤波器模型以及人工神经网络模型等。
在本实施例中，通过若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；当选取的UDSSC模型为瞬时多项式结构模型时，获取所述待校正信号的模值与函数类型；基于所述待校正信号的模值与函数类型索引与该输出信号匹配的瞬时多项式结构模型目标参数；基于所述瞬时多项式结构模型目标参数对所述待校正信号进行校正处理，因而在UDSSC模型为瞬时多项式结构模型时，能够获取目标参数进行校正待校正信号，避免造成供电不稳定状态下存在线性化补偿指标或者标准恶化的技术问题。
进一步地，在本发明切换时隙数字预失真校正方法的第二实施例的基础上，提供切换时隙数字预失真校正方法第三实施例，在第三实施例中，所述切换时隙数字预失真校正模型包括滤波器结构模型，
所述若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型步骤之后包括：
当选取的UDSSC模型为滤波器结构模型时，获取所述待校正信号的模值与函数类型，并获取待校正信号与滤波输入信号的第一映射关系；
基于所述第一映射关系，获取待校正信号对应的滤波输入信号，基于所述滤波输入信号索引滤波器结构模型目标参数；
基于所述滤波器结构模型目标参数与瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。
当选取的UDSSC模型为滤波器结构模型时，如图3所示，与图2不同，图3中加入了滤波器，滤波器主要是用来拟合电源上电的不稳定状态的输出曲线图形，具体滤波器结构可以根据不同的电源响应情况设计不同的滤波器结构，当选取的UDSSC模型为滤波器结构模型时，获取所述待校正信号的模值与函数类型，并获取待校正信号与滤波输入信号的第一映射关系，基于所述第一映射关系，获取待校正信号对应的滤波输入信号，基于所述滤波输入信号索引滤波器结构模型目标参数；基于所述滤波器结构模型目标参数与瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。用以具体实施例进行说明，当滤波器结构为IIR滤波结构，其中为fil为滤波器输入信号，第一映射关系具体的表示形式为：
Xout(n)＝Xin(n)*fil*f(|Xin(n)|)＝Xin(n)*fil*LUT(|Xin(n)|) (2)
其中，
filout(n)＝ɑ*filin(n)+(1-ɑ)*filout(n-n0) (3)
其中filin(n)为第n时刻的滤波器输入信号，filout(n)为第n时刻的滤波器输出信号，ɑ为滤波器因子，n0为延迟，获取滤波器输入信号，可完成基于所述滤波输入信号索引滤波器结构模型目标参数，基于所述滤波器结构模型目标参数与瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。
在本实施例中，通过当选取的UDSSC模型为滤波器结构模型时，获取所述待校正信号的模值与函数类型，并获取待校正信号与滤波输入信号的第一映射关系；基于所述第一映射关系，获取待校正信号对应的滤波输入信号，基于所述滤波输入信号索引滤波器结构模型目标参数；基于所述滤波器结构模型目标参数与瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。因而能够及时对待校正信号进行进一步校正。
进一步地，在本发明切换时隙数字预失真校正方法的第一实施例的基础上，提供切换时隙数字预失真校正方法第四实施例，在第四实施例中，所述切换时隙数字预失真校正模型包括电压校准结构模型，
所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的信号进行校正处理步骤包括：
若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；
当选取的UDSSC模型为电压校准结构模型时，获取所述待校正信号；
基于所述待校正信号索引目标漏极电压；
基于所述目标漏极电压，对待校正信号对应的输出电压进行校正处理。
如图4所示，当选取的UDSSC模型为电压校准结构模型时，获取所述待校正信号，并获取待校正信号与目标漏极电压的第二映射关系，基于所述第二映射关系，获取索引目标漏极电压，
Xout(n)＝Xin(n)*f(|Xin(n)|)*V(t)＝Xin(n)*LUT(|Xin(n)|)*LUTV(V(t)) (4)
该模型也是在模型1的基础上增加了功放漏极电压曲线的表达式，由于通过仿真可以看出经过DPD校准后的功放残余失真与漏极电压曲线的包络特性有关，因此引入了功放的漏极电压曲线，建立输入信号与漏极电压的二维索引结构，在不同的时刻采用不同的电压输入值，最终起到校准残余误差的作用。图6是电源曲线提取装置结构图，其中，漏压的曲线需要通过时隙钟来进行控制，当上行转下行的时刻启动对应模块，其中，切换时隙不稳定状态的时间长度可以根据测量出来的值进行配置。
在本实施例中，通过若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；当选取的UDSSC模型为电压校准结构模型时，获取所述待校正信号；基于所述待校正信号索引目标漏极电压；基于所述目标漏极电压，对待校正信号对应的输出电压进行校正处理。本申请中因而能够及时对待校正信号进行进一步校正。
进一步地，在本发明切换时隙数字预失真校正方法的第四实施例的基础上，提供切换时隙数字预失真校正方法第五实施例，在第五实施例中，所述切换时隙数字预失真校正方法应用于数字预失真校正装置，所述数字预失真校正装置所述对待校正信号进行一次或者多次切换时隙数字预失真校正。
在本申请中，对待校正信号可以进行一次或者多次切换时隙数字预失真校正，并选取对应的校正模型，如图5所示，以进一步地提升校正的准确性，另外，也可以是不同的时刻选择不同的模型结构。
在本实施例中，通过所述数字预失真校正装置所述对待校正信号进行一次或者多次切换时隙数字预失真校正，因而能够提升对待校正信号进行校正的准确性。
另外，本发明提供一种切换时隙数字预失真校正装置，该装置包括：
采集模块，用于采集数字预失真DPD处理后功放输入信号与功放的输出信号；
提取模块，用于基于功放配置、所述DPD处理后功放输入信号与功放的输出信号，选取切换时隙数字预失真校正UDSSC模型，并基于所述选取的UDSSC模型提取功放残余失真模型参数，将该功放残余失真模型参数作为目标参数；
校正模块，用于若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理。
进一步地，所述校正模块包括：
第一获取单元，用于获取待校正信号，若检测到基站TDD系统存在时隙切换时，基于所述目标参数对所述待校正信号进行校正处理，并对校正处理后的该待校正信号进行DPD处理；
或者获取待校正信号，若检测到基站TDD系统存在时隙切换时，对所述待校正信号进行DPD处理，后基于所述目标参数对该DPD处理后待校正信号进行校正处理。
进一步地，所述切换时隙数字预失真校正模型包括瞬时多项式结构模型，
所述校正模块包括：
第三获取单元，用于若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；
第四获取单元，用于当选取的UDSSC模型为瞬时多项式结构模型时，获取所述待校正信号的模值与函数类型；
第一索引单元，用于基于所述待校正信号的模值与函数类型索引与该输出信号匹配的瞬时多项式结构模型目标参数；
第一校正单元，用于基于所述瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。
进一步地，所述切换时隙数字预失真校正模型包括滤波器结构模型，
所述校正模块包括：
第五获取单元，用于当选取的UDSSC模型为滤波器结构模型时，获取所述待校正信号的模值与函数类型，并获取待校正信号与滤波输入信号的第一映射关系；
第二索引单元，用于基于所述第一映射关系，获取待校正信号对应的滤波输入信号，基于所述滤波输入信号索引滤波器结构模型目标参数；
第二校正单元，用于基于所述滤波器结构模型目标参数与瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。
进一步地，所述切换时隙数字预失真校正模型包括电压校准结构模型，所述校正模块包括：
第六获取单元，用于若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；
第七获取单元，用于当选取的UDSSC模型为电压校准结构模型时，获取所述待校正信号；
第三索引单元，用于基于所述待校正信号索引目标漏极电压；
第三校正单元，用于基于所述目标漏极电压，对待校正信号对应的输出电压进行校正处理。
进一步地，所述数字预失真校正装置所述对待校正信号进行一次或者多次切换时隙数字预失真校正。
参照图8，图8是本发明实施例方法涉及的硬件运行环境的设备结构示意图。
本发明实施例切换时隙数字预失真校正装置可以是PC，也可以是智能手机、平板电脑、电子书阅读器、MP3(Moving Picture Experts Group Audio Layer III，动态影像专家压缩标准音频层面3)播放器、MP4(Moving Picture Experts Group Audio Layer IV，动态影像专家压缩标准音频层面3)播放器、便携计算机等终端设备。
如图8所示，该切换时隙数字预失真校正装置可以包括：处理器1001，例如CPU，存储器1005，通信总线1002。其中，通信总线1002用于实现处理器1001和存储器1005之间的连接通信。存储器1005可以是高速RAM存储器，也可以是稳定的存储器(non-volatilememory)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
可选地，该切换时隙数字预失真校正装置还可以包括用户接口、网络接口、摄像头、RF(Radio Frequency，射频)电路，传感器、音频电路、WiFi模块等等。用户接口可以包括显示屏(Display)、输入单元比如键盘(Keyboard)，可选用户接口还可以包括标准的有线接口、无线接口。网络接口可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。
本领域技术人员可以理解，图8中示出的切换时隙数字预失真校正装置结构并不构成对切换时隙数字预失真校正装置的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图8所示，作为一种计算机存储介质的存储器1005中可以包括操作系统、网络通信模块以及切换时隙数字预失真校正程序。操作系统是管理和控制切换时隙数字预失真校正装置硬件和软件资源的程序，支持切换时隙数字预失真校正程序以及其它软件和/或程序的运行。网络通信模块用于实现存储器1005内部各组件之间的通信，以及与切换时隙数字预失真校正装置中其它硬件和软件之间通信。
在图8所示的切换时隙数字预失真校正装置中，处理器1001用于执行存储器1005中存储的切换时隙数字预失真校正程序，实现以下步骤：
当检测到切换时隙数字预失真校正请求时，获取待上载的用户信息；
将该待上载的用户信息保存在上传系统的中间态接口表中；
每间隔预设时间段从中间态接口表中选取待上载的用户信息，并将该选取的待上载的切换时隙数字预失真校正至目标用户信息池中。
进一步地，所述每间隔预设时间段从中间态接口表中选取待上载的用户信息，并将该选取的待上载的切换时隙数字预失真校正至目标用户信息池中步骤包括：
根据待上载的用户信息进入中间态接口表的先后顺序，对中间态接口表中的用户信息进行分批处理，其中，每批次待上载的用户信息不超过上传系统的单次上载容量；
每间隔预设时间段从中间态接口表中获取各批次的待上载用户信息，并将各批次的待上载用户信息依次上载至目标用户信息池中，直至上载完成所有待上载用户信息。
进一步地，所述将该待上载的用户信息保存在上传系统的中间态接口表中步骤包括：
对所述待上载的用户信息进行校验，当校验成功时，执行将该待上载的用户信息保存在上传系统的中间态接口表的步骤。
进一步地，所述对所述待上载的用户信息进行校验，当校验成功时，执行将该待上载的用户信息保存在上传系统的中间态接口表的步骤之后包括：
当校验失败时，将校验失败的待上载的用户信息记录到错误日志表中，并生成第一提示信息。
进一步地，所述对所述待上载的用户信息进行校验，当校验成功时，执行将该待上载的用户信息保存在上传系统的中间态接口表的步骤包括：
获取待上载的用户信息中用户参数类型与该用户参数长度，将用户参数的类型与对应预存的标准参数类型进行比对，并将该用户参数长度与对应预存的标准参数长度进行比对；
当用户参数的类型与对应预存的标准参数类型相同、且该用户参数长度与对应预存的标准参数长度相同时，校验成功；
当校验成功时，将该待上载的用户信息保存在上传系统的中间态接口表中。
进一步地，所述当校验成功时，将该待上载的用户信息保存在上传系统的中间态接口表中步骤包括：
当校验成功时，获取待上载用户信息中用户的用户标识号；
基于所述用户标识号确认对应的待上载用户信息是否属于重复上载的用户信息；
当待上载用户信息不属于重复上载的用户信息时，将该待上载的用户信息保存在上传系统的中间态接口表中。
进一步地，所述基于所述用户标识号确认对应的待上载用户信息是否属于重复上载步骤之后包括：
当待上载用户信息属于重复上载的用户信息时，将该属于重复上载的待上载用户信息删除处理中，并生成第二提示信息。
进一步地，所述当检测到切换时隙数字预失真校正请求时，获取待上载的用户信息步骤包括：
当检测到切换时隙数字预失真校正请求时，通过开放应用程序接口获取待上载的用户信息。
本发明切换时隙数字预失真校正装置具体实施方式与上述切换时隙数字预失真校正方法各实施例基本相同，在此不再赘述。
本发明提供了一种可读存储介质，所述可读存储介质存储有一个或者一个以上程序，所述一个或者一个以上程序还可被一个或者一个以上的处理器执行以用于实现上述所述的切换时隙数字预失真校正方法的步骤。
本发明可读存储介质具体实施方式与上述切换时隙数字预失真校正方法各实施例基本相同，在此不再赘述。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利处理范围内。

Claims (10)

1.一种切换时隙数字预失真校正方法，其特征在于，所述切换时隙数字预失真校正方法包括：
采集数字预失真DPD处理后功放的输入信号与功放的输出信号；
基于功放配置、所述DPD处理后功放输入信号与功放的输出信号，选取切换时隙数字预失真校正UDSSC模型，并基于所述选取的UDSSC模型提取功放残余失真模型参数，将该功放残余失真模型参数作为目标参数，其中，所述切换时隙数字预失真校正UDSSC模型包括基于瞬时多项式结构模型、滤波器结构模型或电压校准结构模型构建的用于提取所述功放残余失真模型参数的模型；
若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理。
2.如权利要求1所述的切换时隙数字预失真校正方法，其特征在于，所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理步骤包括：
获取待校正信号，若检测到基站TDD系统存在时隙切换时，基于所述目标参数对所述待校正信号进行校正处理，并对校正处理后的该待校正信号进行DPD处理；
或者获取待校正信号，若检测到基站TDD系统存在时隙切换时，对所述待校正信号进行DPD处理，后基于所述目标参数对该DPD处理后待校正信号进行校正处理。
3.如权利要求1所述的切换时隙数字预失真校正方法，其特征在于，所述切换时隙数字预失真校正模型包括瞬时多项式结构模型，
所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理步骤包括：
若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；
当选取的UDSSC模型为瞬时多项式结构模型时，获取所述待校正信号的模值与函数类型；
基于所述待校正信号的模值与函数类型索引与该输出信号匹配的瞬时多项式结构模型目标参数；
基于所述瞬时多项式结构模型目标参数对所述待校正信号进行校正处理。
4.如权利要求3所述的切换时隙数字预失真校正方法，其特征在于，所述切换时隙数字预失真校正模型包括滤波器结构模型，
所述若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型步骤之后包括：
当选取的UDSSC模型为滤波器结构模型时，获取所述待校正信号的模值与函数类型，并获取待校正信号与滤波输入信号的第一映射关系；
基于所述第一映射关系，获取待校正信号对应的滤波输入信号，基于所述滤波输入信号索引滤波器结构模型目标参数；
基于所述瞬时多项式结构模型目标参数与滤波器结构模型目标参数对所述待校正信号进行校正处理。
5.如权利要求1所述的切换时隙数字预失真校正方法，其特征在于，所述切换时隙数字预失真校正模型包括电压校准结构模型，
所述若检测到基站TDD系统存在时隙切换时，基于所述目标参数对基站TDD系统输出至功放的待校正信号进行校正处理步骤包括：
若检测到基站TDD系统存在时隙切换时，获取选取的UDSSC模型；
当选取的UDSSC模型为电压校准结构模型时，获取所述待校正信号；
基于所述待校正信号在电压校准结构模型中索引目标漏极电压；
基于所述目标漏极电压，对待校正信号对应的输出电压进行校正处理。
6.如权利要求1所述的切换时隙数字预失真校正方法，其特征在于，所述切换时隙数字预失真校正方法应用于数字预失真校正装置，所述数字预失真校正装置对所述待校正信号进行一次或者多次切换时隙数字预失真校正。
7.一种数字预失真校正装置，其特征在于，所述数字预失真校正装置包括DPD模块，以及实现如权利要求1至6中任一项所述切换时隙数字预失真校正方法对应的UDSSC模块。
8.如权利要求7所述的数字预失真校正装置，其特征在于，所述DPD模块与所述UDSSC模块串联或者并联连接。
9.一种切换时隙数字预失真校正装置，其特征在于，所述切换时隙数字预失真校正装置包括：存储器、处理器，通信总线以及存储在所述存储器上的切换时隙数字预失真校正程序，
所述通信总线用于实现处理器与存储器间的通信连接；
所述处理器用于执行所述切换时隙数字预失真校正程序，以实现如权利要求1至6中任一项所述的切换时隙数字预失真校正方法的步骤。
10.一种可读存储介质，其特征在于，所述可读存储介质上存储有切换时隙数字预失真校正程序，所述切换时隙数字预失真校正程序被处理器执行时实现如权利要求1-6中任一项所述的切换时隙数字预失真校正方法的步骤。
CN201710549234.5A 2017-07-06 2017-07-06 切换时隙数字预失真校正方法、装置及可读存储介质 Active CN109218236B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710549234.5A CN109218236B (zh) 2017-07-06 2017-07-06 切换时隙数字预失真校正方法、装置及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710549234.5A CN109218236B (zh) 2017-07-06 2017-07-06 切换时隙数字预失真校正方法、装置及可读存储介质

Publications (2)

Publication Number Publication Date
CN109218236A CN109218236A (zh) 2019-01-15
CN109218236B true CN109218236B (zh) 2022-10-18

Family

ID=64990621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710549234.5A Active CN109218236B (zh) 2017-07-06 2017-07-06 切换时隙数字预失真校正方法、装置及可读存储介质

Country Status (1)

Country Link
CN (1) CN109218236B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092630B (zh) * 2019-12-30 2021-09-07 三维通信股份有限公司 信号传输系统、信号处理方法和计算机可读存储介质
CN113132279A (zh) * 2019-12-30 2021-07-16 中兴通讯股份有限公司 一种预失真处理方法、装置、设备和存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1335699A (zh) * 2000-07-20 2002-02-13 华为技术有限公司 一种宽带发射机的自适应数字预失真方法和装置
JP2008172511A (ja) * 2007-01-11 2008-07-24 Hitachi Kokusai Electric Inc 歪補償増幅装置
CN101800546A (zh) * 2010-02-09 2010-08-11 中兴通讯股份有限公司 一种改善数字预失真系统链路失真过补偿的方法和装置
CN102055503A (zh) * 2009-11-02 2011-05-11 中兴通讯股份有限公司 一种适用于时分双工模式的数字预失真补偿方法及装置
CN102594749A (zh) * 2012-02-28 2012-07-18 中兴通讯股份有限公司 一种数字预失真处理方法及装置
CN102893399A (zh) * 2012-05-24 2013-01-23 华为技术有限公司 预失真校正方法、预失真校正装置、发射机及基站
WO2014127534A1 (en) * 2013-02-22 2014-08-28 Telefonaktiebolaget L M Ericsson (Publ) Method and device for controlling a power amplifier capable of utilizing nonlinearity correction and a power amplifier system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130043425A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치
BR112015005676B1 (pt) * 2012-09-25 2022-02-08 Hitachi Kokusai Electric Inc Circuito de compensação de distorção e dispositivo de transmissão usando circuito de compensação de distorção e amplificador de potência de alta frequência

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1335699A (zh) * 2000-07-20 2002-02-13 华为技术有限公司 一种宽带发射机的自适应数字预失真方法和装置
JP2008172511A (ja) * 2007-01-11 2008-07-24 Hitachi Kokusai Electric Inc 歪補償増幅装置
CN102055503A (zh) * 2009-11-02 2011-05-11 中兴通讯股份有限公司 一种适用于时分双工模式的数字预失真补偿方法及装置
CN101800546A (zh) * 2010-02-09 2010-08-11 中兴通讯股份有限公司 一种改善数字预失真系统链路失真过补偿的方法和装置
WO2011097844A1 (zh) * 2010-02-09 2011-08-18 中兴通讯股份有限公司 一种降低数字预失真系统链路失真过补偿的方法和装置
CN102594749A (zh) * 2012-02-28 2012-07-18 中兴通讯股份有限公司 一种数字预失真处理方法及装置
CN102893399A (zh) * 2012-05-24 2013-01-23 华为技术有限公司 预失真校正方法、预失真校正装置、发射机及基站
WO2014127534A1 (en) * 2013-02-22 2014-08-28 Telefonaktiebolaget L M Ericsson (Publ) Method and device for controlling a power amplifier capable of utilizing nonlinearity correction and a power amplifier system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"R1-1610117 Common PAPR reduction techniques for OFDM DFTs-OFDM".《3GPP tsg_ran\WG1_RL1》.2016, *
"R4-166374 [5G] Further discussion of PA model for waveform evaluation".《3GPP tsg_ran\WG4_Radio》.2016, *

Also Published As

Publication number Publication date
CN109218236A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
US10404296B2 (en) Digital compensator
CN103051574B (zh) 数字预失真处理方法及系统
US9647717B2 (en) Digital pre-distortion parameter obtaining method and pre-distortion system
KR102605423B1 (ko) Aclr 최적화를 위한 주파수 도메인 가중 최소 제곱 시스템 및 방법
US9231627B2 (en) Adaptive ISO-Gain pre-distortion for an RF power amplifier operating in envelope tracking
US7460613B2 (en) Digital linearization circuit
US7091779B2 (en) Non-linear modeling method
EP2779441A1 (en) Under-sampling digital pre-distortion architecture
CN109218236B (zh) 切换时隙数字预失真校正方法、装置及可读存储介质
CN109983693A (zh) 用于功率放大器的预失真的方法和电路
US11671130B2 (en) Obtaining reliable and specific data for adaptive digital predistortion
Vansebrouck et al. Fully-digital blind compensation of non-linear distortions in wideband receivers
US10693509B1 (en) Digital predistortion with power-specific capture selection
US20160006404A1 (en) Method and Device for Controlling a Power Amplifier Capable of Utilizing Nonlinearity Correction and a Power Amplifier System
CN106470018B (zh) 时域数字预失真内的频率切换
CN105099972A (zh) 发射机的发射通道间干扰消除方法及装置
CN102983820A (zh) 一种非线性注入式线性化系统及数字预失真方法
KR101977783B1 (ko) 전력 증폭기 성능 보정 방법 및 그를 위한 장치
US9813028B2 (en) Wireless device
JP2004172676A (ja) 歪補償方法
US7863975B2 (en) Method for calibrating a power amplifier and device using the same
US20150180610A1 (en) Transmission device and distortion compensation method
Sulimarski et al. Polynomial memory pre distortion based on non uniform delays for wireless applications
JP2017200147A (ja) 無線装置及び係数更新方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant