KR102605423B1 - Aclr 최적화를 위한 주파수 도메인 가중 최소 제곱 시스템 및 방법 - Google Patents

Aclr 최적화를 위한 주파수 도메인 가중 최소 제곱 시스템 및 방법 Download PDF

Info

Publication number
KR102605423B1
KR102605423B1 KR1020160094651A KR20160094651A KR102605423B1 KR 102605423 B1 KR102605423 B1 KR 102605423B1 KR 1020160094651 A KR1020160094651 A KR 1020160094651A KR 20160094651 A KR20160094651 A KR 20160094651A KR 102605423 B1 KR102605423 B1 KR 102605423B1
Authority
KR
South Korea
Prior art keywords
aclr
output
region
power amplifier
paragraph
Prior art date
Application number
KR1020160094651A
Other languages
English (en)
Other versions
KR20170123208A (ko
Inventor
김재영
이정원
프라나브 다얄
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170123208A publication Critical patent/KR20170123208A/ko
Application granted granted Critical
Publication of KR102605423B1 publication Critical patent/KR102605423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H04L43/0829—Packet loss
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

방법 및 장치가 제공된다. 상기 방법은, 전력 증폭기(power amplifier, PA)의 입력 및 출력 데이터를 포함하는 학습 데이터 세트를 결정하고, 주파수 도메인 가중 함수를 이용하여 상기 학습 데이터 세트를 회귀하여(regressing) 보상 데이터를 결정하고, 상기 보상 데이터를 저장하고, 상기 저장된 보상 데이터를 이용하여 상기 전력 증폭기의 출력을 선형화하는(linearizing) 것을 포함한다.

Description

ACLR 최적화를 위한 주파수 도메인 가중 최소 제곱 시스템 및 방법{SYSTEM AND METHOD FOR FREQUENCY-DOMAIN WEIGHTED LEAST SQUARE FOR ACLR OPTIMIZATION}
본 발명은 일반적으로 무선 통신용 방법 및 장치에 관한 것이고, 더욱 상세하게는 주파수 도메인 가중 최소 제곱(frequency-domain weighted least square) 시스템 및 방법에 관한 것이다.
전자 디바이스의 사용자들은, 전자 디바이스 및 이들 디바이스를 연결하는 통신 네트워크에 의해 제공되는 어플리케이션 및 서비스에 있어서 증가하는 기능을 필요로 한다. 이와 같은 통신 네트워크의 대역폭 및 신뢰성의 증가는 사용자 만족도를 위해 그 중요성이 커지고 있다. 무선 통신 전송기에 의해 직면하는 도전 과제 중 하나는, 전송기의 성능을 충분히 유지하면서도 전송기의 전력 증폭기(power amplifier, PA)에 의해 소모되는 전력을 감소시키는 것이다. PA의 전력 효율은 일반적으로 PA의 출력의 선형성과 반비례 관계를 갖는다. 더 높은 PA 전력 소모 효율을 달성하는 것은 오차 벡터 크기(error vector magnitude, EVM)를 증가시킬 수 있고, 나아가 데이터 전송 오차율을 증가시켜 사용자에게 제공되는 대역폭을 낮출 수 있다. 높은 PA 전력 소모 효율은 또한 인접 채널 누설 비율(adjacent channel leakage ratio, ACLR)을 증가시켜, 인접한 주파수 대역에 대한 원치 않는 라디오 주파수(radio frequency, RF) 방출의 스펙트럼 재성장(spectral regrowth)을 야기할 수 있고, 이는 이들 인접한 대역의 신호와 간섭을 일으킬 수 있다.
본 발명이 해결하고자 하는 기술적 과제는, PA의 EVM과 ACLR의 요구사항을 모두 맞출 수 있는 주파수 도메인 가중 최소 제곱 회귀(regression)를 사용하는 PA의 비선형 보상 방법 및 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 방법은, 전력 증폭기(power amplifier, PA)의 입력 및 출력 데이터를 포함하는 학습 데이터 세트를 결정하고, 주파수 도메인 가중 함수를 이용하여 상기 학습 데이터 세트를 회귀하여(regressing) 보상 데이터를 결정하고, 상기 보상 데이터를 저장하고, 상기 저장된 보상 데이터를 이용하여 상기 전력 증폭기의 출력을 선형화하는(linearizing) 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 전자 디바이스는, 전력 증폭기(power amplifier, PA); 스토리지; 및 프로세서를 포함하고, 상기 프로세서는, 상기 전력 증폭기의 입력 및 출력 데이터를 포함하는 학습 데이터 세트를 결정하고, 주파수 도메인 가중 함수를 이용하여 상기 학습 데이터 세트를 회귀하여(regressing) 보상 데이터를 결정하고, 상기 보상 데이터를 상기 스토리지에 저장하고, 상기 저장된 보상 데이터를 이용하여 상기 전력 증폭기의 출력을 선형화한다(linearize).
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 모바일 통신 시스템에서 사용자 장비(user equipment, UE)를 제어하는 칩셋은, 전력 증폭기(power amplifier, PA)의 입력 및 출력 데이터를 포함하는 학습 데이터 세트를 결정하고, 주파수 도메인 가중 함수를 이용하여 상기 학습 데이터 세트를 회귀하여(regressing) 보상 데이터를 결정하고, 상기 보상 데이터를 상기 스토리지에 저장하고, 상기 저장된 보상 데이터를 이용하여 상기 전력 증폭기의 출력을 선형화한다(linearize).
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 네트워크 환경의 전자 디바이스를 설명하기 위한 개략적인 블록도이다.
도 2는 본 발명의 일 실시예에 따른 라디오 주파수 송수신기의 일부를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 주파수 도메인 가중 최소 제곱 회귀 분석 방법의 동작을 설명하기 위한 순서도이다.
도 4는 본 발명의 일 실시예에 따른 윈도우 함수의 전력 스펙트럼 밀도(power spectral density, PSD) 의 플롯(plot)을 도시한 것이다.
도 5는 본 발명의 일 실시예에 따른 PA 특성에 대한 진폭(AM)-진폭(AM) 곡선의 플롯을 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 PA 입력, PA 출력 및 보상된 PA 출력의 PSD의 플롯을 도시한 것이다.
도 7은 본 발명의 일 실시예에 따른 테스트 데이터 세트와 학습 데이터 세트에 대한 메모리 다항 차수(memory polynomial order)를 기준으로 평균 제곱 에러(mean squares error, MSE)에 의해 결정된 ACLR을 플롯으로 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 테스트 데이터 세트와 학습 데이터 세트에 대한 메모리 다항 차수를 기준으로 ACLR에 의해 결정된 ACLR을 플롯으로 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 테스트 데이터 세트와 학습 데이터 세트에 대한 메모리 다항 차수를 기준으로 MSE에 의해 결정된 MSE를 플롯으로 도시한 도면이다.
도 10은 본 발명의 일 실시예에 따른 테스트 데이터 세트와 학습 데이터 세트에 대한 메모리 다항 차수를 기준으로 ACLR에 의해 결정된 MSE를 플롯으로 도시한 도면이다.
도 1은 본 발명의 일 실시예에 따른 네트워크 환경의 전자 디바이스를 설명하기 위한 개략적인 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 네트워크 환경의 전자 디바이스(100)는 통신 블록(110), 프로세서(120), 메모리(130), 디스플레이(150), 입력/출력 블록(160), 오디오 블록(170) 및 송수신기(180)를 포함하지만, 본 발명의 범위가 이에 제한되는 것은 아니다. 통신 블록(110)은 광역(wide area), 로컬 영역(local area), 개인 영역(personal area), 근거리(near field), D2D(device to device), M2M(machine to machine) 및 단거리 통신을 제공한다. 통신 블록(110) 또는 그 일부분의 기능은 칩셋으로 구현될 수 있다. 특히, 셀룰러 통신 블록(112)은 D2D, M2M, LTE(long term evolution), 5G(5th generation), LTE-A(long term evolution advanced), CDMA(code division multiple access), WCDMA(wideband code division multiple access), UMTS(universal mobile telecommunications system), WiBro(wireless broadband) 및 GSM(global system for mobile communication)과 같은 기술을 이용하는, 지상 송수신 기지국(terrestrial base transceiver station)을 통한 광역 네트워크 연결 또는 다른 전자 디바이스에 직접 연결되는 광역 네트워크 연결을 제공한다. 셀룰러 통신 블록(112)은 칩셋, 즉, 송수신기(113)를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다. 송수신기(113, 180)는 프로세서, 전송기, 수신기, 저 잡음 증폭기(low noise amplifier), 복조기, 검출기, 디스크램블러(descrambler), 디인터리버(deinterleaver), 디지털 전치왜곡 룩업 테이블(digital predistortion lookup table), RFIC(radio frequency integrated circuit), 캡처 메모리(capture memory), DAC(digital to analog converter), ADC(analog to digital converter), 전원 공급 변조기 및 전력 증폭기(PA) 중 적어도 하나를 포함할 수 있다. WiFi(wireless fidelity) 통신 블록(114)은 IEEE 802.11과 같은 기술을 이용하는 네트워크 액세스 포인트(network access point)를 통한 로컬 영역 네트워크 연결을 제공한다. 블루투스 통신 블록(116)은 IEEE 802.15와 같은 기술을 이용하는 개인 영역 직접 연결 및 네트워킹된 연결을 제공한다. NFC(near field communication) 블록(118)은 ISO/IEC 14443과 같은 표준을 이용하는 포인트 투 포인트(point to point) 단거리 통신을 제공한다. 통신 블록(110)은 또한 GPS 위성 신호 수신기(119)를 포함하지만, 본 발명의 범위가 이에 제한되는 것은 아니다. GPS 수신기(119)는, 디바이스의 절대 위치, 속도, 가속도 및 시간을 연산하기 위해 GPS(Global Positioning System) 신호를 수신한다. 전자 디바이스(100)는 배터리를 포함하는 전원으로부터 기능 블록을 동작시키기 위한 전력을 수신할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다. 송수신기(180)는 (셀룰러 기지국과 같은) 지상 BTS(terrestrial base transceiver station)의 일부일 수 있고, 셀룰러 표준을 맞추기 위한 라디오 주파수 전송기 및 수신기를 포함할 수 있다.
프로세서(120)는 전자 디바이스(100)의 사용자에게 필요한 기능을 처리하는 어플리케이션 레이어를 제공한다. 프로세서(120)는 또한 전자 디바이스(100)의 다양한 블록에 대한 명령 및 제어 기능을 제공한다. 프로세서(120)는 기능 블록에 필요한 제어 기능을 업데이트하는 것을 제공한다. 프로세서(120)는 기능 블록들 사이의 통신 제어를 포함하는 송수신기(113)에 필요한 자원의 조정을 제공하지만, 본 발명의 범위가 이에 제한되는 것은 아니다. 프로세서(120)는 또한 송수신기(113)와 연관된 펌웨어, 데이터베이스, 룩업 테이블 및 라이브러리를 업데이트할 수 있다. 셀룰러 통신 블록(112)은 컴퓨팅 자원을 송수신기(113) 및 셀룰러 통신에 필요한 기능 블록에 전적으로 제공하는 로컬 프로세서 또는 칩셋을 또한 구비할 수 있다.
메모리(130)는 디바이스 제어 프로그램 코드, 사용자 데이터 스토리지, 어플리케이션 코드 및 데이터 스토리지를 위한 스토리지를 제공한다. 메모리(130)는 송수신기(113)에 의해 필요한 펌웨어, 라이브러리, 데이터베이스, 룩업 테이블 및 교정 데이터에 대한 데이터 스토리지를 제공할 수 있다. 데이터베이스는 룩업 테이블 등을 포함할 수 있다. 송수신기(113)에 의해 필요한 프로그램 코드 및 데이터베이스는, 디바이스가 부트 업(boot up)되면 메모리(130)로부터 송수신기(113) 내부의 로컬 스토리지에 로드(load)될 수 있다. 송수신기(113)는 프로그램 코드, 라이브러리, 데이터 베이스 및 룩업 테이블 데이터를 저장하기 위한 로컬 비휘발성 메모리를 또한 구비할 수 있다.
디스플레이(150)는 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic light emitting diode) 디스플레이, MEMS(microelectromechanical system) 디스플레이 또는 전자 종이 디스플레이를 포함할 수 있고, 텍스트, 이미지, 비디오, 아이콘 또는 심볼을 비롯한 다양한 컨텐츠를 사용자에게 표시할 수 있다. 디스플레이(150)는 전자 펜 또는 사용자의 신체의 일부를 이용하여 만들어진 터치 입력, 제스처 입력, 근접 입력(proximity input) 또는 호버 입력(hovering input)을 수신하는 터치 스크린을 포함할 수 있다. 입력/출력 블록(160)은 전자 디바이스(100)의 사용자에 대한 인터페이스를 제어한다. 오디오 블록(170)은 전자 디바이스(100)에 대한 오디오 입력 및 출력을 제공한다.
도 2는 본 발명의 일 실시예에 따른 라디오 주파수 송수신기의 일부를 설명하기 위한 블록도이다.
도 2를 참조하면, 라디오 주파수 송수신기(200)는 지상 BTS(180)의 일부이거나, 전자 디바이스(100)의 일부일 수 있다. 라디오 주파수 송수신기(200)는 셰이핑 기능(shaping function, SF) 룩업 테이블(lookup table, LUT)(202), 인벨롭 추척(envelope tracking, ET) 디지털-아날로그 컨버터(digital to analog converter, DAC)(204), 전력 공급 변조기(power supply modulator)(206), 평균 전력 추적(average power tracking, APT) 공급 입력(208), 디지털 전치왜곡(digital pre-distortion, DPD) 룩업 테이블(LUT)(210), 전송(TX) 직류(direct current, DC) 보상 유닛(212), 디지털-아날로그 컨버터(214), 라디오 주파수 집적 회로(radio frequency integrated circuit, RFIC)(216), 전력 증폭기(power amplifier, PA)(218), 캡처 메모리(capture memory)(220), 아날로그-디지털 컨버터(analog to digital converter, ADC)(222), 라디오 주파수 집적 회로(RFIC)(224)를 포함한다. 본 발명의 일 실시예에 따르면, 라디오 주파수 송수신기(200)의 구성 요소(202) 내지 구성 요소(224) 전부 또는 일부는 단일 집적 회로 또는 패키지에 집적될 수 있다.
본 발명의 일 실시예에 따르면, SF 룩업 테이블(LUT)(202)은 디지털 데이터의 시퀀스(sequence)를 ET DAC(204)에 제공할 수 있다. SF LUT(202)은 메모리 스토리지 장치일 수 있다. 인벨롭 추적(ET) 디지털-아날로그 컨버터(DAC)(204)는 SF LUT(202)로부터 디지털 데이터의 시퀀스를 수신하고, 전력 공급 변조기(206)에 프로그램 가능한 시변 전압(programmable time varying voltage)을 제공한다. 전력 공급 변조기(206)는 전력 증폭기(218)에 전력을 공급한다. ET DAC(204) 및 전력 공급 변조기(206)는 전력 공급 전압을 PA(218)에 공급하고, PA(218)은, PA(218)의 인벨롭 추적을 가능하도록 하기 위해 각각의 RF 전송의 인스턴스에 요구되는 전력에 대해 최대 효율에서 동작하는 것을 보장하기 위해 계속 조정된다. 인벨롭 트래킹은, 높은 피크(high peak)를 갖는 파형의 효과를 최소화하는 상기 인스턴스에 요구되는 전력을 전달하기 위해, RF 전력 증폭기에 인가되는 전압을 평균 비(average ratio)로 조정한다. 인벨롭 정보는 기저대역 모뎀으로부터 도출되어 SF LUT(202)에 제공된다. APT 공급 입력(208) 또한 PA(218)에 전력을 공급할 수 있다. ART 공급 입력(208)은, 비 시변(non-time varying) 정 전압(constant voltage) 공급에 비해 PA(218)의 효율을 증가시키기 위해 시변(time varying) 전력 공급을 PA(218)공급함으로써 전력 공급 변조기(206)와 유사한 방식으로 동작한다. 그러나 APT 공급 입력(208)은 전력 공급 변조기(206)의 동적 변조에 비해 느린 시간 변화(slower time variation)에서 동작한다.
디지털 전치왜곡(DPD) 룩업 테이블(LUT)(210)은, PA(218)에 의해 전송될 신호에 인가되는 경우, PA(218)로부터 효율적으로 선형 출력을 생성하는 보상 팩터(compensating factor)를 제공할 수 있다. DPD LUT(210)은 메모리 스토리지 장치일 수 있다. 본 발명의 일 실시예에 따르면, DPD LUT(210)에 저장된 보상 팩터는 후술되는 주파수 도메인 가중 최소 제곱 회귀법(frequency-domain weighted least squares regression method)에 의해 결정된다. 공중을 통해 전송되도록 정해진, 기저대역 모뎀으로부터의 신호는 DPD LUT(210)에 제공된다. DPD LUT(210)은 PA(218) 비선형성에 대해 보상된 신호를 출력하고, 이것은 TX DC 보상 유닛(212)에 제공된다. 기저대역으로부터 라이오 주파수로의 직접 변환 프로세스에서, DAC(214) 또는 다른 구성 요소에 의해 전송 경로에 ADC 오프셋이 발생할 수 있다. 적절한 보상 없이, DC 오프셋은 전송된 RF 신호의 수신기가, 신호 복조 및 검출을 위한 주요한 파라미터에 대한 바이어스된 추정치(biased estimates)를 획득하도록 할 수 있다. (LTE 및 LTE-A의 변조와 같은) 고차 변조(high order modulation)의 배치(constellation)는 BPSK(binary phase shift keying) 변조와 같은 변조의 배치보다 더 조밀하기 때문에, 16-ary 또는 64-ary QAM(quadrature amplitude modulation)에서의 DC 오프셋으로 인한 성능 손실은 BPSK 변조에서의 성능 손실보다 심각하다. TX DC 보상 유닛(212)은, 전송 경로의 DC 오프셋을 효율적으로 제거하는 값을 이용하여 DAC(214)에 제공되는 신호 레벨을 바이어싱함으로써 이와 같은 DC 오프셋을 보상한다. DAC(214)는 TX DC 보상 유닛(212)으로부터의 DC 오프셋 보상 신호를 아날로그 신호로 변환한다. RFIC(216)는 DAC(214)로부터 아날로그 신호를 수신하여 기저대역 신호를 RF 신호로 변환한다. RFIC(216)는 전송되기를 원하는 무선 통신 방법의 요구 사항에 따른 아날로그 신호를 변조하고, 변조된 RF 신호를 PA(218)에 제공한다. PA(218)는, 저전력 라디오 주파수 신호를 고전력 신호로 변환하는 RF PA일 수 있다. PA(218)의 출력은 RFIC(224)에 제공(피드백)되고 또한 공중을 통한 RF 신호의 전송을 직접적으로 위한 안테나를 구동할 수 있거나, 안테나를 구동하기 전에 필터 또는 스위치와 같은 다를 구성 요소에 제공될 수 있다.
PA(218)의 비 선형성은 후술하는 방법에 의해 보상될 수 있다. RFIC(224)는 PA(218)의 출력 또는 RF 신호로부터 안테나에 의해 수신된 신호를 기저대역 신호로 변환한다. RFIC(224)는 RFIC(216)과 동일할 수도 있거나, 유사할 수 있다. ADC(222)는 RFIC(224)로부터의 아날로그 신호를 디지털 신호로 변환한다. 캡처 메모리(220)는 ADC(222)로부터의 데이터를 캡처하는 데이터 스토리지 장치일 수 있다. 캡처 메모리(220)로부터의 몇몇의 데이터는 또한 DPD LUT(210)에도 저장될 수 있다. 캡처 메모리(220), DPD LUT(210) 및 SF LUT(202)은 단일 메모리 장치 또는 다중 메모리 장치로 구현될 수 있다. 캡처 메모리(22)는 테스트 세트 데이터, 학습 세트 데이터, 검증 세트 데이터, ADC(222)에 의해 디지털 데이터로 변환된 PA(218) 출력 샘플 또는 그 임의의 조합을 저장할 수 있다.
PA(218)는 PA(218)의 입력 및 출력 신호 사이의 관계에 관해 비 선형성을 가질 수 있다. 본 발명의 일 실시예에 따르면, 비 선형 관계에 대한 보상을 하는 것은, 입력 및 출력 신호 관계에 대한 모델(model)을 결정하고, 입력 및 출력 신호 관계의 역 함수를 결정하고, PA(218)를 통한 전송 전에 상기 역 함수를 입력 신호에 대해 적용하는 것을 포함한다. PA(218) 비 선형성에 대한 보상은 송수신기(200)의 EVM 및 ACLR 파라미터를 향상시킨다. 입력 및 출력 신호 관계를 결정하기 위한 모델은, 최소 제곱 회귀 분석법을 이용하여 생성되는 메모리 다항식(memory polynomial, MP)를 포함한다. 최소 제곱 회기 분석 법은 오버디터마인드 시스템(overdetermined system)에 대한 근사적인 해를 생성한다. 최소 제곱 회귀 분석법은, PA(218)의 입력 및 출력 신호 관계를 모델링하는 모든 식의 결과에서 발생되는 오차에 대한 제곱 합을 최소화는 것을 추구한다.
아래의 식 (1)은 PA(218) 순방향 또는 역방향 모델링 추정에 사용될 수 있는 메모리 다항식이다.
(1)
여기서 는 기저대역 PA 입력 신호이고 는 PA 출력 신호이다. 표준 최소 제곱 회귀 법이 식 (1)의 메모리 다항식의 계수()를 추정하기 위해 사용될 수 있다.
PA(218)는, 그 입력 및 출력 신호 관계가 크게 비 선형적인 포화 영역에 가깝게 동작할 수 있다. 이 경우, 최소 제곱 회귀 분석법에 기초한 MP는, 인근의 포화 동작 영역의 증가된 비 선형성을 보상하기 위해 더 높은 차수를 가질 수 있다. 그러나, 최소 제곱 회귀 분석을 이용하여 생성된 더 높은 차수의 MP는 오버피트하고(overfitting), 과도하게 복잡하고, 정확도가 떨어지고, 예측 성능이 형편없는 모델을 야기할 수 있다. 오버피팅(overfitting)은, 모델이 학습 데이터를 "배우지(learning)" 않고 "기억(memorize)"하기 시작하여 데이터의 트렌드를 일반화하는 경우 발생할 수 있다. EVM을 향상시키는 것(낮추는 것) 또한 ACLR을 낮출 수 있으나, 이들은 최소 제곱 회귀 분석법에 항상 상호 관련되어 있지 않다. 최소 제곱 회귀 분석법은 EVM을 향상시키는 동안 바람직하지 않게 ACLR을 저하시킬 수 있다. 본 발명의 일 실시예에 따르면, 주파수 도메인 가중 최소 제곱 회귀 분석법은, EVM과 ACLR 값 모두에 대한 요구사항을 밸런싱하면서 PA(218)의 비 선형성을 보상하는 디지털 전치왜곡 모델을 결정할 수 있다. 특히, 본 방법은 EVM에 대한 영향을 최소화하면서도 ACLR을 향상시킨다(낮춘다). 본 방법은 또한, 표준 최소 제곱 회귀법과 비교하여, 더 높은 차수의 MP를 이용하여 오버피팅 오차가 더 감소한다.
도 3은 본 발명의 일 실시예에 따른 주파수 도메인 가중 최소 제곱 회귀 분석 방법의 동작을 설명하기 위한 순서도이다.
도 3의 순서도는, 주파수 도메인 가중 최소 제곱 회귀법을 이용하여 PA(218)의 비 선형성을 보상하는 디지털 전치왜곡 모델을 생성하는 동작에 대한 단계들을 나타낸다. 도 3을 참조하면, 단계(300)에서, 도 2에서 설명된 것과 같은 송수신기(200)가 초기화된다. 송수신기(200)의 초기화는, 디지털 전치왜곡 모델을 생성하기 위해 필요한 단계들을 실행하기 위해서 송수신기(200)를 준비시키기 위해 송수신기(200)의 구성 요소(202) 내지 구성 요소(220)의 레지스터를 초기화하는, 메모리(130)에 저장된 프로그램 코드를 실행시키는 프로세서(120)를 포함할 수 있다.
단계(302)에서, 입력 및 출력 데이터 샘플은 생성되어 캡처 메모리(220)에 저장된다. 입력 데이터 샘플은 TX DC 보상 유닛(212)에 제공된 후, TX DC 보상 유닛(212)은 DC 오프셋 보상 입력 데이터 샘플을 DAC(214)에 제공하고, DAC(214)는 데이터 샘플을 연속적인 아날로그 신호로 변환하고 상기 아날로그 신호를 RFIC(216)에 제공하고, RFIC(216)는 아날로그 신호를 캐리어 주파수로 믹싱 및 상향 변환(upconvert)하여 RF 신호를 생성하고, RF 신호는 PA(218)에 제공되고, PA(218)는 신호를 증폭한다. 증폭된 RF 신호는 RFIC(224)에 제공(피드백)되고, RFIC(224)는 RF 신호를 아날로그 신호로 하향 변환(downconvert)하고, 다음으로 아날로그 신호는 ADC(222)에 의해 디지털 데이터 출력 샘플로 변환된다. 다음으로 데이터 출력 샘플은 데이터 입력 샘플을 따라 캡처 메모리(220)에 저장된다. 각각의 데이터 입력 샘플은 대응하는 데이터 출력 샘플과 상호 관련된다.
단계(304)에서, 입력 및 출력 데이터 샘플은 학습 데이터 세트, 검증 데이터 세트 및 테스트 데이터 세트의 카테고리로 분류된다. 학습 데이터 세트는 PA(218)의 입력 및 출력 신호 관계를 결정하기 위해 사용된다. 검증 데이터 세트는 학습 데이터 세트와 다른 데이터의 세트이고, 학습 데이터 세트를 이용하여 발전된 모델의 성능을 검증하기 위해 사용된다. 검증 데이터 세트는 또한 모델의 성능을 더욱 정제하기 위해 사용될 수도 있다. 테스트 데이터 세트는 학습 데이터 세트 및 검증 데이터 세트 모두와 다르고, 모델의 예측 성능 및 정확도를 테스트하기 위해 사용된다.
단계(306)에서, 패턴을 가중화하기 위한 후보로서 파라미터들이 선택된다. 파라미터는 ACLR/잡음 바운더리, ACLR/잡음 영역에 대한 부스트 팩터(boosting factor) 및 부스트 형상(boosting shape)을 포함할 수 있다.
단계(308)에서, 가중 최소 제곱 회기 분석법은, 학습 데이터 세트를 이용하여 단계(306)에서 선택된 파라미터(들)에 대해서도 또한 수행될 수 있다. 다음으로, 선택된 파라미터 각각에 대해 가중 최소 제곱 회귀 분석에 기초한 추정된 다항식 계수를 이용하여, 검증 데이터에 대해 디지털 전치왜곡 보상이 수행된다.
단계(310)에서, EVM 및 ACLR이 측정되고, 그 값들은, 가중 팩터(weighting factor)의 각각의 파라미터의 수용 가능한 EVM 및 ACLR 값에 대한 세트 기준(set criteria)과 비교되고, EVM 및 ACLR 비교에 따라 원하는 최종 가중이 선택된다.
단계(316)에서, EVM 및 ACLR은, 단계(310)에서 결정된 선택된 가중 팩터에 기초한 다항식 계수 및 테스트 데이터를 이용하여 측정 및 평가된다.
단계(312)에서, EVM 및 ACLR 값이 이들 파라미터에 대한 세트 목표 요구사항을 만족하는지 여부가 결정된다. 만일 최종 값이 세트 목표를 만족하지 않으면, 동작은 단계(306)으로 회귀하여 가중 패턴을 선택하기 위해 사용하기 위한 다른 파라미터를 선택한다. 만일 최종 EVM 및 ACLR 값이 세트 목표 요구사항을 만족시키면, 동작은 단계(314)로 진행한다.
단계(314)에서, DPD LUT 데이터는, 단계(312)의 EVM 및 ACLR에 대한 세트 목표 요구사항을 만족시키기 위해 결정된 계수 및 다항식을 이용하여 생성된다.
도 4는 본 발명의 일 실시예에 따른 윈도우 함수의 PSD의 플롯을 도시한 것이다.
도 4를 참조하면, 수평 축은 PA(218)가 전송하는 캐리어 주파수의 중심으로부터의 MHz 단위의 오프셋 주파수를 나타낸다. 인 밴드(in-band) 영역은 5 MHz의 대역폭에 해당한다. 인 밴드 영역 좌우의 ACLR 영역은, 인 밴드의 대역폭과 동일한 대역폭을 갖는 인접한 주파수 영역들이다. 인 밴드 영역 및 ACLR 영역의 외부 영역은 잡음 영역으로 여겨진다. 밴드 외 영역(out of band region)은 ACLR 영역과 잡음 영역의 조합이다. 인 밴드 영역, ACLR 영역, 잡음 영역 및 밴드 외 영역 사이의 바운더리는 시스템 레벨의 요구사항에 따라 조정될 수 있다.
본 발명의 일 실시예에 따르면, 주파수 가중 함수(frequency weighting function)는 ACLR 영역 또는 밴드 외 영역을 부스팅할 수 있다. 회귀 분석의 부스팅 함수는 부스팅 함수를 포함하는 모델의 예측 정확도를 증가시키는 기술이다. ACLR 영역 또는 밴드 외 영역을 부스팅할 수 있는 가중 함수는 직사각형, 삼각형, 해밍(hamming)형, 벨(bell)형의 부스팅 함부 또는 다른 형상의 함수를 포함한다. 부스팅 함수는 ACLR, EVM의 최적화 또는 이들 사이의 밸런스를 목표하도록 설계될 수 있다. 본 방법은 EVM에 대한 상한(upper bound)을 초과하지 않는 것을 보장하면서 ACLR을 최대화하는 하나 이상의 윈도우(window) 함수를 검색한다. 본 방법은 또한 주어진 ACLR을 유지하면서 EVM을 최소화하는 윈도우 함수를 검색한다. 잡음 영역은 나아가 ACLR 영역으로서 부스팅되어, 잡음 영역에서 믹싱된 비선형 구성 요소들을 이용한다. 잡음 영역은 또한 모델의 잡음있는 추정을 회피하기 위해 탈 부스팅될(de-boosted) 수 있다. 본 시스템은 또한 ACLR 영역을 부스팅하면서 잡음 영역에 대한 임의의 가중 팩터를 결합할 수도 있다.
본 방법은 ACLR 영역 바운더리, 잡음 영역 바운더리, ACLR 부스팅 팩터 및 잡음 영역 부스팅 팩터를 포함하는 여러 파라미터에 기초하여 윈도우 함수를 파라미터화하지만, 본 발명의 범위가 이에 제한되는 것은 아니다. 부스팅 영역 형상은 직사각형, 해밍형, 삼각형, 사인 곡선(sinusoid)형 또는 S상(sigmoid)형과 같은 다른 형상에 의해 파라미터화될 수 있다. 파라미터화된 윈도우 함수는 ACLR을 최대화하거나, EVM을 최소화하거나, 이 둘 사이의 원하는 밸런스를 제공하는 최적 윈도우 파라미터를 선택하기 위해 스위프(sweep)될 수 있다.
본 발명의 일 실시예에 따르면, 본 방법은 표준 최소 제곱 회귀법보다 ACLR을 향상시킨다. 밴드 외 부분 또는 ACLR 부분을 부스팅하는 것으로부터 야기되는 EVM 손실은 부스팅 팩터에 의해 제어될 수 있다. 본 방법은 밴드 외 영역 또는 ACLR 영역을 부스팅함으로써 높은 차수의 MP를 오버피팅하는 잠재적 문제를 감소시킨다.
본 발명의 일 실시예에 따르면, PA(218)의 예측 모델의 주파수 도메인 최적화를 위해, 본 방법은 시간 도메인 신호, 즉 의 고속 푸리에 변환(fast Fourier transform, FFT)에 대응하는 추가적인 동작을 필요로 한다. 여기서 는 FFT 동작의 횟수이고, n은 추정에 사용된 데이터 샘플의 개수이다. 시간 도메인 최적화를 위해, 본 방법은 컨벌루션 매트릭스 곱셈(convolutional matrix multiplication)을 위해 의 추가적인 동작을 필요로 한다. 주파수 도메인 최적화는 단축된 타임 도메인 가중 패턴이 사용되지 않는 한 계산 복잡도의 관점에서 더 효율적일 수 있다.
도 5는 본 발명의 일 실시예에 따른 PA 특성에 대한 AM-AM 곡선의 플롯을 도시한 것이다.
도 5를 참조하면, 영역(E)의 점들은 PA 입력/출력 데이터 샘플 쌍의 AM-AM 산포도를 나타내고, 아래의 식 (2)와 같이 모델링될 수 있다:
(2)
여기서, 는 PA(218) 입력 데이터 샘플이고, 는 PA(218) 출력 데이터 샘플이다.
상기 식 (2)의 역 함수는 최소 제곱 회귀 분석법에 의해 추정될 수 있고, 아래의 식 (3)과 같이 모델링될 수 있는 도 5의 커브(D)를 생성할 수 있다:
(3)
최소 제곱 회귀법은 아래의 식 (4)와 같은 MSE(mean squares error) 비용 함수를 따라 최소화된다:
(4)
MSE는 EVM 제곱과 동일하고 식 (5)로서 정의된다:
(5)
여기서 각각의 쌍은, PA(218)의 보상 선형 입력/출력 데이터 샘플을 나타내는 영역(C)으로 나타내어지는 도 5의 점으로 도시되며, 는 목표 선형 커브(커브(B))에 대응한다.
식 (1)은 아래 식 (6) 및 식 (7)과 같은 벡터 곱으로서 나타내어질 수 있다:
(6)
(7)
여기서, 이고, a는 다항식에 대한 계수 벡터이고, A는 메모리 다항식 모델에 대한 입력 매트릭스이고, 2p+1은 다항식의 차수이다.
Parseval의 항등식을 이용하면, 식 (1)은 식 (8)과 같은 주파수 도메인 합으로서 표현될 수 있다:
(8)
여기서,
이다.
식 (8)은 아래의 식 (9) 및 식 (10)의 벡터 표현으로 단순화될 수 있다.
(9)
(10)
여기서, 이고, F는 이산 푸리에 변환(discrete Fourier transform, DFT) 매트릭스이다.
도 6은 본 발명의 일 실시예에 따른 PA(218) 입력 (), PA(218) 출력 () 및 보상된 PA(218) 출력 ()의 PSD의 플롯을 도시한 것이다. 식 (8)은 MSE(또는 EVM)가 PA(218) 입력과 디지털 전치왜곡 PA(218) 출력 사이의 스펙트럼 차이의 L2 표준(L2 norm)(여기서 벡터의 L2 표준은 절대 값 제곱의 합에 대한 제곱근)을 암시한다. 다시 말해서, 최소 제곱 회귀 분석법은, EVM의 최소화에 대응하는, PA(218) 입력과 PA(218) 출력 사이의 스펙트럼 차이를 최소화를 시도한다.
따라서, ACLR 영역이 최적화를 위해 목표가 된 주파수 스펙트럼의 일부이기 때문에, EVM을 최소화하는 것은 ACLR 값을 감소시킬 수 있고, ACLR 값을 향상시킨다. 그러나, ACLR 향상 정도는 인 밴드 신호 영역과 ACLR 영역 사이의 전력 비(power ratio)에 의존적이다. 인 밴드 신호는 대개 ACLR 영역보다 훨씬 강하기 때문에, 최소 제곱 회기 분석법은 인 밴드 영역에서의 왜곡을 감소시키는 것에 초점을 둔다. 따라서, 표준 최소 제곱 회귀 분석법은, 인 밴드와 밴드 외 영역 사이의 높은 전력 차이로 인한 밴드 외 왜곡을 간과할 수 있다.
중심 주파수의 비선형 고조파(nonlinear harmonics)가 인 밴드 영역 내에서 최고의 전력 집중도를 가진다 할지라도, 이들은 강한 인 밴드 선형 신호와 믹싱된다. 본 방법은 ACLR 영역 또는 밴드 외 영역의 전력을 부스팅하여 최소 제곱 회귀 추정의 밴드 외 왜곡을 간과하는 것을 회피한다. ACLR 영역 또는 밴드 외 영역을 부스팅하는 주된 이점은, MP의 고차 항을 추정하는 것이 인 밴드 영역과 ACLR 영역 사이를 적절하기 밸런싱함으로써 향상된다는 점이다. 따라서, 밴드 외 영역 또는 ACLR 영역을 부스팅하는 주파수 도메인 가중은 ACLR을 향상시킬 수 있다.
본 발명의 일 실시예에 따르면, 가중 최소 제곱 회귀 분석법은 PA(218)의 ACLR 및 EVM 성능을 향상시킬 수 있다. 식 (11)에서, 가중은, 아래와 같이 식 (8)의 각각의 합 항(summation term)에 대해 곱해진다:
(11)
여기서, 는 스펙트럼 윈도우 함수로 여겨진다.
식 (11)의 벡터 표현은 아래의 식 (12)로 나타내어진다:
(12)
여기서, 이고 F는 DFT 매트릭스이다.
따라서, 가중 최소 제곱 회귀에 대한 주파수 도메인 해답은 아래의 식 (13)이 된다:
(13)
식 (13)과 동일한 시간 도메인 표현은 아래의 식 (14)로 나타내어진다:
(14)
여기서, 이고 는 주파수 도메인 가중 의 시간 도메인 계수이다.
시간 도메인 최소 제곱 회귀법은 아래의 식 (15)로 나타내어진다.
(15)
식 (13)으로 표현되는 시간 도메인 해답은 식 (15)에 의해 표현되는 주파수 도메인 해답과 동일하다. 시간 도메인 해답 또는 주파수 도메인 해답에 대한 선택은 해답의 계산 복잡도와 사용 가능한 컴퓨팅 자원에 의존적이 될 수 있다. 식 (15)의 계산 복잡도는 시간 도메인 계수 M의 길이에 의존적이다. M은 가중 패턴의 시간 도메인 계수를 절단함으로써 선택된 설계 파라미터이다. 만일 M이 N보다 크게 작으면, 식 (15)는, 매트릭스의 희소 정도로 인해 식 (13)보다 계산적으로 더 효율적일 수 있다. 그러나 M은 임의적으로 작지 않을 수 있는데, 그 이유는 이것이 원래의 가중 패턴을 왜곡시켜, 추정 성능을 저하시킬 수 있기 때문이다.
도 7은 본 발명의 일 실시예에 따른, PA 입력 전력/RFIC 이득이 4이고 전력 공급 전압이 1.5 V인 경우, 테스트 데이터 세트와 학습 데이터 세트에 대한 메모리 다항 차수를 기준으로 MSE에 의해 결정된 ACLR을 플롯으로 도시한 도면이다. 도 8은 PA 입력 전력/RFIC 이득이 4이고 전력 공급 전압이 1.5 V인 경우, 테스트 데이터 세트와 학습 데이터 세트에 대한 메모리 다항 차수를 기준으로 ACLR에 의해 결정된 ACLR을 플롯으로 도시한 도면이다.
도 9는 RFIC 이득이 5이고 공급 전압이 1.5V인 경우, 테스트 데이터 세트와 학습 데이터 세트에 대한 메모리 다항 차수를 기준으로 MSE에 의해 결정된 10log MSE를 플롯으로 도시한 도면이다. 도 10은 RFIC 이득이 5이고 공급 전압이 1.5V인 경우, 테스트 데이터 세트와 학습 데이터 세트에 대한 메모리 다항 차수를 기준으로 ACLR에 의해 결정된 10log MSE를 플롯으로 도시한 도면이다.
도 7 내지 도 10에서의 각각의 플롯에 대해, 3 개의 부스팅 팩터: 2X, 4X, 및 8X가 사용된다. 학습 데이터 세트는 다항식 계수의 추정을 위해서만 사용된다. 예측 모델의 일반화된 성능을 평가하기 위해 별개의 테스트 데이터 세트가 사용된다. 주파수 가중 최소 제곱 회귀는 계수 추정만을 위해 수행된다. 테스트 데이터 세트 및 트레이닝 데이터 세트에 대한 MSE 및 ACLR 결과는 가중화가 되지 않는 이들 원래의 정의에 기초하여 계산된다.
도 7 및 도 9의 플롯은 표준과 가중 최소 제곱 회귀 사이의 MSE 차이가 테스트 데이터 세트에 대해 점점 작아지고, 그 차이가 0.05 dB 미만인 것을 나타낸다. 특히, 도 9는 테스트 데이터 세트에 대한 MSE 성능의 역 관계를 나타낸다. 따라서, 가중 최소 제곱 회귀로부터의 MSE의 저하는 크지 않다. 나아가, 부스팅 팩터를 조정함으로써, MSE에 대한 영향이 제어될 수 있다.
도 8 및 도 10의 플롯은 테스트 데이터 세트 및 학습 데이터 세트에 대한 ACLR 성능의 비교를 보여준다. 가중 최소 제곱 회귀는 일관적으로, 테스트 데이터 세트와 학습 데이터 세트를 이용하여 테스트된 모든 다항식 차수에 대해 표준 최소 제곱 회귀에 비해 더 나은 ACLR을 보여준다. 가중 최소 제곱 회귀의 다항식 차수 7은 향상된 ACLR을 보여주지만, 표준 최소 제곱 회귀는 (모델의 오버피팅으로 인한) 예측 성능 저하를 나타낸다. 다항식 차수 9에 대해, 가중 최소 제곱 회귀로부터 기인한 예측 성능 저하는 표준 최소 제곱 회귀로부터의 것보다 훨씩 적다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 전자 디바이스 110: 통신 블록
112: 셀룰러 통신 블록 113: 송수신기
114: WiFi 통신 블록 116: 블루투스 통신 블록
118: NFC 블록 119: GPS 수신기
120: 프로세서 130: 메모리
150: 디스플레이 160: 입력/출력 블록
170: 오디오 블록 180: 송수신기

Claims (10)

  1. 전력 증폭기(power amplifier, PA)의 출력을 선형화하는(linearizing) 방법으로,
    상기 전력 증폭기의 입력 및 출력 데이터를 포함하는 학습 데이터 세트를 결정하고,
    주파수 도메인 가중 함수를 이용하여 상기 학습 데이터 세트를 회귀하여(regressing) 보상 데이터를 결정하되, 상기 주파수 도메인 가중 함수는 인접 채널 누설 비율(adjacent channel leakage ratio, ACLR) 영역과 오차 벡터 크기(error vector magnitude, EVM)의 목표 값(target value)에 따라 조정되고, 상기 주파수 도메인 가중 함수는 ACLR 영역 바운더리, 잡음 영역 바운더리, ACLR 부스트 팩터 및 잡음 영역 부스트 팩터에 의해 파라미터화되는 윈도우(window)를 포함하고,
    상기 보상 데이터를 저장하고,
    상기 저장된 보상 데이터를 이용하여 상기 전력 증폭기의 출력을 선형화하는 것을 포함하는 방법.
  2. 제1항에 있어서,
    상기 주파수 도메인 가중 함수는 상기 ACLR 영역, 밴드 영역의 외부 및 잡음 영역 중 적어도 하나를 부스트(boost)하는 방법.
  3. 제2항에 있어서,
    상기 윈도우는 직사각형, 해밍(hamming)형, 삼각형, 벨(bell)형, 사인 곡선(sinusoid)형 및 S상(sigmoid)형 중 적어도 하나의 형상을 갖는 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    인벨로프 추적(envelope tracking, ET) 및 평균 전력 추적(average power tracking, APT) 중 적어도 하나에 의해, 전력이 상기 전력 증폭기에 공급되는 방법.
  7. 제1항에 있어서,
    상기 보상 데이터는 룩업 테이블(look up table, LUT)에 저장되는 방법.
  8. 제1항에 있어서,
    상기 학습 데이터를 회귀하는 것은 최소 제곱 회귀 분석 방법을 이용하여 메모리 다항(memory polynomial)의 계수를 결정하는 것을 포함하는 방법.
  9. 제2항에 있어서,
    상기 전력 증폭기 출력의 전력 스펙트럼 밀도(power spectral density)는 상기 ACLR 영역의 비 보상된 PA(non-compensated PA)의 전력 스펙트럼 밀도보다 낮은 방법.
  10. 제1항에 있어서,
    상기 전력 증폭기의 출력은 D2D(device to device), MTC(machine type communications), 5G(5th generation), LTE(long term evolution), LTE-A(long term evolution advanced), CDMA(code division multiple access), WCDMA(wideband code division multiple access), UMTS(universal mobile telecommunications system), WiBro(wireless broadband), GSM(global system for mobile communication), Wi-Fi(Wireless Fidelity), 블루투스(Bluetooth) 및 NFC(near field communication) 중 적어도 하나와 연관된 무선 신호를 포함하는 방법.
KR1020160094651A 2016-04-28 2016-07-26 Aclr 최적화를 위한 주파수 도메인 가중 최소 제곱 시스템 및 방법 KR102605423B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662328862P 2016-04-28 2016-04-28
US62/328,862 2016-04-28
US15/190,900 US9906428B2 (en) 2016-04-28 2016-06-23 System and method for frequency-domain weighted least squares
US15/190,900 2016-06-23

Publications (2)

Publication Number Publication Date
KR20170123208A KR20170123208A (ko) 2017-11-07
KR102605423B1 true KR102605423B1 (ko) 2023-11-22

Family

ID=60158692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160094651A KR102605423B1 (ko) 2016-04-28 2016-07-26 Aclr 최적화를 위한 주파수 도메인 가중 최소 제곱 시스템 및 방법

Country Status (2)

Country Link
US (1) US9906428B2 (ko)
KR (1) KR102605423B1 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10069470B2 (en) 2016-08-12 2018-09-04 Qorvo Us, Inc. Multi-mode envelope tracking amplifier circuit
US10181826B2 (en) 2017-04-25 2019-01-15 Qorvo Us, Inc. Envelope tracking amplifier circuit
US10158330B1 (en) 2017-07-17 2018-12-18 Qorvo Us, Inc. Multi-mode envelope tracking amplifier circuit
US10284412B2 (en) * 2017-07-17 2019-05-07 Qorvo Us, Inc. Voltage memory digital pre-distortion circuit
US10158329B1 (en) 2017-07-17 2018-12-18 Qorvo Us, Inc. Envelope tracking power amplifier circuit
US10326490B2 (en) 2017-08-31 2019-06-18 Qorvo Us, Inc. Multi radio access technology power management circuit
US10530305B2 (en) 2017-10-06 2020-01-07 Qorvo Us, Inc. Nonlinear bandwidth compression circuitry
US10439557B2 (en) 2018-01-15 2019-10-08 Qorvo Us, Inc. Envelope tracking power management circuit
US10637408B2 (en) 2018-01-18 2020-04-28 Qorvo Us, Inc. Envelope tracking voltage tracker circuit and related power management circuit
US10742170B2 (en) 2018-02-01 2020-08-11 Qorvo Us, Inc. Envelope tracking circuit and related power amplifier system
KR102486812B1 (ko) * 2018-04-12 2023-01-11 삼성전자주식회사 전자 장치 및 전자 장치에서 대역폭 적응 기반 전력 제어 방법
US10944365B2 (en) 2018-06-28 2021-03-09 Qorvo Us, Inc. Envelope tracking amplifier circuit
US11088618B2 (en) 2018-09-05 2021-08-10 Qorvo Us, Inc. PWM DC-DC converter with linear voltage regulator for DC assist
US10911001B2 (en) 2018-10-02 2021-02-02 Qorvo Us, Inc. Envelope tracking amplifier circuit
CN109450587B (zh) * 2018-10-24 2020-01-24 北京邮电大学 频谱整合处理方法、装置以及存储介质
US11018638B2 (en) 2018-10-31 2021-05-25 Qorvo Us, Inc. Multimode envelope tracking circuit and related apparatus
US10985702B2 (en) 2018-10-31 2021-04-20 Qorvo Us, Inc. Envelope tracking system
US10938351B2 (en) 2018-10-31 2021-03-02 Qorvo Us, Inc. Envelope tracking system
US10680556B2 (en) 2018-11-05 2020-06-09 Qorvo Us, Inc. Radio frequency front-end circuit
US11031909B2 (en) 2018-12-04 2021-06-08 Qorvo Us, Inc. Group delay optimization circuit and related apparatus
US11082007B2 (en) 2018-12-19 2021-08-03 Qorvo Us, Inc. Envelope tracking integrated circuit and related apparatus
US10637694B1 (en) 2018-12-21 2020-04-28 At&T Intellectual Property I, L.P. Reduction and/or mitigation of spatial emissions in multi-antenna wireless communication systems for advanced networks
US11146213B2 (en) 2019-01-15 2021-10-12 Qorvo Us, Inc. Multi-radio access technology envelope tracking amplifier apparatus
US11025458B2 (en) 2019-02-07 2021-06-01 Qorvo Us, Inc. Adaptive frequency equalizer for wide modulation bandwidth envelope tracking
US10998859B2 (en) 2019-02-07 2021-05-04 Qorvo Us, Inc. Dual-input envelope tracking integrated circuit and related apparatus
US11233481B2 (en) 2019-02-18 2022-01-25 Qorvo Us, Inc. Modulated power apparatus
US11374482B2 (en) 2019-04-02 2022-06-28 Qorvo Us, Inc. Dual-modulation power management circuit
US11082009B2 (en) 2019-04-12 2021-08-03 Qorvo Us, Inc. Envelope tracking power amplifier apparatus
US11018627B2 (en) 2019-04-17 2021-05-25 Qorvo Us, Inc. Multi-bandwidth envelope tracking integrated circuit and related apparatus
US11424719B2 (en) 2019-04-18 2022-08-23 Qorvo Us, Inc. Multi-bandwidth envelope tracking integrated circuit
US11031911B2 (en) 2019-05-02 2021-06-08 Qorvo Us, Inc. Envelope tracking integrated circuit and related apparatus
US11349436B2 (en) 2019-05-30 2022-05-31 Qorvo Us, Inc. Envelope tracking integrated circuit
US11539289B2 (en) 2019-08-02 2022-12-27 Qorvo Us, Inc. Multi-level charge pump circuit
US11063711B2 (en) * 2019-12-03 2021-07-13 Telefonaktiebolaget Lm Ericsson (Publ) EVM for pulse-shaped signaling for high frequency radio networks
US11309922B2 (en) 2019-12-13 2022-04-19 Qorvo Us, Inc. Multi-mode power management integrated circuit in a small formfactor wireless apparatus
US11349513B2 (en) 2019-12-20 2022-05-31 Qorvo Us, Inc. Envelope tracking system
US11539330B2 (en) 2020-01-17 2022-12-27 Qorvo Us, Inc. Envelope tracking integrated circuit supporting multiple types of power amplifiers
US11716057B2 (en) 2020-01-28 2023-08-01 Qorvo Us, Inc. Envelope tracking circuitry
US11728774B2 (en) 2020-02-26 2023-08-15 Qorvo Us, Inc. Average power tracking power management integrated circuit
US11196392B2 (en) 2020-03-30 2021-12-07 Qorvo Us, Inc. Device and device protection system
US11588449B2 (en) 2020-09-25 2023-02-21 Qorvo Us, Inc. Envelope tracking power amplifier apparatus
US11728796B2 (en) 2020-10-14 2023-08-15 Qorvo Us, Inc. Inverted group delay circuit
US11909385B2 (en) 2020-10-19 2024-02-20 Qorvo Us, Inc. Fast-switching power management circuit and related apparatus
US11838038B2 (en) * 2021-05-03 2023-12-05 Qualcomm Incorporated Hardware optimization for 5G fractional bandwidth digital pre-distortion
US20230318737A1 (en) * 2022-04-01 2023-10-05 Qualcomm Incorporated Weighted error optimization for digital pre-distortion
KR20240034035A (ko) * 2022-09-06 2024-03-13 삼성전자주식회사 Aclr 조정 가능한 전자 장치 및 그 동작 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006049140A1 (ja) 2004-11-01 2006-05-11 Hitachi Kokusai Electric Inc. 送信機
US20080187072A1 (en) 2007-02-07 2008-08-07 Matsushita Electric Industrial Co., Ltd. Method and Apparatus for Pulse Optimization for Hardware Implementation
US9705477B2 (en) * 2008-04-30 2017-07-11 Innovation Digital, LLC Compensator for removing nonlinear distortion
US8331484B2 (en) * 2010-01-13 2012-12-11 Cisco Technology, Inc. Digital Predistortion training system
KR101714784B1 (ko) 2010-01-25 2017-03-10 삼성전자주식회사 피크 윈도윙을 이용한 피크대평균전력비 감소 방법 및 장치
KR101677294B1 (ko) 2010-04-19 2016-11-18 삼성전자주식회사 피크 윈도윙을 위한 스무딩 장치
US9363068B2 (en) * 2010-08-03 2016-06-07 Intel Corporation Vector processor having instruction set with sliding window non-linear convolutional function
US9041464B2 (en) * 2011-09-16 2015-05-26 Qualcomm Incorporated Circuitry for reducing power consumption
KR20140096126A (ko) * 2011-11-17 2014-08-04 아나로그 디바이시즈 인코포레이티드 시스템 선형화
US9112649B2 (en) * 2012-10-11 2015-08-18 Qualcomm Incorporated Method and apparatus for predicting signal characteristics for a nonlinear power amplifier
US8781414B2 (en) * 2012-12-11 2014-07-15 Intel Mobile Communications GmbH Envelope detector and method for detecting an envelope of a signal to be amplified by a power amplifier
US9166830B2 (en) * 2013-07-18 2015-10-20 Intel Deutschland Gmbh Systems and methods utilizing adaptive envelope tracking
US9190963B2 (en) 2013-08-22 2015-11-17 Blackberry Limited System and method for fast polynomial pre-distortion
US9590664B2 (en) * 2015-02-16 2017-03-07 Telefonaktiebolaget Lm Ericsson (Publ) Method to improve active antenna system performance in the presence of mutual coupling

Also Published As

Publication number Publication date
US9906428B2 (en) 2018-02-27
US20170317913A1 (en) 2017-11-02
KR20170123208A (ko) 2017-11-07

Similar Documents

Publication Publication Date Title
KR102605423B1 (ko) Aclr 최적화를 위한 주파수 도메인 가중 최소 제곱 시스템 및 방법
JP4767583B2 (ja) 歪補償回路
US9923595B2 (en) Digital predistortion for dual-band power amplifiers
JP4951238B2 (ja) 極座標変調送信装置及び適応歪補償処理システム並びに極座標変調送信方法及び適応歪補償処理方法
US8055217B2 (en) Adaptive complex gain predistorter for a transmitter
US9634698B2 (en) Adaptive ISO-gain pre-distortion for an RF power amplifier operating in envelope tracking
US8208583B2 (en) System and method for synchronization, power control, calibration, and modulation in communication transmitters
CN111277224A (zh) 群延迟优化电路和相关装置
US7888997B2 (en) Systems, methods, and apparatuses for linear envelope elimination and restoration transmitters
US8022763B2 (en) Amplifier failure detection apparatus
US9634695B1 (en) Wireless devices having multiple transmit chains with predistortion circuitry
JP4802190B2 (ja) ポーラ変調送信回路及び通信機器
US9094067B2 (en) Method and apparatus for calibrating an envelope tracking system
CN106209270A (zh) 闭环包络跟踪系统的校准方法及装置
CN103973248A (zh) 有源发射期间的包络跟踪传递函数的再校准
US20180331662A1 (en) Method of reducing memory effect of power amplifier
US8478213B2 (en) Methods and apparatus for power control
EP3068045B1 (en) Hysteretic current control with event dithering
Hammi et al. On the robustness of digital predistortion function synthesis and average power tracking for highly nonlinear power amplifiers
EP3133734B1 (en) Frequency switching within time domain digital pre-distortion
CN112262369B (zh) 用于数据处理的方法、装置和计算机可读介质
US20130241646A1 (en) Dual Loop Adaptation Digital Predistortion Architecture for Power Amplifiers
WO2017167354A1 (en) Digital predistortion for dual-band power amplifiers

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant