KR20210012002A - 레벨 추적에 의한 선형화 - Google Patents
레벨 추적에 의한 선형화 Download PDFInfo
- Publication number
- KR20210012002A KR20210012002A KR1020207036938A KR20207036938A KR20210012002A KR 20210012002 A KR20210012002 A KR 20210012002A KR 1020207036938 A KR1020207036938 A KR 1020207036938A KR 20207036938 A KR20207036938 A KR 20207036938A KR 20210012002 A KR20210012002 A KR 20210012002A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- time
- transmission chain
- varying
- digital
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 227
- 238000000034 method Methods 0.000 claims abstract description 182
- 230000001419 dependent effect Effects 0.000 claims abstract description 33
- 230000006870 function Effects 0.000 claims description 86
- 230000008569 process Effects 0.000 claims description 37
- 238000005457 optimization Methods 0.000 claims description 26
- 230000004044 response Effects 0.000 claims description 21
- 230000001276 controlling effect Effects 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 12
- 238000013461 design Methods 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 8
- 230000001105 regulatory effect Effects 0.000 claims description 7
- 238000011960 computer-aided design Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000002123 temporal effect Effects 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims 1
- 230000006399 behavior Effects 0.000 description 82
- 238000012545 processing Methods 0.000 description 15
- 230000006978 adaptation Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 101100458289 Drosophila melanogaster msps gene Proteins 0.000 description 7
- 230000009022 nonlinear effect Effects 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 7
- 230000003044 adaptive effect Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003542 behavioural effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 101100078097 Mus musculus Msmp gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007783 downstream signaling Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
- H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
- H03F1/025—Stepped control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
디지털 전치 왜곡기에 의해, 입력 신호 u에 기초한 진폭 변동에 종속적인 제1 신호를 수신하는 단계를 포함하는 디지털 전치 왜곡 방법을 포함하는 시스템들, 디바이스들, 모듈들, 방법들, 및 기타 구현예들이 개시되며, 제1 신호의 변동은 전력 증폭기를 포함하는 전송 체인의 비선형 특성들의 시간 변동에 대응한다. 본 방법은 디지털 전치 왜곡기에 의해, 입력 신호 u를 수신하는 단계, 입력 신호 u 및 제1 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 디지털 전치 왜곡기에 의해, 전송 체인의 비선형 거동을 완화하기 위해 디지털 전치 왜곡된 신호 v를 생성하는 단계, 및 전치 왜곡된 신호 v를 전송 체인에 제공하는 단계를 더 포함한다.
Description
관련 출원에 대한 상호 참조
본 출원은 2019년 4월 17일자로 제출된 미국 정규 출원(Non-Provisional) 제16/386,755호 및 2018년 5월 25일자로 제출된 미국 가출원 제62/676,613호의 권익을 주장하며, 이들 특허 문헌 모두의 내용은 그 전체가 참고로 통합되어 있다. 미국용으로는, 본 출원은 미국 정규 출원 제16/386,755호의 일부계속(continuation-in-part: CIP) 출원이다.
본 발명은 레벨 추적, 특히 전송 체인에 대한 전력을 변조하는 데 사용되는 포락선 추적 또는 평균 전력 추적과 연계한 디지털 전치 왜곡에 의한 선형화에 관한 것이다.
전력 증폭기들, 특히 무선 주파수 통신을 전송하는 데 사용되는 전력 증폭기들은 일반적으로 비선형 특성을 갖는다. 예를 들어, 전력 증폭기의 출력 전력이 그 최대 정격 출력에 근접해지면, 출력의 비선형 왜곡이 발생한다. 전력 증폭기들의 비선형 특성들을 보상하는 한 가지 방법은 입력 신호를 전력 증폭기에 제공하기 전에 (예를 들면, 입력 신호에 '역 왜곡'을 추가함으로써) 입력 신호를 '전치 왜곡'하여 전력 증폭기의 비선형성을 상쇄하는 것이다. 결과적으로 얻어지는 전력 증폭기의 출력은 비선형 왜곡이 감소된 입력 신호의 선형 증폭이다. 디지털 전치 왜곡 전력 증폭기들은 비교적 저렴하고 전력 효율적이다. 이들 특성으로 인해 디지털 전치 왜곡 전력 증폭기들은 증폭기들이 그 입력에 존재하는 신호를 저렴하고 효율적이며 정확하게 재생해야 하는 통신 시스템들에서 사용하는 데 매력적이 된다.
고정 공급 전압을 갖는 전형적인 RF 전력 증폭기 구현에서는, 많은 에너지가 열로 소산된다. 몇몇 종래의 구현에서는 포락선 추적 및 평균 전력 추적과 같은 기법들을 사용하여, 공급 전압을 동적으로 조정하여 낭비되는 에너지를 절감하고 그래서 시스템의 전력 효율성을 개선할 수 있다. 그러한 종래의 추적 구현에서는, 포락선 진폭을 PA 공급 전압으로 변환하기 위해 성형 테이블(shaping table)이 사용될 수 있다(그래서 증폭된 신호들의 변하는 거동에 기초하여 RF 전력 증폭기를 작동시키는 데 사용되는 전력을 저감시킬 수 있다). 공격적인 성형 테이블은 PA 선형성의 손상을 댓가로 보다 높은 효율을 제공한다. 반면에, 보수적인 성형 테이블은 보다 높은 PA 선형성을 제공하지만, 그 댓가는 전력 효율성의 저하이다.
하나 이상의 구현예에서는, (예를 들면, 사용되고 있는 전송 체인의 전력 증폭기에 공급되는 전력을 낮춤으로써) 전송 체인의 전력 증폭기가 의도적으로 비선형 모드로 작동되는 선형화 시스템의 효율적인 구성이 실현된다. 전송 체인의 의도적인 비선형 작동의 비선형 효과는 전송 체인의 의도적인 비선형 작동을 고려한 동적(적응 가능한) 전치 왜곡 연산을 통해 완화된다. 즉, 전치 왜곡 함수들은 전치 왜곡 대상인 입력 신호뿐만 아니라 전력 증폭기(및 그에 따라 전송 체인)를 의도적으로/고의적으로 비선형 작동 모드로 되게 하기 위해 전력 증폭기를 변조하는 데(즉, 전력 증폭기를 작동하기 위해 제공되는 전력을 제어하는 데) 사용되는 제어 신호를 또한 기초로 한다. 본 발명에서, 제어 신호 - 이를 기초로 전치 왜곡이 수행됨 - 는 전송 체인의 특성들을 고려하는(및 그래서 전송 체인의 비선형 대 선형 거동 특성들을 묵시적으로 고려하는) 제약조건들에 따라 최적화되는 포락선 추적 신호(전치 왜곡되는 입력 신호의 레벨을 추적하기 위함)이다. 전력 증폭기에 제공되는 전력을 변조하는 데 사용되는 제어 신호(또는 이로부터 유도된 발생 신호)는 (비선형 효과가 실질적으로 제거된 전송 체인 출력을 생성하기 위해) 전송 체인에 입력으로 제공되는 전치 왜곡된 신호를 유도하는 데 사용되는 전치 왜곡 계수들을 최적화하는 추정기/어댑터 모듈에도 또한 제공될 수 있다.
보다 일반적으로, 본 명세서에서 설명되는 구현예들은 RF 체인의 특성들을 제어하기 위해 입력 신호의 신호 레벨(예를 들면, 진폭)을 사용하는데, 예를 들면 전력 증폭기의 공급 전압을 제어하기 위해 입력 신호의 신호 레벨을 사용하며, 이는 다시 RF 체인의 비선형(또는 기타) 특성들을 제어한다. 입력 신호 레벨은 선형화 시스템의 작동을 적응화하는 데에도 또한 사용된다. 예를 들어, 입력 신호의 레벨 변화는 (그 비선형성을 제어하기 위해) 전력 증폭기의 공급 전압의 작동에 영향을 미치기 때문에, 입력 신호 레벨은 RF 체인의 출력 거동에도 영향을 미치며, 이는 다시 (선형화 시스템의 디지털 전치 왜곡기 보정기에 의해 사용되는 기저 함수들을 가중화하는) 디지털 전치 왜곡 계수들을 유도하는 데 사용되는 관측된 샘플들에 영향을 미친다.
따라서, 몇몇 실시예에서, 제어 신호(예를 들면, 포락선 추적 신호, 또는 그 포락선 추적 신호로부터 유도된 어떤 신호)는 양자 모두 다음 중 하나 이상으로서 사용될 수 있다: i) 해당 제어 신호 및 선형화되는 베이스밴드 입력 신호에 대해 공동으로 작동하는 전치 왜곡기에 대한 입력(즉, 전송 체인에 제공되는 전치 왜곡된 신호는 제어 신호와 베이스밴드 신호 양자 모두의 함수이다), ii) 의도적으로 비선형 모드로 작동되는 전송 체인의 비선형 효과를 완화하는 최적화된 전치 왜곡 계수를 결정하는 데 제어 신호(또는 제어 신호로부터 유도된 신호)가 사용될 수 있도록 추정기/어댑터 모듈에 대한 입력, 및/또는 iii) (전력 증폭기에 제공되는 전력을 조절하며, 그래서 전력 증폭기의 비선형 거동을 정규화할 수 있는) 전력 공급 변조기에 대한 입력. 제어 신호(예를 들면, 전송 체인의 전력 증폭기의 전력 공급 변조기를 제어하는 데 사용되는 포락선 추적 신호)를 전치 왜곡기에 대한 입력들 중 하나로 사용함으로써 및/또는 전치 왜곡 계수들을 최적화하기 위해 제어 신호(또는 그로부터 유도된 신호)를 사용함으로써, 선형화 시스템은 고효율로 작동할 수 있다. 특히, 이러한 구현예들에서, 전송 체인에 대한 고성능을 얻기 위해 필요한 전력이 적은데, 예를 들어 전력 증폭기에는 낮은 전력이 공급될 수 있으면서, 여전히 전송 체인의 결과 출력은 비선형 효과가 실질적으로 없도록 할 수 있다. 또한, 본 명세서에서 설명되는 방식으로 전력 증폭기에 공급되는 전력을 제어 가능하게 낮춤으로써, (무선 디바이스 또는 시스템의 디지털 프런트 엔드의 일부일 수 있는) 시스템의 회로에 의해 사용되는 전자 컴포넌트들의 수명이 연장될 수 있다.
그래서, 일반적인 측면에서, 전력 증폭기(PA)의 비선형 거동을 동적으로 제어하고 PA를 작동시키기 위한 전력 효율을 개선하는 데 도움이 되는 저속 또는 고속의 포락선 신호를 생성하는 포락선 추적기를 포함하는 선형화 시스템이 개시된다. 선형화 시스템은 가중화된 기저 함수들을 입력 신호(및 선택적으로 포락선 추적 신호)에 적용하여 전송 체인에 제공되는 전치 왜곡된 신호를 생성하는 디지털 전치 왜곡기(DPD, 어댑터 블록으로도 지칭됨)를 더 포함된다. 그 결과, 전치 왜곡 기능은 포락선 추적 출력에 종속적일 수 있으며, 그래서 RF 전력 증폭기의 비선형 거동의 범위가 보다 최적으로 제어될 수 있다. 예를 들어, PA의 선형성을 개선하기 위해 PA의 작동 전력을 제어하는 대신에, PA는 입력 신호 u의 제어된 전치 왜곡을 통해 완화될 수 있는 제어된 비선형 모드로 작동하도록 구성될 수 있다. 따라서, 본 명세서에서 설명되는 구현예들은 주어진 PA 셋업 및 성능 목표에 대해 (PA의 전력 작동을 제어하는) 성형 테이블 거동의 최적화를 가능케 한다.
따라서, 몇몇 변형예에서는, 디지털 전치 왜곡기에 의해, 입력 신호 u에 기초한 진폭 변동에 종속적인 제1 신호를 수신하는 단계를 포함하는 디지털 전치 왜곡 방법이 제공되며, 제1 신호의 변동은 전력 증폭기를 포함하는 전송 체인의 비선형 특성들의 시간 변동에 대응한다. 상기 방법은 디지털 전치 왜곡기에 의해, 입력 신호 u를 수신하는 단계, 입력 신호 u 및 제1 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 디지털 전치 왜곡기에 의해, 전송 체인의 비선형 거동을 완화하기 위해 디지털 전치 왜곡된 신호 v를 생성하는 단계, 및 전치 왜곡된 신호 v를 전송 체인에 제공하는 단계를 더 포함한다.
상기 방법의 실시예들은 다음의 특징들 중 하나 이상을 포함하여 본 발명에 기재된 특징들 중 적어도 일부를 포함할 수 있다.
디지털 전치 왜곡기에 의해 제1 신호를 수신하는 단계는 입력 신호 u의 복제본을 수신한 포락선 추적기에 의해 생성된 시변성(time-varying) 신호 e를 디지털 전치 왜곡기에 의해 모니터링하는 단계를 포함할 수 있다.
상기 방법은 입력 신호 u 및 제1 신호의 샘플들의 비선형 함수로서 전송 체인에 제공되는 디지털 전치 왜곡된 신호 v의 샘플들을 계산하는 단계를 더 포함할 수 있다.
시변성 신호 e가 전력 증폭기의 적어도 약간의 비선형 거동을 초래하도록 시변성 신호 e는 입력 신호 u로부터 생성될 수 있다. 디지털 전치 왜곡된 신호 v를 생성하는 단계는 입력 신호 u를 디지털 전치 왜곡하는 것으로부터 발생하는 전송 체인의 출력이 시변성 신호 e에 의해 초래되는 적어도 약간의 비선형 왜곡이 실질적으로 없도록, 입력 신호 u를 디지털 전치 왜곡하기 위해 시변성 신호 e를 사용하는 단계를 포함할 수 있다.
시변성 신호 e는 e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 입력 신호 u의 순간 전력과 전송 체인의 전력 공급 사이의 관계를 정의함 -, e[t] ≤ E0 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2 가 되도록 신호 e[t]에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 전송 체인의 작동 특성들을 나타내는 값들임 -, 및 제1 및 제2 제약조건에 구속되어, e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건을 포함하는 제약조건 세트(set of constraints)를 충족하도록 생성될 수 있다.
입력 신호 u 및 제1 신호를 포함하는 신호들에 기초하여 디지털 전치 왜곡된 신호 v를 생성하는 단계는 다음의 식에 따라 디지털 전치 왜곡된 신호 v를 생성하기 위해 입력 신호 u 및 시변성 신호 e에 적어도 부분적으로 기초하여 디지털 전치 왜곡된 신호 v를 생성하는 단계를 포함할 수 있는데:
여기서
및
Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 전력 증폭기와 전력 증폭기에 전력을 공급하는 변조기의 시간상수비(ratio of time constants)를 나타내는 시간 단위 분리 인자이고, xk는 기저 함수들을 가중화하기 위해 계산된 계수들이다.
상기 방법은 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초한 최적화 프로세스에 따라, 기저 함수들 Bk를 가중화하기 위해 계산된 계수들 xk를 계산하는 단계를 더 포함할 수 있다.
상기 방법은 결과적인 시변성 신호(resultant time-varying signal) eA에 기초하여 전송 체인의 전력 증폭기에 제공되는 전력을 변조하기 위한 출력을 생성하는 전력 공급 변조기의 비선형 거동을 완화하기 위해, 수신된 시변성 신호 e에 기초하여, 입력 신호 u 및 시변성 신호 e를 포함하는 신호들에 대해 수행되는 디지털 전치 왜곡을 통해 결과적인 시변성 신호 eA를 생성하는 단계를 더 포함할 수 있으며, eA는 시변성 신호 e보다 낮은 대역폭을 갖는다.
상기 방법은 결과적인 다운샘플링된 시변성 신호 eA에 기초하여 전송 체인의 전력 증폭기에 제공되는 전력을 변조하기 위한 출력을 생성하는 전력 공급 변조기에 제공되는 결과적인 시변성 신호 eA를 다운샘플링하는 단계를 더 포함할 수 있다.
상기 방법은 시변성 신호 e를 필터링하는 단계를 더 포함할 수 있다.
디지털 전치 왜곡기에 의해 제1 신호를 수신하는 단계는 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성된 시변성 신호 e에 따라 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 의해 제어되는 전력 증폭기의 출력의 관측된 디지털 샘플 y를 수신하는 단계를 포함할 수 있다.
디지털 전치 왜곡기에 의해 제1 신호를 수신하는 단계는 포락선 추적기와 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 의해 계산된 예측 신호 sp를 수신하는 단계를 포함할 수 있으며, 예측 신호는 전력 공급 모듈의 알려진 특성들과 포락선 추적기에 의해 결정된 시변성 신호 e에 기초하여 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기의 추정된 예상 거동을 나타낸다.
몇몇 변형예에서는, 입력 신호 u 및 입력 신호 u에 기초한 진폭 변동에 종속적인 제1 신호를 수신하는 수신기 섹션을 포함하는 디지털 전치 왜곡기가 제공되며, 제1 신호의 변동은 전력 증폭기를 포함하는 전송 체인의 비선형 특성들의 시간 변동에 대응한다. 디지털 전치 왜곡기는 입력 신호 u 및 제1 신호를 포함하는 신호들에 적어도 부분적으로 기초하여 전송 체인의 비선형 거동을 완화하기 위해 디지털 전치 왜곡된 신호 v를 생성하는 컨트롤러, 및 전치 왜곡된 신호 v를 전송 체인에 제공하는 출력 섹션을 더 포함한다.
디지털 전치 왜곡기의 실시예들은 상기 방법 특징들 중 임의의 것을 포함하여 본 발명에 기재된 특징들 중 적어도 일부를 포함할 수 있다.
몇몇 변형예에서는, 포락선 추적 모듈에 의해 입력 신호 u - 입력 신호 u는 전력 증폭기를 포함하는 전송 체인에 결합된 디지털 전치 왜곡기에도 또한 제공됨 - 를 수신하는 단계, 및 입력 신호 u의 진폭 변동에 기초하여 포락선 추적 모듈에 의해 시변성 신호 e - 시변성 신호 e의 진폭 변동은 전송 체인의 비선형 특성들의 시간 변동에 대응함 - 를 결정하는 단계를 포함하는 추가적인 디지털 전치 왜곡 방법이 제공된다. 상기 방법은 포락선 추적 모듈에 의해 시변성 신호 e를 출력하는 단계를 더 포함하며, 디지털 전치 왜곡기는 시변성 신호 e의 진폭 변동에 종속적인 다른 입력 신호를 수신하고, 입력 신호 u 및 다른 입력 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 전송 체인의 비선형 거동을 완화하기 위해 전송 체인에 제공되는 디지털 전치 왜곡된 출력 v를 생성하도록 구성된다.
추가적인 방법의 실시예들은 제1 방법 및 디지털 전치 왜곡기의 상기 특징들 중 임의의 것 및 다음의 특징들 중 하나 이상을 포함하여 본 발명에 기재된 특징들 중 적어도 일부를 포함할 수 있다.
시변성 신호 e를 결정하는 단계는 전송 체인이 비선형 모드로 작동하도록 하기 위해 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기가 전력 증폭기에 공급되는 전력을 낮추도록 시변성 신호 e를 결정하는 단계를 포함할 수 있다.
시변성 신호 e를 결정하는 단계는 전송 체인의 특성들을 나타내는 하나 이상의 제약조건에 따라 시변성 신호 e를 유도하는 단계를 포함할 수 있다.
시변성 신호 e를 유도하는 단계는 e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 입력 신호 u의 순간 전력과 전송 체인의 전력 공급 사이의 관계를 정의함 -, e[t] ≤ E0 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2 가 되도록 신호 e에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 전력 증폭기의 작동 특성들을 나타내는 값들임 -, 및 제1 및 제2 제약조건에 구속되어, e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건을 포함하는 제약조건 세트를 충족하는 시변성 신호 e를 유도하는 단계를 포함할 수 있다.
E2는 예를 들면, 전송 체인의 대역폭, 및/또는 입력 신호 u의 진폭 변동에 대한 전송 체인의 응답 속도 중 하나 이상을 나타낼 수 있다.
상기 방법은 포락선 추적 모듈에 의해 시변성 신호 e를 디지털 전치 왜곡기에 제공하는 단계를 더 포함할 수 있으며, 디지털 전치 왜곡기의 다른 입력 신호는 시변성 신호 e를 포함한다.
시변성 신호를 제공하는 단계는 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 제공되는 결과적인 제어 신호 eA를 생성하기 위해 시변성 신호 e를 디지털 전치 왜곡기에 제공하는 단계를 포함할 수 있다.
결과적인 제어 신호 eA를 생성하도록 구성된 디지털 전치 왜곡기는 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초하여, 결과적인 제어 신호 eA를 생성하기 위해 입력 신호 u 및 시변성 신호 e의 샘플들에 적용되는 기저 함수들을 가중화하기 위한 계수들을 계산하도록 구성될 수 있다.
상기 방법은 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 시변성 신호 e를 제공하는 단계를 더 포함할 수 있으며, 디지털 전치 왜곡기의 다른 입력 신호는 전력 증폭기의 출력의 관측된 디지털 샘플 y를 포함한다.
상기 방법은 포락선 추적 모듈과 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 시변성 신호 e를 제공하는 단계를 더 포함할 수 있으며, 예측자 모듈은 전력 공급 모듈의 알려진 특성들 및 결정된 시변성 신호 e를 기초로 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기의 추정된 예상 거동을 나타내는 예측 신호 sp를 계산하도록 구성되고, 디지털 전치 왜곡기의 다른 입력 신호는 예측자 모듈에 의해 계산된 예측 신호 sp를 포함한다.
디지털 전치 왜곡된 출력 v를 생성하도록 구성된 디지털 전치 왜곡기는 다음의 식에 따라 입력 신호 u 및 시변성 신호 e에 기초하여 디지털 전치 왜곡된 출력 v를 생성하도록 구성될 수 있는데:
여기서
및
Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 전력 증폭기와 전력 증폭기에 전력을 공급하는 전력 공급 변조기의 시간상수비를 나타내는 시간 단위 분리 인자이고, xk는 기저 함수들을 가중화하기 위해 계산된 계수들이다.
계수들 xk는 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초한 최적화 프로세스에 따라 계산될 수 있다.
몇몇 변형예에서는, 입력 신호 u를 수신하는 수신기를 포함하는 포락선 추적 모듈이 제공되며, 입력 신호 u는 전력 증폭기를 포함하는 전송 체인에 결합된 디지털 전치 왜곡기에도 또한 제공된다. 포락선 추적 모듈은 입력 신호 u의 진폭 변동에 기초하여 시변성 신호 e를 결정하는 컨트롤러를 더 포함하고, 시변성 신호 e의 진폭 변동은 전송 체인의 비선형 특성들의 시간 변동에 대응한다. 포락선 추적 모듈은 시변성 신호 e를 출력하는 출력 섹션을 추가로 포함하고, 디지털 전치 왜곡기는 시변성 신호 e의 진폭 변동에 종속적인 다른 입력 신호를 수신하고, 입력 신호 u 및 다른 입력 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 전송 체인의 비선형 거동을 완화하기 위해 전송 체인에 제공되는 디지털 전치 왜곡된 출력 v를 생성하도록 구성된다.
포락선 추적 모듈의 실시예들은 다양한 방법들 및 디지털 전치 왜곡기에 대한 상기 특징들 중 임의의 것을 포함하여 본 발명에 기재된 특징들 중 적어도 일부를 포함할 수 있다.
몇몇 변형예에서는, 전력 공급 변조기에 의해 하나 이상의 제어 신호를 수신하는 단계, 및 전송 체인이 적어도 약간의 비선형 거동을 포함하도록 전력 증폭기에 공급되는 전력을 낮추기 위해, 하나 이상의 제어 신호에 기초하여 전송 체인의 전력 증폭기에 제공되는 전력 공급을 조절하는 단계를 포함하는 추가 방법이 제공된다. 하나 이상의 제어 신호에 기초하여 전력 공급을 조절하는 것으로부터 발생하는 전송 체인의 적어도 약간의 비선형 거동은 디지털 전치 왜곡기에 제공되는 입력 신호 u를 포함하는 신호들 및 입력 신호 u에 기초한 진폭 변동에 종속적인, 디지털 전치 왜곡기에 제공되는 다른 신호에 대해 디지털 전치 왜곡기에 의해 수행되는 디지털 전치 왜곡을 통해 적어도 부분적으로 완화되며, 다른 신호의 변동은 전송 체인의 비선형 특성들의 시간 변동에 대응한다.
추가 방법의 실시예들은 제1 및 제2 방법, 디지털 전치 왜곡기, 및 포락선 추적 모듈의 상기 특징들 중 임의의 것 및 다음의 특징들 중 하나 이상을 포함하여 본 발명에 기재된 특징들 중 적어도 일부를 포함할 수 있다.
디지털 전치 왜곡기에 제공되는 다른 신호는 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성되는 시변성 신호 e를 포함한다.
시변성 제어 신호 e는 e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 입력 신호 u의 순간 전력과 전송 체인의 전력 공급 사이의 관계를 정의함 -, e[t] ≤ E0 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2 가 되도록 신호 e에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 전력 증폭기의 작동 특성들을 나타내는 값들임 -, 및 제1 및 제2 제약조건에 구속되어, e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건을 포함하는 제약조건 세트에 기초하여 유도될 수 있다.
E2는 예를 들면, 전송 체인의 대역폭, 및/또는 입력 신호 u의 진폭 변동에 대한 전송 체인의 응답 속도 중 하나 이상을 나타낼 수 있다.
하나 이상의 제어 신호를 수신하는 단계는 시변성 신호 e에 적어도 부분적으로 기초하여 유도된 시변성 제어 신호 eA를 수신하는 단계를 포함할 수 있으며, eA는 시변성 신호 e보다 낮은 대역폭을 갖는다.
시변성 신호 eA를 수신하는 단계는 결과적인 시변성 신호 eA에 기초하여 출력을 생성하는 전력 공급 변조기의 비선형 거동을 완화하기 위해, 입력 신호 u와 시변성 신호 e를 포함하는 복수의 신호에 대해 수행되는 디지털 전치 왜곡을 통해 생성된 시변성 신호 eA를 수신하는 단계를 포함할 수 있다.
디지털 전치 왜곡기는 다음의 식에 따라 입력 신호 u 및 시변성 제어 신호 e를 포함하는 복수의 신호로부터 디지털 전치 왜곡된 출력 신호 v를 생성하도록 구성될 수 있는데:
여기서
및
Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 전력 증폭기와 전력 증폭기에 전력을 공급하는 전력 공급 변조기의 시간상수비를 나타내는 시간 단위 분리 인자이고, xk는 기저 함수들을 가중화하기 위해 계산된 계수들이다.
계수들 xk는 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초한 최적화 프로세스에 따라 계산될 수 있다.
최적화 프로세스에 따라 계산된 계수들 xk는 최적화 프로세스에 따라서 및 전력 공급 변조기의 출력에도 또한 기초하여 계산될 수 있으며, 출력은 예를 들면, 전력 증폭기에 제공되는 전압, 및/또는 해당 전압이 전력 증폭기에 제공되도록 하는 제어 신호 중 하나이다.
시변성 신호 eA를 수신하는 단계는 시변성 신호 e의 대역폭 저하 함수로서 생성된 시변성 제어 신호 eA를 수신하는 단계를 포함할 수 있다.
디지털 전치 왜곡기에 제공되는 다른 신호는 전력 증폭기의 출력의 관측된 디지털 샘플 y를 포함할 수 있으며, 전력 증폭기는 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성된 시변성 신호 e에 따라 전력 공급 변조기에 의해 제어된다.
디지털 전치 왜곡기에 제공되는 다른 신호는 포락선 추적기와 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 의해 계산된 예측 신호 sp를 포함할 수 있으며, 예측 신호는 전력 공급 모듈의 알려진 특성들 및 포락선 추적기에 의해 결정된 시변성 신호 e에 기초하여 전력 공급 변조기의 추정된 예측 거동을 나타낸다.
몇몇 변형예에서는, 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기가 제공된다. 전력 공급 변조기는 하나 이상의 제어 신호를 수신하는 수신기, 및 전송 체인이 적어도 약간의 비선형 거동을 포함하도록 전력 증폭기에 공급되는 전력을 낮추기 위해, 하나 이상의 제어 신호에 기초하여 전송 체인의 전력 증폭기에 제공되는 전력 공급을 조절하는 조절기를 포함한다. 하나 이상의 제어 신호에 기초하여 전력 공급을 조절하는 것으로부터 발생하는 전송 체인의 적어도 약간의 비선형 거동은 디지털 전치 왜곡기에 제공되는 입력 신호 u를 포함하는 신호들 및 입력 신호 u에 기초한 진폭 변동에 종속적인, 디지털 전치 왜곡기에 제공되는 다른 신호에 대해 디지털 전치 왜곡기에 의해 수행되는 디지털 전치 왜곡을 통해 적어도 부분적으로 완화되며, 다른 신호의 변동은 전송 체인의 비선형 특성들의 시간 변동에 대응한다.
전력 공급 변조기의 실시예들은 다양한 방법들, 디지털 전치 왜곡기, 및 포락선 추적 모듈에 대한 상기 특징들 중 임의의 것을 포함하여 본 발명에 기재된 특징들 중 적어도 일부를 포함할 수 있다.
몇몇 변형예에서는, 위에 제공된 방법 단계들 중 하나 이상을 수행하도록 구성된 시스템이 제공된다.
몇몇 변형예에서는, 비일시적 기계 가독 매체에 인코딩된 설계 구조가 제공되며, 설계 구조는 컴퓨터 지원 설계 시스템에서 처리될 때 본 명세서에 기재된 바와 같은 시스템들, 디지털 전치 왜곡기들, 포락선 추적 모듈들, 전력 공급 변조기들, 및/또는 그 각각의 모듈들 중 임의의 것 중 하나 이상의 기계 실행 가능 표현을 생성하는 요소들을 포함한다.
몇몇 변형예에서는, 집적 회로 제조 시스템에서 처리될 때 본 명세서에 기재된 바와 같은 시스템들, 디지털 전치 왜곡기들, 포락선 추적 모듈들, 전력 공급 변조기들, 및/또는 그 각각의 모듈들 중 임의의 것 중 하나 이상을 제조하기 위해 집적 회로 제조 시스템을 구성하는 집적 회로 정의 데이터세트가 제공된다.
몇몇 변형예에서는, 실행될 때 전술한 다양한 방법 단계들을 포함하는 작동을 유발하는 프로세서 상에서 실행 가능한 컴퓨터 명령어 세트로 프로그램된 비일시적 컴퓨터 가독 매체가 제공된다.
본 발명의 다른 특징들 및 이점들은 이하의 설명 및 청구범위로부터 분명하다.
이제 이하의 도면들을 참조하여 이들 양태 및 다른 양태들이 상세히 설명될 것이다.
도 1은 선형화 시스템 구현예의 다이어그램이다.
도 2는 예시적인 입출력 구성을 갖는, 액추에이터의 다이어그램이다.
도 3은 도 1의 시스템의 구현예에서 적어도 부분적으로 사용될 수 있는 조정 가능한 전치 왜곡 전력 증폭기 시스템의 블록도이다.
도 4는 예시적인 디지털 전치 왜곡 절차의 플로우차트이다.
도 5는 전송 체인의 전기적 작동을 제어하는 예시적인 절차의 플로우차트이다.
도 6a 내지 도 6c는 상이한 포락선 추적 응답들을 나타내는 그래프이다.
도 7은 전송 체인의 전기적 작동을 제어하기 위해, 일반적으로 전력 공급 변조기에서 수행되는 예시적인 절차의 플로우차트이다.
도 8은 다른 예시적인 선형화 시스템의 다이어그램이다.
도 9는 포락선 생성기의 출력과 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈을 포함하는 선형화 시스템의 다른 구현예의 다이어그램이다.
다양한 도면에서 동일한 참조 부호들은 동일한 요소들을 나타낸다.
도 1은 선형화 시스템 구현예의 다이어그램이다.
도 2는 예시적인 입출력 구성을 갖는, 액추에이터의 다이어그램이다.
도 3은 도 1의 시스템의 구현예에서 적어도 부분적으로 사용될 수 있는 조정 가능한 전치 왜곡 전력 증폭기 시스템의 블록도이다.
도 4는 예시적인 디지털 전치 왜곡 절차의 플로우차트이다.
도 5는 전송 체인의 전기적 작동을 제어하는 예시적인 절차의 플로우차트이다.
도 6a 내지 도 6c는 상이한 포락선 추적 응답들을 나타내는 그래프이다.
도 7은 전송 체인의 전기적 작동을 제어하기 위해, 일반적으로 전력 공급 변조기에서 수행되는 예시적인 절차의 플로우차트이다.
도 8은 다른 예시적인 선형화 시스템의 다이어그램이다.
도 9는 포락선 생성기의 출력과 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈을 포함하는 선형화 시스템의 다른 구현예의 다이어그램이다.
다양한 도면에서 동일한 참조 부호들은 동일한 요소들을 나타낸다.
(이용 가능한 대역폭에 따라) 저속 또는 고속의 포락선 신호를 생성할 수 있는 포락선 생성기, 및 신호 자체 및 포락선 양자 모두에 종속적이며 그래서 전송 체인에 제공되는 전치 왜곡된 출력 v를 생성하기 위해 (u에 더해) 포락선 신호 e를 사용하는 액추에이터(전치 왜곡) 블록을 포함하는 다양한 디지털 전치 왜곡 구현예들이 설명된다. 시스템은 주어진 PA 셋업 및 성능 목표에 대해 최적의 성형 테이블을 생성할 수 있다. 포락선 생성기는 입력 신호(예를 들면, 베이스밴드 입력) u를 (예를 들면, 전력 소비 관점에서) 안전하며 효율적인 포락선 신호 e로 변환하는 고급 기능을 구현한다. 액추에이터 블록은 선형화 시스템의 전력 공급 변조기와 양립 가능한 대역폭으로 보다 나은 선형화 결과를 생성하도록 최적화될 수 있는 결과적인 포락선 신호 eA도 또한 생성하도록 구성된다.
그래서, 몇몇 실시예에서는, 일반적으로 선형화 시스템의 디지털 전치 왜곡기에서 수행되는 예시적인 디지털 전치 왜곡 방법이 제공된다. 본 방법은 입력 신호 u에 기초한 진폭 변동에 종속적인 제1 신호를 (디지털 전치 왜곡기에 의해) 수신하는 단계를 포함하며, 제1 신호의 변동은 전력 증폭기를 포함하는 전송 체인의 비선형 특성들의 시간 변동에 대응한다. 본 방법은 (디지털 전치 왜곡기에 의해) 입력 신호 u를 수신하는 단계, 입력 신호 u 및 제1 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 디지털 전치 왜곡기에 의해, 전송 체인의 비선형 거동을 완화하기 위해 디지털 전치 왜곡된 신호 v를 생성하는 단계, 및 전치 왜곡된 신호 v를 전송 체인에 제공하는 단계를 더 포함한다. 몇몇 실시예에서, 제1 신호는 포락선 추적기의 출력일 수 있으며, 그러한 경우에, 제1 신호를 수신하는 단계는 입력 신호 u의 복제본을 수신한 포락선 추적기(디지털 전치 왜곡기와는 별개의 모듈일 수 있는 포락선 추적 모듈)에 의해 생성된 시변성 신호 e를 디지털 전치 왜곡기에 의해 모니터링하는 단계를 포함할 수 있다. 몇몇 예에서는, 시변성 신호 e가 전력 증폭기의 적어도 약간의 비선형 거동을 초래하도록 시변성 신호 e는 입력 신호 u로부터 생성된다. 이러한 예들에서, 디지털 전치 왜곡된 신호 v를 생성하는 단계는 입력 신호 u를 디지털 전치 왜곡하는 것으로부터 발생하는 전송 체인의 출력이 시변성 신호 e에 의해 초래되는 적어도 약간의 비선형 왜곡이 실질적으로 없도록, 입력 신호 u를 디지털 전치 왜곡하기 위해 시변성 신호 e를 사용하는 단계를 포함할 수 있다.
본 명세서에서 설명되는 추가 구현예들에서는, 일반적으로 선형화 시스템의 포락선 추적 모듈에 의해 수행되는 전송 체인의 전기적 작동을 제어하는 예시적인 방법이 제공된다. 본 방법은 포락선 추적 모듈에 의해 입력 신호 u를 수신하는 단계를 포함하고, 입력 신호 u는 전력 증폭기를 포함하는 전송 체인에 결합된 디지털 전치 왜곡기에도 또한 제공된다. 본 방법은 입력 신호 u의 진폭 변동에 기초하여 포락선 추적 모듈에 의해 시변성 신호 e - 시변성 신호 e의 진폭 변동은 전송 체인의 비선형 특성들의 시간 변동에 대응함 - 를 결정하는 단계, 및 포락선 추적 모듈에 의해 시변성 신호 e를 출력하는 단계를 더 포함한다. 디지털 전치 왜곡기는 시변성 신호 e의 진폭 변동에 종속적인 다른 입력 신호를 수신하고, 입력 신호 u 및 다른 입력 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 전송 체인의 비선형 거동을 완화하기 위해 전송 체인에 제공되는 디지털 전치 왜곡된 출력 v를 생성하도록 구성된다. 몇몇 실시예에서, 디지털 전치 왜곡기에 제공되는 다른 입력 신호는 포락선 추적 모듈에 의해 결정되는 시변성 신호 e이다. 이러한 실시예들에서, 디지털 전치 왜곡기는 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 제공되는 결과적인 제어 신호 eA를 추가적으로 생성하도록 구성된다.
본 명세서에서 설명되는 다른 구현예들에서는, 일반적으로 선형화 시스템의 전력 공급 변조기에서 수행되는 전송 체인의 전기적 작동을 제어하는 예시적인 방법이 제공된다. 본 방법은 전력 공급 변조기에 의해 하나 이상의 제어 신호를 수신하는 단계, 및 전송 체인이 적어도 약간의 비선형 거동을 포함하도록 전력 증폭기에 공급되는 전력을 낮추기 위해, 하나 이상의 제어 신호에 기초하여 전송 체인의 전력 증폭기에 제공되는 전력 공급을 조절하는 단계를 포함한다. 하나 이상의 제어 신호에 기초하여 전력 공급을 조절하는 것으로부터 발생하는 전송 체인의 적어도 약간의 비선형 거동은 디지털 전치 왜곡기에 제공되는 입력 신호 u를 포함하는 신호들 및 입력 신호 u에 기초한 진폭 변동에 종속적인, 디지털 전치 왜곡기에 제공되는 다른 신호에 대해 디지털 전치 왜곡기에 의해 수행되는 디지털 전치 왜곡을 통해 적어도 부분적으로 완화되는데, 다른 신호의 변동은 전송 체인의 비선형 특성들의 시간 변동에 대응한다. 몇몇 실시예에서, 디지털 전치 왜곡기에 제공되는 다른 신호는 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성되는 시변성 신호 e를 포함한다. 몇몇 예에서, 시변성 신호 e는 e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 입력 신호 u의 순간 전력과 전송 체인의 전력 공급 사이의 관계를 정의함 -, e[t] ≤ E0 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2 가 되도록 신호 e에 대한 최대값과 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 전력 증폭기의 작동 특성들을 나타내는 값임 -, 및 제1 및 제2 제약조건에 구속되어, e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건을 포함하는 제약조건 세트(set of constraints)에 기초하여 유도된다(e를 유도하는 유사한 절차가 디지털 전치 왜곡기 및 포락선 추적 모듈에 대해 구현된 상기 방법들과 관련하여 실현될 수 있음에 유의해야 한다).
그래서, 도 1을 참조하면, 그 작동 전력(및 그래서 비선형 거동)이 포락선 생성기(추적기)(140)에 의해 생성되는 포락선 추적 신호 e에 기초하여 및 시스템의 입력 신호 u에 기초하여 제어되는 전력 증폭기(114)를 포함하는 예시적인 선형화 시스템(100)의 개략도가 도시되어 있다. 몇몇 예에서, 포락선 추적기/생성기(140)는 전력 증폭기(114)에 제공되는 전력을 제어하는 전력 공급 변조기(150)의 비선형 거동을 포함하여, (PA(114)의 비선형 거동뿐만 아니라) 시스템(100)의 다양한 모듈들의 비선형 거동을 고려한 출력을 생성하도록 구성된다. 그래서, 예를 들면, 포락선 추적기(140)는 전력 공급 변조기의 비선형 특성들(및/또는 시스템(100)의 다른 모듈들/유닛들의 비선형 특성들)에 기초하여 출력을 생성할 수 있는데, 이러한 출력은 (예를 들면, 몇몇 실시예에서는, 전력 공급 변조기(150)의 비선형 거동을 완화하기 위해) 전력 공급 변조기에 직접 제공되거나, 또는 (아래에서 보다 상세히 논의되는 바와 같이) 추가 처리를 위해 액추에이터(120)에 제공된다. 선형화 시스템(100)은 액추에이터(디지털 전치 왜곡기, 즉 DPD를 구현함)(120)에 의해 생성되는 신호들에 대해 전송 처리를 수행하는 데 사용되는 송신기 체인(110)을 포함한다. 특히, 도 1의 실시예에서, 전송 체인은 적절한 RF 대역으로 쉬프트되었을 수 있는 아날로그 신호를 생성하는 D/A(digital-to-analog) 변환기(112)(선택적으로 주파수 변조기/체배기 및/또는 가변 이득 증폭기에 결합될 수 있음)를 포함하는 관측 경로 회로 및 송신기를 포함한다. 다음으로 전치 왜곡된 아날로그 신호(전치 왜곡된 출력 신호로도 지칭됨)는 전력 증폭기(114)에 제공되는데, 전력 증폭기(114)의 전력은 입력 신호 u에 기초하여 액추에이터(120)에 의해 생성되는 포락선 추적 신호 eA에 기초하여 결정되는 신호 eB(PA에 전력을 공급하기 위해 실제 공급되는 전압 또는 PA에 인가되는 전압 레벨을 나타내는 신호일 수 있음)에 의해 변조된다. 아래에서 보다 상세히 논의되는 바와 같이, 몇몇 실시예에서, 신호 u뿐만 아니라 시스템(100)의 원하는 전치 왜곡 및 비선형 거동에도 또한 종속적인 보다 최적의 방식으로 PA(114)를 변조하기 위해 변조 신호 eB를 생성하기 위해, 액추에이터(120)에 의해 생성되는 변조 신호 eA는 입력 신호 u의 거동, 액추에이터(120)의 전치 왜곡 기능, (전력 공급 변조기의 임의의 비선형 특성들을 포함하여) 전력 공급 변조기(150)의 특성들, 및 (PA의 비선형 프로파일 포함하여) PA(114)의 특성들을 고려할 수 있다. PA(114)에 의해 생성되는 출력 신호 w는 이상적으로는 (액추에이터(120)에 의해 구현되는 전치 왜곡 기능의 유효성 및 제어 신호 eB를 통해 조절되는 PA의 비선형 거동에 따라) 출력 신호의 비선형 왜곡이 실질적으로 제거된 프로세스(예를 들면, 증폭된) 신호이다. 몇몇 실시예에서, 출력 신호 w는 유선 또는 무선 링크를 통해 그 목적지(로컬 회로 또는 디바이스, 또는 원격 디바이스)로 전달되기 전에 불필요한 고조파 또는 기타 신호 노이즈를 제거하기 위해 밴드패스 필터(도 1에는 도시되지 않음)에 제공될 수 있다. 포락선 추적기/생성기(140)는 PA(114) 및/또는 전력 공급 변조기(150) 중 어느 하나의 비선형 거동을 모델링하도록 구성될 수 있으며, 신호 eA에 대한 샘플링 레이트는 전력 공급 변조기 및/또는 시스템(100)의 다른 모듈들의 비선형 거동으로부터 발생하는 주파수 확장을 더 잘 추적/모니터링할 수 있도록 제어(예를 들면, 증가)될 수 있다는 것에 유의해야 한다. eA는 예를 들면, 10 msps, 100 msps 또는 기타 적절한 샘플링 레이트의 샘플링 레이트를 가질 수 있다.
도 1에 또한 도시된 바와 같이, 송신기 체인(110)은 (아래에서 보다 상세히 논의되는) DPD 적응화 프로세스를 수행하기 위해 PA(114)에 의해 생성되는 출력 신호를 측정하기 위한 관측 경로를 포함한다. 몇몇 실시예에서, 관측 경로 회로는 (예를 들면, 도 1에 개략적으로 도시된 커플러(116)의 일부일 수 있는) 주파수 복조기/체배기를 포함하는데, 주파수 복조기/체배기의 출력은 추정기(130)에 의해 구현되는 DPD 적응화 프로세스에서 사용되는 디지털 샘플들을 생성하기 위해 A/D(analog-to-digital) 변환기(ADC)(118)에 결합된다. 추정기(130)는 예를 들면, 입력 신호 u에 대해 전치 왜곡 연산을 수행하도록 선택된 기저 함수들을 가중화하는 계수들을 계산하도록 구성된다. 신호 u 및 eA는 상이한 샘플링 레이트를 가질 수 있으나, 피드백 신호 y 및 eB(즉, PA의 전력 레벨을 변조하는 신호)는 적절한 기저 재구성(basis reconstruction)을 위해 일반적으로 동일한 샘플링 레이트로 제공될 필요가 있다는 것에 유의하자. 추정기(130)는 (액추에이터(120) 및 포락선 추적기(140)에 제공되는) 입력 신호 u의 진폭 변동에 (적어도 간접적으로) 기초하여 DPD 계수들을 유도한다. 특히, 포락선 추적기(140)는 입력 신호 u의 진폭 변동에 대응하는 신호를 생성하고, 그 신호는 PA의 비선형 거동을 제어하는 데 사용되며, 이는 다시 전송 체인의 출력에 영향을 주기 때문에, 추정기(130)에 의해 유도되는 계수들은 포락선 추적기(140)에 의해 추적되는 진폭 변동 거동에 의해 영향을 받는다.
전치 왜곡 성분들/함수들을 가중화하기 위한 계수들을 생성하는 것 외에도, 추정기(130)는 시스템(100)의 PA(114)를 작동시키기 위해 제공되는 전력을 제어 또는 변조하기 위해 포락선 추적 전력 공급 변조기(150)를 제어/변조하는 결과적인 제어 신호 eA를 생성하기 위해 (도 1의 시스템(100)에서 발생하는 바와 같이, 포락선 추적기(140)에 의해 생성된 신호 e가 액추에이터(120)에 직접 제공되는 실시예들에서) 포락선 추적 신호 e에 적용되는 함수들을 가중화하는 계수들을 유도하도록 또한 구성될 수 있다. 보다 상세하게는, 언급한 바와 같이, 포락선 추적기/생성기(140)는 PA의 작동(비선형 거동을 포함함)을 조절하기 위해 주어진 입력 베이스밴드 신호 u 및 전력 증폭기 구현에 적절한 포락선 신호 e를 생성하도록 구성된다. 아래에서 보다 상세히 논의되는 바와 같이, 몇몇 실시예에서, 신호 u뿐만 아니라 시스템(100)의 원하는 전치 왜곡 및 비선형 거동에도 또한 종속적인 보다 최적의 방식으로 PA(114)를 변조하기 위해 변조 신호 eB를 생성하기 위해, 액추에이터(120)에 의해 생성되는 변조 신호 eA는 입력 신호 u의 거동, 액추에이터(120)의 전치 왜곡 기능, (전력 공급 변조기의 임의의 비선형 특성들을 포함하여) 전력 공급 변조기(150)의 특성들, 및 (PA의 비선형 프로파일을 포함하여) PA(114)의 특성들을 고려할 수 있다.
몇몇 실시예에서 및 도 1에 도시된 바와 같이, 전력 변조기(150)에 직접 공급되는 대신에, 추적된 포락선 신호 e는 전치 왜곡된 신호 v를 생성하기 위해 추적된 포락선 신호 e를 명시적으로 이용하는 액추에이터(120)로 지향될 수 있다. 몇몇 실시예에서, 신호 u(혹은, 중간 신호 v)는 새로운 포락선 신호 eA를 생성하는 데에도 또한 사용될 수 있는데, 새로운 포락선 신호 eA는 전력 공급 변조기(150)와 양립되는 대역폭을 갖는다. 몇몇 실시예에서, 신호 e는 전력 공급 변조기(150)에도 (추가적으로 또는 대신에) 또한 제공될 수 있다.
그래서, (도 1의 액추에이터(120)와 유사할 수 있는) 예시적인 액추에이터(200)에 대한 입출력 구성의 예를 나타내는 도 2에 도시된 바와 같이, 몇몇 실시예에서 액추에이터(200)(DPD 엔진)는 입력 신호 u(예를 들면, 500 Msps의 디지털 신호)를 수신하고 신호 u에 기초하여 생성된 추적된 포락선 신호 e(신호 u의 대역폭에 상응하는 대역폭을 갖는, 예를 들면 신호 e도 500 Msps 신호를 가질 수 있음)를 또한 수신한다. 액추에이터(200)는 부분적으로 e에 기초하여 전치 왜곡된 신호 v를 생성하기 위해 신호 u를 전치 왜곡하는데, 전치 왜곡된 신호 v는 입력 신호 u의 대역폭에 상응하는 대역폭을 갖는다(예를 들면, v도 500 Msps의 신호일 수 있다). 액추에이터는 선택적으로 신호 u에 부분적으로 기초하여 신호 eA를 또한 생성하는데, eA는 전력 공급 변조기(150)의 대역폭과 양립하는 대역폭을 갖는다. 도 2의 예에서, 신호 e에 기초하여(및 가능케는 신호 u에 기초하여) 생성된 새로운 추적된 포락선 신호는 (전치 왜곡된 신호 v의 훨씬 더 큰 500 Msmp에 비교하여) 10 Msps에 대응하는 대역폭을 갖는다. 몇몇 구현예에서 새로운 신호 eA는 시변성 신호 u를 기초로 할 필요는 없으며, 대신에 예를 들면, 신호 e의 다운샘플링된 버전일 수 있거나, 아니면 달리 신호 e로부터 (모종의 사전 결정된 필터링 프로세스를 통해) 처리된 결과 신호일 수도 있다는 것에 유의하자.
추적된 포락선 신호가 액추에이터(120)에 제공되는 실시예들에서, 신호 e는 클리핑(clipping)에 의해 야기되는 베이스밴드 신호 u에 대한 비가역적 손상을 회피할 수 있을 만큼 충분히 커야 하지만, 또한 PA 효율을 최대화하기 위해 가능한 한 작아야 한다. 따라서, 몇몇 실시예에서, 포락선 추적기(140)는 3 개의 주요 조건을 만족하는 디지털 포락선 신호 e = e[t](본 설명의 목적을 위해, 표기 t는 이산 디지털 샘플들 또는 인스턴스들을 나타냄)를 생성하도록 구현된다. 제1 조건은 부등식 e[t] ≥ h(|u[t]|)가 충족되어야 한다는 것이며 - 여기서 함수 h(.)는 베이스밴드 신호의 순간 전력과 전력 공급 사이의 관계를 정의함 -, 그래서 클리핑에 의한 회복 불가능한 손상을 방지하는 것이다. 이 함수는 전력 증폭기 시스템에서 PA의 전력을 직접 조절하는 포락선 신호들을 생성하는 종래의 포락선 추적기들/생성기들에서 사용되는 성형 테이블에 대응한다. 함수 h(.)의 예는 다음과 같이 주어지는데:
여기서 Vmin은 PA의 최소 공급 전압이고, Vmax는 PA의 최대 공급 전압이며, Umax는 |u[n]|의 가능한 최대값이다. 이 제약조건은 포락선 추적기에 의해 제어되는 전압 범위를 제어하는 데 사용될 수 있다. 베이스밴드 신호의 순간 전력과 전력 공급 사이의 관계를 확립하는 함수 h의 다른 예들도 사용될 수 있다.
포락선 추적기(140)에 의해 생성되는 신호 e에 부과될 수 있는 제2 조건 또는 제약조건은 e(t)가 다음의 부등식으로 표현되는 최대값 및 곡률 경계치를 충족해야 한다는 것인데:
e[t] ≤ E0, 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2
여기서 상수 E0, E2는 사용되는 특정 PA에 종속된다(예를 들면, E0 및 E2는 도 1의 전송 체인(110)에서 사용되는 특정 PA(114)의 작동 특성들, 속성들, 및 거동을 나타낸다). 식 |2e[t] - e[t-1] - e[t+1]| ≤ E2 는 경계 2차 도함수이며 평활도 제약조건을 나타낼 수 있다. 이 제약조건은 추적 포락선 곡선의 평활도를 제어하는 데, 및 그에 따라 추적되고 있는 신호에 대한 포락선 추적의 응답 속도를 제어하는 데 사용될 수 있다(예를 들면, 이 제약조건은 신호 응답이 얼마나 빠른지를 제어하는 데 사용될 수 있는데; 보다 평활한 함수 e는 보다 느린 추적 신호에 대응한다). 사전 결정된 상수 E2는 그래서 포락선 추적기의 응답 속도를 제어하도록 (예를 들면, 사용자에 의해) 선택될 수 있으며, PA(114) 및/또는 포락선 추적 전력 공급 변조기(150)의 대역폭 특성들을 나타낼 수 있다.
신호 e[t]에 부과될 수 있는 제3 제약조건은 제1 및 제2 제약조건에 의해 확립된 경계치에 구속되어, e[t]의 값이 가능한 한 작아야 한다는 것이다.
그래서, 포락선 추적기/생성기는 e[t] ≥ g(t, e[t-1])의 선택이 사양 제약조건 e[t] ≤ E0 및 e[t] ≥ 2e [t-1] - e[t-2] - E2 와 상충되지 않으며, τ> t에 대한 e[τ]의 향후 선택이 조건 (1) 및 (2)를 충족하는 방식으로 가능하도록, 예를 들면 함수 g = g(t, a)를 반복적으로 업데이트함으로써 제약조건 (1) 내지 (3)을 따르는 실질적으로 실시간의 신호 처리 절차를 구현하도록 구성된다. 하한 g(t, a)는, 종단점들(break points)이 구간 [0, e0]에서 등간격으로 이격된, 그 제2 인수의 조각적 선형 함수로 특정된다.
(어떠한 전치 왜곡 처리도 u에 적용되기 전에) 입력 신호 u[t]에 기초하여 결정된 신호 e[t]는 도 1에 도시된 시스템(100)의 액추에이터/DPD 엔진(120)에 제공된다. 언급된 바와 같이, 액추에이터(120)는 2 개의 출력 신호를 생성할 수 있다: i) (u[t]로 나타낼 수 있는 디지털 신호인) 입력 신호 u 및 시변성 포락선 추적 신호 e[t](그 샘플들은 신호 u[t]의 진폭 변동에 종속적임)에 기초하여 유도되는 전치 왜곡된 신호 v[t], 및 ii) 마찬가지로 입력 신호 u[t] 및 포락선 추적 신호 e[t]에 기초하여 유도될 수 있으며 그래서 (PA를 제어하는) 변조 신호를 입력 신호 u[t]의 거동에 반영할 수 있는 결과적인 포락선 추적 신호 eA[t]. 결과적인 전치 왜곡된 신호 v[t]와 전력 공급 변조 신호 eA[t] 양자 모두를 입력 신호 u[t] 및 포락선 추적 신호 e[t](추적 신호는 조절되는 PA의, 값 E0 및 E2로 표현되는, 특정 특성들에 부분적으로 기초하여 유도됨)에 기초하도록 함으로써, PA는 전치 왜곡된 신호를 보다 최적으로 처리할 수 있게 하는 방식으로 그 비선형 거동을 제어하도록 신중하게 조절될 수 있다. 환언하면, PA에 대해 선택된 특정 비선형 거동 포인트에 종속적인 입력 신호 u[t]의 전치 왜곡 처리를 통해 완화/상쇄되는 비선형 모드로 작동하도록 PA를 의도적으로 설정함으로써(예를 들면, 전력 소비를 저감하기 위해, PA에 공급되는 전력을 낮춤으로써), (예를 들면, 전력 소비 및 대역폭 특성들의 측면에서) 보다 높은 효율이 달성될 수 있다. 따라서, 이러한 실시예들에서, 액추에이터(120)는 입력 신호 u로부터 발생하며 제어 신호 e에 의해 작동되는 전송 체인의 출력이 생성된 제어 신호에 의해 초래되는 적어도 약간의 비선형 왜곡이 실질적으로 없도록, 입력 신호 u의 디지털 전치 왜곡에서 시변성 제어 신호 e를 사용하여 디지털 전치 왜곡을 수행하도록 구성된다.
신호를 사전 반전시키기 위해 액추에이터(120)에 의해 상이한 전치 왜곡 처리가 구현될 수 있다. 몇몇 예시적인 실시예에서, 액추에이터(120)는 다음의 식에 따라 출력 v[t]를 유도할 수 있는데:
여기서
및
이다.
상기 식에서, Bk는 기저 함수들이고, qu[t]와 qe[t]는 각각 최근(t 근처의) 베이스밴드와 포락선 입력 샘플들의 스택이며, s는 PA의 전력 변조기와 PA의 시간상수비(ratio of time constants)를 반영하는 양의 정수인 시간 단위 분리 인자이고, xk는 보상기 
의 계수들의 복소 스칼라들이다. 도 1에 도시된 추정기(130)(즉, 적응화 유닛)는 (PA(114)의 출력 신호 w(t)로부터 관측된) 측정 샘플들 y[t]를 관측함으로써 액추에이터의 계수들 xk를 조정하며, 정칙화된 평균 제곱 오차를 최소화할 수 있다. 이는 예를 들면, 최소 제곱법, 확률적 경사법 등과 같은 임의의 최소화 기법에 의해 풀 수 있다. 조정 가능한(적응형) 계수들의 최적화는 예를 들면, 중간 신호 v, 변조 제어 신호 eB, 및/또는 제어 신호 eA에도 또한 기초할 수 있다.
유사하게, 출력 신호 eA[t]는 입력 신호 u, 제어 신호 e, 및 추정기(130)에 제공되는 피드백(관측된) 신호 eB 및 y에 기초하여, (마찬가지로 추정기(130)를 사용하여 구현될 수 있는) 최적화 프로세스를 사용하여 유도될 수 있다. 예를 들어, 포락선 추적 전력 공급 변조기(150)가 비선형 거동을 나타내는(즉, 전력 공급 변조기의 출력 신호 eB와 그 입력 신호 eA 사이의 관계가 비선형인) 상황들에서, 신호 eA는 (예를 들면, e를 eB에 매칭시키기 위해) 모종의 최적화 기준을 달성하는, 신호 u 및 e에 적용되는 디지털 전치 왜곡 처리를 통해 생성될 수 있다. 혹은, 몇몇 실시예에서(예를 들면, 전력 공급 변조기가 실질적으로 선형 거동을 나타낼 때), 신호 eA를 생성하기 위해 액추에이터(120)에 의해 수행되는 처리는 신호 u(또는 다른 신호)를 고려할 필요없이 신호 e에만 종속적일 수 있다(예를 들면, eA는 포락선 추적 전력 공급 변조기(150)의 대역폭과 양립하는 대역폭을 갖는 e의 다운샘플링된 버전일 수 있다).
전치 왜곡 연산(u와 같은 베이스밴드 입력 신호에 대한, 또는 전력 증폭기에 전력을 공급하는 전력 공급를 변조하기 위한 포락선 추적 신호 e에 대한 전치 왜곡 연산을 위한 것이든 간에)을 위해 선택된 기저 함수들을 가중화하기 위한 계수들(파라미터들)을 유도하는 절차들/기법들의 예는 발명의 명칭이 "선형화 시스템"인 미국 특허 출원 제16/004,594호에 기재되어 있으며, 그 내용은 전체가 참고로 본 명세서에 통합되어 있다. 간략히, 전송 체인(110)에 입력으로 제공되는 출력 신호 v는 "역비선형 왜곡"(즉, 전송 체인(110)에 의해 도입되는 비선형 왜곡의 역)을 포함하도록 입력 신호 u(또는, 도 1 및 도 2에 도시된 시스템들의 실시예에서, 입력 신호는 베이스밴드 신호 u 및 포락선 추적기의 출력 e의 조합을 포함할 수 있음)에 기초하여 생성되며, 그래서 전송 체인(106)에 의해 도입되는 비선형 왜곡은 역비선형 왜곡에 의해 실질적으로 상쇄되도록 된다. 따라서 출력 신호 w는 실질적으로 비선형 왜곡이 없다.
몇몇 예에서, (액추에이터(120)와 같은) DPD는 입력 신호 u를 DPD에 제공하면 DPD/액추에이터가 다음과 같이 중간 입력 신호 v를 생성하게 하도록, 전송 체인(예를 들면, 도 1의 전송 체인(110))의 비선형 왜곡의 역 모델에 따라 작동한다:
여기서 fi(·)는 n 개의 기저 함수의 i 번째 기저 함수이고, xi는 i 번째 기저 함수에 대응하는 i 번째 파라미터(예를 들면, i 번째 가중치)이다. 각 기저 함수는 입력 u의 선형 함수(예를 들면, u(t-1)) 또는 비선형 함수(예를 들면, |u(t)|2)인데, 이는 메모리(예를 들면, u(t)*u(t-1))를 포함할 수 있다.
예를 들어, 도 1의 액추에이터(DPD 프로세서)(120)에 의해 사용되는 파라미터들 x를 업데이트하기 위해, (도 1의 추정기(130)와 같은) 예측자 모듈은 전송 체인에의 입력 신호, 즉 액추에이터(120)의 전치 왜곡된 출력에 대응하는 신호 v, 및 전송 체인(또는 전송 체인의 하류에 있는 다른 출력 모듈)의 출력 신호 w의 감지된 버전(예를 들면, 신호 b)을 처리하여, 업데이트된 파라미터들 x' 세트를 생성한다. 감지된 신호 b는 전송 체인의 출력에 결합된 (도 1의 커플러(116)와 같은) 관측 수신기/커플러를 통해 관측된다. 몇몇 실시예에서는, 적응화 프로세스들에 사용되는 신호들을 동기화하거나 상관시키기 위해 싱크로나이저(도시되지 않음)가 사용될 수 있다.
일례에서, 예측자 모듈은 기저 함수들 및 중간 입력 신호 v와 결합하여 (예를 들면, 최소 평균 제곱 오차의 의미에서) 감지된 신호 b에 가능한 한 가까운 예측 신호를 생성하는 업데이트된 파라미터들 x' 세트를 결정한다. 이는 다음과 같이 다시 진술될 수 있다:
예측자(P)는 액추에이터의 계수들을 업데이트하기 위해 액추에이터(120)에 제공될 수 있다. 몇몇 예에서, 전술한 예측자(P)의 경우에, 적응화 프로세서(130)는 액추에이터(디지털 전치 왜곡기)(120)를 다음의 수학식과 같이 예측자(P)의 근사 역(approximate inverse)에 따라 수행하도록 구성한다:
혹은, DPD 파라미터들은 다음과 같이 설정할 수 있다: 
다른 예에서, 예측자 모듈은 기저 함수들 및 감지된 신호 b와 결합하여 (예를 들면, 최소 평균 제곱 오차의 의미에서) 중간 전치 왜곡 신호 v에 가능한 한 가까운 예측 신호를 생성하는 업데이트된 계수들 
세트를 결정하도록 구성될 수 있다. 이는 다음과 같이 다시 진술될 수 있다:
즉, 그러한 실시예들에서, P는 전송 체인의 비선형성의 (사후)역((post) inverse)의 추정치이다. 몇몇 예에서, 적응화 프로세서(130)는 다음의 수학식과 같이 예측자(P)에 따라 액추에이터(120)를 구성한다:
또는 본질적으로 
다른 예에서, DPD 파라미터들/계수들의 업데이트는 기저 함수들과 결합하여 전송 체인의 비선형 입출력 특성 모델과 전송 체인의 현재의 비선형 입출력 특성 사이의 차이를 나타내는 업데이트된 파라미터들 x' 세트를 생성하도록 구현될 수 있다. 일례에서, 예측자 모듈은 기저 함수들 및 (중간 신호 v를 사용하는 대신에) DPD에의 입력 신호 u와 결합하여 (예를 들면, 최소 평균 제곱 오차의 의미에서) 감지된 신호 b에 가능한 한 가까운 예측 신호 
를 생성하는 파라미터들 x를 결정하는데, 이는 다음과 같이 다시 진술될 수 있다:
입력 신호에 대한 DPD 및 전송 체인 양자 모두의 영향이 감지된 신호 b에 나타나기 때문에, 기저 함수들과 결합하여 파라미터들 x는 전송 체인의 비선형 입출력 특성들의 모델과 전송 체인의 실제의 비선형 입출력 특성 사이의 차이를 나타낸다. 예측자 모듈의 출력, 즉 P는 예측자(P)를 처리하여 디지털 전치 왜곡기를 업데이트하는 DPD 업데이트 모듈에 제공된다. 몇몇 예에서, 액추에이터는 
에 따라 예측자의 근사 역을 기존 DPD와 결합한다. 이는 본질적으로 예측자의 근사 역 P-1과 이전 DPD 구성의 캐스테이드를 근사화하여 새로운 DPD 구성을 생성한다.
다른 예에서, 예측자 모듈(추정기)은 기저 함수들 및 감지된 신호 b와 결합하여 (예를 들면, 최소 평균 제곱 오차의 의미에서) 입력 신호 u에 가능한 한 가까운 예측 신호 
를 생성하는 파라미터들 x 세트를 결정하는데, 이는 다음과 같이 다시 진술될 수 있다:
몇몇 구현예에서, 액추에이터(120)의 디지털 전치 왜곡기 구현에 의해 사용되는 기저 함수들을 가중화하기 위한 계수들 x의 유도는 다음과 같이 최소 제곱 프로세스를 사용하여 배치(batch)로 결정될 수 있는데:
여기서 b는 감지된 신호 샘플들의 벡터이고, A는 각 열에 기저 함수 fi(u)의 샘플들이 포함된 행렬이다. 따라서, x의 해는 다음과 같다:
즉, 이 공식에서, 감지된 신호 및 기저 함수들의 샘플들은 배치에 대해 한 번 사용되며, 향후 계수 값들 x의 후속 결정에는 사용되지 않는다.
계산된 계수들 x의 신뢰성은 원하는 정확도(또는 다른 성능 메트릭) 및 이용 가능한 컴퓨팅 리소스에 따라 달라질 수 있다. 몇몇 실시예에서는, 결과를 큰 크기를 갖는 계수 값들로부터 멀어지게 편향시키기 위해 계수 값들을 결정하기 위한 기준으로서 정규화가 사용될 수 있다. 몇몇 예에서는, 다음과 같이 입력의 이전 배치들(previous batches)의 이력을 통합함으로써 계수들 x의 해의 강고성, 신뢰성, 및/또는 수렴성이 개선될 수 있는데:
여기서 Ai 및 bi는 배치 i = 1,… 에 대한 입력들 및 출력들에 대응하고, x는 1 내지 n의 모든 배치로부터의 샘플들에 종속적이다. 위의 수학식은 xL ≤ x ≤xU, 0 < λ < 1, 및 ρ > 0에 구속된다.
위의 최적화 문제에서, 큰 배치 항(그라미안(Gramian): 그람 행렬), 
는 다음의 수학식으로 대체될 수 있는데:
이는 "메모리 그라미안(memory Gramian)"이다. 메모리 그라미안의 사용은 최적화 프로세스의 수렴 특성을 향상시키고, 시스템 거동의 오작동(glitches)으로부터 보호하며, 시스템의 전체 성능을 향상시킨다.
DPD 파라미터들의 결정을 구현하기 위한 다른 예시적인 접근법은 발명의 명칭이 "디지털 보상기"인 미국 특허 제9,590,668호에 기재되어 있으며, 그 내용은 전체가 본 명세서에 참조로 통합되어 있다. 간략하게, 도 3을 참조하면, 도 1의 시스템(100)의 (DPD 프로세서를 구현하는) 액추에이터(120), 체인(110), 및 추정기(예측자 모듈)(130)를 포함하는 시스템(100)의 일부와 유사하거나 이를 포함할 수 있는, 조정 가능한 전치 왜곡 전력 증폭기 시스템(300)의 블록도가 도시되어 있다. 예시적인 시스템(300)에서는, 베이스밴드 또는 중간 주파수의 디지털 입력 신호 x[m]이 (구현 또는 기능면에서 액추에이터(130)의 DPD 처리 구현과 유사할 수 있는) 디지털 전치 왜곡기(Digital Pre-Distorter: DPD)(310)를 통과하여 "전치 왜곡된" 입력 y[m]을 생성하는데, 이는 전송 체인(340)을 통과하여 안테나(350)를 구동하는 구동 신호 v(t)를 생성한다. 전송 체인은 D/A(Digital-to-Analog) 변환기(DAC)(342), 아날로그 로우패스 필터(LPF)(344), 및 LPF(344)의 출력의 변조기(346)(예를 들면, 국부 발진기에 의한 곱셈)를 포함할 수 있다. 변조기의 출력은 전력 증폭기(PA)(348)로 전달된다.
DPD(310)는 컨트롤러를 사용하여 제어되어 DPD 계수들(DPD 계수들 Θ(320)로 도시됨)을 결정/계산하여, 그 결정된 DPD 계수들을 사용하여 DPD(310)를 조정할 수 있다. 몇몇 실시예에서, DPD 계수들 Θ(320)는 계수들의 데이터베이스(330) 및 전송 체인 및/또는 다른 시스템 컴포넌트들(원격 부하 컴포넌트들 및 부하 조건들을 포함함)의 작동 "레짐(regime)"(즉, 물리적 조건들의 등급)를 본질적으로 특징짓는 값들을 사용하여 결정된다. 이들 값(예를 들면, 정량적 또는 카테고리적 디지털 변수들)은 환경 변수들(332)(예를 들면, 온도, 송신기 전력 레벨, 공급 전압, 주파수 대역, 부하 특성들 등) 및/또는 실질적으로 불변성의 특성들을 나타내며 전송 체인(340)의 전자 부품들에 고유할 수 있는 부품 "시그니처(signature)"(334)를 포함한다.
결정된 시스템 특성 값들 또는 속성들은 (예를 들면, 피드백 수신 체인(360)을 통해) 계수 추정기/보간기(336)에 제공될 수 있다. 결정된 특성들 및 메트릭들은 적절한 DPD 계수들을 추정/유도하는 데 사용될 수 있다. 예를 들어, DPD 계수 세트들은 오류 벡터 크기(error vector magnitude: EVM), 인접 채널 전력비(adjacent channel power ratio: ACPR), 작동 대역의 원치 않는 방출(operating band unwanted emissions: OBUE) 또는 기타 유형의 왜곡 척도들/메트릭들을 포함하여, 전처리의 효과를 특징짓는 모종의 원하는 관련 왜곡 척도들/메트릭들을 달성하도록 계산될 수 있다.
계수 보간기(336)는 그 수신하는 다양한 입력들을 사용하여, 계수 데이터베이스(332)에 액세스하고 대응하는 DPD 계수들(320)을 결정 및 출력한다. 입력들에 따라 데이터베이스 내의 계수 값들의 선택 및/또는 보간, 및/또는 계수 데이터베이스 내의 값들에 의해 표현되는 입력의 수학적 매핑을 적용하는 것을 포함하여, 계수 추정기/보간기(336)에 의해 다양한 접근법들이 구현될 수 있다. 예를 들어, 추정기/보간기(336)는 (데이터베이스(330) 내의) 복수의 DPD 계수 세트로부터 하나 이상의 사전 결정된 시스템 특성 또는 그로부터 유도된 모종의 메트릭과 연관된 DPD 계수 세트를 선택하도록 구성될 수 있다. DPD(310)를 제어/조정하는 데 사용되는 DPD 계수들은 시스템 특성들에 기초하여 (데이터베이스(330)에서 유지되는) 복수의 DPD 계수 세트로부터 2 개 이상의 DPD 계수 세트를 선택함으로써 결정될 수 있다. 그리고 나서, 선택된 2 개 이상의 DPD 계수 세트로부터 보간된 DPD 계수 세트가 결정될 수 있다.
다시 도 1로 돌아가면, 포락선 추적 전력 공급 변조기(150)는 포락선 추적 신호 e[t] 및 선택적으로 입력 신호 u에 기초하여 액추에이터(120)에 의해 유도된 결과적인 변조 신호 eA[t]를 사용하여 PA(114)에 공급되는 전력을 변조한다. 그 전력이 eB(예를 들면, 성형 테이블을 사용하거나 모종의 다른 구현을 통해 구현될 수 있는 변조기(150)가 변조 입력 eA[t]에 응답하여 출력 제어 신호 eB를 생성함)에 의해 변조되는 PA(114)는 전치 왜곡된 중간 신호 v[t]를 처리하여, u[t]가 전치 왜곡되지 않았더라면 발생했을 전치 왜곡이 실질적으로 없는 출력 신호 w(t)를 생성한다. 언급한 바와 같이, 중간 신호 v 및 변조 신호 eA[t]를 제어함으로써, PA는 전치 왜곡된 중간 신호 v[t]를 보다 최적으로(예를 들면, 더 적은 전력을 사용하여) 처리할 수 있는 특정 비선형 방식(또는 프로파일)으로 작동하도록 동작될 수 있다. 도 1에 도시된 바와 같이, 액추에이터(120)에 의해 생성되는 신호 eA[t]는 포락선 추적 전력 공급 변조기(150)에 의해 취급될 수 있는 대역폭과 양립하는 대역폭을 갖는다. 그래서, 도 1의 예에 나타낸 바와 같이, 변조기(150)가 10 MHz의 최대 대역폭을 갖는 경우, 액추에이터(120)는 10 Msps를 갖는 신호 eA[t]를 생성하도록 구성될 수 있다.
도 1에 도시된 시스템(100)은 (네트워크 노드, 예를 들면 WWAN 기지국 또는 WLAN 액세스 포인트, 또는 모바일 디바이스 같은) 디바이스 또는 시스템의 디지털 프런트 엔드의 적어도 일부일 수 있다. 그래서, 시스템(100)은 원격 디바이스들과의 유선 통신(예를 들면, 이더넷 연결과 같은 유선 네트워크 연결을 위한 네트워크 인터페이스들을 통해) 또는 이러한 원격 디바이스들과의 무선 통신을 구현하는 통신 모듈들에 전기적으로 결합될 수 있다. 몇몇 실시예에서, 시스템(100)은 결과적인 처리된 신호(해당 결과 신호가 그 다음에 원격 디바이스로 전달되는지 여부에 무관하게)를 생성하기 위해 로컬에서 생성된 다양한 신호들에 대한 처리(전치 왜곡 처리 등)를 수행하기 위해 디바이스 또는 시스템 내에서 로컬적으로 사용될 수 있다.
몇몇 실시예에서, 선형화 시스템(100)의 적어도 몇 가지 기능(예를 들면, 포락선 신호의 생성, 도 1에 도시된 u, e, v, y, eA 및/또는 eB 중 하나 이상에 기초하여 유도된 적응형 계수들을 사용하여 신호 u 및/또는 e에 대해 전치 왜곡을 수행하는 것)은 시스템(100)의 모듈들 중 하나 이상(액추에이터(120), 추정기(적응화 모듈)(130), 또는 시스템(100)의 다른 모듈들 중 임의의 것)에 포함된 컨트롤러(예를 들면, 프로세서 기반의 컨트롤러)를 사용하여 구현될 수 있다. 컨트롤러는 시스템(100)의 다양한 모듈들 또는 유닛들에 작동 가능하게 결합될 수 있고, 효율적인 포락선 추적 신호 e를 생성하고, v 및 eA(액추에이터(120) 또는 액추에이터(200)의 출력들)에 대한 전치 왜곡된 샘플 값들을 계산하며, 액추에이터의 계수들을 업데이트하는 등을 행하도록 구성될 수 있다. 컨트롤러는 처리 기능뿐만 아니라 다른 계산 및 제어 기능을 제공하는 하나 이상의 마이크로프로세서, 마이크로컨트롤러, 및/또는 디지털 신호 프로세서를 포함할 수 있다. 컨트롤러는 시스템(100)의 프로세스 및 기능을 적어도 부분적으로 구현하기 위해 전용 논리 회로, 예를 들면 FPGA(field programmable gate array: 필드 프로그래머블 게이트 어레이), ASIC(application specific integrated circuit: 특정 용도용 집적 회로), DSP 프로세서, GPU(graphics processing unit: 그래픽 처리 장치), APU(accelerated processing unit: 가속 처리 장치), 애플리케이션 프로세서, 맞춤형 전용 회로 등을 또한 포함할 수 있다. 컨트롤러는 디바이스 내에서 프로그램된 기능을 실행하기 위한 데이터 및 소프트웨어 명령어들을 저장하기 위한 메모리를 또한 포함할 수 있다. 일반적으로 말해서, 컴퓨터 액세스 가능 저장 매체는 명령어들 및/또는 데이터를 컴퓨터에 제공하기 위해 사용 중에 컴퓨터에 의해 액세스 가능한 임의의 비일시적 저장 매체를 포함할 수 있다. 예를 들어, 컴퓨터 액세스 가능 저장 매체는 자기 또는 광 디스크 및 반도체(솔리드 스테이트) 메모리, DRAM, SRAM 등과 같은 저장 매체를 포함할 수 있다.
도 8을 참조하면, 도 1의 포락선 생성기(140)와 유사할 수 있는 포락선 추적 모듈(포락선 생성기)(840), 도 1의 액추에이터(120)와 유사할 수 있는 액추에이터(820), 및 도 1의 전력 공급 변조기(150)와 유사할 수 있는 전력 공급 변조기(850)를 포함하는 구성에 따라 구현된 다른 예시적인 선형화 시스템(800)의 다이어그램. 도 8의 실시예에서, 포락선 생성기(840)는 (도 1의 전송 체인(110)과 유사하게 구현될 수 있는 전송 체인(810)의) PA(814)에 제공되는 전력을 제어하기 위해 포락선 추적 전력 공급 변조기(850)에 직접 제공되는 출력 e를 생성하도록 구성된다. 몇몇 실시예에서, 및 신호 e가 아날로그 연속 신호라고 가정하면, 전력 공급 변조기(850)는 연속 신호 e를 디지털 제어 라인으로 변환하기 위해 디코더가 요구되는 스위치 모드 전원 장치(예를 들면, 멀티레벨 벅 컨버터(multi-level) buck converter)로 구현될 수 있다. 스위치 모드 작동의 흔한 문제 중 하나는 비이상적인 과도 스텝 응답(transient step response)이다. 이로 인해 정확한 전력 공급 예측자와 거동 모델링이 필요하게 된다. e를 언더샘플링하는 것은 모델링의 정확도를 저하시킬 수 있다. 그래서, 이러한 실시예들에서는, s의 충실한 표현이 되는 신호 sp를 생성하기 위해 포락선 추적 전력 공급 변조기(850)의 거동을 모델링하기 위해 e를 오버샘플링하는 것이 바람직할 수 있다.
제어 신호 e에 기초한 PA의 전력의 제어는 다시 PA(814)의 출력이 (커플러(816)을 통해) ADC(818)를 포함하는 관측 체인에, 및 추정기(830) 및 추정기(830)에 의해 적응적으로 추정된 DPD 파라미터들에 따라 입력 신호 u를 전치 왜곡하는 액추에이터(820)를 포함하는 디지털 전치 왜곡기에 제공되는 출력 거동을 초래한다. 포락선 생성기(840)는 (전력 공급 변조기(850) 및 공급 필터(852), PA(814), 커플러(816), 및 ADC(818)를 통해) 추정기에 간접적으로 결합되기 때문에, 포락선 생성기(840)에 의해 출력되는 신호 e는, 적어도 간접적으로, 선형화 시스템(800)의 DPD 거동 및 시스템(800)의 DPD에 의해 구현되는 적응화 프로세스에 영향을 미친다. 이는 시스템(800)이 시스템(800)의 다양한 모듈들의 거동(비선형 거동을 포함함)에 따라(즉, 전송 체인(810), 전력 공급 변조기(850), 및/또는 공급 필터(852)의 거동에 따라) 그 전치 왜곡 거동을 적응화할 수 있게 한다.
도 8에 도시된 바와 같이, 선형화 시스템이 노이즈를 제거하고 및/또는 (예를 들면, PA를 손상시킬 수 있는 갑작스러운 전력 레벨 변화를 방지하기 위해) PA에 공급되는 제어 또는 전력 신호를 평활하도록 구성할 수 있는 공급 필터(852)를 포함할 수 있는 몇몇 구현예에서. 포락선의 불연속성뿐만 아니라 양자화 및 스위칭 노이즈는 출력 스펙트럼의 열화를 야기할 수 있고, 시스템의 대역외(out-of-band) 노이즈 성능을 저하시킬 수 있다. 아날로그 또는 디지털 필터일 수 있는 필터(852)는 선형화 시스템의 다양한 다른 모듈들/컴포넌트들에 의해 야기되는 저하 및 노이즈의 일부를 완화하는 데 사용될 수 있다.
언급한 바와 같이, 포락선 생성기(840)는 그 구현/구성에 있어서 도 1의 포락선 생성기(140)와 유사할 수 있다. 그래서, 몇몇 예에서, 포락선 생성기(840)는 입력 신호 u를 수신하기 위한 수신기를 포함할 수 있으며, 입력 신호 u는 전력 증폭기(814)를 포함하는 전송 체인(810)에 결합된 (액추에이터(820)와 추정기(830)를 포함하는) 디지털 전치 왜곡기에도 제공된다. 포락선 생성기(840)는 입력 신호 u의 진폭 변동에 기초하여 시변성 신호 e를 결정하기 위한 컨트롤러(프로세서 기반의 디바이스 또는 비프로세서 회로로 구현됨)를 또한 포함하며, 시변성 신호 e의 진폭 변동은 전송 체인의 비선형 특성들의 시간 변동에 대응한다. 예를 들면, 도 8의 실시예에서, 포락선 생성기의 컨트롤러는 시스템(800)의 하나 이상의 모듈/컴포넌트의 거동(예를 들면, 비선형 거동)을 나타내는 (시스템(100)의 실시예들과 관련하여 논의된 파라미터 E0 및 E2와 같은) 하나 이상의 파라미터에 따라 정의되는 제약조건 세트를 충족하는 제어 신호 e를 유도할 수 있다. 포락선 생성기의 컨트롤러에 의해 유도된 신호는 그 다음에 포락선 생성기(840)의 출력 섹션에 의해 출력될 수 있다. 도 8의 실시예에서, 출력 신호 e는 예를 들면, 전력 공급 변조기(850)의 입력에 제공된다(대조적으로, 도 1에 대해 도시된 실시예에서는, 제어 신호 e가 시스템(100)의 액추에이터(120)에 제공된다). 언급한 바와 같이, 도 8의 실시예에서 및 도 1의 실시예와 유사하게, 시스템(800)의 디지털 전치 왜곡기는 시변성 신호 e의 진폭 변동에 종속적인 다른 입력 신호를 수신하고, 입력 신호 u 및 다른 입력 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 전송 체인(810)의 비선형 거동을 완화하기 위해 전송 체인에 제공되는 디지털 전치 왜곡된 출력 v를 생성하도록 구성된다. 몇몇 예에서, 다른 입력 신호는 적어도 하나의 전력 증폭기의 출력의 관측된 디지털 샘플(도 8에서는 신호 y로 도시되며, y는 ADC(818)의 디지털 출력임)을 포함할 수 있다. 이 다른 신호 y는 액추에이터(820)의 출력 v의 복제본과 함께, 입력 신호 u를 전치 왜곡하기 위해 전치 왜곡기에 의해 구현된 기저 함수들을 가중화하기 위해 DPD 파라미터들/계수들을 계산하기 위한 최적화 프로세스를 수행하는 추정기(830)에 제공된다(DPD 계수들을 계산하기 위한 예시적인 최적화 프로세스들은 위에서 논의되었다). 포락선 생성기(840)에 의해 생성된 시변성 신호 e에 대한 변동(변화)은 (예를 들면, 의도적으로 PA에 낮은 전력이 공급되도록 하여, 시스템(800)의 전치 왜곡기의 적응화를 통해 보다 효율적으로 완화될 수 있는 비선형 거동을 유발하기 위해) PA(814)에 제공되는 전력에 변동/변화를 초래하게 되는데, 이는 다시 PA(814)에 의해 출력되는 신호 및 추정기(830)에 제공되는 관측된 샘플 y의 거동/특성에 영향을 미친다.
몇몇 실시예에서, (예를 들면, 포락선 신호의 응답 속도를 높이기 위해, 및 포락선 신호의 변동에 대한 적응화 프로세스의 응답성을 향상시키기 위해) 선형화 시스템의 전력 공급 변조기의 거동을 모델링 및 예측하기 위해(및/또는 다른 모듈들의 거동을 예측하기 위해) (프로세서 또는 비프로세서 회로로 구현될 수 있는) 예측자 모듈을 사용함으로써 선형화 시스템의 성능이 향상될 수 있다. 전력 공급 변조기(및/또는 선형화 시스템의 다른 모듈들)의 예측된 거동을 나타내는 제어 신호는 그 다음에 DPD 파라미터들/계수들을 유도하기 위해 예를 들면, DPD 유닛의 추정기에 직접 제공될 수 있다. 다양한 선형화 시스템 모듈들의 거동에 대한 예측된 모델링은 그래서 DPD 계수들을 유도하기 위해 관측된 하류의 신호들에만 의존할 경우에 보다 느리게 수행되는 적응화 프로세스를 촉진할 수 있다. 본 명세서에서 설명되는 것들과 같은 예측자 모듈들은 예를 들어, 동적 전력 공급 스위칭의 존재에 대처할 수 있다.
따라서, 도 9를 참조하면, (구현 및 구성에 있어서 각각 도 1 및 도 8의 포락선 생성기(140 및 840)와 유사할 수 있는) 포락선 생성기(940)의 출력과 디지털 전치 왜곡기(예를 들면, 구현 및 구성에 있어서 각각 도 1 및 도 8의 추정기(130 및 830)와 유사할 수 있는 전치 왜곡기의 추정기(930)) 사이에 전기적으로 개재된 예측자 모듈(942)을 포함하는 선형화 시스템(900)의 다른 예시적인 구현예가 도시되어 있다. 예측자 모듈(942)은 포락선 제어 신호 e를 (도 8의 공급 필터(852)와 유사하게 양자화 및 스위칭 노이즈를 제거하고 및/또는 PA(914)에 제공되는 제어 또는 전력 신호들을 평활화하도록 구성된 아날로그 또는 디지털 필터일 수 있는 공급 필터(952)의 출력으로 도 9에 도시된) 신호 s로 변환하는 비이상성(non-idealities)을 모델링하도록 구성된다.
e로부터 발생하는 시그널링 s에 영향을 미치고 선형화 성능(예를 들면, DPD가 DPD 계수들을 생성하는 적응화/최적화 프로세스를 수행하기 위해 s에 종속적인 신호를 사용하는 경우 적응적으로 DPD의 속도)을 저하시키는 비이상성의 예는, 예를 들어 v(액추에이터(920)의 출력)와 s(공급 필터의 출력) 사이의 시간 비정렬(misalignment), 다양한 모듈들의 활성 컴포넌트들의 작동 특성들로부터 발생하는 비선형성 등을 포함할 수 있다. 비이상성의 모델링은 e의 값들을 s의 기댓값들(또는 e의 값들에 의해 영향을 받는 다른 하류의 시그널링의 값들)에 매핑하는 선형 또는 비선형 변환을 기초로 할 수 있다. 예측자 모듈의 출력은 그 다음에 (베이스밴드 입력 신호 u 및 샘플링된 값들 y 중 하나 이상과 함께) 예측값들의 출력에 기초하여, 입력 신호 u를 전치 왜곡하기 위한 DPD 파라미터들을 유도하기 위해 추정기에 제공될 수 있다. 그래서, 도 9의 실시예는 적어도 입력 베이스밴드 신호 u 및 s에 적절한 정확도가 매칭되는 예측된 전력 공급 파형 sp에 종속적인 액추에이터(예를 들면, 액추에이터/전치 왜곡 블록(920))를 실현한다. 이러한 구현예들은 비선형 PA 및 전치 왜곡을 2 개의 입력 및 1 개의 출력 시스템으로 모델링함으로써 높은 전력 효율을 유지하면서 최적 또는 거의 최적의 선형화 결과를 산출할 수 있다. 도 9의 예시적인 실시예들 중 몇몇에서, 포락선 생성기(포락선 추적 모듈)는 그래서 전력 공급 모듈의 알려진 특성들 및 결정된 시변성 신호 e를 기초로 (전송 체인의 전기적 작동을 제어하는) 전력 공급 변조기의 추정된 예상 거동을 나타내는 예측 신호 sp를 계산하도록 구성된 예측자 모듈(포락선 추적 모듈과 디지털 전치 왜곡기 사이에 전기적으로 개재됨)에 시변성 신호 e를 제공하도록 구성될 수 있다. 이러한 실시예들에서, 디지털 전치 왜곡기의 다른 입력 신호는 예측자 모듈에 의해 계산된 예측 신호 sp를 포함할 수 있다.
도 9의 시스템 구성에 또한 도시된 바와 같이, 포락선 생성기(940)의 출력은 (예측자 모듈(942)에 제공되는 것 외에) 전력 공급 변조기(950)에도 또한 제공될 수 있다. 하지만, 몇몇 실시예에서, 전력 공급 변조기는 신호 e를 수신하는 것에 더해 또는 그 대신에 (예를 들면, 전력 공급 변조기(150)가 액추에이터(120)에 의해 생성된 신호 eA를 수신하는 도 1에 도시된 구성과 유사하게) 액추에이터로부터 제어 입력을 수신할 수 있다. 이러한 실시예들에서, 전력 공급 변조기를 제어하기 위한 제어 신호는 전력 공급 변조기(950) 및/또는 선형화 시스템(900)의 임의의 다른 모듈, 컴포넌트, 또는 섹션의 비선형 특성들에 기초한 변환(선택적으로 적응형 변환)을 사용하여 생성될 수 있다. 전력 공급 변조기는 전력 신호(또는 별도의 전력 공급 유닛 - 도 9에는 도시되지 않음 - 에 의해 제공되는 전력을 제어하기 위한 제어 신호)를 생성하는데, 이는 다시 (실제 전력 신호일 수 있거나, PA(914)에 전력을 제공하는 전력 공급 유닛을 제어하는 제어 신호일 수 있는) 신호 s를 생성하기 위해 전력 공급 변조기에 의해 제공되는 신호에 대해 노이즈 제거 및 컨디셔닝 작업을 수행하는 공급 필터(952)에 제공된다.
또한 도시된 바와 같이, 베이스밴드 신호 u는 액추에이터(920)에 의해 처리되는데, 액추에이터(920)는 신호 u를 전치 왜곡하여 전치 왜곡된 신호 v를 생성한다. 몇몇 실시예에서, 신호 u의 처리는 (적어도 커플러(916) 및 ADC(918)를 통해 추정기(930)에 제공되는 전송 체인의 출력, 및/또는 예측자 모듈(942)에 의해 생성된 예측 신호들에 기초하여 유도되는) 적응형 계수들에 의해 가중화되는 기저 함수 표현으로의 신호의 분해(decomposition)를 포함할 수 있다. 몇몇 실시예에서, 예측 신호 sp의 사용은 전력 공급 변조기(950)에 대해 최적 또는 거의 최적으로 작동하도록 구성된 DPD 계수들의 유도를 가능케 한다. 예를 들어, 전력 공급 변조기는 전송 체인(910)의 비선형 작동을 상쇄하는, 도 9에 도시된 예측 신호 sp에 부분적으로 기초하여 유도된, DPD 계수들의 적절한 계산을 통해 완화될 수 있는 비선형 방식으로 의도적으로 작동되도록 (포락선 생성기(940)에 의해 계산된 신호 e를 통해) 제어될 수 있다.
다음으로 도 4를 참조하면, 디지털 전치 왜곡을 위한 예시적인 절차(400)의 플로우차트가 도시되어 있다. 절차(400)는 디지털 전치 왜곡기에 의해(예를 들면, 도 1 및 도 2에 도시된 액추에이터들(120 또는 200)과 같은 디지털 전치 왜곡기 디바이스의 수신기 섹션에 의해) 입력 신호 u에 기초한 진폭 변동에 종속적인 제1 신호를 수신하는 단계(410)을 포함하는데, 제1 신호의 변동은 전력 증폭기를 포함하는 (도 1에 도시된 전송 체인(110)과 같은) 전송 체인의 비선형 특성들의 시간 변동에 대응한다.
몇몇 실시예에서, 제1 신호는 (도 1의 추적기(140)와 같은) 포락선 추적기에 의해 생성된 시변성 신호 e에 대응할 수 있는데, 그러한 경우에, 제1 신호를 수신하는 단계는 입력 신호 u의 복제본을 수신한 포락선 추적기에 의해 생성된 시변성 신호 e를 디지털 전치 왜곡기에 의해 모니터링하는 단계를 포함할 수 있다. 신호 e는 신호 u의 포락선의 형상을 추적하며, 그래서 e는 입력 신호 u의 진폭 변동에 종속적이다. 몇몇 예에서, 절차(400)는 시변성 신호 e를 필터링하는 단계를 더 포함할 수 있다.
언급한 바와 같이, 몇몇 실시예에서, 시변성 제어 신호 e는 전송 체인의 특성들에 기초한 최적화 프로세스에 따라 결정될 수 있으며, 결과적인 제어 신호는 전송 체인의 원하는 거동 및/또는 포락선 추적 신호에 기초하여 조정 또는 선택될 수 있는 파라미터들에 기초한다. 예를 들어, 결정된 추적 신호 e는 입력 신호의 변동에 대한 그 응답 속도가 (응답이 저속으로부터 고속으로 변동될 수 있도록) 조정될 수 있는 것일 수 있다. (전송 체인에 대한 전력을 제어하는) 전력 공급 변조기를 변조하기 위한 고속 응답 포락선 추적 제어 신호는 (전송 체인에 제공되는 전력이 입력 신호 u의 변동을 보다 근접하게 추종하며, 그래서 전력 낭비를 저감시키기 때문에) 보다 효율적인 변조기를 산출할 수 있으나, 유도하는데 보다 많은 계산 작업이 필요할 수 있다. 다른 예에서, 결정된 제어 신호 e는 전송 체인의 대역폭과 보다 양립성이 있는 것일 수 있다. 그래서, 몇몇 실시예에서, 제어 신호 e를 결정하는 단계는, i) e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 신호 u의 순간 전력과 전송 체인의 전력 공급 사이의 관계를 정의함 -, ii) e[t] ≤ E0 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2 가 되도록 신호 e[t]에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 전송 체인의 작동 특성들을 나타내는 값들임 -, 및 iii) 제1 및 제2 제약조건에 구속되어, e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건을 포함하는 제약조건 세트를 충족하는 시변성 제어 신호 e를 결정하는 단계를 포함할 수 있다. 값 E2는 예를 들어, 입력 신호 u의 진폭 변동에 대한 전송 체인의 대역폭 및/또는 전송 체인의 응답 속도를 나타낼 수 있다.
도 4를 계속 참조하면, 절차(400)는 디지털 전치 왜곡기에 의해(예를 들면, 디지털 전치 왜곡기 디바이스의 수신기 섹션에 의해) 입력 신호 u를 수신하는 단계(420), 및 입력 신호 u 및 제1 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 디지털 전치 왜곡기에 의해(예를 들면, 디지털 전치 왜곡기 디바이스의 컨트롤러 회로에 의해), 전송 체인의 비선형 거동을 완화하기 위해 디지털 전치 왜곡된 신호 v를 생성하는 단계(430)를 추가적으로 포함한다.
디지털 전치 왜곡기에 의해 수신된 제1 신호가 시변성 신호 e인 예들에서, 시변성 신호 e가 전력 증폭기의 적어도 약간의 비선형 거동을 유발하도록 시변성 신호 e는 입력 신호 u로부터 생성될 수 있다. 이러한 실시예에서, 디지털 전치 왜곡된 신호 v를 생성하는 단계는 입력 신호 u를 디지털 전치 왜곡하는 것으로부터 발생하는 전송 체인의 출력이 시변성 신호 e에 의해 초래되는 적어도 약간의 비선형 왜곡이 실질적으로 없도록, 입력 신호 u를 디지털 전치 왜곡하기 위해 시변성 신호 e를 사용하는 단계를 포함할 수 있다. 예를 들어, 신호 e는 디지털 전치 왜곡기(예를 들면, 도 1의 액추에이터(120))의 전치 왜곡 작동을 통해 완화될 수 있는 비선형 거동을 제어 가능하게 유발하기 위해 전력 증폭기에 공급되는 전력을 낮추도록 생성될 수 있는데, 전치 왜곡 작동은 입력 신호 u 및 제어 신호 e에 따라 적응화된다(즉, 전치 왜곡 작동은 비선형 거동을 유발하고 있는 제어 신호 e에 대한 지식을 기초로 하며, 그에 따라 잠재적으로는 포락선 추적기, 전력 공급 변조기, 전송 체인, 및/또는 디지털 전치 왜곡기의 보다 효율적인 공동 작동이 유발된다).
언급한 바와 같이, 몇몇 실시예에서, (액추에이터(120)에 의한) 디지털 전치 왜곡 작동은 밴드패스 입력 신호 u 및 포락선 추적 제어 신호 e에 기초하며, 그래서 전치 왜곡이 전송 체인의 전력 변조를 (적어도 암시적으로) 고려할 수 있게 한다. 따라서, 결합 신호에 대해 디지털 전치 왜곡을 수행하는 단계는 다음의 식에 따라 디지털 전치 왜곡된 신호 v를 생성하기 위해 입력 신호 u 및 시변성 제어 신호 e를 포함하는 결합 신호에 대해 디지털 전치 왜곡을 수행하는 단계를 포함할 수 있는데:
여기서
및
이러한 실시예들에서, Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 전력 증폭기와 전력 증폭기에 전력을 공급하는 변조기의 시간상수비를 나타내는 시간 단위 분리 인자이고, xk는 기저 함수들을 가중화하기 위해 계산된 계수들이다. 몇몇 예에서, 절차(400)는 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초한 최적화 프로세스에 따라, 기저 함수들 Bk를 가중화하기 위해 계산된 계수들 xk를 계산하는 단계를 더 포함할 수 있다.
몇몇 실시예에서, 절차(400)는 전송 체인의 전력 증폭기에 제공되는 전력을 변조하기 위해 결과적인 포락선 추적 신호 eA에 기초하여 출력을 생성하는 전력 공급 변조기의 비선형 거동을 완화하기 위해, 입력 신호 u 및 시변성 제어 신호 e를 포함하는 결합 신호에 대해 수행되는 디지털 전치 왜곡을 통해 결과적인 포락선 추적 신호 eA를 생성하는 단계를 또한 포함할 수 있다. 이러한 실시예들에서, eA는 시변성 제어 신호 e보다 낮은 대역폭을 갖는다. 몇몇 실시예에서, (액추에이터(120)에 의해 생성되는) 신호 eA는 신호 e에만 종속적일 수 있다. 예를 들어, 신호 eA는 단순히 전력 공급 변조기와의 양립성을 위해 필요한 다운샘플링된 신호일 수 있다. 이러한 실시예들에서, 절차(400)는 그래서 결과적인 포락선 추적 신호 eA를 시변성 제어 신호 e의 함수로서 생성하는 단계를 또한 포함할 수 있는데, eA는 시변성 제어 신호 e보다 낮은 대역폭을 가지며, eA는 전송 체인의 전력 증폭기에 제공되는 전력을 변조하기 위해 결과적인 포락선 추적 신호 eA에 기초하여 출력을 생성하는 전력 공급 변조기에 제공된다. 몇몇 예에서, 결과적인 포락선 추적 신호 eA를 생성하는 단계는 결과적인 다운샘플링된 포락선 추적 신호 eA를 생성하기 위해 시변성 제어 신호 e를 다운샘플링하는 단계를 포함할 수 있다.
도 4로 돌아가면, 도시된 바와 같이, 절차(400)는 전치 왜곡된 신호 v를 (예를 들면, 디지털 전치 왜곡기 디바이스의 출력 섹션에 의해) 전송 체인(그 비선형 거동은 신호 e 또는 eA로 나타내는 바와 같이 신호 u의 진폭 변동에 적어도 부분적으로 종속됨)에 제공하는 단계를 더 포함한다. 몇몇 예에서, 절차(400)는 입력 신호 u 및 제1 신호의 샘플들의 비선형 함수로서 전송 체인에 제공되는 디지털 전치 왜곡된 신호 v의 샘플들을 계산하는 단계를 더 포함할 수 있다.
몇몇 예에서, 디지털 전치 왜곡기에 의해 제1 신호를 수신하는 단계는 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성된 시변성 신호 e에 따라 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 의해 제어되는 전력 증폭기의 출력의 관측된 디지털 샘플 y를 수신하는 단계를 포함할 수 있다. 몇몇 실시예에서, 디지털 전치 왜곡기에 의해 제1 신호를 수신하는 단계는 포락선 추적기와 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 의해 계산된 예측 신호 sp를 수신하는 단계를 포함할 수 있는데, 예측 신호는 전력 공급 모듈의 알려진 특성들과 포락선 추적기에 의해 결정된 시변성 신호 e에 기초하여 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기의 추정된 예상 거동을 나타낸다.
이제 도 5를 참조하면, (포락선 추적 제어 신호의 생성을 통해) 전송 체인의 전기적 작동을 제어하기 위한 예시적인 절차(500)의 플로우차트가 제공된다. 절차(500)는 일반적으로 포락선 추적 모듈(도 1의 포락선 생성기(140)와 같은 포락선 생성기)에 의해 수행된다. 도시된 바와 같이, 절차(500)는 포락선 추적 모듈에 의해(예를 들면, 포락선 추적 모듈의 수신기/수신기 섹션에 의해) 입력 신호 u를 수신하는 단계(510)를 포함한다. 입력 신호 u는 (전송 체인(110)과 같은) 전송 체인에 결합된 디지털 전치 왜곡기(예를 들면, 액추에이터(120))에도 또한 제공되는데, 전송 체인은 전력 증폭기(예를 들면, 도 1의 PA(114))를 포함한다.
절차(500)는 입력 신호 u의 진폭 변동에 기초하여 포락선 추적 모듈에 의해(예를 들면, 포락선 추적 모듈의 컨트롤러에 의해) 시변성 신호 e를 결정하는 단계(520)를 더 포함하는데, 시변성 신호 e의 진폭 변동은 전송 체인의 비선형 특성들의 시간 변동에 대응한다. 절차(500)는 포락선 추적 모듈에 의해(예를 들면, 포락선 추적 모듈의 출력 섹션에 의해) 시변성 신호 e를 출력하는 단계(530)를 더 포함한다. 디지털 전치 왜곡기는 시변성 신호 e의 진폭 변동에 종속적인 다른 입력 신호를 수신하고, 입력 신호 u 및 다른 입력 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 전송 체인의 비선형 거동을 완화하기 위해 전송 체인에 제공되는 디지털 전치 왜곡된 출력 v를 생성하도록 구성된다.
몇몇 예에서, 시변성 신호 e를 결정하는 단계는 전송 체인이 비선형 모드로 작동하도록 하기 위해 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기가 전력 증폭기에 공급되는 전력을 낮추도록 시변성 신호 e를 결정하는 단계를 포함할 수 있다. 그래서, 도 5의 몇몇 실시예에서, 비선형 효과는 시스템의 디지털 전치 왜곡기를 통해 효율적으로 보정될 수 있는 한편, 전력 공급의 저감은 전력을 절감하고 선형화 시스템의 컴포넌트들의 수명을 연장할 수 있기 때문에 전송 체인은 비선형 모드로(이 예에서는 전송 체인에 공급되는 전력을 낮추는 것을 통해서, 하지만 다른 실시예들에서는 전송 체인에 과도한 전력을 공급하는 것과 같은 다른 수단에 의해 전송 체인이 비선형 모드로 배치될 수 있음) 작동하도록 의도적으로 제어될 수 있다.
절차(500)에서, 시변성 신호 e를 결정하는 단계는 전송 체인의 특성들을 나타내는 하나 이상의 제약조건에 따라 시변성 신호 e를 유도하는 단계를 포함할 수 있다. 시변성 신호 e를 유도하는 단계는, e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 입력 신호 u의 순간 전력과 전송 체인의 전력 공급 사이의 관계를 정의함 -, e[t] ≤ E0 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2 가 되도록 신호 e에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 전력 증폭기의 작동 특성들을 나타내는 값들임 -, 및 제1 및 제2 제약조건에 구속되어, e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건을 포함하는 제약조건 세트를 충족하는 시변성 신호 e를 유도하는 단계를 포함할 수 있다.
몇몇 예에서, 파라미터 E2는 예를 들면, 전송 체인의 대역폭, 또는 입력 신호 u의 진폭 변동에 대한 전송 체인의 응답 속도 중 하나 이상을 나타낼 수 있다. 그래서, E2 파라미터를 선택/변경함으로써, 포락선 추적 신호의 응답 속도 및/또는 그 대역폭이 제어될 수 있다. 예를 들어, 상이한 포락선 추적 응답들 - 이들 각각은 포락선 추적 제어 신호 e의 결정에서 상이한 E2 값들에 대응할 수 있음 - 을 보여주는 도 6a 내지 도 6c에 제공된 그래프를 고려해보자(E2의 적절한 값들은 실험적으로 또는 분석적으로 결정될 수 있다). 도 6a에서, 그래프(600)는 신호(604)의 저주파 거동은 추적할 수 있으나 신호(604)의 빠르게 변하는 거동은 추적할 수 없는 저속 포락선 추적 신호(602)를 보여준다. 이 예에서, (포락선 추적 신호에 대응하는) 곡선(602)은 꽤 매끄러우며, 비교적 작은 대역폭을 갖는다. 도 6b는 신호(614)에서 스파이크들의 전체적인 형상은 추적할 수 있으나 추적 포락선(612)의 형상과 신호(614) 사이에 여전히 약간의 인지 가능한 편차를 갖는 중간 범위의 포락선 추적 신호(612)를 보여주는 그래프(610)를 포함한다. 이 예에서, 포락선은 신호(614)의 보다 고주파 성분들의 일부를 추종할 수 있으며, 그에 따라 도 6a의 곡선(602)만큼 매끄럽지는 않다. 마지막으로, 도 6c는 포락선 신호들(602 및 612)보다 신호(624)의 변동을 더 밀접하게 추종할 수 있는 고속 응답 포락선(622)를 갖는 그래프(620)를 포함한다. 도 6c의 예에서, 포락선 신호(622)는 비교적 큰 대역폭을 갖지만, 신호는 각각 도 6a 및 도 6b의 포락선 신호들(602 및 612) 어느 것 보다도 덜 매끄럽다.
언급한 바와 같이, 몇몇 실시예에서, 시변성 신호 e도 디지털 전치 왜곡기에 제공될 수 있다. 그래서, 절차(500)는 포락선 추적 모듈에 의해 시변성 신호 e를 디지털 전치 왜곡기에 제공하는 단계를 더 포함할 수 있다. 그러한 실시예들에서, 디지털 전치 왜곡기의 다른 입력 신호는 시변성 신호 e를 포함할 수 있다. 시변성 신호를 제공하는 단계는 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 제공되는 결과적인 제어 신호 eA를 생성하기 위해 시변성 신호 e를 디지털 전치 왜곡기에 제공하는 단계를 포함할 수 있다. 결과적인 제어 신호 eA를 생성하도록 구성된 디지털 전치 왜곡기는 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초하여, 결과적인 제어 신호 eA를 생성하기 위해 입력 신호 u 및 시변성 신호 e의 샘플들에 적용되는 기저 함수들을 가중화하기 위한 계수들을 계산하도록 구성될 수 있다.
전치 왜곡기에 입력 신호 u와 시변성 신호 e가 제공되는 도 5의 실시예에서, 디지털 전치 왜곡된 출력 v를 생성하도록 구성된 디지털 전치 왜곡기는 다음의 식에 따라 입력 신호 u 및 시변성 신호 e에 기초하여 디지털 전치 왜곡된 출력 v를 생성하도록 구성될 수 있는데:
여기서
및
Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 전력 증폭기와 전력 증폭기에 전력을 공급하는 전력 공급 변조기의 시간상수비를 나타내는 시간 단위 분리 인자이고, xk는 기저 함수들을 가중화하기 위해 계산된 계수들이다. 절차(500)는 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초한 최적화 프로세스에 따라, 기저 함수들 Bk를 가중화하기 위해 계산된 계수들 xk를 계산하는 단계를 또한 포함할 수 있다.
몇몇 예에서, 절차(500)는 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 시변성 신호 e를 제공하는 단계를 더 포함할 수 있으며, 디지털 전치 왜곡기의 다른 입력 신호는 전력 증폭기의 출력의 관측된 디지털 샘플 y를 포함한다. 이러한 실시예들이 예를 들면, 도 8에 도시되어 있다. 몇몇 실시예에서, 절차(500)는 포락선 추적 모듈과 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 시변성 신호 e를 제공하는 단계를 더 포함할 수 있는데, 예측자 모듈은 전력 공급 모듈의 알려진 특성들 및 결정된 시변성 신호 e를 기초로 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기의 추정된 예상 거동을 나타내는 예측 신호 sp를 계산하도록 구성되며, 디지털 전치 왜곡기의 다른 입력 신호는 예측자 모듈에 의해 계산된 예측 신호 sp를 포함한다. 이러한 실시예들이 예를 들면, 도 9에 도시되어 있다.
다음으로 도 7로 넘어가면, 일반적으로 (예를 들면, 도 1의 시스템(100)과 같은) 선형화 시스템의 (도 1의 전력 공급 변조기(150)와 같은) 전력 공급 변조기에서 수행되는 다른 예시적인 절차(700)의 플로우차트가 도시되어 있다. 절차(700)는 전력 공급 변조기에 의해(예를 들면, 전력 공급 변조기의 수신기 섹션에 의해) 하나 이상의 제어 신호를 수신하는 단계(710)를 포함한다.
절차(700)는 전송 체인이 적어도 약간의 비선형 거동을 포함하도록 전력 증폭기에 공급되는 전력을 낮추기 위해, 하나 이상의 제어 신호에 기초하여 (예를 들면, 전력 공급 변조기의 레귤레이터/컨트롤러 회로에 의해) 전송 체인의 전력 증폭기에 제공되는 전력 공급을 조절하는 단계(720)를 더 포함한다. 하나 이상의 제어 신호에 기초하여 전력 공급을 조절하는 것으로부터 발생하는 전송 체인의 적어도 약간의 비선형 거동은 디지털 전치 왜곡기에 제공되는 입력 신호 u를 포함하는 신호들 및 입력 신호 u에 기초한 진폭 변동에 종속적인, 디지털 전치 왜곡기에 제공되는 다른 신호에 대해 디지털 전치 왜곡기(예를 들면, 액추에이터(120))에 의해 수행되는 디지털 전치 왜곡을 통해 적어도 부분적으로 완화된다. 다른 신호의 변동은 전송 체인의 비선형 특성들의 시간 변동에 대응한다.
몇몇 실시예에서, 디지털 전치 왜곡기에 제공되는 다른 신호는 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성되는 시변성 신호 e를 포함한다. 본 명세서에서 설명되는 바와 같이, 시변성 제어 신호 e는 e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 입력 신호 u의 순간 전력과 전송 체인의 전력 공급 사이의 관계를 정의함 -,
e[t] ≤ E0, 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2
가 되도록 신호 e에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 전력 증폭기의 작동 특성들을 나타내는 값들임 -, 및 제1 및 제2 제약조건에 구속되어, e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건을 포함하는 제약조건 세트에 기초하여 유도될 수 있다. 언급한 바와 같이, E2는 예를 들면, 전송 체인의 대역폭, 및/또는 입력 신호 u의 진폭 변동에 대한 전송 체인의 응답 속도 중 하나 이상을 나타낼 수 있다.
몇몇 실시예에서, 하나 이상의 제어 신호를 수신하는 단계는 시변성 신호 e에 적어도 부분적으로 기초하여 유도된 시변성 제어 신호 eA를 수신하는 단계를 포함할 수 있으며, eA는 시변성 신호 e보다 낮은 대역폭을 갖는다. 시변성 신호 eA를 수신하는 단계는 결과적인 시변성 신호 eA에 기초하여 출력을 생성하는 전력 공급 변조기의 비선형 거동을 완화하기 위해, 입력 신호 u와 시변성 신호 e를 포함하는 복수의 신호에 대해 수행되는 디지털 전치 왜곡을 통해 생성된 시변성 신호 eA를 수신하는 단계를 포함할 수 있다. 몇몇 예에서, 시변성 신호 eA를 수신하는 단계는 시변성 신호 e의 대역폭 저하 함수로서 생성된 시변성 제어 신호 eA를 수신하는 단계를 포함할 수 있다. 대역폭 저하 함수는 시변성 신호 e에 적용되는 다운샘플링 함수를 포함할 수 있다.
디지털 전치 왜곡기는 다음의 식에 따라 입력 신호 u 및 시변성 제어 신호 e를 포함하는 신호들로부터 디지털 전치 왜곡된 출력 신호 v를 생성하도록 구성될 수 있는데:
여기서
및
Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 전력 증폭기와 전력 증폭기에 전력을 공급하는 전력 공급 변조기의 시간상수비를 나타내는 시간 단위 분리 인자이고, xk는 기저 함수들을 가중화하기 위해 계산된 계수들이다. 계수들 xk는 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초한 최적화 프로세스에 따라 계산될 수 있다. 몇몇 예에서, 최적화 프로세스에 따라 계산된 계수들 xk는 최적화 프로세스에 따라서 및 전력 공급 변조기의 출력에도 또한 기초하여 계산되며, 출력은 예를 들면, 전력 증폭기에 제공되는 전압, 및/또는 해당 전압이 전력 증폭기에 제공되도록 하는 제어 신호 중 하나이다.
몇몇 예에서, 디지털 전치 왜곡기에 제공되는 다른 신호는 전력 증폭기의 출력의 관측된 디지털 샘플 y를 포함할 수 있으며, 전력 증폭기는 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성된 시변성 신호 e에 따라 전력 공급 변조기에 의해 제어된다. 몇몇 실시예에서, 디지털 전치 왜곡기에 제공되는 다른 신호는 포락선 추적기와 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 의해 계산된 예측 신호 sp를 포함할 수 있는데, 예측 신호는 전력 공급 모듈의 알려진 특성들 및 포락선 추적기에 의해 결정된 시변성 신호 e에 기초하여 전력 공급 변조기의 추정된 예측 거동을 나타낸다.
전술한 접근법들은 2019년 5월 10일자로 제출되고 발명의 명칭이 "비선형 시스템을 위한 디지털 보상"인 PCT 출원 제PCT/US2019/031714호에 기재된 기법들과 연계하여 사용될 수 있는데, 상기 특허 문헌은 본 명세서에 참조로 통합되어 있다. 예를 들어, 해당 출원에 기재된 기법들은 액추에이터(통합된 출원에서는 전치 왜곡기로 지칭됨)를 구현하고, 그 파라미터들을 적응화하며, 특히 전력 증폭기의 전력 제어와 관련된 포락선 신호 또는 다른 신호에 응답하도록 액추에이터를 형성하는 데 사용될 수 있다.
상기 구현예들은 도 1 내지 도 9에 도시된 바와 같이, (셀룰러 기술과 같은 WWAN 기술, 및 WLAN 기술을 포함하는) RF 기술, 위성 통신 기술, 케이블 모뎀 기술, 유선 네트워크 기술, 광통신 기술, 및 기타 모든 RF 및 비RF 통신 기술을 포함하는 광범위한 기술에 적용 가능하다. 본 명세서에서 설명된 구현예들은 다양한 상이한 통신 시스템들에서 디지털 전치 왜곡의 사용과 관련된 모든 기법 및 실시예를 포함한다.
몇몇 구현예에서, 컴퓨터 액세스 가능한 비일시적 저장 매체는 본 명세서에서 설명되는 선형화 및 포락선 추적 구현예들의 컴포넌트들의 일부 또는 전부를 포함하는 시스템을 나타내는 데이터베이스("설계 구조" 또는 "집적 회로 정의 데이터세트"로도 지칭됨)를 포함한다. 일반적으로 말하면, 컴퓨터 액세스 가능한 저장 매체는 컴퓨터에 명령어들 및/또는 데이터를 제공하기 위해 사용 중에 컴퓨터에 의해 액세스 가능한 임의의 비일시적 저장 매체를 포함할 수 있다. 예를 들어, 컴퓨터 액세스 가능한 저장 매체는 자기 또는 광 디스크 및 반도체 메모리와 같은 저장 매체를 포함할 수 있다. 일반적으로, 시스템을 나타내는 데이터베이스는 프로그램에 의해 읽혀질 수 있고 시스템을 포함하는 하드웨어를 제작하기 위해 직접 또는 간접적으로 사용될 수 있는 데이터베이스 또는 다른 데이터 구조일 수 있다. 예를 들어, 데이터베이스는 Verilog 또는 VHDL과 같은 하이 레벨 설계 언어(high-level design language: HDL)에서의 하드웨어 기능의 동작 레벨 기술(behavioral-level description) 또는 RTL(Register-Transfer Level: 레지스터 전송 레벨) 기술일 수 있다. 기술(description)은 합성 라이브러리로부터 게이트 목록을 포함하는 넷리스트(netlist)를 생성하기 위해 기술을 합성할 수 있는 합성 툴에 의해 읽혀질 수 있다. 넷리스트는 시스템을 포함하는 하드웨어의 기능도 또한 나타내는 게이트 세트를 포함한다. 넷리스트는 그 다음으로 마스크에 적용될 기하학적 형상을 기술하는 데이터 세트를 생성하도록 배치 및 라우팅될 수 있다. 마스크는 그 다음에 시스템에 대응하는 반도체 회로 또는 회로들을 생성하기 위해 다양한 반도체 제조 스텝들에서 사용될 수 있다. 다른 예들에서, 데이터베이스는 그 자체로 넷리스트(합성 라이브러리를 포함하거나 또는 없이) 또는 데이터 세트일 수 있다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술 및 과학 용어들은 통상적으로 또는 종래에 이해되는 것과 동일한 의미를 갖는다. 본 명세서에서 사용되는, 관사("a" 및 "an")는 관사의 문법적 대상의 하나 또는 2 개 이상(즉, 적어도 하나)을 의미한다. 예로서, "요소(an element)"는 하나의 요소 또는 2 개 이상의 요소를 의미한다. 양, 시간적 지속시간 등과 같은 측정 가능한 값을 가리킬 때 본 명세서에서 사용되는 "약" 및/또는 "대략"은 특정된 값으로부터 ±20 % 또는 ±10 %, ±5 % 또는 +0.1 %의 변동을 포함하는데, 이는 이러한 변형은 본 명세서에서 설명되는 시스템들, 디바이스들, 회로들, 방법들, 및 기타 구현예들의 맥락에서 적절하기 때문이다. 양, 시간적 지속시간, (주파수와 같은) 물리적 속성 등과 같은 측정 가능한 값을 가리킬 때 본 명세서에서 사용되는 "실질적으로"도 또한 특정된 값으로부터 ±20 % 또는 ±10 %, ±5 % 또는 +0.1 %의 변동을 포함하는데, 이는 이러한 변형은 본 명세서에서 설명되는 시스템들, 디바이스들, 회로들, 방법들, 및 기타 구현예들의 맥락에서 적절하기 때문이다.
청구범위를 포함하여 본 명세서에서 사용되는, "적어도 하나의" 또는 "하나 이상의"로 시작하는 항목들의 목록에서 사용되는 "또는"은 예를 들면, "A, B, 또는 C 중 적어도 하나"의 목록이 A 또는 B 또는 C 또는 AB 또는 AC 또는 BC 또는 ABC(즉, A 및 B 및 C), 또는 2 개 이상의 특징부를 갖는 조합(예를 들면, AA, AAB, ABBC 등)을 의미하도록 이접적인 목록(disjunctive list)을 나타낸다. 또한, 본 명세서에서 사용되는 바와 같이, 달리 명시되지 않는 한, 기능 또는 작동이 항목 또는 조건을 "기초로 하는" 이라는 진술은 기능 또는 작동이 언급된 항목 또는 조건을 기초로 하며 언급된 항목 또는 조건 외에 하나 이상의 항목 및/또는 조건을 기초로 할 수 있음을 의미한다.
특정 실시예들이 본 명세서에 상세하게 개시되었으나, 이는 예시만을 목적으로 예로서 행해졌으며, 첨부된 청구범위의 범위에 의해 정의되는 본 발명의 범위를 제한하고자 함이 아니다. 개시된 실시예들의 특징들은 더 많은 실시예를 생성하기 위해 본 발명의 범위 내에서 결합, 재배열 등이 이루어질 수 있다. 몇몇 다른 양태, 이점, 및 변형도 아래에 제공된 청구범위의 범위 내에 있는 것으로 간주된다. 제시된 청구범위는 본 명세서에 개시된 실시예들 및 특징들 중 적어도 일부를 나타낸다. 특허 청구되지 않은 다른 실시예들 및 특징들도 또한 고려된다.
Claims (72)
- 디지털 전치 왜곡 방법으로서,
디지털 전치 왜곡기에 의해, 입력 신호 u에 기초한 진폭 변동에 종속적인 제1 신호 - 상기 제1 신호의 변동은 전력 증폭기를 포함하는 전송 체인의 비선형 특성들의 시간 변동에 대응함 - 를 수신하는 단계;
상기 디지털 전치 왜곡기에 의해, 상기 입력 신호 u를 수신하는 단계;
상기 입력 신호 u 및 상기 제1 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 상기 디지털 전치 왜곡기에 의해, 상기 전송 체인의 비선형 거동을 완화하기 위해 디지털 전치 왜곡된 신호 v를 생성하는 단계; 및
상기 전치 왜곡된 신호 v를 상기 전송 체인에 제공하는 단계:
를 포함하는, 방법. - 제1 항에 있어서,
상기 디지털 전치 왜곡기에 의해 상기 제1 신호를 수신하는 단계는:
상기 입력 신호 u의 복제본을 수신한 포락선 추적기(envelope tracker)에 의해 생성된 시변성(time-varying) 신호 e를 상기 디지털 전치 왜곡기에 의해 모니터링하는 단계를 포함하는,
방법. - 제2 항에 있어서,
상기 입력 신호 u 및 상기 제1 신호의 샘플들의 비선형 함수로서 상기 전송 체인에 제공되는 상기 디지털 전치 왜곡된 신호 v의 샘플들을 계산하는 단계를 더 포함하는, 방법. - 제1 항 내지 제3 항 중 어느 한 항에 있어서,
상기 시변성 신호 e가 상기 전력 증폭기의 적어도 약간의 비선형 거동을 초래하도록 상기 시변성 신호 e는 상기 입력 신호 u로부터 생성되고;
상기 디지털 전치 왜곡된 신호 v를 생성하는 단계는 상기 입력 신호 u를 디지털 전치 왜곡하는 것으로부터 발생하는 상기 전송 체인의 출력이 상기 시변성 신호 e에 의해 초래되는 적어도 약간의 비선형 왜곡이 실질적으로 없도록, 상기 입력 신호 u를 디지털 전치 왜곡하기 위해 상기 시변성 신호 e를 사용하는 단계를 포함하는,
방법. - 제1 항 내지 제4 항 중 어느 한 항에 있어서,
상기 시변성 신호 e는:
e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 상기 입력 신호 u의 순간 전력과 상기 전송 체인의 전력 공급 사이의 관계를 정의함 -,
e[t] ≤ E0, 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2
가 되도록 상기 신호 e[t]에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 상기 전송 체인의 작동 특성들을 나타내는 값들임 -, 및
상기 제1 및 제2 제약조건에 구속되어, 상기 e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건:
을 포함하는 제약조건 세트(set of constraints)를 충족하도록 생성되는,
방법. - 제1 항 내지 제5 항 중 어느 한 항에 있어서,
상기 입력 신호 u 및 상기 제1 신호를 포함하는 상기 신호들에 기초하여 상기 디지털 전치 왜곡된 신호 v를 생성하는 단계는:
다음의 식에 따라 상기 디지털 전치 왜곡된 신호 v를 생성하기 위해 상기 입력 신호 u 및 상기 시변성 신호 e에 적어도 부분적으로 기초하여 상기 디지털 전치 왜곡된 신호 v를 생성하는 단계를 포함하는데:
여기서
및
여기서 Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 상기 전력 증폭기와 상기 전력 증폭기에 전력을 공급하는 변조기의 시간상수비(ratio of time constants)를 나타내는 시간 단위 분리 인자이고, xk는 상기 기저 함수들을 가중화하기 위해 계산된 계수들인,
방법. - 제6 항에 있어서,
상기 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초한 최적화 프로세스에 따라, 상기 기저 함수들 Bk를 가중화하기 위해 상기 계산된 계수들 xk를 계산하는 단계를 더 포함하는, 방법. - 제2 항에 있어서,
상기 방법은:
결과적인 시변성 신호(resultant time-varying signal) eA에 기초하여 상기 전송 체인의 상기 전력 증폭기에 제공되는 전력을 변조하기 위한 출력을 생성하는 전력 공급 변조기의 비선형 거동을 완화하기 위해, 수신된 상기 시변성 신호 e에 기초하여, 상기 입력 신호 u 및 상기 시변성 신호 e를 포함하는 상기 신호들에 대해 수행되는 디지털 전치 왜곡을 통해 상기 결과적인 시변성 신호 eA를 생성하는 단계를 더 포함하며,
eA는 상기 시변성 신호 e보다 낮은 대역폭을 갖는,
방법. - 제8 항에 있어서,
결과적인 다운샘플링된 시변성 신호 eA에 기초하여 상기 전송 체인의 상기 전력 증폭기에 제공되는 전력을 변조하기 위한 상기 출력을 생성하는 상기 전력 공급 변조기에 제공되는 상기 결과적인 시변성 신호 eA를 다운샘플링하는 단계를 더 포함하는, 방법. - 제2 항에 있어서,
상기 시변성 신호 e를 필터링하는 단계를 더 포함하는, 방법. - 제1 항 내지 제10 항 중 어느 한 항에 있어서,
상기 디지털 전치 왜곡기에 의해 상기 제1 신호를 수신하는 단계는:
상기 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성된 시변성 신호 e에 따라 상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 의해 제어되는 상기 전력 증폭기의 출력의 관측된 디지털 샘플 y를 수신하는 단계를 포함하는,
방법. - 제1 항 내지 제10 항 중 어느 한 항에 있어서,
상기 디지털 전치 왜곡기에 의해 상기 제1 신호를 수신하는 단계는:
포락선 추적기와 상기 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 의해 계산된 예측 신호 sp를 수신하는 단계를 포함하며, 상기 예측 신호는 상기 전력 공급 모듈의 알려진 특성들과 상기 포락선 추적기에 의해 결정된 시변성 신호 e에 기초하여 상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기의 추정된 예상 거동을 나타내는,
방법. - 디지털 전치 왜곡기로서,
입력 신호 u 및 상기 입력 신호 u에 기초한 진폭 변동에 종속적인 제1 신호 - 상기 제1 신호의 변동은 전력 증폭기를 포함하는 전송 체인의 비선형 특성들의 시간 변동에 대응함 - 를 수신하는 수신기 섹션;
상기 입력 신호 u 및 상기 제1 신호를 포함하는 신호들에 적어도 부분적으로 기초하여 상기 전송 체인의 비선형 거동을 완화하기 위해 디지털 전치 왜곡된 신호 v를 생성하는 컨트롤러; 및
상기 전치 왜곡된 신호 v를 상기 전송 체인에 제공하는 출력 섹션:
을 포함하는, 디지털 전치 왜곡기. - 제13 항에 있어서,
상기 제1 신호를 수신하도록 구성된 상기 수신기 섹션은:
상기 입력 신호 u의 복제본을 수신한 포락선 추적기에 의해 생성된 시변성 신호 e를 모니터링하도록 구성되는,
디지털 전치 왜곡기. - 제14 항에 있어서,
상기 디지털 전치 왜곡된 신호 v는 상기 입력 신호 u 및 상기 제1 신호의 샘플들의 비선형 함수로서 계산된 디지털 샘플로서 상기 전송 체인에 제공되는,
디지털 전치 왜곡기. - 제13 항 내지 제15 항 중 어느 한 항에 있어서,
상기 시변성 신호 e가 상기 전력 증폭기의 적어도 약간의 비선형 거동을 초래하도록 상기 시변성 신호 e는 상기 입력 신호 u로부터 생성되고;
상기 디지털 전치 왜곡된 신호 v를 생성하도록 구성된 상기 컨트롤러는 상기 입력 신호 u를 디지털 전치 왜곡하는 것으로부터 발생하는 상기 전송 체인의 출력이 상기 시변성 신호 e에 의해 초래되는 적어도 약간의 비선형 왜곡이 실질적으로 없도록, 상기 입력 신호 u를 디지털 전치 왜곡하기 위해 상기 시변성 신호 e를 사용하도록 구성되는,
디지털 전치 왜곡기. - 제13 항 내지 제16 항 중 어느 한 항에 있어서,
상기 시변성 신호 e는:
e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 상기 입력 신호 u의 순간 전력과 상기 전송 체인의 전력 공급 사이의 관계를 정의함 -,
e[t] ≤ E0, 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2
가 되도록 상기 신호 e[t]에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 상기 전송 체인의 작동 특성들을 나타내는 값들임 -, 및
상기 제1 및 제2 제약조건에 구속되어, 상기 e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건:
을 포함하는 제약조건 세트를 충족하도록 생성되는,
디지털 전치 왜곡기. - 제13 항 내지 제17 항 중 어느 한 항에 있어서,
상기 입력 신호 u 및 상기 제1 신호를 포함하는 상기 신호들에 기초하여 상기 디지털 전치 왜곡된 신호 v를 생성하도록 구성된 상기 컨트롤러는:
다음의 식에 따라 상기 디지털 전치 왜곡된 신호 v를 생성하기 위해 상기 입력 신호 u 및 상기 시변성 신호 e에 적어도 부분적으로 기초하여 상기 디지털 전치 왜곡된 신호 v를 생성하도록 구성되는데:
여기서
및
여기서 Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 상기 전력 증폭기와 상기 전력 증폭기에 전력을 공급하는 변조기의 시간상수비를 나타내는 시간 단위 분리 인자이고, xk는 상기 기저 함수들을 가중화하기 위해 계산된 계수들인,
디지털 전치 왜곡기. - 제14 항에 있어서,
상기 컨트롤러는:
결과적인 시변성 신호 eA에 기초하여 상기 전송 체인의 상기 전력 증폭기에 제공되는 전력을 변조하기 위한 출력을 생성하는 전력 공급 변조기의 비선형 거동을 완화하기 위해, 수신된 상기 시변성 신호 e에 기초하여, 상기 입력 신호 u 및 상기 시변성 신호 e를 포함하는 상기 신호들에 대해 수행되는 디지털 전치 왜곡을 통해 상기 결과적인 시변성 신호 eA를 생성하도록 또한 구성되며,
eA는 상기 시변성 신호 e보다 낮은 대역폭을 갖는,
디지털 전치 왜곡기. - 제19 항에 있어서,
상기 컨트롤러는:
결과적인 다운샘플링된 시변성 신호 eA에 기초하여 상기 전송 체인의 상기 전력 증폭기에 제공되는 전력을 변조하기 위한 상기 출력을 생성하는 상기 전력 공급 변조기에 제공되는 상기 결과적인 시변성 신호 eA를 다운샘플링하도록 또한 구성되는,
디지털 전치 왜곡기. - 제13 항 내지 제20 항 중 어느 한 항에 있어서,
상기 제1 신호를 수신하도록 구성된 상기 수신기 섹션은:
상기 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성된 시변성 신호 e에 따라 상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 의해 제어되는 상기 전력 증폭기의 출력의 관측된 디지털 샘플 y를 수신하도록 구성되는,
디지털 전치 왜곡기. - 제13 항 내지 제20 항 중 어느 한 항에 있어서,
상기 제1 신호를 수신하도록 구성된 상기 수신기 섹션은:
포락선 추적기와 상기 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 의해 계산된 예측 신호 sp를 수신하도록 구성되며, 상기 예측 신호는 상기 전력 공급 모듈의 알려진 특성들과 상기 포락선 추적기에 의해 결정된 시변성 신호 e에 기초하여 상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기의 추정된 예상 거동을 나타내는,
디지털 전치 왜곡기. - 비일시적 기계 가독 매체에 인코딩된 설계 구조로서,
컴퓨터 지원 설계 시스템에서 처리될 때 제13 항 내지 제22 항의 디지털 전치 왜곡기의 기계 실행 가능 표현을 생성하는 요소들을 포함하는, 설계 구조. - 제1 항 내지 제12 항 중 어느 한 항의 방법 단계들을 포함하는 작동을 유발하는, 프로세서 상에서 실행 가능한, 명령어들로 프로그램된 비일시적 컴퓨터 가독 매체.
- 디지털 전치 왜곡 방법으로서,
포락선 추적 모듈에 의해 입력 신호 u - 상기 입력 신호 u는 전력 증폭기를 포함하는 전송 체인에 결합된 디지털 전치 왜곡기에도 또한 제공됨 - 를 수신하는 단계;
상기 입력 신호 u의 진폭 변동에 기초하여 상기 포락선 추적 모듈에 의해 시변성 신호 e - 상기 시변성 신호 e의 진폭 변동은 상기 전송 체인의 비선형 특성들의 시간 변동에 대응함 - 를 결정하는 단계; 및
상기 포락선 추적 모듈에 의해 상기 시변성 신호 e를 출력하는 단계;
를 포함하고,
상기 디지털 전치 왜곡기는 상기 시변성 신호 e의 진폭 변동에 종속적인 다른 입력 신호를 수신하고, 상기 입력 신호 u 및 상기 다른 입력 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 상기 전송 체인의 비선형 거동을 완화하기 위해 상기 전송 체인에 제공되는 디지털 전치 왜곡된 출력 v를 생성하도록 구성되는,
방법. - 제25 항에 있어서,
상기 시변성 신호 e를 결정하는 단계는:
상기 전송 체인이 비선형 모드로 작동하도록 하기 위해 상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기가 상기 전력 증폭기에 공급되는 전력을 낮추도록 상기 시변성 신호 e를 결정하는 단계를 포함하는,
방법. - 제25 항 내지 제26 항 중 어느 한 항에 있어서,
상기 시변성 신호 e를 결정하는 단계는:
상기 전송 체인의 특성들을 나타내는 하나 이상의 제약조건에 따라 상기 시변성 신호 e를 유도하는 단계를 포함하는,
방법. - 제27 항에 있어서,
상기 시변성 신호 e를 유도하는 단계는:
e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 상기 입력 신호 u의 순간 전력과 상기 전송 체인의 전력 공급 사이의 관계를 정의함 -,
e[t] ≤ E0, 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2
가 되도록 상기 신호 e에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 상기 전력 증폭기의 작동 특성들을 나타내는 값들임 -, 및
상기 제1 및 제2 제약조건에 구속되어, 상기 e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건:
을 포함하는 제약조건 세트를 충족하는 상기 시변성 신호 e를 유도하는 단계를 포함하는,
방법. - 제28 항에 있어서,
E2는 상기 전송 체인의 대역폭, 또는 상기 입력 신호 u의 진폭 변동에 대한 상기 전송 체인의 응답 속도 중 하나 이상을 나타내는,
방법. - 제25 항 내지 제29 항 중 어느 한 항에 있어서,
상기 방법은:
상기 포락선 추적 모듈에 의해 상기 시변성 신호 e를 상기 디지털 전치 왜곡기에 제공하는 단계를 더 포함하고,
상기 디지털 전치 왜곡기의 상기 다른 입력 신호는 상기 시변성 신호 e를 포함하는,
방법. - 제30 항에 있어서,
상기 시변성 신호를 상기 디지털 전치 왜곡기에 제공하는 단계는:
상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 제공되는 결과적인 제어 신호 eA를 생성하기 위해 상기 시변성 신호 e를 상기 디지털 전치 왜곡기에 제공하는 단계를 포함하는,
방법. - 제31 항에 있어서,
상기 결과적인 제어 신호 eA를 생성하도록 구성된 상기 디지털 전치 왜곡기는:
상기 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초하여, 상기 결과적인 제어 신호 eA를 생성하기 위해 상기 입력 신호 u 및 상기 시변성 신호 e의 샘플들에 적용되는 기저 함수들을 가중화하기 위한 계수들을 계산하도록 구성되는,
방법. - 제25 항 내지 제32 항 중 어느 한 항에 있어서,
상기 방법은:
상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 상기 시변성 신호 e를 제공하는 단계를 더 포함하며,
상기 디지털 전치 왜곡기의 상기 다른 입력 신호는 상기 전력 증폭기의 출력의 관측된 디지털 샘플 y를 포함하는,
방법. - 제25 항 내지 제33 항 중 어느 한 항에 있어서,
상기 방법은:
상기 포락선 추적 모듈과 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 상기 시변성 신호 e를 제공하는 단계를 더 포함하며,
상기 예측자 모듈은 전력 공급 모듈의 알려진 특성들 및 상기 결정된 시변성 신호 e를 기초로 상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기의 추정된 예상 거동을 나타내는 예측 신호 sp를 계산하도록 구성되고, 상기 디지털 전치 왜곡기의 상기 다른 입력 신호는 상기 예측자 모듈에 의해 계산된 상기 예측 신호 sp를 포함하는,
방법. - 제25 항 내지 제34 항 중 어느 한 항에 있어서,
상기 디지털 전치 왜곡된 출력 v를 생성하도록 구성된 상기 디지털 전치 왜곡기는:
다음의 식에 따라 상기 입력 신호 u 및 상기 시변성 신호 e에 기초하여 상기 디지털 전치 왜곡된 출력 v를 생성하도록 구성되는데:
여기서
및
여기서 Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 상기 전력 증폭기와 상기 전력 증폭기에 전력을 공급하는 상기 전력 공급 변조기의 시간상수비를 나타내는 시간 단위 분리 인자이고, xk는 상기 기저 함수들을 가중화하기 위해 계산된 계수들인,
방법. - 제35 항에 있어서,
상기 계수들 xk는 상기 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초한 최적화 프로세스에 따라 계산되는,
방법. - 포락선 추적 모듈로서,
입력 신호 u - 상기 입력 신호 u는 전력 증폭기를 포함하는 전송 체인에 결합된 디지털 전치 왜곡기에도 또한 제공됨 - 를 수신하는 수신기;
상기 입력 신호 u의 진폭 변동에 기초하여 시변성 신호 e - 상기 시변성 신호 e의 진폭 변동은 상기 전송 체인의 비선형 특성들의 시간 변동에 대응함 - 를 결정하는 컨트롤러; 및
상기 시변성 신호 e를 출력하는 출력 섹션;
을 포함하고,
상기 디지털 전치 왜곡기는 상기 시변성 신호 e의 진폭 변동에 종속적인 다른 입력 신호를 수신하고, 상기 입력 신호 u 및 상기 다른 입력 신호를 포함하는 신호들에 적어도 부분적으로 기초하여, 상기 전송 체인의 비선형 거동을 완화하기 위해 상기 전송 체인에 제공되는 디지털 전치 왜곡된 출력 v를 생성하도록 구성되는,
포락선 추적 모듈. - 제37 항에 있어서,
상기 시변성 신호 e를 결정하도록 구성된 상기 컨트롤러는:
상기 전송 체인이 비선형 모드로 작동하도록 하기 위해 상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기가 상기 전력 증폭기에 공급되는 전력을 낮추도록 상기 시변성 신호 e를 결정하도록 구성되는,
포락선 추적 모듈. - 제37 항 내지 제38 항 중 어느 한 항에 있어서,
상기 시변성 신호 e를 결정하도록 구성된 상기 컨트롤러는:
상기 전송 체인의 특성들을 나타내는 하나 이상의 제약조건에 따라 상기 시변성 신호 e를 유도하도록 구성되는,
포락선 추적 모듈. - 제39 항에 있어서,
상기 시변성 신호 e를 유도하도록 구성된 상기 컨트롤러는:
e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 상기 입력 신호 u의 순간 전력과 상기 전송 체인의 전력 공급 사이의 관계를 정의함 -,
e[t] ≤ E0, 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2
가 되도록 상기 신호 e에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 상기 전력 증폭기의 작동 특성들을 나타내는 값들임 -, 및
상기 제1 및 제2 제약조건에 구속되어, 상기 e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건:
을 포함하는 제약조건 세트를 충족하는 상기 시변성 신호 e를 유도하도록 구성되는,
포락선 추적 모듈. - 제40 항에 있어서,
E2는 상기 전송 체인의 대역폭, 또는 상기 입력 신호 u의 진폭 변동에 대한 상기 전송 체인의 응답 속도 중 하나 이상을 나타내는,
포락선 추적 모듈. - 제37 항 내지 제41 항 중 어느 한 항에 있어서,
상기 출력 섹션은:
상기 시변성 신호 e를 상기 디지털 전치 왜곡기에 제공하도록 또한 구성되고, 상기 디지털 전치 왜곡기의 상기 다른 입력 신호는 상기 시변성 신호 e를 포함하는,
포락선 추적 모듈. - 제42 항에 있어서,
상기 시변성 신호를 제공하도록 구성된 상기 출력 섹션은:
상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 제공되는 결과적인 제어 신호 eA를 생성하기 위해 상기 시변성 신호 e를 상기 디지털 전치 왜곡기에 제공하도록 구성되는,
포락선 추적 모듈. - 제37 항 내지 제43 항 중 어느 한 항에 있어서,
상기 출력 섹션은:
상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기에 상기 시변성 신호 e를 제공하도록 또한 구성되며, 상기 디지털 전치 왜곡기의 상기 다른 입력 신호는 상기 전력 증폭기의 출력의 관측된 디지털 샘플 y를 포함하는,
포락선 추적 모듈. - 제37 항 내지 제44 항 중 어느 한 항에 있어서,
상기 출력 섹션은:
상기 포락선 추적 모듈과 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 상기 시변성 신호 e를 제공하도록 또한 구성되며, 상기 예측자 모듈은 전력 공급 모듈의 알려진 특성들 및 상기 결정된 시변성 신호 e를 기초로 상기 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기의 추정된 예상 거동을 나타내는 예측 신호 sp를 계산하도록 구성되고, 상기 디지털 전치 왜곡기의 상기 다른 입력 신호는 상기 예측자 모듈에 의해 계산된 상기 예측 신호 sp를 포함하는,
포락선 추적 모듈. - 제37 항 내지 제45 항 중 어느 한 항에 있어서,
상기 디지털 전치 왜곡된 출력 v를 생성하도록 구성된 상기 디지털 전치 왜곡기는:
다음의 식에 따라 상기 입력 신호 u 및 상기 시변성 신호 e에 기초하여 상기 디지털 전치 왜곡된 출력 v를 생성하도록 구성되는데:
여기서
및
여기서 Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 상기 전력 증폭기와 상기 전력 증폭기에 전력을 공급하는 상기 전력 공급 변조기의 시간상수비를 나타내는 시간 단위 분리 인자이고, xk는 상기 기저 함수들을 가중화하기 위해 계산된 계수들인,
포락선 추적 모듈. - 비일시적 기계 가독 매체에 인코딩된 설계 구조로서,
컴퓨터 지원 설계 시스템에서 처리될 때 제37 항 내지 제46 항의 포락선 추적 모듈의 기계 실행 가능 표현을 생성하는 요소들을 포함하는, 설계 구조. - 제25 항 내지 제36 항 중 어느 한 항의 방법 단계들을 포함하는 작동을 유발하는, 프로세서 상에서 실행 가능한, 명령어들로 프로그램된 비일시적 컴퓨터 가독 매체.
- 방법으로서,
전력 공급 변조기에 의해 하나 이상의 제어 신호를 수신하는 단계; 및
전송 체인이 적어도 약간의 비선형 거동을 포함하도록 전력 증폭기에 공급되는 전력을 낮추기 위해, 상기 하나 이상의 제어 신호에 기초하여 상기 전송 체인의 상기 전력 증폭기에 제공되는 전력 공급을 조절하는 단계:
를 포함하며,
상기 하나 이상의 제어 신호에 기초하여 상기 전력 공급을 조절하는 것으로부터 발생하는 상기 전송 체인의 적어도 약간의 비선형 거동은 디지털 전치 왜곡기에 제공되는 입력 신호 u를 포함하는 신호들 및 상기 입력 신호 u에 기초한 진폭 변동에 종속적인, 상기 디지털 전치 왜곡기에 제공되는 다른 신호에 대해 상기 디지털 전치 왜곡기에 의해 수행되는 디지털 전치 왜곡을 통해 적어도 부분적으로 완화되며, 상기 다른 신호의 변동은 상기 전송 체인의 비선형 특성들의 시간 변동에 대응하는,
방법. - 제49 항에 있어서,
상기 디지털 전치 왜곡기에 제공되는 상기 다른 신호는 상기 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성되는 시변성 신호 e를 포함하는,
방법. - 제50 항에 있어서,
상기 시변성 제어 신호 e는:
e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 상기 입력 신호 u의 순간 전력과 상기 전송 체인의 전력 공급 사이의 관계를 정의함 -,
e[t] ≤ E0, 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2
가 되도록 상기 신호 e에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 상기 전력 증폭기의 작동 특성들을 나타내는 값들임 -, 및
상기 제1 및 제2 제약조건에 구속되어, 상기 e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건:
을 포함하는 제약조건 세트에 기초하여 유도되는,
방법. - 제51 항에 있어서,
E2는 상기 전송 체인의 대역폭, 또는 상기 입력 신호 u의 진폭 변동에 대한 상기 전송 체인의 응답 속도 중 하나 이상을 나타내는,
방법. - 제50 항 내지 제52 항 중 어느 한 항에 있어서,
상기 하나 이상의 제어 신호를 수신하는 단계는:
상기 시변성 신호 e에 적어도 부분적으로 기초하여 유도된 시변성 제어 신호 eA를 수신하는 단계를 포함하고, eA는 상기 시변성 신호 e보다 낮은 대역폭을 갖는,
방법. - 제53 항에 있어서,
상기 시변성 신호 eA를 수신하는 단계는:
결과적인 시변성 신호 eA에 기초하여 출력을 생성하는 상기 전력 공급 변조기의 비선형 거동을 완화하기 위해, 상기 입력 신호 u와 상기 시변성 신호 e를 포함하는 복수의 신호에 대해 수행되는 디지털 전치 왜곡을 통해 생성된 상기 시변성 신호 eA를 수신하는 단계를 포함하는,
방법. - 제54 항에 있어서,
상기 디지털 전치 왜곡기는 다음의 식에 따라 상기 입력 신호 u 및 상기 시변성 제어 신호 e를 포함하는 복수의 신호로부터 디지털 전치 왜곡된 출력 신호 v를 생성하도록 구성되는데:
여기서
및
여기서 Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 상기 전력 증폭기와 상기 전력 증폭기에 전력을 공급하는 상기 전력 공급 변조기의 시간상수비를 나타내는 시간 단위 분리 인자이고, xk는 상기 기저 함수들을 가중화하기 위해 계산된 계수들인,
방법. - 제55 항에 있어서,
상기 계수들 xk는 상기 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초한 최적화 프로세스에 따라 계산되는,
방법. - 제56 항에 있어서,
상기 최적화 프로세스에 따라 계산된 상기 계수들 xk는 상기 최적화 프로세스에 따라서 및 상기 전력 공급 변조기의 출력에도 또한 기초하여 계산되며, 상기 출력은 상기 전력 증폭기에 제공되는 전압, 또는 해당 전압이 상기 전력 증폭기에 제공되도록 하는 제어 신호 중 하나인,
방법. - 제53 항 내지 제57 항 중 어느 한 항에 있어서,
상기 시변성 신호 eA를 수신하는 단계는:
상기 시변성 신호 e의 대역폭 저하 함수로서 생성된 상기 시변성 제어 신호 eA를 수신하는 단계를 포함하는,
방법. - 제49 항 내지 제58 항 중 어느 한 항에 있어서,
상기 디지털 전치 왜곡기에 제공되는 상기 다른 신호는 상기 전력 증폭기의 출력의 관측된 디지털 샘플 y를 포함하고, 상기 전력 증폭기는 상기 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성된 시변성 신호 e에 따라 상기 전력 공급 변조기에 의해 제어되는,
방법. - 제49 항 내지 제59 항 중 어느 한 항에 있어서,
상기 디지털 전치 왜곡기에 제공되는 상기 다른 신호는 포락선 추적기와 상기 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 의해 계산된 예측 신호 sp를 포함하고, 상기 예측 신호는 전력 공급 모듈의 알려진 특성들 및 상기 포락선 추적기에 의해 결정된 시변성 신호 e에 기초하여 상기 전력 공급 변조기의 추정된 예측 거동을 나타내는,
방법. - 전송 체인의 전기적 작동을 제어하는 전력 공급 변조기로서,
하나 이상의 제어 신호를 수신하는 수신기; 및
상기 전송 체인이 적어도 약간의 비선형 거동을 포함하도록 전력 증폭기에 공급되는 전력을 낮추기 위해, 상기 하나 이상의 제어 신호에 기초하여 상기 전송 체인의 상기 전력 증폭기에 제공되는 전력 공급을 조절하는 조절기:
를 포함하고,
상기 하나 이상의 제어 신호에 기초하여 상기 전력 공급을 조절하는 것으로부터 발생하는 상기 전송 체인의 적어도 약간의 비선형 거동은 디지털 전치 왜곡기에 제공되는 입력 신호 u를 포함하는 신호들 및 상기 입력 신호 u에 기초한 진폭 변동에 종속적인, 상기 디지털 전치 왜곡기에 제공되는 다른 신호에 대해 상기 디지털 전치 왜곡기에 의해 수행되는 디지털 전치 왜곡을 통해 적어도 부분적으로 완화되며, 상기 다른 신호의 변동은 상기 전송 체인의 비선형 특성들의 시간 변동에 대응하는,
전력 공급 변조기. - 제61 항에 있어서,
상기 디지털 전치 왜곡기에 제공되는 상기 다른 신호는 상기 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성되는 시변성 신호 e를 포함하는,
전력 공급 변조기. - 제62 항에 있어서,
상기 시변성 제어 신호 e는:
e[t] ≥ h(|u[t]|) 인 제1 제약조건 - 여기서 h(.)는 상기 입력 신호 u의 순간 전력과 상기 전송 체인의 전력 공급 사이의 관계를 정의함 -,
e[t] ≤ E0, 및 |2e[t] - e[t-1] - e[t+1]| ≤ E2
가 되도록 상기 신호 e에 대한 최대값 및 곡률 경계치를 부과하는 제2 제약조건 - 여기서 E0 및 E2는 상기 전력 증폭기의 작동 특성들을 나타내는 값들임 -, 및
상기 제1 및 제2 제약조건에 구속되어, 상기 e[t]의 값들이 가능한 한 작아야 하는 제3 제약조건:
을 포함하는 제약조건 세트에 기초하여 유도되는,
전력 공급 변조기. - 제63 항에 있어서,
E2는 상기 전송 체인의 대역폭, 또는 상기 입력 신호 u의 진폭 변동에 대한 상기 전송 체인의 응답 속도 중 하나 이상을 나타내는,
전력 공급 변조기. - 제62 항 내지 제64 항 중 어느 한 항에 있어서,
상기 하나 이상의 제어 신호를 수신하도록 구성된 상기 수신기는:
상기 시변성 신호 e에 적어도 부분적으로 기초하여 유도된 시변성 제어 신호 eA를 수신하도록 구성되고, eA는 상기 시변성 신호 e보다 낮은 대역폭을 갖는,
전력 공급 변조기. - 제65 항에 있어서,
상기 시변성 신호 eA를 수신하도록 구성된 상기 수신기는:
상기 결과적인 시변성 신호 eA에 기초하여 출력을 생성하는 상기 전력 공급 변조기의 비선형 거동을 완화하기 위해, 상기 입력 신호 u와 상기 시변성 신호 e를 포함하는 복수의 신호에 대해 수행되는 디지털 전치 왜곡을 통해 생성된 상기 시변성 신호 eA를 수신하도록 구성되는,
전력 공급 변조기. - 제62 항 내지 제66 항 중 어느 한 항에 있어서,
상기 디지털 전치 왜곡기는 다음의 식에 따라 상기 입력 신호 u 및 상기 시변성 제어 신호 e를 포함하는 복수의 신호로부터 디지털 전치 왜곡된 출력 신호 v를 생성하도록 구성되는데:
여기서
및
여기서 Bk는 기저 함수들이고, qu[t] 및 qe[t]는 각각 최근의 베이스밴드 및 포락선 입력 샘플들의 스택들이며, s는 상기 전력 증폭기와 상기 전력 증폭기에 전력을 공급하는 상기 전력 공급 변조기의 시간상수비를 나타내는 시간 단위 분리 인자이고, xk는 상기 기저 함수들을 가중화하기 위해 계산된 계수들인,
전력 공급 변조기. - 제67 항에 있어서,
상기 계수들 xk는 상기 전송 체인의 관측된 샘플들에 적어도 부분적으로 기초한 최적화 프로세스에 따라 계산되는,
전력 공급 변조기. - 제61 항 내지 제68 항 중 어느 한 항에 있어서,
상기 디지털 전치 왜곡기에 제공되는 상기 다른 신호는 상기 전력 증폭기의 출력의 관측된 디지털 샘플 y를 포함하고, 상기 전력 증폭기는 상기 입력 신호 u의 복제본을 수신하는 포락선 추적기에 의해 생성된 시변성 신호 e에 따라 상기 전력 공급 변조기에 의해 제어되는,
전력 공급 변조기. - 제61 항 내지 제69 항 중 어느 한 항에 있어서,
상기 디지털 전치 왜곡기에 제공되는 상기 다른 신호는 포락선 추적기와 상기 디지털 전치 왜곡기 사이에 전기적으로 개재된 예측자 모듈에 의해 계산된 예측 신호 sp를 포함하고, 상기 예측 신호는 전력 공급 모듈의 알려진 특성들 및 상기 포락선 추적기에 의해 결정된 시변성 신호 e에 기초하여 상기 전력 공급 변조기의 추정된 예측 거동을 나타내는,
전력 공급 변조기. - 비일시적 기계 가독 매체에 인코딩된 설계 구조로서,
컴퓨터 지원 설계 시스템에서 처리될 때 제61 항 내지 제70 항의 전력 공급 변조기의 기계 실행 가능 표현을 생성하는 요소들을 포함하는, 설계 구조. - 제49 항 내지 제60 항 중 어느 한 항의 방법 단계들을 포함하는 작동을 유발하는, 프로세서 상에서 실행 가능한, 명령어들로 프로그램된 비일시적 컴퓨터 가독 매체.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862676613P | 2018-05-25 | 2018-05-25 | |
| US62/676,613 | 2018-05-25 | ||
| US16/386,755 US10931238B2 (en) | 2018-05-25 | 2019-04-17 | Linearization with envelope tracking or average power tracking |
| US16/386,755 | 2019-04-17 | ||
| PCT/US2019/033720 WO2019226878A1 (en) | 2018-05-25 | 2019-05-23 | Linearization with level tracking |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210012002A true KR20210012002A (ko) | 2021-02-02 |
Family
ID=68615314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207036938A KR20210012002A (ko) | 2018-05-25 | 2019-05-23 | 레벨 추적에 의한 선형화 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10931238B2 (ko) |
| EP (1) | EP3804126A1 (ko) |
| JP (1) | JP2021524691A (ko) |
| KR (1) | KR20210012002A (ko) |
| CN (1) | CN112470399A (ko) |
| WO (1) | WO2019226878A1 (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9590668B1 (en) | 2015-11-30 | 2017-03-07 | NanoSemi Technologies | Digital compensator |
| WO2018067969A1 (en) | 2016-10-07 | 2018-04-12 | Nanosemi, Inc. | Beam steering digital predistortion |
| US11057004B2 (en) | 2017-02-25 | 2021-07-06 | Nanosemi, Inc. | Multiband digital predistorter |
| US10141961B1 (en) | 2017-05-18 | 2018-11-27 | Nanosemi, Inc. | Passive intermodulation cancellation |
| US11115067B2 (en) | 2017-06-09 | 2021-09-07 | Nanosemi, Inc. | Multi-band linearization system |
| US10931318B2 (en) * | 2017-06-09 | 2021-02-23 | Nanosemi, Inc. | Subsampled linearization system |
| US11323188B2 (en) | 2017-07-12 | 2022-05-03 | Nanosemi, Inc. | Monitoring systems and methods for radios implemented with digital predistortion |
| US11303251B2 (en) | 2017-10-02 | 2022-04-12 | Nanosemi, Inc. | Digital predistortion adjustment based on determination of load condition characteristics |
| US10644657B1 (en) | 2018-05-11 | 2020-05-05 | Nanosemi, Inc. | Multi-band digital compensator for a non-linear system |
| US11863210B2 (en) | 2018-05-25 | 2024-01-02 | Nanosemi, Inc. | Linearization with level tracking |
| EP3804127A1 (en) | 2018-05-25 | 2021-04-14 | NanoSemi, Inc. | Digital predistortion in varying operating conditions |
| US10931238B2 (en) | 2018-05-25 | 2021-02-23 | Nanosemi, Inc. | Linearization with envelope tracking or average power tracking |
| CN109818585B (zh) * | 2018-12-25 | 2023-06-16 | 深圳三星通信技术研究有限公司 | 一种数字预失真装置及方法 |
| US11283666B1 (en) * | 2020-02-29 | 2022-03-22 | Space Exploration Technologies Corp. | Stochastic digital pre-distortion compensation in a wireless communications system |
| US12003350B1 (en) | 2020-02-29 | 2024-06-04 | Space Exploration Technologies Corp. | Configurable orthogonal frequency division multiplexing (OFDM) signal and transmitter and receiver for user terminal to satellite uplink communications |
| US10992326B1 (en) | 2020-05-19 | 2021-04-27 | Nanosemi, Inc. | Buffer management for adaptive digital predistortion |
| US11984916B2 (en) | 2021-09-24 | 2024-05-14 | Qualcomm Incorporated | Transmission setting selection |
Family Cites Families (188)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979126A (en) | 1988-03-30 | 1990-12-18 | Ai Ware Incorporated | Neural network with non-linear transformations |
| FI105865B (fi) | 1994-11-14 | 2000-10-13 | Nokia Mobile Phones Ltd | Menetelmä ja kytkentä radiolaitteen lähetinsignaalin tehon säätämiseksi ja linearisoimiseksi |
| US5980457A (en) | 1997-11-17 | 1999-11-09 | Atl Ultrasound, Inc. | Ultrasonic transmit pulses for nonlinear ultrasonic imaging |
| US6288610B1 (en) | 1998-03-19 | 2001-09-11 | Fujitsu Limited | Method and apparatus for correcting signals, apparatus for compensating for distortion, apparatus for preparing distortion compensating data, and transmitter |
| US6240278B1 (en) | 1998-07-30 | 2001-05-29 | Motorola, Inc. | Scalar cost function based predistortion linearizing device, method, phone and basestation |
| US6052412A (en) | 1998-10-30 | 2000-04-18 | Tyco Electronics Corporation | Codec supporting PCM modem communications over a universal digital loop carrier |
| GB2348755B (en) | 1999-04-01 | 2001-03-07 | Wireless Systems Int Ltd | Signal processing |
| US6356146B1 (en) | 1999-07-13 | 2002-03-12 | Pmc-Sierra, Inc. | Amplifier measurement and modeling processes for use in generating predistortion parameters |
| US7158566B2 (en) | 2000-07-24 | 2007-01-02 | Eric Morgan Dowling | High-speed adaptive interconnect architecture with nonlinear error functions |
| KR20020054149A (ko) | 2000-12-27 | 2002-07-06 | 엘지전자 주식회사 | 디지털 전치왜곡기를 갖는 기지국 송신장치 |
| KR100408043B1 (ko) | 2001-09-21 | 2003-12-01 | 엘지전자 주식회사 | 디지탈 아이에프 기술을 적용한 전치 왜곡 방식의 디지털선형화기 |
| US7058369B1 (en) | 2001-11-21 | 2006-06-06 | Pmc-Sierra Inc. | Constant gain digital predistortion controller for linearization of non-linear amplifiers |
| US6885241B2 (en) | 2002-03-26 | 2005-04-26 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry | Type-based baseband predistorter function estimation technique for non-linear circuits |
| US6985704B2 (en) | 2002-05-01 | 2006-01-10 | Dali Yang | System and method for digital memorized predistortion for wireless communication |
| US20040076247A1 (en) | 2002-10-22 | 2004-04-22 | Wiseband Communications Ltd. | Peak-to-average power ratio modifier |
| US7266145B2 (en) | 2002-11-08 | 2007-09-04 | Scintera Networks, Inc. | Adaptive signal equalizer with adaptive error timing and precursor/postcursor configuration control |
| JP3946188B2 (ja) | 2002-12-10 | 2007-07-18 | 株式会社エヌ・ティ・ティ・ドコモ | 線形電力増幅方法、線形電力増幅器及びそのディジタルプリディストータ設定方法 |
| US7170342B2 (en) | 2002-12-10 | 2007-01-30 | Ntt Docomo, Inc. | Linear power amplification method and linear power amplifier |
| US7333557B2 (en) | 2002-12-16 | 2008-02-19 | Nortel Networks Limited | Adaptive controller for linearization of transmitter with impairments |
| US20040142667A1 (en) | 2003-01-21 | 2004-07-22 | Lochhead Donald Laird | Method of correcting distortion in a power amplifier |
| US7289773B2 (en) | 2003-01-23 | 2007-10-30 | Powerwave Technologies, Inc. | Digital transmitter system employing self-generating predistortion parameter lists and adaptive controller |
| US7729668B2 (en) | 2003-04-03 | 2010-06-01 | Andrew Llc | Independence between paths that predistort for memory and memory-less distortion in power amplifiers |
| US7149257B2 (en) | 2003-07-03 | 2006-12-12 | Powerwave Technologies, Inc. | Digital predistortion system and method for correcting memory effects within an RF power amplifier |
| US7409193B2 (en) | 2003-07-03 | 2008-08-05 | Zarbana Digital Fund Llc | Predistortion circuit for a transmit system |
| US7529652B1 (en) | 2003-10-02 | 2009-05-05 | The Mathworks, Inc. | Method for modelling and analyzing linear time invariant systems with time delays |
| DE60325789D1 (de) | 2003-11-26 | 2009-02-26 | Ericsson Telefon Ab L M | Schaltung und verfahren zur vorverzerreransteuerung sowie eine, eine vorverzerreransteuerungsschaltung umfassende schaltungseinheit |
| US7342976B2 (en) | 2004-01-27 | 2008-03-11 | Crestcom, Inc. | Predistortion circuit and method for compensating A/D and other distortion in a digital RF communications transmitter |
| US7469491B2 (en) | 2004-01-27 | 2008-12-30 | Crestcom, Inc. | Transmitter predistortion circuit and method therefor |
| JP4255849B2 (ja) | 2004-01-29 | 2009-04-15 | 株式会社エヌ・ティ・ティ・ドコモ | べき級数型ディジタルプリディストータ |
| US7577211B2 (en) | 2004-03-01 | 2009-08-18 | Powerwave Technologies, Inc. | Digital predistortion system and method for linearizing an RF power amplifier with nonlinear gain characteristics and memory effects |
| US7095278B2 (en) | 2004-07-28 | 2006-08-22 | Nortel Networks Limited | Power amplifier arrangement and method for memory correction/linearization |
| US7599431B1 (en) | 2004-11-24 | 2009-10-06 | Xilinx, Inc. | Combined decision feedback equalization and linear equalization |
| FI20055012A0 (fi) | 2005-01-07 | 2005-01-07 | Nokia Corp | Lähetyssignaalin leikkaaminen |
| DE102005013880B3 (de) | 2005-03-24 | 2006-04-20 | Infineon Technologies Ag | Verfahren zur Vorverzerrung eines Signals und Sendeeinrichtung mit digitaler Vorverzerrung, insbesondere für Mobilfunk |
| DE602006000525T2 (de) | 2005-06-03 | 2009-02-05 | Ntt Docomo Inc. | Mehrbandvorverzerrer mit Korrekturwertetabellen |
| DE602006000622T2 (de) | 2005-06-06 | 2009-03-26 | Ntt Docomo Inc. | Potenzreihenvorverzerrer mehrerer Frequenzbänder |
| US7911272B2 (en) | 2007-06-19 | 2011-03-22 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments |
| US7944991B2 (en) | 2005-10-27 | 2011-05-17 | Georgia Tech Research Corporation | Constrained clipping for peak-to-average power ratio (crest factor) reduction in multicarrier transmission systems |
| GB0601095D0 (en) | 2006-01-19 | 2006-03-01 | Cambridge Silicon Radio Ltd | Interoperation Of Terminals |
| US8170487B2 (en) | 2006-02-03 | 2012-05-01 | Qualcomm, Incorporated | Baseband transmitter self-jamming and intermodulation cancellation device |
| US7796960B1 (en) | 2006-04-04 | 2010-09-14 | Nortel Networks Limited | Signal transmitter linearization |
| US8498590B1 (en) | 2006-04-04 | 2013-07-30 | Apple Inc. | Signal transmitter linearization |
| CN101479956B (zh) | 2006-04-28 | 2013-07-31 | 大力系统有限公司 | 用于无线通信的高效率线性化功率放大器 |
| US7876867B2 (en) | 2006-08-08 | 2011-01-25 | Qualcomm Incorporated | Intermodulation distortion detection and mitigation |
| US7561857B2 (en) | 2006-08-30 | 2009-07-14 | Infineon Technologies Ag | Model network of a nonlinear circuitry |
| US8073073B2 (en) | 2006-10-30 | 2011-12-06 | Quantenna Communications, Inc. | Optimized clipping for peak-to-average power ratio reduction |
| CN102017553B (zh) | 2006-12-26 | 2014-10-15 | 大力系统有限公司 | 用于多信道宽带通信系统中的基带预失真线性化的方法和系统 |
| US7839951B2 (en) | 2007-04-05 | 2010-11-23 | Microelectronics Technology Inc. | Dynamic crest factor reduction system |
| US8005162B2 (en) | 2007-04-20 | 2011-08-23 | Microelectronics Technology, Inc. | Dynamic digital pre-distortion system |
| US20080285640A1 (en) | 2007-05-15 | 2008-11-20 | Crestcom, Inc. | RF Transmitter With Nonlinear Predistortion and Method Therefor |
| US8548091B2 (en) | 2007-12-21 | 2013-10-01 | Apple Inc. | Measuring and correcting errors in a transmit chain with an IQ up-converter and IQ down-converter |
| US8032102B2 (en) | 2008-01-15 | 2011-10-04 | Axiom Microdevices, Inc. | Receiver second order intermodulation correction system and method |
| US8718582B2 (en) | 2008-02-08 | 2014-05-06 | Qualcomm Incorporated | Multi-mode power amplifiers |
| US9705477B2 (en) | 2008-04-30 | 2017-07-11 | Innovation Digital, LLC | Compensator for removing nonlinear distortion |
| JP5104623B2 (ja) | 2008-07-29 | 2012-12-19 | 富士通株式会社 | 遅延量推定装置および信号送信装置 |
| US8412132B2 (en) | 2008-08-21 | 2013-04-02 | Freescale Semiconductor, Inc. | Techniques for adaptive predistortion direct current offset correction in a transmitter |
| JP5205182B2 (ja) | 2008-09-09 | 2013-06-05 | 株式会社日立国際電気 | 歪補償増幅装置 |
| EP3447910B1 (en) | 2008-11-11 | 2020-12-16 | Massachusetts Institute Of Technology | An asymmetric multilevel outphasing architecture for rf amplifiers |
| US9634577B2 (en) | 2008-11-11 | 2017-04-25 | Massachusetts Institute Of Technology | Inverter/power amplifier with capacitive energy transfer and related techniques |
| JP2012509614A (ja) | 2008-11-11 | 2012-04-19 | アクシス ネットワーク テクノロジー リミテッド． | リソースの効率的なアダプティブ・デジタル前置補償システム |
| JP5420887B2 (ja) | 2008-12-05 | 2014-02-19 | 日本無線株式会社 | 歪補償装置 |
| US8767857B2 (en) | 2009-05-14 | 2014-07-01 | Seyed Aidin BASSAM | Multi-cell processing architectures for modeling and impairment compensation in multi-input multi-output systems |
| US8014263B2 (en) | 2009-08-19 | 2011-09-06 | Mitsubishi Electric Research Laboratories, Inc. | Cross-talk cancellation in cooperative wireless relay networks |
| US8306149B2 (en) | 2009-10-01 | 2012-11-06 | Texas Instruments Incorporated | Systems and methods of power amplifier digital pre-distortion |
| US8731005B2 (en) | 2009-10-12 | 2014-05-20 | Kathrein-Werke Kg | Absolute timing and Tx power calibration of the Tx path in a distributed system |
| US8185066B2 (en) * | 2009-10-23 | 2012-05-22 | Sony Mobile Communications Ab | Multimode power amplifier with predistortion |
| JP5334318B2 (ja) | 2009-11-30 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | 通信用半導体集積回路およびその動作方法 |
| US8290086B2 (en) | 2009-12-09 | 2012-10-16 | Tamal Bose | Efficient outphasing transmitter |
| US8351543B2 (en) | 2009-12-21 | 2013-01-08 | Ubidyne, Inc. | Active antenna array with modulator-based pre-distortion |
| US8351877B2 (en) | 2010-12-21 | 2013-01-08 | Dali Systems Co. Ltfd. | Multi-band wideband power amplifier digital predistorition system and method |
| EP2532089B1 (en) | 2010-02-03 | 2020-11-11 | Massachusetts Institute of Technology | Radio-frequency (rf) amplifier circuits and related techniques |
| US8446979B1 (en) | 2010-03-02 | 2013-05-21 | Pmc-Sierra, Inc. | Predistortion with integral crest-factor reduction and reduced observation bandwidth |
| US20110235734A1 (en) | 2010-03-26 | 2011-09-29 | Peter Kenington | Active antenna array having a single dpd lineariser and a method for predistortion of radio signals |
| IL212379A0 (en) | 2010-04-19 | 2011-06-30 | Designart Networks Ltd | A method and apparatus crest-factor reduction in telecommunications systems |
| US8174322B2 (en) | 2010-05-04 | 2012-05-08 | Nxp B.V. | Power control of reconfigurable outphasing chireix amplifiers and methods |
| US8203386B2 (en) | 2010-05-04 | 2012-06-19 | Nxp B.V. | Reconfigurable outphasing Chireix amplifiers and methods |
| CN102387579B (zh) | 2010-09-03 | 2016-01-20 | 中兴通讯股份有限公司 | 认知无线系统的功率控制方法及装置 |
| US8619903B2 (en) | 2010-10-14 | 2013-12-31 | Kathrein-Werke Kg | Crest factor reduction for a multicarrier-signal with spectrally shaped single-carrier cancelation pulses |
| US8615208B2 (en) | 2010-11-02 | 2013-12-24 | Crestcom, Inc. | Transmitter linearized in response to signal magnitude derivative parameter and method therefor |
| US8489047B2 (en) | 2010-11-02 | 2013-07-16 | Crestcom, Inc. | Transmitter linearized using bias deviation gain adjustment and method therefor |
| US8368466B2 (en) | 2010-11-16 | 2013-02-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Orthogonal basis function set for digital predistorter |
| HUE024880T2 (en) | 2010-11-16 | 2016-02-29 | Ericsson Telefon Ab L M | Configurable Basic Function Generation for Nonlinear Modeling |
| US8390376B2 (en) | 2010-11-16 | 2013-03-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Non-linear model with tap output normalization |
| JP5556643B2 (ja) | 2010-12-17 | 2014-07-23 | 富士通株式会社 | 増幅装置および歪み補償方法 |
| JP5658552B2 (ja) | 2010-12-20 | 2015-01-28 | キヤノン株式会社 | 表示制御装置及びその制御方法、プログラム、及び記録媒体 |
| US8644437B2 (en) | 2011-01-07 | 2014-02-04 | Massachusetts Institute Of Technology | Digital compensation of a nonlinear system |
| US9184710B2 (en) | 2011-02-09 | 2015-11-10 | Intel Corporation | Digital predistortion of a power amplifier for signals comprising widely spaced carriers |
| US8908751B2 (en) | 2011-02-28 | 2014-12-09 | Intel Mobile Communications GmbH | Joint adaptive bias point adjustment and digital pre-distortion for power amplifier |
| US8711976B2 (en) | 2011-05-12 | 2014-04-29 | Andrew Llc | Pre-distortion architecture for compensating non-linear effects |
| US8537041B2 (en) | 2011-05-12 | 2013-09-17 | Andrew Llc | Interpolation-based digital pre-distortion architecture |
| WO2012161632A1 (en) | 2011-05-20 | 2012-11-29 | Telefonaktiebolaget L M Ericsson (Publ) | Dynamic cancellation of passive intermodulation interference |
| US8519789B2 (en) | 2011-08-03 | 2013-08-27 | Scintera Networks, Inc. | Pre-distortion for fast power transient waveforms |
| US8767869B2 (en) | 2011-08-18 | 2014-07-01 | Qualcomm Incorporated | Joint linear and non-linear cancellation of transmit self-jamming interference |
| US8576943B2 (en) | 2011-09-09 | 2013-11-05 | Telefonaktiebolaget L M Ericsson (Publ) | Linearization for a single power amplifier in a multi-band transmitter |
| JP6096198B2 (ja) | 2011-09-15 | 2017-03-15 | インテル コーポレイション | 予歪線形化通信システム、予歪線形化方法、コンピュータプログラム及び記憶装置 |
| US8391809B1 (en) | 2011-10-13 | 2013-03-05 | Futurewei Technologies, Inc. | System and method for multi-band predistortion |
| US8817859B2 (en) | 2011-10-14 | 2014-08-26 | Fadhel Ghannouchi | Digital multi-band predistortion linearizer with nonlinear subsampling algorithm in the feedback loop |
| JP6526415B2 (ja) | 2011-10-27 | 2019-06-05 | インテル・コーポレーション | ベクトル・プロセッサおよび方法 |
| US9215120B2 (en) | 2011-12-21 | 2015-12-15 | Telefonaktiebolaget L M Ericsson (Publ) | Multi-band crest factor reduction |
| US9071207B2 (en) | 2012-02-03 | 2015-06-30 | Telefonaktiebolaget L M Ericsson (Publ) | Predistortion of concurrent multi-band signal to compensate for PA non-linearity |
| CN102594749A (zh) | 2012-02-28 | 2012-07-18 | 中兴通讯股份有限公司 | 一种数字预失真处理方法及装置 |
| US8634494B2 (en) | 2012-03-19 | 2014-01-21 | Telefonaktiebolaget L M Ericsson (Publ) | Bandpass sampling schemes for observation receiver for use in PA DPD system for concurrent multi-band signals |
| US8731105B2 (en) | 2012-03-22 | 2014-05-20 | Telefonaktiebolaget L M Ericsson (Publ) | Multi-rate filter and filtering method for digital pre-distorters |
| RU2606342C2 (ru) | 2012-03-29 | 2017-01-10 | Ниварокс-Фар С.А. | Гибкий анкерный механизм с балансом без ролика |
| GB2500708B (en) | 2012-03-30 | 2016-04-13 | Nujira Ltd | Determination of envelope shaping and signal path predistortion of an ET amplification stage using device characterisation data |
| WO2013170116A2 (en) | 2012-05-10 | 2013-11-14 | Massachusetts Institute Of Technology | Fixed point, piece-wise-linear fitting technique and related circuits |
| US8787494B2 (en) | 2012-06-11 | 2014-07-22 | Telefonaktiebolaget L M Ericsson (Publ) | Modeling digital predistorter |
| US8923787B2 (en) | 2012-07-05 | 2014-12-30 | Pierre-André LAPORTE | Low sampling rate adaptation scheme for dual-band linearization |
| US8666336B1 (en) | 2012-08-16 | 2014-03-04 | Xilinx, Inc. | Digital pre-distortion with model-based order estimation |
| US9014299B2 (en) | 2012-12-07 | 2015-04-21 | Maxim Integrated Products, Inc. | Digital pre-distortion system for radio frequency transmitters with reduced sampling rate in observation loop |
| US8917792B2 (en) | 2012-12-12 | 2014-12-23 | Motorola Mobility Llc | Method and apparatus for the cancellation of intermodulation and harmonic distortion in a baseband receiver |
| IL223619A (en) | 2012-12-13 | 2017-08-31 | Elta Systems Ltd | A system and method for coherent processing of signals from transmission and / or reception systems |
| US8897352B2 (en) | 2012-12-20 | 2014-11-25 | Nvidia Corporation | Multipass approach for performing channel equalization training |
| US9680434B2 (en) | 2012-12-28 | 2017-06-13 | Mediatek, Inc. | Method and apparatus for calibrating an envelope tracking system |
| CN103051574B (zh) | 2013-01-16 | 2016-05-11 | 大唐移动通信设备有限公司 | 数字预失真处理方法及系统 |
| US8989307B2 (en) | 2013-03-05 | 2015-03-24 | Qualcomm Incorporated | Power amplifier system including a composite digital predistorter |
| JP6265206B2 (ja) | 2013-03-07 | 2018-01-24 | 日本電気株式会社 | 無線送信装置および無線送信方法 |
| US20140274105A1 (en) | 2013-03-14 | 2014-09-18 | Qualcomm Incorporated | Systems and methods for coexistence in wlan and lte communications |
| US9595920B2 (en) | 2013-03-22 | 2017-03-14 | Massachusette Institute Of Technology | Hardware-efficient compensator for outphasing power amplifiers |
| KR101975830B1 (ko) | 2013-04-02 | 2019-05-09 | 한국전자통신연구원 | 빔 형성 장치 및 그것의 빔 형성 방법 |
| CN105122802A (zh) | 2013-04-17 | 2015-12-02 | 韦勒斯标准与技术协会公司 | 视频信号处理方法及装置 |
| US9923595B2 (en) | 2013-04-17 | 2018-03-20 | Intel Corporation | Digital predistortion for dual-band power amplifiers |
| US9214969B2 (en) | 2013-05-09 | 2015-12-15 | King Fahd University Of Petroleum And Minerals | Scalable digital predistortion system |
| EP3000175B1 (en) | 2013-05-20 | 2019-02-27 | Analog Devices, Inc. | Relaxed digitization system linearization |
| US9385762B2 (en) | 2013-05-22 | 2016-07-05 | Telefonaktiebolaget L M Ericsson (Publ) | Linearization of intermodulation bands for concurrent dual-band power amplifiers |
| US9252718B2 (en) | 2013-05-22 | 2016-02-02 | Telefonaktiebolaget L M Ericsson (Publ) | Low complexity digital predistortion for concurrent multi-band transmitters |
| US9331882B2 (en) | 2013-06-05 | 2016-05-03 | Telefonaktiebolaget L M Ericsson (Publ) | Crest factor reduction of carrier aggregated signals |
| CN104301268B (zh) | 2013-07-19 | 2019-05-21 | 中兴通讯股份有限公司 | 多通道预失真方法及装置 |
| WO2015021461A1 (en) | 2013-08-09 | 2015-02-12 | Kumu Networks, Inc. | Systems and methods for non-linear digital self-interference cancellation |
| GB2519361B (en) | 2013-10-21 | 2015-09-16 | Nujira Ltd | Reduced bandwidth of signal in an envelope path for envelope tracking system |
| US9236996B2 (en) | 2013-11-30 | 2016-01-12 | Amir Keyvan Khandani | Wireless full-duplex system and method using sideband test signals |
| DE102013114797B4 (de) | 2013-12-23 | 2021-06-10 | Apple Inc. | Sendeempfängervorrichtung und Verfahren zum Erzeugen eines Kompensationssignals |
| WO2015107392A1 (en) | 2014-01-16 | 2015-07-23 | Telefonaktiebolaget L M Ericsson (Publ) | Systems and methods for basis function orthogonalization for digital predistortion |
| US9184784B2 (en) | 2014-03-10 | 2015-11-10 | Texas Instruments Incorporated | Method and apparatus for digital predistortion for a switched mode power amplifier |
| GB2525173B (en) | 2014-04-08 | 2016-08-31 | Analog Devices Global | Active antenna system and methods of determining intermodulation distortion performance |
| US10333474B2 (en) | 2014-05-19 | 2019-06-25 | Skyworks Solutions, Inc. | RF transceiver front end module with improved linearity |
| US9337782B1 (en) | 2014-05-21 | 2016-05-10 | Altera Corporation | Methods and apparatus for adjusting transmit signal clipping thresholds |
| CN106464280B (zh) | 2014-05-27 | 2019-02-12 | 瑞典爱立信有限公司 | 用于控制无线电传输的方法和无线电节点 |
| US9252821B2 (en) | 2014-06-27 | 2016-02-02 | Freescale Semiconductor, Inc. | Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion |
| US9628119B2 (en) | 2014-06-27 | 2017-04-18 | Nxp Usa, Inc. | Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion |
| US9226189B1 (en) | 2014-08-18 | 2015-12-29 | Nokia Solutions And Networks Oy | Monitoring health of a predistortion system |
| US9735741B2 (en) | 2014-08-28 | 2017-08-15 | Analog Devices Global | Receivers for digital predistortion |
| US9564876B2 (en) | 2014-09-22 | 2017-02-07 | Nanosemi, Inc. | Digital compensation for a non-linear analog receiver |
| US9907085B2 (en) | 2014-09-26 | 2018-02-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | WIFI-coordinated LAA-LTE |
| KR101926665B1 (ko) | 2014-10-31 | 2018-12-07 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 커브피팅 회로, 아날로그 전치보상기 및 무선 주파수 신호 송신기 |
| US9461597B2 (en) | 2014-11-05 | 2016-10-04 | King Fahd University Of Petroleum And Minerals | Weighted memory polynomial method and system for power amplifiers predistortion |
| CN107078980B (zh) | 2014-11-14 | 2020-08-25 | 华为技术有限公司 | 一种模拟预失真器核心模块及模拟预失真器系统 |
| US9130628B1 (en) | 2014-12-24 | 2015-09-08 | Freescale Semiconductor, Inc. | Digital pre-distorter |
| CN106797356B (zh) | 2014-12-29 | 2020-07-07 | 华为技术有限公司 | 一种数字预失真校正系数的控制方法及装置 |
| US9722646B1 (en) | 2014-12-31 | 2017-08-01 | Physical Optics Corporation | Integrative software radio frequency management system and method for compensation of nonlinear response in radio frequency devices |
| US9825360B2 (en) | 2015-01-19 | 2017-11-21 | Raytheon Company | Side lobe modulation system and related techniques |
| US9590664B2 (en) | 2015-02-16 | 2017-03-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Method to improve active antenna system performance in the presence of mutual coupling |
| US9998241B2 (en) | 2015-02-19 | 2018-06-12 | Mediatek Inc. | Envelope tracking (ET) closed-loop on-the-fly calibration |
| US20160285485A1 (en) | 2015-03-26 | 2016-09-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for multiband predistortion using time-shared adaptation loop |
| US9866182B2 (en) | 2015-05-15 | 2018-01-09 | Crocus Technology Inc. | MRAM-based pre-distortion linearization and amplification circuits |
| US9509350B1 (en) | 2015-06-11 | 2016-11-29 | Infineon Technologies Ag | Devices and methods for adaptive crest factor reduction in dynamic predistortion |
| US9590567B2 (en) | 2015-07-02 | 2017-03-07 | Xilinx, Inc. | Moving mean and magnitude dual path digital predistortion |
| JP2017059963A (ja) | 2015-09-15 | 2017-03-23 | 富士通株式会社 | 無線装置及び歪みキャンセル方法 |
| US9673847B1 (en) | 2015-11-25 | 2017-06-06 | Analog Devices, Inc. | Apparatus and methods for transceiver calibration |
| US9590668B1 (en) | 2015-11-30 | 2017-03-07 | NanoSemi Technologies | Digital compensator |
| CN105634539B (zh) | 2015-12-31 | 2018-10-30 | 华为技术有限公司 | 一种干扰消除方法及装置 |
| US9749161B1 (en) | 2016-02-23 | 2017-08-29 | Nxp Usa, Inc. | Fixed-point conjugate gradient digital pre-distortion (DPD) adaptation |
| JP6583096B2 (ja) | 2016-03-30 | 2019-10-02 | 富士通株式会社 | 歪補償装置、及び歪補償方法 |
| US10153793B2 (en) | 2016-05-17 | 2018-12-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Apparatus and method for identification and compensation of distortion in a multi-antenna system |
| US10033413B2 (en) | 2016-05-19 | 2018-07-24 | Analog Devices Global | Mixed-mode digital predistortion |
| US10224970B2 (en) | 2016-05-19 | 2019-03-05 | Analog Devices Global | Wideband digital predistortion |
| WO2018067969A1 (en) | 2016-10-07 | 2018-04-12 | Nanosemi, Inc. | Beam steering digital predistortion |
| US10148296B2 (en) | 2016-12-02 | 2018-12-04 | Mediatek, Inc. | Transmitter, communication unit and methods for limiting spectral re-growth |
| US11057004B2 (en) | 2017-02-25 | 2021-07-06 | Nanosemi, Inc. | Multiband digital predistorter |
| US9935810B1 (en) | 2017-03-07 | 2018-04-03 | Xilinx, Inc. | Method and apparatus for model identification and predistortion |
| US10148230B2 (en) | 2017-03-28 | 2018-12-04 | Innophase, Inc. | Adaptive digital predistortion for polar transmitter |
| US10141961B1 (en) | 2017-05-18 | 2018-11-27 | Nanosemi, Inc. | Passive intermodulation cancellation |
| US9973370B1 (en) | 2017-06-06 | 2018-05-15 | Intel IP Corporation | Memory predistortion in bandwidth limited envelope tracking |
| CN111066265A (zh) | 2017-06-09 | 2020-04-24 | 纳诺塞米有限公司 | 子采样线性化系统 |
| CN110800264A (zh) | 2017-06-09 | 2020-02-14 | 纳诺塞米有限公司 | 波峰因子降低 |
| US11115067B2 (en) | 2017-06-09 | 2021-09-07 | Nanosemi, Inc. | Multi-band linearization system |
| US10581470B2 (en) | 2017-06-09 | 2020-03-03 | Nanosemi, Inc. | Linearization system |
| US11323188B2 (en) | 2017-07-12 | 2022-05-03 | Nanosemi, Inc. | Monitoring systems and methods for radios implemented with digital predistortion |
| KR102425578B1 (ko) | 2017-08-08 | 2022-07-26 | 삼성전자주식회사 | 객체를 인식하는 방법 및 장치 |
| US10469109B2 (en) | 2017-09-19 | 2019-11-05 | Qualcomm Incorporated | Predistortion for transmitter with array |
| US10079699B1 (en) | 2017-10-02 | 2018-09-18 | Cypress Semiconductor Corporation | Stable modulation index calibration and dynamic control |
| US11303251B2 (en) | 2017-10-02 | 2022-04-12 | Nanosemi, Inc. | Digital predistortion adjustment based on determination of load condition characteristics |
| WO2019094713A1 (en) | 2017-11-13 | 2019-05-16 | Nanosemi, Inc. | Spectrum shaping crest factor reduction |
| US11258639B2 (en) | 2017-11-13 | 2022-02-22 | Nanosemi, Inc. | Non-linear equalizer in communication receiver devices |
| JP2021523629A (ja) | 2018-05-11 | 2021-09-02 | ナノセミ， インク．Ｎａｎｏｓｅｍｉ， Ｉｎｃ． | 非線形システム用デジタル補償器 |
| US10644657B1 (en) | 2018-05-11 | 2020-05-05 | Nanosemi, Inc. | Multi-band digital compensator for a non-linear system |
| EP3804127A1 (en) | 2018-05-25 | 2021-04-14 | NanoSemi, Inc. | Digital predistortion in varying operating conditions |
| US10931238B2 (en) | 2018-05-25 | 2021-02-23 | Nanosemi, Inc. | Linearization with envelope tracking or average power tracking |
-
2019
- 2019-04-17 US US16/386,755 patent/US10931238B2/en active Active
- 2019-05-23 KR KR1020207036938A patent/KR20210012002A/ko unknown
- 2019-05-23 WO PCT/US2019/033720 patent/WO2019226878A1/en unknown
- 2019-05-23 CN CN201980049379.6A patent/CN112470399A/zh active Pending
- 2019-05-23 EP EP19731035.2A patent/EP3804126A1/en not_active Withdrawn
- 2019-05-23 JP JP2020565869A patent/JP2021524691A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN112470399A (zh) | 2021-03-09 |
| JP2021524691A (ja) | 2021-09-13 |
| US10931238B2 (en) | 2021-02-23 |
| WO2019226878A1 (en) | 2019-11-28 |
| US20190363676A1 (en) | 2019-11-28 |
| EP3804126A1 (en) | 2021-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20210012002A (ko) | 레벨 추적에 의한 선형화 | |
| US11863210B2 (en) | Linearization with level tracking | |
| KR100480278B1 (ko) | 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법 | |
| JP6580488B2 (ja) | マルチレベル電力増幅器システムのための線形化回路および方法 | |
| KR101789924B1 (ko) | 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법 | |
| JP5071370B2 (ja) | 歪補償装置及び方法 | |
| US9106188B2 (en) | Amplifying device and method for controlling the same | |
| KR20130043425A (ko) | 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치 | |
| KR20060109997A (ko) | 광대역 향상된 디지털 주입 전치왜곡 시스템 및 방법 | |
| KR20050071821A (ko) | 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치 | |
| EP2837093A1 (en) | Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series | |
| CN115589209A (zh) | 补偿功率放大器失真的方法以及系统 | |
| US8633769B2 (en) | Dual loop adaptation digital predistortion architecture for power amplifiers | |
| KR20050064485A (ko) | 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상장치 및 방법 | |
| JP5110165B2 (ja) | 歪み補償装置 | |
| Feng et al. | Digital predistortion technique based on non‐uniform MP model and interpolated LUT for linearising PAs with memory effects | |
| KR100865886B1 (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 | |
| KR20090125597A (ko) | 협대역 신호를 이용한 광대역 신호의 비선형 모델 파라미터추출 방법 및 이를 이용한 전치 왜곡 장치 및 그 방법 | |
| JP2023512603A (ja) | 電力増幅器システムおよびその転移学習ベースの自動調整最適化方法 | |
| KR100487209B1 (ko) | 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법 | |
| JP2020088528A (ja) | 歪補償回路、送信装置および歪補償方法 | |
| TWI830276B (zh) | 補償功率放大器失真的方法以及系統 | |
| KR100625445B1 (ko) | 가변차수 전치왜곡장치 및 그의 제어 방법 | |
| JP2010258578A (ja) | 歪み補償装置 | |
| Yadav et al. | Digital Predistortion (Dpd) Algorithm For 5g Applications |