JP2020088528A - 歪補償回路、送信装置および歪補償方法 - Google Patents
歪補償回路、送信装置および歪補償方法 Download PDFInfo
- Publication number
- JP2020088528A JP2020088528A JP2018218405A JP2018218405A JP2020088528A JP 2020088528 A JP2020088528 A JP 2020088528A JP 2018218405 A JP2018218405 A JP 2018218405A JP 2018218405 A JP2018218405 A JP 2018218405A JP 2020088528 A JP2020088528 A JP 2020088528A
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- calculation processing
- address
- processing unit
- look
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Amplifiers (AREA)
Abstract
Description
本開示の目的は、かかる事情に鑑み、常に精度が高い歪補償を実現することを可能にする歪補償回路、送信装置および歪補償方法を提供することにある。
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成を有し、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする。
歪補償を行う歪補償回路を有し、
前記歪補償回路が、
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなり、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする。
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなる歪補償回路において歪補償を行い、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする。
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、複数段の歪補償演算処理部をカスケード接続した構成からなる歪補償回路において、後段側の歪補償演算処理部に歪補償係数を格納したルックアップテーブル(LUT:Look Up Table)を用いる場合、後段側の該ルックアップテーブル(LUT)の参照アドレス範囲を、前段側から入力される入力信号のレベル範囲に対応させた範囲に更新することを主要な特徴としている。而して、後段側の歪補償演算処理部のルックアップテーブル(LUT)を常に最適なアドレス分解能で作成することを可能にし、歪補償効果を向上させたデジタルプリディストーション(DPD:Digital Predistorsion)方式の歪補償回路を実現することができる。なお、本発明は、特に、非線形性を有する電力増幅器の出力信号の歪補償を行う歪補償回路として好適に適用することができる。
次に、本発明の実施形態の構成例について、図面を参照して詳細に説明する。
次に、本発明の一実施形態として図1に示した送信装置100の歪補償動作について、その一例を、図面を参照しながら詳細に説明する。
以上に詳細に説明したように、本発明の実施形態は、ルックアップテーブルモデル(LUT:Look Up Table model)によるデジタルプリディストーション(DPD)方式を適用した歪補償演算処理部を2個以上カスケード接続した構成からなる歪補償回路に関するものであり、以下のような効果が得られる。
2 第2歪補償演算処理部
3 制御部
4 アドレス範囲計算部
11 第1アドレス計算部
12 第1歪補償係数データメモリ
13 第1歪補償演算部
21 第2アドレス計算部
22 第2歪補償係数データメモリ
23 第2歪補償演算部
100 送信装置
100A 送信装置
101 歪補償回路
101A 歪補償回路
Claims (10)
- 歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成を有し、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする歪補償回路。 - 前段側が前記歪補償演算処理部の場合、
前段側の前記歪補償演算処理部の前記ルックアップテーブルの全てのアドレスに対して、それぞれのアドレスと該アドレスに対応する歪補償係数とをそれぞれ乗算して得られた値の中から、後段側の前記歪補償演算処理部に対して入力されると予測される前記入力信号の前記最大値と前記最小値とをあらかじめ算出する、
ことを特徴とする請求項1に記載の歪補償回路。 - 前記歪補償演算処理部それぞれにおいて、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す際に、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに対応する歪補償係数の設定アドレスを数式によって表現することができない場合、
更新後のアドレス範囲の更新前のアドレス範囲からの変化率を算出し、算出した該変化率を、アドレス範囲更新前のアドレスそれぞれに乗算して求めたアドレスそれぞれを、アドレス範囲更新後の新しいアドレスと見做して、該新しいアドレスと見做したアドレスそれぞれにアドレス範囲更新前の前記アドレスそれぞれに設定されている歪補償係数を設定することにより、
アドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す、
ことを特徴とする請求項1または2に記載の歪補償回路。 - 自歪補償回路に入力された入力信号と自歪補償回路の出力側の回路からフィードバックされてきた帰還信号との比較結果に基づいて新しい歪補償係数を再計算し、再計算した該歪補償係数を用いて、カスケード接続された前記歪補償演算処理部それぞれの前記ルックアップテーブルに格納されている歪補償係数を更新する、
ことを特徴とする請求項1ないし3のいずれかに記載の歪補償回路。 - 前記歪補償演算処理部それぞれは、
入力されてくる入力信号に対応するアドレスに基づいて自歪補償演算処理部の前記ルックアップテーブルを参照して取得した歪補償係数を該入力信号に乗算することにより歪補償を行った結果を、出力信号として出力する、
ことを特徴とする請求項1ないし4のいずれかに記載の歪補償回路。 - 歪補償を行う歪補償回路を有し、
前記歪補償回路が、
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなり、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする送信装置。 - 歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなる歪補償回路において歪補償を行い、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする歪補償方法。 - 前段側が前記歪補償演算処理部の場合、
前段側の前記歪補償演算処理部の前記ルックアップテーブルの全てのアドレスに設定されている歪補償係数それぞれを前段側の前記歪補償演算処理部の前記ルックアップテーブルのアドレスの値にそれぞれ乗算して得られた値の中から、後段側の前記歪補償演算処理部に対して入力されると予測される前記入力信号の前記最大値と前記最小値とをあらかじめ算出する、
ことを特徴とする請求項7に記載の歪補償方法。 - 前記歪補償演算処理部それぞれにおいて、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す際に、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに対応する歪補償係数の設定アドレスを数式によって表現することができない場合、
更新後のアドレス範囲の更新前のアドレス範囲からの変化率を算出し、算出した該変化率を、アドレス範囲更新前のアドレスそれぞれに乗算して求めたアドレスそれぞれを、アドレス範囲更新後の新しいアドレスと見做して、該新しいアドレスと見做したアドレスそれぞれにアドレス範囲更新前の前記アドレスそれぞれに設定されている歪補償係数を設定することにより、
アドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す、
ことを特徴とする請求項7または8に記載の歪補償方法。 - 前記歪補償回路に入力された入力信号と該歪補償回路の出力側の回路からフィードバックされてきた帰還信号との比較結果に基づいて新しい歪補償係数を再計算し、再計算した該歪補償係数を用いて、カスケード接続された前記歪補償演算処理部それぞれの前記ルックアップテーブルに格納されている歪補償係数を更新する、
ことを特徴とする請求項7ないし9のいずれかに記載の歪補償方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018218405A JP7268335B2 (ja) | 2018-11-21 | 2018-11-21 | 歪補償回路、送信装置および歪補償方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018218405A JP7268335B2 (ja) | 2018-11-21 | 2018-11-21 | 歪補償回路、送信装置および歪補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020088528A true JP2020088528A (ja) | 2020-06-04 |
JP7268335B2 JP7268335B2 (ja) | 2023-05-08 |
Family
ID=70910142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018218405A Active JP7268335B2 (ja) | 2018-11-21 | 2018-11-21 | 歪補償回路、送信装置および歪補償方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7268335B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114421902A (zh) * | 2022-01-21 | 2022-04-29 | 上海物骐微电子有限公司 | 适用于WiFi无记忆功放的预失真校准方法及应用 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347944A (ja) * | 2002-05-24 | 2003-12-05 | Fujitsu Ltd | 歪補償送信装置 |
JP2005333353A (ja) * | 2004-05-19 | 2005-12-02 | Hitachi Kokusai Electric Inc | プリディストータ |
WO2006087864A1 (ja) * | 2005-02-17 | 2006-08-24 | Hitachi Kokusai Electric Inc. | プリディストータ |
JP2006352635A (ja) * | 2005-06-17 | 2006-12-28 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償増幅装置 |
JP2009089118A (ja) * | 2007-10-01 | 2009-04-23 | Hitachi Kokusai Electric Inc | 歪補償装置 |
US20140294120A1 (en) * | 2013-03-28 | 2014-10-02 | Texas Intsruments Incorporated | Dual loop digital predistortion for power amplifiers |
JP2018166325A (ja) * | 2017-03-02 | 2018-10-25 | 住友電気工業株式会社 | 歪補償装置及び歪補償方法 |
-
2018
- 2018-11-21 JP JP2018218405A patent/JP7268335B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347944A (ja) * | 2002-05-24 | 2003-12-05 | Fujitsu Ltd | 歪補償送信装置 |
JP2005333353A (ja) * | 2004-05-19 | 2005-12-02 | Hitachi Kokusai Electric Inc | プリディストータ |
WO2006087864A1 (ja) * | 2005-02-17 | 2006-08-24 | Hitachi Kokusai Electric Inc. | プリディストータ |
JP2006352635A (ja) * | 2005-06-17 | 2006-12-28 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償増幅装置 |
JP2009089118A (ja) * | 2007-10-01 | 2009-04-23 | Hitachi Kokusai Electric Inc | 歪補償装置 |
US20140294120A1 (en) * | 2013-03-28 | 2014-10-02 | Texas Intsruments Incorporated | Dual loop digital predistortion for power amplifiers |
JP2018166325A (ja) * | 2017-03-02 | 2018-10-25 | 住友電気工業株式会社 | 歪補償装置及び歪補償方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114421902A (zh) * | 2022-01-21 | 2022-04-29 | 上海物骐微电子有限公司 | 适用于WiFi无记忆功放的预失真校准方法及应用 |
Also Published As
Publication number | Publication date |
---|---|
JP7268335B2 (ja) | 2023-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6985033B1 (en) | Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same | |
US8283977B2 (en) | Dynamic radio frequency amplifier distortion adjustment based on linearly interpolating from a sample of pre-distortion coefficients that are selected based on signal magnitude | |
JP4786644B2 (ja) | 歪補償装置 | |
JP4652091B2 (ja) | 歪補償装置 | |
US8451055B2 (en) | Distortion compensating apparatus, transmitting apparatus, and distortion compensating method | |
JP2012129661A (ja) | 歪補償装置、歪補償方法、及び無線装置 | |
JP2003188656A (ja) | 歪補償回路 | |
US9548703B2 (en) | Distortion compensation apparatus, transmission apparatus, and distortion compensation method | |
JP5482561B2 (ja) | 歪補償増幅装置及び歪補償方法 | |
JP7268335B2 (ja) | 歪補償回路、送信装置および歪補償方法 | |
CN103997301B (zh) | 功率放大器时间延迟不变的预失真方法和装置 | |
JP2014107841A (ja) | 歪補償装置及び歪補償方法 | |
CN114421902B (zh) | 适用于WiFi无记忆功放的预失真校准方法及应用 | |
JP6235899B2 (ja) | 送信装置及び歪み補償方法 | |
JP2005079935A (ja) | 適応プリディストーション型歪補償電力増幅器 | |
KR20070106761A (ko) | 왜곡 보상 장치 | |
KR100581078B1 (ko) | 고속 룩업 테이블 사전 왜곡 장치 및 그 방법 | |
KR20110068603A (ko) | 전력 증폭기의 선형화 방법 및 장치 | |
JP2000244597A (ja) | 非線形歪補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230404 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7268335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |