JPWO2006087864A1 - プリディストータ - Google Patents
プリディストータ Download PDFInfo
- Publication number
- JPWO2006087864A1 JPWO2006087864A1 JP2007503586A JP2007503586A JPWO2006087864A1 JP WO2006087864 A1 JPWO2006087864 A1 JP WO2006087864A1 JP 2007503586 A JP2007503586 A JP 2007503586A JP 2007503586 A JP2007503586 A JP 2007503586A JP WO2006087864 A1 JPWO2006087864 A1 JP WO2006087864A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- coefficient
- output
- predistorter
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3294—Acting on the real and imaginary components of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/207—A hybrid coupler being used as power measuring circuit at the output of an amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3224—Predistortion being done for compensating memory effects
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
信号を増幅器により増幅するに際してメモリ効果により発生する歪を補償するプリディストータを提供する。プリディストータが有するメモリＰＤ２では、レベル検出手段２１が信号のレベルを検出し、係数出力手段２２が検出されたレベルに対応した係数を出力し、遅延手段２３が出力された係数を遅延させ、差検出手段２４が出力された係数と遅延させられた係数との差を検出し、乗算手段２５が検出された差と信号とを乗算し、合成手段２６が乗算の結果と信号とを合成する。そして、合成の結果が増幅器へ出力される。
Description
本発明は、増幅器で発生する歪を補償するプリディストータに関し、特に、増幅器の電源電圧変動によるメモリ効果の影響を補償するプリディストータに関する。
例えば、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ：Ｗｉｄｅ ｂａｎｄ−Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式を移動通信方式として採用する移動通信システムにおける基地局装置では、物理的に遠く離れた移動局装置の所まで無線信号を到達させる必要があるため、信号を電力増幅器で大幅に増幅することが必要となる。一般的に、電力増幅器は入力の低いところでは出力が線形に変化するが、ある入力レベルを超えると出力が非線形となり飽和してくる。通常、電力増幅器は、電力効率を良くするために、飽和点に近い動作点で使用されるため、増幅器の非線形性により非線形歪が発生する。
増幅前の送信信号は、希望信号帯域外の信号成分が帯域制限フィルタにより除去されることで、低レベルに抑えられているが、電力増幅器通過後の信号は発生する非線形歪により希望信号帯域外（隣接チャネル）へ信号成分が漏洩する。例えば、基地局装置では、上記のように送信電力が高いため、このような隣接チャネルへの漏洩電力の大きさは厳しく規定されており、こうしたことから、このような隣接チャネル漏洩電力をいかにして低減するかが大きな問題となっている。
このような電力増幅器の非線形歪を補償する歪補償方式の一つとしてプリディストーション方式があり、近年では電力効率を重要視するためにフィードフォワード方式に代わって主流になりつつある。
プリディストーション方式は、電力増幅器の非線形特性であるＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換の逆特性を増幅器への入力信号に予め与えることにより電力増幅器で発生する歪を補償する方式である。
第６図には、プリディストーション方式を用いた電力増幅器から成るプリディストータ付き増幅器の機能ブロック構成例を示してある。
本例のプリディストータ付き増幅器により行われる動作の一例を示す。
プリディストータ付き増幅器への入力信号は、電力検出部７１及びプリディストーション部７３に入力される。電力検出部７１は、入力信号の電力（又は、振幅でもよい）を検出し、当該検出結果を参照引数として歪補償テーブル７２へ出力する。
歪補償テーブル７２は、例えば、メモリなどを用いてルックアップテーブル（ＬＵＴ：Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）として構成されており、電力検出部７１による検出結果を参照引数（アドレス）として対応付けて、プリディストーション方式で歪補償を行うための値を格納している。具体的には、歪補償テーブル７２には、補償対象となる増幅器（増幅部７４）の非線形特性の逆特性であって一般的に入力信号の電力又は振幅を指標とする振幅に関するＡＭ−ＡＭ特性及び位相に関するＡＭ−ＰＭ特性の値が格納される。
歪補償テーブル７２は、電力検出部７１から入力された検出結果に対応した値をプリディストーション部７３へ出力する。プリディストーション部７３は、歪補償テーブル７２から入力される参照結果の値に従って、入力信号の振幅及び位相を補償し、当該補償後の信号を増幅部７４へ出力する。
増幅部７４は、電力増幅器から構成されており、プリディストーション部７３から入力される信号を増幅して出力する。この出力信号は、プリディストータ付き増幅器から出力される。ここで、増幅部７４に入力される信号にはプリディストーション方式で予め電力増幅器の歪特性の逆特性に相当する歪（振幅歪や位相歪）が与えられており、この歪が電力増幅器で発生する歪と相殺されることで、出力信号は歪の無い信号となる。
制御部７５は、温度変化や経年変化などに適応するために、プリディストータ付き増幅器の入力信号や出力信号に基づいて、歪補償テーブル７２の記憶内容を更新する。
第７図には、デジタル処理を行うプリディストータの構成例を示してある。
本例のプリディストータにより行われる動作の一例を示す。
プリディストータへの入力信号は、エンベロープ検出器８１及び複素乗算器８３に入力される。エンベロープ検出器８１は、入力信号のＩ（Ｉｎ−Ｐｈａｓｅ）成分“１”及びＱ（Ｑｕａｄｒａｔｕｒｅ−Ｐｈａｓｅ）成分“Ｑ”に対してｓｑｒｔ（Ｉ２＋Ｑ２）をサンプル毎に演算して瞬時電力（ＲＦ帯のエンベロープに相当）を検出し、当該検出結果をＬＵＴ８２へ出力する。
ＬＵＴ８２は、メモリなどから構成された歪補償テーブルであり、本例では、エンベロープ検出器８１による検出結果を参照引数（アドレス）として対応付けて、歪補償を制御するための値を複素ベクトルの形式で格納する。ＬＵＴ８２は、エンベロープ検出器８１による検出結果をテーブルの引数（アドレス）として、対応する歪補償用の複素ベクトルを複素乗算器８３へ出力する。
複素乗算器８３は、入力信号とＬＵＴ８２から入力される複素ベクトルとを複素乗算して出力する。これによりプリディストーション処理が為され、この出力信号がプリディストータから出力される。デジタルプリディストータでは３次、５次あるいはそれ以上の相互変調歪を補償するために、送信信号帯域幅の数倍〜数十倍のサンプリング周波数で動作するのが普通である。
特開２００１−１８９６８５号公報 特開２００４−０４０５６４号公報 特開２００５−２１７６９０号公報
増幅前の送信信号は、希望信号帯域外の信号成分が帯域制限フィルタにより除去されることで、低レベルに抑えられているが、電力増幅器通過後の信号は発生する非線形歪により希望信号帯域外（隣接チャネル）へ信号成分が漏洩する。例えば、基地局装置では、上記のように送信電力が高いため、このような隣接チャネルへの漏洩電力の大きさは厳しく規定されており、こうしたことから、このような隣接チャネル漏洩電力をいかにして低減するかが大きな問題となっている。
このような電力増幅器の非線形歪を補償する歪補償方式の一つとしてプリディストーション方式があり、近年では電力効率を重要視するためにフィードフォワード方式に代わって主流になりつつある。
プリディストーション方式は、電力増幅器の非線形特性であるＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換の逆特性を増幅器への入力信号に予め与えることにより電力増幅器で発生する歪を補償する方式である。
第６図には、プリディストーション方式を用いた電力増幅器から成るプリディストータ付き増幅器の機能ブロック構成例を示してある。
本例のプリディストータ付き増幅器により行われる動作の一例を示す。
プリディストータ付き増幅器への入力信号は、電力検出部７１及びプリディストーション部７３に入力される。電力検出部７１は、入力信号の電力（又は、振幅でもよい）を検出し、当該検出結果を参照引数として歪補償テーブル７２へ出力する。
歪補償テーブル７２は、例えば、メモリなどを用いてルックアップテーブル（ＬＵＴ：Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）として構成されており、電力検出部７１による検出結果を参照引数（アドレス）として対応付けて、プリディストーション方式で歪補償を行うための値を格納している。具体的には、歪補償テーブル７２には、補償対象となる増幅器（増幅部７４）の非線形特性の逆特性であって一般的に入力信号の電力又は振幅を指標とする振幅に関するＡＭ−ＡＭ特性及び位相に関するＡＭ−ＰＭ特性の値が格納される。
歪補償テーブル７２は、電力検出部７１から入力された検出結果に対応した値をプリディストーション部７３へ出力する。プリディストーション部７３は、歪補償テーブル７２から入力される参照結果の値に従って、入力信号の振幅及び位相を補償し、当該補償後の信号を増幅部７４へ出力する。
増幅部７４は、電力増幅器から構成されており、プリディストーション部７３から入力される信号を増幅して出力する。この出力信号は、プリディストータ付き増幅器から出力される。ここで、増幅部７４に入力される信号にはプリディストーション方式で予め電力増幅器の歪特性の逆特性に相当する歪（振幅歪や位相歪）が与えられており、この歪が電力増幅器で発生する歪と相殺されることで、出力信号は歪の無い信号となる。
制御部７５は、温度変化や経年変化などに適応するために、プリディストータ付き増幅器の入力信号や出力信号に基づいて、歪補償テーブル７２の記憶内容を更新する。
第７図には、デジタル処理を行うプリディストータの構成例を示してある。
本例のプリディストータにより行われる動作の一例を示す。
プリディストータへの入力信号は、エンベロープ検出器８１及び複素乗算器８３に入力される。エンベロープ検出器８１は、入力信号のＩ（Ｉｎ−Ｐｈａｓｅ）成分“１”及びＱ（Ｑｕａｄｒａｔｕｒｅ−Ｐｈａｓｅ）成分“Ｑ”に対してｓｑｒｔ（Ｉ２＋Ｑ２）をサンプル毎に演算して瞬時電力（ＲＦ帯のエンベロープに相当）を検出し、当該検出結果をＬＵＴ８２へ出力する。
ＬＵＴ８２は、メモリなどから構成された歪補償テーブルであり、本例では、エンベロープ検出器８１による検出結果を参照引数（アドレス）として対応付けて、歪補償を制御するための値を複素ベクトルの形式で格納する。ＬＵＴ８２は、エンベロープ検出器８１による検出結果をテーブルの引数（アドレス）として、対応する歪補償用の複素ベクトルを複素乗算器８３へ出力する。
複素乗算器８３は、入力信号とＬＵＴ８２から入力される複素ベクトルとを複素乗算して出力する。これによりプリディストーション処理が為され、この出力信号がプリディストータから出力される。デジタルプリディストータでは３次、５次あるいはそれ以上の相互変調歪を補償するために、送信信号帯域幅の数倍〜数十倍のサンプリング周波数で動作するのが普通である。
しかしながら、増幅器における歪発生のメカニズムには、瞬時電力によるＡＭ−ＡＭ特性やＡＭ−ＰＭ特性だけではなく、メモリ効果に代表されるような過去の状態によって現在の状態が変わるものがある。例えば、歪補償テーブルを参照するための指標が瞬時電力だけである場合には、メモリ効果によって発生する非線形歪を完全に補償することができない。また、メモリ効果の発生のメカニズムは、種々研究されているが、明確には解明されておらず、且つ、多数存在すると考えられる。
本明細書では、メモリ効果の発生要因の一つとして増幅器の電源電圧変動が挙げられることを説明し、それによって生じる歪を補償するプリディストータに関する実施例を示す。
第８図には、メモリ効果の影響を受けるトランジスタのモデルの一例を示す。
このモデルは、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）から成るトランジスタ９１と、インダクタンス値Ｌのインダクタンス９２から構成されている。インダクタンス９２は、トランジスタ９１のバイアス回路や出力マッチング回路に存在する寄生インダクタンスである。
ドレインバイアス回路に流れてドレインに流れる電流Ｉ（ｔ）がインダクタンス９２によって電圧信号へ変換される。ここで、ｔは時刻を表している。
このようにして発生した電圧信号によって、ドレイン−ソース電圧Ｖｄｓは、電源電圧Ｖｄｄと等しくならず、電源電圧変動が起こる。インダクタンス値Ｌのインダクタンス９２によって電圧変動が起きたドレイン−ソース電圧Ｖｄｓは式１のように表される。
第９図（ａ）には、電源電圧（ドレイン−ソース電圧）Ｖｄｓをパラメータとした場合におけるＡＭ−ＡＭ特性の一例を示してある。グラフにおいて、横軸は入力電力［ｄＢｍ］を示しており、縦軸はゲイン［ｄＢ］を示している。図に示されるように、電源電圧Ｖｄｓが大きくなるほど、ゲインが大きくなる。
第９図（ｂ）には、電源電圧（ドレイン−ソース電圧）Ｖｄｓをパラメータとした場合におけるＡＭ−ＰＭ特性の一例を示してある。グラフにおいて、横軸は入力電力［ｄＢｍ］を示しており、縦軸は位相［ｄｅｇｒｅｅ］を示している。図に示されるように、電源電圧Ｖｄｓによって、通過位相が異なることがわかる。
インダクタンス９２の影響を受ける場合には、式１に示されるように瞬時入力信号によって、等価的に電源電圧（ドレイン−ソース電圧）Ｖｄｓが変動する。インダクタンス９２であることから、瞬時電流の変化、すなわちエンベロープの差分変化に応じて、ダイナミックにＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性が変動する。従って、入力信号のエンベロープ（瞬時電力）に基づいて振幅変調や位相変調を行うプリディストータでは、電源電圧変動に起因する歪を完全に補償することができない。
本発明は、以上のような従来の事情に鑑み為されたもので、メモリ効果の影響を効果的に補償することができるプリディストータを提供することを目的とする。
上記目的を達成するため、本発明に係るプリディストータでは、次のような構成により、信号を増幅器により増幅するに際してメモリ効果により発生する歪を補償する。
すなわち、レベル検出手段が、前記信号のレベルを検出する。係数出力手段が、前記検出されたレベルに対応した係数を出力する。遅延手段が、前記出力された係数を遅延させる。差検出手段が、前記出力された係数と前記遅延させられた係数との差を検出する。乗算手段が、前記検出された差と前記信号とを乗算する。合成手段が、前記乗算の結果と前記信号とを合成する。そして、前記合成の結果が、直接的に或いは他の回路を介して間接的に、前記増幅器へ出力される。
従って、増幅器により増幅される対象となる信号のレベルに応じた係数の時間的な差分を用いて、メモリ効果の影響を効果的に補償することができる。
なお、メモリ効果の影響を補償する構成と、それ以外のＡＭ−ＡＭ特性やＡＭ−ＰＭ特性などの影響を補償する構成とが、組み合わされて用いられてもよい。
ここで、信号のレベルとしては、例えば、信号の振幅のレベルや、信号の電力のレベルなど、種々なものが用いられてもよい。
また、信号のレベルに対応した係数としては、例えば、メモリ効果により発生する歪を低減することが可能な係数が用いられ、また、例えば、フィードバック制御などにより更新されてもよい。
また、係数を遅延させる時間量としては、種々な長さが用いられてもよく、例えば、１回のサンプリング間隔の時間（１サンプル時間）のように、最小単位となる時間量を用いることができる。
また、時間的に進んだ係数と時間的に遅れた係数との差としては、時間的に進んだ係数から時間的に遅れた係数を減じたものと、時間的に遅れた係数から時間的に進んだ係数を減じたものとで、いずれが用いられてもよく、例えば、これらは互いに正負の符号が異なるだけであるため、いずれかの処理で正負の符号が調整されればよい。
また、２つの信号の差を検出する手段や、２つの信号を合成する手段としては、例えば、２つの信号を加算する加算器を用いて構成することや、一方の信号から他方の信号を減算する減算器を用いて構成することができる。
本発明に係るプリディストータでは、他の構成例として、次のような構成により、信号を増幅器により増幅するに際してメモリ効果により発生する歪を補償する。
すなわち、レベル検出手段が、前記信号のレベルを検出する。係数出力手段が、前記検出されたレベルに対応した係数を出力する。遅延手段が、前記出力された係数を遅延させる。差検出手段が、前記出力された係数と前記遅延させられた係数との差を検出する。乗算手段が、前記検出された差と前記信号とを乗算する。そして、前記乗算の結果が、直接的に或いは他の回路を介して間接的に、前記増幅器へ出力される。
従って、増幅器により増幅される対象となる信号のレベルに応じた係数の時間的な差分を用いて、メモリ効果の影響を効果的に補償することができる。
なお、メモリ効果の影響を補償する構成と、それ以外のＡＭ−ＡＭ特性やＡＭ−ＰＭ特性などの影響を補償する構成とが、組み合わされて用いられてもよい。
本発明に係るプリディストータでは、他の構成例として、次のような構成により、信号を増幅器により増幅するに際してメモリ効果により発生する歪を補償する。
すなわち、レベル検出手段が前記信号のレベルを検出する。振幅係数出力手段が、前記検出されたレベルに対応した振幅に関する係数を出力する。振幅係数遅延手段が、前記出力された振幅に関する係数を遅延させる。振幅係数差検出手段が、前記出力された振幅に関する係数と前記遅延させられた振幅に関する係数との差を検出する。振幅変化手段が、前記検出された振幅に関する係数の差に基づいて前記信号の振幅を変化させる。また、位相係数出力手段が、前記検出されたレベルに対応した位相に関する係数を出力する。位相係数遅延手段が、前記出力された位相に関する係数を遅延させる。位相係数差検出手段が、前記出力された位相に関する係数と前記遅延させられた位相に関する係数との差を検出する。位相変化手段が、前記検出された位相に関する係数の差に基づいて前記信号の位相を変化させる。そして、前記振幅の変化及び前記位相の変化を受けた後の前記信号が、直接的に或いは他の回路を介して間接的に、前記増幅器へ出力される。
従って、増幅器により増幅される対象となる信号のレベルに応じた振幅に関する係数の時間的な差分や位相に関する係数の時間的な差分を用いて、振幅や位相に関するメモリ効果の影響を効果的に補償することができる。
なお、メモリ効果の影響を補償する構成と、それ以外のＡＭ−ＡＭ特性やＡＭ−ＰＭ特性などの影響を補償する構成とが、組み合わされて用いられてもよい。
ここで、信号のレベルに対応した振幅に関する係数としては、例えば、メモリ効果により発生する振幅歪を低減することが可能な係数が用いられ、また、例えば、フィードバック制御などにより更新されてもよい。
また、信号のレベルに対応した位相に関する係数としては、例えば、メモリ効果により発生する位相歪を低減することが可能な係数が用いられ、また、例えば、フィードバック制御などにより更新されてもよい。
また、振幅変化手段としては、例えば、可変減衰器或いは可変増幅器を用いて構成することができる。
また、位相変化手段としては、例えば、可変位相器を用いて構成することができる。
また、増幅器により増幅される対象となる信号に対して振幅変化及び位相変化を与える順序としては、任意の順序が用いられてもよく、例えば、振幅変化後に位相変化が与えられてもよく、位相変化後に振幅変化が与えられてもよい。
本明細書では、メモリ効果の発生要因の一つとして増幅器の電源電圧変動が挙げられることを説明し、それによって生じる歪を補償するプリディストータに関する実施例を示す。
第８図には、メモリ効果の影響を受けるトランジスタのモデルの一例を示す。
このモデルは、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）から成るトランジスタ９１と、インダクタンス値Ｌのインダクタンス９２から構成されている。インダクタンス９２は、トランジスタ９１のバイアス回路や出力マッチング回路に存在する寄生インダクタンスである。
ドレインバイアス回路に流れてドレインに流れる電流Ｉ（ｔ）がインダクタンス９２によって電圧信号へ変換される。ここで、ｔは時刻を表している。
このようにして発生した電圧信号によって、ドレイン−ソース電圧Ｖｄｓは、電源電圧Ｖｄｄと等しくならず、電源電圧変動が起こる。インダクタンス値Ｌのインダクタンス９２によって電圧変動が起きたドレイン−ソース電圧Ｖｄｓは式１のように表される。
第９図（ｂ）には、電源電圧（ドレイン−ソース電圧）Ｖｄｓをパラメータとした場合におけるＡＭ−ＰＭ特性の一例を示してある。グラフにおいて、横軸は入力電力［ｄＢｍ］を示しており、縦軸は位相［ｄｅｇｒｅｅ］を示している。図に示されるように、電源電圧Ｖｄｓによって、通過位相が異なることがわかる。
インダクタンス９２の影響を受ける場合には、式１に示されるように瞬時入力信号によって、等価的に電源電圧（ドレイン−ソース電圧）Ｖｄｓが変動する。インダクタンス９２であることから、瞬時電流の変化、すなわちエンベロープの差分変化に応じて、ダイナミックにＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性が変動する。従って、入力信号のエンベロープ（瞬時電力）に基づいて振幅変調や位相変調を行うプリディストータでは、電源電圧変動に起因する歪を完全に補償することができない。
本発明は、以上のような従来の事情に鑑み為されたもので、メモリ効果の影響を効果的に補償することができるプリディストータを提供することを目的とする。
上記目的を達成するため、本発明に係るプリディストータでは、次のような構成により、信号を増幅器により増幅するに際してメモリ効果により発生する歪を補償する。
すなわち、レベル検出手段が、前記信号のレベルを検出する。係数出力手段が、前記検出されたレベルに対応した係数を出力する。遅延手段が、前記出力された係数を遅延させる。差検出手段が、前記出力された係数と前記遅延させられた係数との差を検出する。乗算手段が、前記検出された差と前記信号とを乗算する。合成手段が、前記乗算の結果と前記信号とを合成する。そして、前記合成の結果が、直接的に或いは他の回路を介して間接的に、前記増幅器へ出力される。
従って、増幅器により増幅される対象となる信号のレベルに応じた係数の時間的な差分を用いて、メモリ効果の影響を効果的に補償することができる。
なお、メモリ効果の影響を補償する構成と、それ以外のＡＭ−ＡＭ特性やＡＭ−ＰＭ特性などの影響を補償する構成とが、組み合わされて用いられてもよい。
ここで、信号のレベルとしては、例えば、信号の振幅のレベルや、信号の電力のレベルなど、種々なものが用いられてもよい。
また、信号のレベルに対応した係数としては、例えば、メモリ効果により発生する歪を低減することが可能な係数が用いられ、また、例えば、フィードバック制御などにより更新されてもよい。
また、係数を遅延させる時間量としては、種々な長さが用いられてもよく、例えば、１回のサンプリング間隔の時間（１サンプル時間）のように、最小単位となる時間量を用いることができる。
また、時間的に進んだ係数と時間的に遅れた係数との差としては、時間的に進んだ係数から時間的に遅れた係数を減じたものと、時間的に遅れた係数から時間的に進んだ係数を減じたものとで、いずれが用いられてもよく、例えば、これらは互いに正負の符号が異なるだけであるため、いずれかの処理で正負の符号が調整されればよい。
また、２つの信号の差を検出する手段や、２つの信号を合成する手段としては、例えば、２つの信号を加算する加算器を用いて構成することや、一方の信号から他方の信号を減算する減算器を用いて構成することができる。
本発明に係るプリディストータでは、他の構成例として、次のような構成により、信号を増幅器により増幅するに際してメモリ効果により発生する歪を補償する。
すなわち、レベル検出手段が、前記信号のレベルを検出する。係数出力手段が、前記検出されたレベルに対応した係数を出力する。遅延手段が、前記出力された係数を遅延させる。差検出手段が、前記出力された係数と前記遅延させられた係数との差を検出する。乗算手段が、前記検出された差と前記信号とを乗算する。そして、前記乗算の結果が、直接的に或いは他の回路を介して間接的に、前記増幅器へ出力される。
従って、増幅器により増幅される対象となる信号のレベルに応じた係数の時間的な差分を用いて、メモリ効果の影響を効果的に補償することができる。
なお、メモリ効果の影響を補償する構成と、それ以外のＡＭ−ＡＭ特性やＡＭ−ＰＭ特性などの影響を補償する構成とが、組み合わされて用いられてもよい。
本発明に係るプリディストータでは、他の構成例として、次のような構成により、信号を増幅器により増幅するに際してメモリ効果により発生する歪を補償する。
すなわち、レベル検出手段が前記信号のレベルを検出する。振幅係数出力手段が、前記検出されたレベルに対応した振幅に関する係数を出力する。振幅係数遅延手段が、前記出力された振幅に関する係数を遅延させる。振幅係数差検出手段が、前記出力された振幅に関する係数と前記遅延させられた振幅に関する係数との差を検出する。振幅変化手段が、前記検出された振幅に関する係数の差に基づいて前記信号の振幅を変化させる。また、位相係数出力手段が、前記検出されたレベルに対応した位相に関する係数を出力する。位相係数遅延手段が、前記出力された位相に関する係数を遅延させる。位相係数差検出手段が、前記出力された位相に関する係数と前記遅延させられた位相に関する係数との差を検出する。位相変化手段が、前記検出された位相に関する係数の差に基づいて前記信号の位相を変化させる。そして、前記振幅の変化及び前記位相の変化を受けた後の前記信号が、直接的に或いは他の回路を介して間接的に、前記増幅器へ出力される。
従って、増幅器により増幅される対象となる信号のレベルに応じた振幅に関する係数の時間的な差分や位相に関する係数の時間的な差分を用いて、振幅や位相に関するメモリ効果の影響を効果的に補償することができる。
なお、メモリ効果の影響を補償する構成と、それ以外のＡＭ−ＡＭ特性やＡＭ−ＰＭ特性などの影響を補償する構成とが、組み合わされて用いられてもよい。
ここで、信号のレベルに対応した振幅に関する係数としては、例えば、メモリ効果により発生する振幅歪を低減することが可能な係数が用いられ、また、例えば、フィードバック制御などにより更新されてもよい。
また、信号のレベルに対応した位相に関する係数としては、例えば、メモリ効果により発生する位相歪を低減することが可能な係数が用いられ、また、例えば、フィードバック制御などにより更新されてもよい。
また、振幅変化手段としては、例えば、可変減衰器或いは可変増幅器を用いて構成することができる。
また、位相変化手段としては、例えば、可変位相器を用いて構成することができる。
また、増幅器により増幅される対象となる信号に対して振幅変化及び位相変化を与える順序としては、任意の順序が用いられてもよく、例えば、振幅変化後に位相変化が与えられてもよく、位相変化後に振幅変化が与えられてもよい。
第１図は、本発明の第１実施例に係るプリディストータの構成例を示す図である。
第２図は、（ａ）、（ｂ）、（ｃ）は本発明の第１実施例に係るプリディストータにより得られる効果の一例を示す図である。
第３図は、本発明の第２実施例に係るプリディストータの構成例を示す図である。
第４図は、本発明の第３実施例に係るメモリ効果プリディストータの構成例を示す図である。
第５図は、本発明の第４実施例に係るプリディストータ付き増幅器の構成例を示す図である。
第６図は、プリディストータ付き増幅器の構成例を示す図である。
第７図は、プリディストータの構成例を示す図である。
第８図は、メモリ効果の影響を受けるトランジスタのモデルの一例を示す図である。
第９図は、電源電圧Ｖｄｓをパラメータとした増幅器の特性の一例を示す図である。
第２図は、（ａ）、（ｂ）、（ｃ）は本発明の第１実施例に係るプリディストータにより得られる効果の一例を示す図である。
第３図は、本発明の第２実施例に係るプリディストータの構成例を示す図である。
第４図は、本発明の第３実施例に係るメモリ効果プリディストータの構成例を示す図である。
第５図は、本発明の第４実施例に係るプリディストータ付き増幅器の構成例を示す図である。
第６図は、プリディストータ付き増幅器の構成例を示す図である。
第７図は、プリディストータの構成例を示す図である。
第８図は、メモリ効果の影響を受けるトランジスタのモデルの一例を示す図である。
第９図は、電源電圧Ｖｄｓをパラメータとした増幅器の特性の一例を示す図である。
本発明に係る実施例を図面を参照して説明する。
本実施例では、電源電圧変動が原因で発生する歪を補償するプリディストータや、このようなプリディストータを有したプリディストータ付き増幅器を示す。
メモリ効果の発生要因が寄生インダクタによって発生する電圧によるバイアス変動が生じるためであるとして、次のような原理を用いて補償を行う。
すなわち、上記した式１について、時間Δｔが微小時間である場合には、式２のように表される。
ここで、式２では、Δｔは微小時間であり、デジタル処理系では最小時間単位である１サンプル時間＝Ｔであるとして、差分で表している。Ｔは１サンプルに限定されないが、この差分が微分の近似であると考えると、出来るだけ小さな値、つまり１サンプルが望ましいと考えられる。従って通常よりもサンプリング周波数を高くした方が良い場合がある。
この差分の変化に追従するために、本実施例では、テーブルの出力値を遅延させたものを、現時刻の出力値から減じた信号で、プリディストーション処理を行う。テーブルの初期値は、通常のプリディストータで用いられる歪補償係数と同様でよい。
このように、本実施例に係るプリディストータでは、歪補償特性を表す歪補償係数が格納されたテーブルから出力された制御信号を遅延させる機能を備え、現時刻におけるテーブルからの制御信号から遅延させた制御信号を減じた信号によってプリディストーション処理を行う。
本実施例では、電源電圧変動が原因で発生する歪を補償するプリディストータや、このようなプリディストータを有したプリディストータ付き増幅器を示す。
メモリ効果の発生要因が寄生インダクタによって発生する電圧によるバイアス変動が生じるためであるとして、次のような原理を用いて補償を行う。
すなわち、上記した式１について、時間Δｔが微小時間である場合には、式２のように表される。
この差分の変化に追従するために、本実施例では、テーブルの出力値を遅延させたものを、現時刻の出力値から減じた信号で、プリディストーション処理を行う。テーブルの初期値は、通常のプリディストータで用いられる歪補償係数と同様でよい。
このように、本実施例に係るプリディストータでは、歪補償特性を表す歪補償係数が格納されたテーブルから出力された制御信号を遅延させる機能を備え、現時刻におけるテーブルからの制御信号から遅延させた制御信号を減じた信号によってプリディストーション処理を行う。
本発明の第１実施例を説明する。
第１図には、デジタル処理を行うプリディストータの構成例を示してある。
本例のプリディストータは、メモリ効果レスプリディストータ（メモリレスＰＤ）１と、メモリ効果プリディストータ（メモリＰＤ）２から構成されている。
メモリレスＰＤ１は、エンベロープ検出器１１と、メモリなどを用いて構成された歪補償テーブルであるルックアップテーブル（ＬＵＴ）１２と、複素乗算器１３と、シフトレジスタなどから構成された遅延調整部１４を備えている。
メモリＰＤ２は、エンベロープ検出器２１と、メモリなどを用いて構成された歪補償テーブルであるルックアップテーブル（ＬＵＴ）２２と、１サンプル分の遅延部２３と、加算器２４と、複素乗算器２５と、加算器２６と、シフトレジスタなどから構成された遅延調整部２７及び遅延調整部２８を備えている。
ここで、本例のプリディストータは、奇数次歪を補償するためのメモリレスＰＤ１と、メモリ効果の影響を補償するためのメモリＰＤ２との２つの部分からなり、それらを直列接続した構成となっている。なお、メモリレスＰＤ１としては、例えば、メモリ効果の影響を補償しない従来の通常のプリディストータと同様なものを用いることができる。
第１図に示される構成では、最上段の左右を結ぶラインが主信号ラインであり、他は歪補償制御用のものである。
また、本例のプリディストータへの入力信号は、複素ベクトルから成るＩＱデジタルベースバンド信号であり、本例のプリディストータではＩ成分及びＱ成分に対する処理が行われる。
メモリレスＰＤ１により行われる動作の一例を示す。
本例のプリディストータへの入力信号は、メモリレスＰＤ１のエンベロープ検出器１１及び遅延調整部１４に入力される。
エンベロープ検出器１１は、入力信号の瞬時電力の平方根（エンベロープ）を振幅情報として検出し、当該検出結果をＬＵＴ１２へ出力する。
ＬＵＴ１２は、入力信号の振幅情報を参照引数（アドレス）として対応付けて、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性に対して逆の特性（つまり、打ち消す特性）を有する歪補償係数をＩＱ複素ベクトルとして格納している。ＬＵＴ１２は、エンベロープ検出器１１から入力される検出結果である入力信号の振幅情報に対応したアドレスに格納されたテーブル値（歪補償係数）を複素乗算器１３へ出力する。
遅延調整部１４は、入力信号を遅延させて複素乗算器１３へ出力する。ここで、この遅延の量は、入力信号に対応するテーブル値が当該入力信号と同じタイミングで複素乗算器１３に入力されるように調整される。
複素乗算器１３は、入力信号とＬＵＴ１２から入力される歪補償係数とを複素乗算し、当該複素乗算結果の信号をメモリＰＤ２へ出力する。この複素乗算により、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性が補償される。
なお、ＬＵＴ１２のテーブル値は、例えば、種々知られている適応アルゴリズムを用いて、自動的に最適値に収束させることができる。
メモリＰＤ２により行われる動作の一例を示す。
メモリレスＰＤ１から入力される信号は、エンベロープ検出器２１と、遅延調整部２７に入力される。
エンベロープ検出器２１は、例えばメモリレスＰＤ１のエンベロープ検出器１１と同様な機能を有しており、入力信号のエンベロープを振幅情報として検出し、当該検出結果をＬＵＴ２２へ出力する。
ＬＵＴ２２は、入力信号の振幅情報を参照引数（アドレス）として対応付けて、メモリ効果により発生する歪に対して逆の特性（つまり、打ち消す特性）を生成できるような歪補償係数をＩＱ複素ベクトルとして格納している。ＬＵＴ２２は、エンベロープ検出器２１から入力される検出結果である入力信号の振幅情報に対応したアドレスに格納されたテーブル値（歪補償係数）を遅延部２３及び加算器２４へ出力する。
遅延部２３は、本例では信号を１サンプル時間分だけ遅延させる遅延素子などから構成されており、ＬＵＴ２２から入力される歪補償係数を１サンプル時間分だけ遅延させて加算器２４へ出力する。
加算器２４は、入力される２つの信号の差を計算する機能を有しており、ＬＵＴ２２から入力される歪補償係数から遅延部２３から入力される歪補償係数を減算した結果（差分）を複素乗算器２５へ出力する。この差分は、例えば第８図に示されるモデルが有するインダクタンス９２で発生する微分に相当する。
遅延調整部２７は、入力信号を遅延させて複素乗算器２５及び遅延調整部２８へ出力する。ここで、この遅延の量は、入力信号（複素乗算器１３からの出力）に対応する加算器２４からの出力が当該入力信号と同じタイミングで複素乗算器２５に入力されるように調整される。
複素乗算器２５は、加算器２４から入力される歪補償係数の差分とメモリレスＰＤ１からの入力信号（本例では、遅延調整部２７からの入力信号）とを複素乗算し、当該複素乗算結果を加算器２６へ出力する。この複素乗算結果では、例えば、メモリ効果によって発生する歪の逆特性が和の形で表され、ベースバンド偶数次歪が例えば第８図に示されるモデルが有するインダクタンス９２の微分によって電源電圧を変動させ基本波を再変調して発生させた歪を補償する信号に相当する。
遅延調整部２８は、入力信号を遅延させて加算器２６へ出力する。ここで、この遅延の量は、入力信号（複素乗算器１３からの出力）に対応する複素乗算器２５からの出力が当該入力信号と同じタイミングで加算器２６に入力されるように調整される。
加算器２６は、メモリレスＰＤ１からの入力信号（本例では、遅延調整部２８からの入力信号）と複素乗算器２５から入力される複素乗算結果の信号とを加算して出力する。この出力信号が、本例のプリディストータから出力される。
なお、時刻ｔ、ＬＵＴ２２から出力される歪補償係数α（ｔ）、遅延部２３から出力される１サンプル分遅延した歪補償係数α（ｔ−１）、メモリレスＰＤ１からの入力信号Ｘ（ｔ）を用いると、メモリＰＤ２からの出力信号Ｙ（ｔ）は式３のように表される。
このように、メモリＰＤ２では、メモリレスＰＤ１により予め歪を与えられた信号の振幅を再び検出して、検出した振幅の情報に基づいてメモリＰＤ２用のＬＵＴ２２を参照して、メモリ効果による歪を補償する。
本例のプリディストータから出力される信号では、メモリレスＰＤ１により補償対象となる増幅器のＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性により発生する歪を補償するための特性が予め与えられるとともに、メモリＰＤ２によりメモリ効果により発生する歪を補償するための特性が予め与えられており、これらの歪を補償することができる。
また、ＬＵＴ２２のテーブル値は、例えば、種々知られている適応アルゴリズムを用いて、自動的に最適値に収束させることができる。
第２図（ａ）、（ｂ）、（ｃ）には、本例のプリディストータにより得られる歪補償の効果について、実験結果のスペクトルの例を示してある。
それぞれのグラフでは、横軸は周波数を示しており、縦軸は信号の電力レベルを示している。また、それぞれにおいて、入力信号としては３Ｇｐｐ Ｔｅｓｔ Ｍｏｄｅｌ １の等レベル２キャリアが用いられており、歪補償が全く行われない場合である「ＰＤ無し（ｗｉｔｈｏｕｔ ａｎｙ ＰＤ）」と、例えば第７図に示されるようにメモリＰＤ２が無いプリディストータにより歪補償が行われた場合である「メモリＰＤ無し（ｗｉｔｈｏｕｔ ｍｅｍｏｒｙ ＰＤ）」と、本例のようにメモリＰＤ２を有したプリディストータにより歪補償が行われた場合である「メモリＰＤ有り（ｗｉｔｈ ｍｅｍｏｒｙ ＰＤ）」について、スペクトルを示してある。
また、２つのキャリアについて、第２図（ａ）は５ＭＨｚ離調の場合を示しており、第２図（ｂ）は１０ＭＨｚ離調の場合を示しており、第２図（ｃ）は１５ＭＨｚ離調の場合を示している。
いずれの場合においても、本例のプリディストータでは、メモリ効果の影響を５〜１０ｄＢ補償しており、効果が得られている。
以上のように、本例のプリディストータでは、歪補償態様のパラメータ（歪補償係数）をメモリ効果による歪とそれ以外の歪（本例では、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性による歪）とで別個に設け、また、メモリ効果による歪とそれ以外の歪とでＬＵＴ１２、２２を完全に別体とし、メモリ効果用のＬＵＴ２２からの読み出し値の時間差分を用いてメモリ効果の影響を補償することができる。本例では、例えば第８図に示されるモデルが有するインダクタンス９２の影響による電源電圧変動の微分効果を補償するために、歪補償テーブル（ＬＵＴ）２２の係数の差分を用いている。
ここで、本例では、メモリレスＰＤ１やメモリＰＤ２において、エンベロープ検出器１１、２１により信号の振幅情報を検出してＬＵＴ１２、２２から歪補償係数を読み出す構成を示したが、他の構成例として、信号の電力情報を検出して、電力情報に基づいて歪補償係数を読み出す構成が用いられてもよい。
また、ＬＵＴ１２、２２にテーブル値を格納する構成としては、例えば、様々な入力信号のレベル（振幅や電力）に対応してテーブル値が予め格納されるような構成が用いられてもよく、或いは、テーブル値を入力信号のレベルの関数として数式で表現して格納しておいて、テーブル値をその都度計算するような構成が用いられてもよい。
例えば、ＬＵＴ１２、２２のテーブル内容をべき級数展開を用いて生成して、近似的な補間を行うこともでき、２次成分や４次成分や６次成分などといった偶数次成分から成る係数を生成することができる。具体例として、ＬＵＴ１２、２２のテーブル値ＬＵＴ（ｘ）を、ＬＵＴ（ｘ） ＝１＋Ａｘ２＋Ｂｘ４＋Ｃｘ６＋・・・とすることが可能である。ここで、ｘはＬＵＴ１２、２２のアドレス値であって入力信号の振幅（又は、電力）を量子化したものであり、また、Ａ、Ｂ、Ｃは複素数でありそれぞれ偶数次数項の振幅及び位相を表現するパラメータである。
また、本例では、好ましい構成例として、メモリレスＰＤ１とメモリＰＤ２とを直列に接続した構成を示した。一般に、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性により発生する非線形歪の方がメモリ効果により発生する歪と比べて大きく、メモリレスＰＤ１の方がメモリＰＤ２と比べて信号の振幅を大きく補正し、メモリ効果は増幅器への入力（つまり、振幅と位相がプリディストーションにより補正された後の信号）に依存するため、本例の構成のように、シリアルで且つメモリレスＰＤ１の後段にメモリＰＤ２を配置すると最も良い特性が得られると考えられる。但し、ＬＵＴ２２は、エンベロープ検出器２１の代わりにエンベロープ検出器１１から振幅情報を得てもよい。
なお、本例のプリディストータでは、メモリＰＤ２において、エンベロープ検出器２１の機能によりレベル検出手段が構成されており、ＬＵＴ２２の機能により係数出力手段が構成されており、遅延部２３の機能により遅延手段が構成されており、加算器２４の機能により差検出手段が構成されており、複素乗算器２５の機能により乗算手段が構成されており、加算器２６の機能により合成手段が構成されている。
第１図には、デジタル処理を行うプリディストータの構成例を示してある。
本例のプリディストータは、メモリ効果レスプリディストータ（メモリレスＰＤ）１と、メモリ効果プリディストータ（メモリＰＤ）２から構成されている。
メモリレスＰＤ１は、エンベロープ検出器１１と、メモリなどを用いて構成された歪補償テーブルであるルックアップテーブル（ＬＵＴ）１２と、複素乗算器１３と、シフトレジスタなどから構成された遅延調整部１４を備えている。
メモリＰＤ２は、エンベロープ検出器２１と、メモリなどを用いて構成された歪補償テーブルであるルックアップテーブル（ＬＵＴ）２２と、１サンプル分の遅延部２３と、加算器２４と、複素乗算器２５と、加算器２６と、シフトレジスタなどから構成された遅延調整部２７及び遅延調整部２８を備えている。
ここで、本例のプリディストータは、奇数次歪を補償するためのメモリレスＰＤ１と、メモリ効果の影響を補償するためのメモリＰＤ２との２つの部分からなり、それらを直列接続した構成となっている。なお、メモリレスＰＤ１としては、例えば、メモリ効果の影響を補償しない従来の通常のプリディストータと同様なものを用いることができる。
第１図に示される構成では、最上段の左右を結ぶラインが主信号ラインであり、他は歪補償制御用のものである。
また、本例のプリディストータへの入力信号は、複素ベクトルから成るＩＱデジタルベースバンド信号であり、本例のプリディストータではＩ成分及びＱ成分に対する処理が行われる。
メモリレスＰＤ１により行われる動作の一例を示す。
本例のプリディストータへの入力信号は、メモリレスＰＤ１のエンベロープ検出器１１及び遅延調整部１４に入力される。
エンベロープ検出器１１は、入力信号の瞬時電力の平方根（エンベロープ）を振幅情報として検出し、当該検出結果をＬＵＴ１２へ出力する。
ＬＵＴ１２は、入力信号の振幅情報を参照引数（アドレス）として対応付けて、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性に対して逆の特性（つまり、打ち消す特性）を有する歪補償係数をＩＱ複素ベクトルとして格納している。ＬＵＴ１２は、エンベロープ検出器１１から入力される検出結果である入力信号の振幅情報に対応したアドレスに格納されたテーブル値（歪補償係数）を複素乗算器１３へ出力する。
遅延調整部１４は、入力信号を遅延させて複素乗算器１３へ出力する。ここで、この遅延の量は、入力信号に対応するテーブル値が当該入力信号と同じタイミングで複素乗算器１３に入力されるように調整される。
複素乗算器１３は、入力信号とＬＵＴ１２から入力される歪補償係数とを複素乗算し、当該複素乗算結果の信号をメモリＰＤ２へ出力する。この複素乗算により、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性が補償される。
なお、ＬＵＴ１２のテーブル値は、例えば、種々知られている適応アルゴリズムを用いて、自動的に最適値に収束させることができる。
メモリＰＤ２により行われる動作の一例を示す。
メモリレスＰＤ１から入力される信号は、エンベロープ検出器２１と、遅延調整部２７に入力される。
エンベロープ検出器２１は、例えばメモリレスＰＤ１のエンベロープ検出器１１と同様な機能を有しており、入力信号のエンベロープを振幅情報として検出し、当該検出結果をＬＵＴ２２へ出力する。
ＬＵＴ２２は、入力信号の振幅情報を参照引数（アドレス）として対応付けて、メモリ効果により発生する歪に対して逆の特性（つまり、打ち消す特性）を生成できるような歪補償係数をＩＱ複素ベクトルとして格納している。ＬＵＴ２２は、エンベロープ検出器２１から入力される検出結果である入力信号の振幅情報に対応したアドレスに格納されたテーブル値（歪補償係数）を遅延部２３及び加算器２４へ出力する。
遅延部２３は、本例では信号を１サンプル時間分だけ遅延させる遅延素子などから構成されており、ＬＵＴ２２から入力される歪補償係数を１サンプル時間分だけ遅延させて加算器２４へ出力する。
加算器２４は、入力される２つの信号の差を計算する機能を有しており、ＬＵＴ２２から入力される歪補償係数から遅延部２３から入力される歪補償係数を減算した結果（差分）を複素乗算器２５へ出力する。この差分は、例えば第８図に示されるモデルが有するインダクタンス９２で発生する微分に相当する。
遅延調整部２７は、入力信号を遅延させて複素乗算器２５及び遅延調整部２８へ出力する。ここで、この遅延の量は、入力信号（複素乗算器１３からの出力）に対応する加算器２４からの出力が当該入力信号と同じタイミングで複素乗算器２５に入力されるように調整される。
複素乗算器２５は、加算器２４から入力される歪補償係数の差分とメモリレスＰＤ１からの入力信号（本例では、遅延調整部２７からの入力信号）とを複素乗算し、当該複素乗算結果を加算器２６へ出力する。この複素乗算結果では、例えば、メモリ効果によって発生する歪の逆特性が和の形で表され、ベースバンド偶数次歪が例えば第８図に示されるモデルが有するインダクタンス９２の微分によって電源電圧を変動させ基本波を再変調して発生させた歪を補償する信号に相当する。
遅延調整部２８は、入力信号を遅延させて加算器２６へ出力する。ここで、この遅延の量は、入力信号（複素乗算器１３からの出力）に対応する複素乗算器２５からの出力が当該入力信号と同じタイミングで加算器２６に入力されるように調整される。
加算器２６は、メモリレスＰＤ１からの入力信号（本例では、遅延調整部２８からの入力信号）と複素乗算器２５から入力される複素乗算結果の信号とを加算して出力する。この出力信号が、本例のプリディストータから出力される。
なお、時刻ｔ、ＬＵＴ２２から出力される歪補償係数α（ｔ）、遅延部２３から出力される１サンプル分遅延した歪補償係数α（ｔ−１）、メモリレスＰＤ１からの入力信号Ｘ（ｔ）を用いると、メモリＰＤ２からの出力信号Ｙ（ｔ）は式３のように表される。
本例のプリディストータから出力される信号では、メモリレスＰＤ１により補償対象となる増幅器のＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性により発生する歪を補償するための特性が予め与えられるとともに、メモリＰＤ２によりメモリ効果により発生する歪を補償するための特性が予め与えられており、これらの歪を補償することができる。
また、ＬＵＴ２２のテーブル値は、例えば、種々知られている適応アルゴリズムを用いて、自動的に最適値に収束させることができる。
第２図（ａ）、（ｂ）、（ｃ）には、本例のプリディストータにより得られる歪補償の効果について、実験結果のスペクトルの例を示してある。
それぞれのグラフでは、横軸は周波数を示しており、縦軸は信号の電力レベルを示している。また、それぞれにおいて、入力信号としては３Ｇｐｐ Ｔｅｓｔ Ｍｏｄｅｌ １の等レベル２キャリアが用いられており、歪補償が全く行われない場合である「ＰＤ無し（ｗｉｔｈｏｕｔ ａｎｙ ＰＤ）」と、例えば第７図に示されるようにメモリＰＤ２が無いプリディストータにより歪補償が行われた場合である「メモリＰＤ無し（ｗｉｔｈｏｕｔ ｍｅｍｏｒｙ ＰＤ）」と、本例のようにメモリＰＤ２を有したプリディストータにより歪補償が行われた場合である「メモリＰＤ有り（ｗｉｔｈ ｍｅｍｏｒｙ ＰＤ）」について、スペクトルを示してある。
また、２つのキャリアについて、第２図（ａ）は５ＭＨｚ離調の場合を示しており、第２図（ｂ）は１０ＭＨｚ離調の場合を示しており、第２図（ｃ）は１５ＭＨｚ離調の場合を示している。
いずれの場合においても、本例のプリディストータでは、メモリ効果の影響を５〜１０ｄＢ補償しており、効果が得られている。
以上のように、本例のプリディストータでは、歪補償態様のパラメータ（歪補償係数）をメモリ効果による歪とそれ以外の歪（本例では、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性による歪）とで別個に設け、また、メモリ効果による歪とそれ以外の歪とでＬＵＴ１２、２２を完全に別体とし、メモリ効果用のＬＵＴ２２からの読み出し値の時間差分を用いてメモリ効果の影響を補償することができる。本例では、例えば第８図に示されるモデルが有するインダクタンス９２の影響による電源電圧変動の微分効果を補償するために、歪補償テーブル（ＬＵＴ）２２の係数の差分を用いている。
ここで、本例では、メモリレスＰＤ１やメモリＰＤ２において、エンベロープ検出器１１、２１により信号の振幅情報を検出してＬＵＴ１２、２２から歪補償係数を読み出す構成を示したが、他の構成例として、信号の電力情報を検出して、電力情報に基づいて歪補償係数を読み出す構成が用いられてもよい。
また、ＬＵＴ１２、２２にテーブル値を格納する構成としては、例えば、様々な入力信号のレベル（振幅や電力）に対応してテーブル値が予め格納されるような構成が用いられてもよく、或いは、テーブル値を入力信号のレベルの関数として数式で表現して格納しておいて、テーブル値をその都度計算するような構成が用いられてもよい。
例えば、ＬＵＴ１２、２２のテーブル内容をべき級数展開を用いて生成して、近似的な補間を行うこともでき、２次成分や４次成分や６次成分などといった偶数次成分から成る係数を生成することができる。具体例として、ＬＵＴ１２、２２のテーブル値ＬＵＴ（ｘ）を、ＬＵＴ（ｘ） ＝１＋Ａｘ２＋Ｂｘ４＋Ｃｘ６＋・・・とすることが可能である。ここで、ｘはＬＵＴ１２、２２のアドレス値であって入力信号の振幅（又は、電力）を量子化したものであり、また、Ａ、Ｂ、Ｃは複素数でありそれぞれ偶数次数項の振幅及び位相を表現するパラメータである。
また、本例では、好ましい構成例として、メモリレスＰＤ１とメモリＰＤ２とを直列に接続した構成を示した。一般に、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性により発生する非線形歪の方がメモリ効果により発生する歪と比べて大きく、メモリレスＰＤ１の方がメモリＰＤ２と比べて信号の振幅を大きく補正し、メモリ効果は増幅器への入力（つまり、振幅と位相がプリディストーションにより補正された後の信号）に依存するため、本例の構成のように、シリアルで且つメモリレスＰＤ１の後段にメモリＰＤ２を配置すると最も良い特性が得られると考えられる。但し、ＬＵＴ２２は、エンベロープ検出器２１の代わりにエンベロープ検出器１１から振幅情報を得てもよい。
なお、本例のプリディストータでは、メモリＰＤ２において、エンベロープ検出器２１の機能によりレベル検出手段が構成されており、ＬＵＴ２２の機能により係数出力手段が構成されており、遅延部２３の機能により遅延手段が構成されており、加算器２４の機能により差検出手段が構成されており、複素乗算器２５の機能により乗算手段が構成されており、加算器２６の機能により合成手段が構成されている。
本発明の第２実施例を説明する。
第３図には、デジタル処理を行うプリディストータの構成例を示してある。
なお、第１図に示されるのと同様な構成部については、同一の符号を付して示してある。
本例のプリディストータは、メモリ効果レスプリディストータ（メモリレスＰＤ）１と、メモリ効果プリディストータ（メモリＰＤ）３から構成されている。
ここで、メモリレスＰＤ１の構成や動作は、例えば、第１図に示されるものと同様である。
本例のメモリＰＤ３は、エンベロープ検出器２１と、メモリなどを用いて構成された歪補償テーブルであるルックアップテーブル（ＬＵＴ）３１と、１サンプル分の遅延部３２と、加算器３３と、複素乗算器３４と、シフトレジスタなどから構成された遅延調整部３５を備えている。
本例のメモリＰＤ３により行われる動作の一例を示す。
メモリレスＰＤ１から入力される信号は、エンベロープ検出器２１と、遅延調整部３５に入力される。
エンベロープ検出器２１は、例えば第１図に示されるのと同様な機能を有しており、入力信号のエンベロープを振幅情報として検出し、当該検出結果をＬＵＴ３１へ出力する。
ＬＵＴ３１は、入力信号の振幅情報を参照引数（アドレス）として対応付けて、メモリ効果により発生する歪に対して逆の特性（つまり、打ち消す特性）を生成できるような歪補償係数をＩＱ複素ベクトルとして格納している。ＬＵＴ３１は、エンベロープ検出器２１から入力される検出結果である入力信号の振幅情報に対応したアドレスに格納されたテーブル値（歪補償係数）を遅延部３２及び加算器３３へ出力する。
遅延部３２は、本例では信号を１サンプル時間分だけ遅延させる遅延素子などから構成されており、ＬＵＴ３１から入力される歪補償係数を１サンプル時間分だけ遅延させて加算器３３へ出力する。
加算器３３は、入力される２つの信号の差を計算する機能を有しており、ＬＵＴ３１から入力される歪補償係数から遅延部３２から入力される歪補償係数を減算した結果（差分）を複素乗算器３４へ出力する。
遅延調整部３５は、入力信号を遅延させて複素乗算器３４へ出力する。ここで、この遅延の量は、入力信号（複素乗算器１３からの出力）に対応する加算器３３からの出力が当該入力信号と同じタイミングで複素乗算器３４に入力されるように調整される。
複素乗算器３４は、加算器３３から入力される歪補償係数の差分とメモリレスＰＤ１からの入力信号（本例では、遅延調整部３５からの入力信号）とを複素乗算し、当該複素乗算結果を出力する。この出力信号が、本例のプリディストータから出力される。
なお、時刻ｔ、ＬＵＴ３１から出力される歪補償係数β（ｔ）、遅延部３２から出力される１サンプル分遅延した歪補償係数β（ｔ−１）、メモリレスＰＤ１からの入力信号Ｘ（ｔ）を用いると、メモリＰＤ３からの出力信号Ｙ（ｔ）は式４のように表される。
上記した式３と式４とが等しいとすると、｛１＋α（ｔ）−α（ｔ−１）｝＝｛β（ｔ）−β（ｔ−１）｝となる。
このように、本例のプリディストータでは、加算器３３からの出力とメモリレスＰＤ１からの入力とが複素乗算される構成であるため、例えば、ＬＵＴ３１のテーブル値は積で表される特性となる。
また、ＬＵＴ３１のテーブル値は、例えば、種々知られている適応アルゴリズムを用いて、自動的に最適値に収束させることができる。
以上のように、本例のプリディストータでは、歪補償態様のパラメータ（歪補償係数）をメモリ効果による歪とそれ以外の歪（本例では、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性による歪）とで別個に設け、また、メモリ効果による歪とそれ以外の歪とでＬＵＴ１２、３１を完全に別体とし、メモリ効果用のＬＵＴ３１からの読み出し値の時間差分を用いてメモリ効果の影響を補償することができる。本例では、例えば第８図に示されるモデルが有するインダクタンス９２の影響による電源電圧変動の微分効果を補償するために、歪補償テーブル（ＬＵＴ）３１の係数の差分を用いている。
なお、本例のプリディストータでは、メモリＰＤ３において、エンベロープ検出器２１の機能によりレベル検出手段が構成されており、ＬＵＴ３１の機能により係数出力手段が構成されており、遅延部３２の機能により遅延手段が構成されており、加算器３３の機能により差検出手段が構成されており、複素乗算器３４の機能により乗算手段が構成されている。
第３図には、デジタル処理を行うプリディストータの構成例を示してある。
なお、第１図に示されるのと同様な構成部については、同一の符号を付して示してある。
本例のプリディストータは、メモリ効果レスプリディストータ（メモリレスＰＤ）１と、メモリ効果プリディストータ（メモリＰＤ）３から構成されている。
ここで、メモリレスＰＤ１の構成や動作は、例えば、第１図に示されるものと同様である。
本例のメモリＰＤ３は、エンベロープ検出器２１と、メモリなどを用いて構成された歪補償テーブルであるルックアップテーブル（ＬＵＴ）３１と、１サンプル分の遅延部３２と、加算器３３と、複素乗算器３４と、シフトレジスタなどから構成された遅延調整部３５を備えている。
本例のメモリＰＤ３により行われる動作の一例を示す。
メモリレスＰＤ１から入力される信号は、エンベロープ検出器２１と、遅延調整部３５に入力される。
エンベロープ検出器２１は、例えば第１図に示されるのと同様な機能を有しており、入力信号のエンベロープを振幅情報として検出し、当該検出結果をＬＵＴ３１へ出力する。
ＬＵＴ３１は、入力信号の振幅情報を参照引数（アドレス）として対応付けて、メモリ効果により発生する歪に対して逆の特性（つまり、打ち消す特性）を生成できるような歪補償係数をＩＱ複素ベクトルとして格納している。ＬＵＴ３１は、エンベロープ検出器２１から入力される検出結果である入力信号の振幅情報に対応したアドレスに格納されたテーブル値（歪補償係数）を遅延部３２及び加算器３３へ出力する。
遅延部３２は、本例では信号を１サンプル時間分だけ遅延させる遅延素子などから構成されており、ＬＵＴ３１から入力される歪補償係数を１サンプル時間分だけ遅延させて加算器３３へ出力する。
加算器３３は、入力される２つの信号の差を計算する機能を有しており、ＬＵＴ３１から入力される歪補償係数から遅延部３２から入力される歪補償係数を減算した結果（差分）を複素乗算器３４へ出力する。
遅延調整部３５は、入力信号を遅延させて複素乗算器３４へ出力する。ここで、この遅延の量は、入力信号（複素乗算器１３からの出力）に対応する加算器３３からの出力が当該入力信号と同じタイミングで複素乗算器３４に入力されるように調整される。
複素乗算器３４は、加算器３３から入力される歪補償係数の差分とメモリレスＰＤ１からの入力信号（本例では、遅延調整部３５からの入力信号）とを複素乗算し、当該複素乗算結果を出力する。この出力信号が、本例のプリディストータから出力される。
なお、時刻ｔ、ＬＵＴ３１から出力される歪補償係数β（ｔ）、遅延部３２から出力される１サンプル分遅延した歪補償係数β（ｔ−１）、メモリレスＰＤ１からの入力信号Ｘ（ｔ）を用いると、メモリＰＤ３からの出力信号Ｙ（ｔ）は式４のように表される。
上記した式３と式４とが等しいとすると、｛１＋α（ｔ）−α（ｔ−１）｝＝｛β（ｔ）−β（ｔ−１）｝となる。
また、ＬＵＴ３１のテーブル値は、例えば、種々知られている適応アルゴリズムを用いて、自動的に最適値に収束させることができる。
以上のように、本例のプリディストータでは、歪補償態様のパラメータ（歪補償係数）をメモリ効果による歪とそれ以外の歪（本例では、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性による歪）とで別個に設け、また、メモリ効果による歪とそれ以外の歪とでＬＵＴ１２、３１を完全に別体とし、メモリ効果用のＬＵＴ３１からの読み出し値の時間差分を用いてメモリ効果の影響を補償することができる。本例では、例えば第８図に示されるモデルが有するインダクタンス９２の影響による電源電圧変動の微分効果を補償するために、歪補償テーブル（ＬＵＴ）３１の係数の差分を用いている。
なお、本例のプリディストータでは、メモリＰＤ３において、エンベロープ検出器２１の機能によりレベル検出手段が構成されており、ＬＵＴ３１の機能により係数出力手段が構成されており、遅延部３２の機能により遅延手段が構成されており、加算器３３の機能により差検出手段が構成されており、複素乗算器３４の機能により乗算手段が構成されている。
本発明の第３実施例を説明する。
第４図には、アナログ処理を行ってメモリ効果の影響を補償するメモリ効果プリディストータの構成例を示してある。
本例のメモリ効果プリディストータでは、中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）帯や無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）帯の入力信号に対してプリディストーション処理を行うことができる。
本例のメモリ効果プリディストータは、例えばログアンプなどから構成された電力検出素子４１と、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換器４２を備えており、また、振幅制御用として、メモリなどを用いて構成された歪補償テーブルであるルックアップテーブル（ＬＵＴ）４３と、１サンプル分の遅延部４４と、加算器４５と、Ｄ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換器４６と、振幅を変調する可変減衰器４７を備えており、また、位相制御用として、メモリなどを用いて構成された歪補償テーブルであるルックアップテーブル（ＬＵＴ）５１と、１サンプル分の遅延部５２と、加算器５３と、Ｄ／Ａ変換器５４と、位相を変調する可変位相器５５を備えている。また、本例のメモリ効果プリディストータは、遅延線４８及び遅延線５６を備えている。
本例のメモリ効果プリディストータにより行われる動作の一例を示す。
本例のメモリ効果プリディストータへの入力信号は、電力検出素子４１に入力されるとともに、遅延線４８を介して可変減衰器４７に入力される。
電力検出素子４１は、入力信号の電力を検出し、当該検出結果をＡ／Ｄ変換器４２へ出力する。
Ａ／Ｄ変換器４２は、電力検出素子４１から入力される検出結果の信号をアナログ信号からデジタル信号へ変換して、振幅制御用のＬＵＴ４３及び位相制御用のＬＵＴ５１へ出力する。
振幅制御用のＬＵＴ４３は、入力信号の電力情報を参照引数（アドレス）として対応付けて、メモリ効果により発生する振幅歪に対して逆の特性（つまり、打ち消す特性）を生成できる歪補償係数（振幅の歪補償特性）を格納している。振幅制御用のＬＵＴ４３は、Ａ／Ｄ変換器４２から入力される検出結果である入力信号の電力情報に対応したアドレスに格納されたテーブル値（歪補償係数）を遅延部４４及び加算器４５へ出力する。
振幅制御用の遅延部４４は、本例では信号を１サンプル時間分だけ遅延させる遅延素子などから構成されており、ＬＵＴ４３から入力される歪補償係数を１サンプル時間分だけ遅延させて加算器４５へ出力する。
振幅制御用の加算器４５は、入力される２つの信号の差を計算する機能を有しており、ＬＵＴ４３から入力される歪補償係数から遅延部４４から入力される歪補償係数を減算した結果（差分）をＤ／Ａ変換器４６へ出力する。
振幅制御用のＤ／Ａ変換器４６は、加算器４５から入力される差分の信号をデジタル信号からアナログ信号へ変換して、可変減衰器４７へ出力する。
遅延線４８は、入力信号を遅延させて可変減衰器４７へ出力する。ここで、この遅延の量は、入力信号に対応する振幅制御用信号（Ｄ／Ａ変換器４６からの出力）が当該入力信号と同じタイミングで可変減衰器４７に入力されるように調整される。
可変減衰器４７は、Ｄ／Ａ変換器４６から入力される信号（例えば、信号の電力）に従った減衰量で、本例のメモリ効果プリディストータへの入力信号（本例では、遅延線４８からの入力信号）を減衰させて、当該減衰後の信号を遅延線５６を介して可変位相器５５へ出力する。
位相制御用のＬＵＴ５１は、入力信号の電力情報を参照引数（アドレス）として対応付けて、メモリ効果により発生する位相歪に対して逆の特性（つまり、打ち消す特性）を生成できる歪補償係数（位相の歪補償特性）を格納している。位相制御用のＬＵＴ５１は、Ａ／Ｄ変換器４２から入力される検出結果である入力信号の電力情報に対応したアドレスに格納されたテーブル値（歪補償係数）を遅延部５２及び加算器５３へ出力する。
位相制御用の遅延部５２は、本例では信号を１サンプル時間分だけ遅延させる遅延素子などから構成されており、ＬＵＴ５１から入力される歪補償係数を１サンプル時間分だけ遅延させて加算器５３へ出力する。
位相制御用の加算器５３は、入力される２つの信号の差を計算する機能を有しており、ＬＵＴ５１から入力される歪補償係数から遅延部５２から入力される歪補償係数を減算した結果（差分）をＤ／Ａ変換器５４へ出力する。
位相制御用のＤ／Ａ変換器５４は、加算器５３から入力される差分の信号をデジタル信号からアナログ信号へ変換して、可変位相器５５へ出力する。
遅延線５６は、入力信号（可変減衰器４７から出力）を遅延させて可変位相器５５へ出力する。ここで、この遅延の量は、入力信号（可変減衰器４７から出力）に対応する位相制御用信号（Ｄ／Ａ変換器５４からの出力）が当該入力信号と同じタイミングで可変位相器５５に入力されるように調整される。
可変位相器５５は、Ｄ／Ａ変換器５４から入力される信号（例えば、信号の電力）に従った位相変化量で、可変減衰器４７から入力される信号（本例では、遅延線５６からの入力信号）の位相を変化させて、当該位相変化後の信号を出力する。この出力信号は、本例のメモリ効果プリディストータから出力される。
以上のように、本例のメモリ効果プリディストータでは、振幅制御用のＬＵＴ４３からの読み出し値の時間差分を用いて振幅に関するメモリ効果の影響を補償することができるとともに、位相制御用のＬＵＴ５１からの読み出し値の時間差分を用いて位相に関するメモリ効果の影響を補償することができる。また、更に、メモリ効果以外の振幅歪及び位相歪（本例では、ＡＭ−ＡＭ特性による歪及びＡＭ−ＰＭ特性による歪）を補償する処理部を前段に直列に設けることなどにより、メモリ効果による歪とそれ以外の歪の両方を補償することができる。
ここで、本例では、電力検出素子４１により信号の電力情報を検出してＬＵＴ４３、５１から歪補償係数を読み出す構成を示したが、他の構成例として、信号の振幅情報を検出して、振幅情報に基づいて歪補償係数を読み出す構成が用いられてもよい。
また、振幅制御用のＬＵＴ４３のテーブル値や位相制御用のＬＵＴ５１のテーブル値は、例えば、種々知られている適応アルゴリズムを用いて、自動的に最適値に収束させることができる。
なお、本例のプリディストータでは、電力検出素子４１の機能によりレベル検出手段が構成されており、ＬＵＴ４３の機能により振幅係数出力手段が構成されており、遅延部４４の機能により振幅係数遅延手段が構成されており、加算器４５の機能により振幅係数差検出手段が構成されており、可変減衰器４７の機能により振幅変化手段が構成されており、ＬＵＴ５１の機能により位相係数出力手段が構成されており、遅延部５２の機能により位相係数遅延手段が構成されており、加算器５３の機能により位相係数差検出手段が構成されており、可変位相器５５の機能により位相変化手段が構成されている。
第４図には、アナログ処理を行ってメモリ効果の影響を補償するメモリ効果プリディストータの構成例を示してある。
本例のメモリ効果プリディストータでは、中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）帯や無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）帯の入力信号に対してプリディストーション処理を行うことができる。
本例のメモリ効果プリディストータは、例えばログアンプなどから構成された電力検出素子４１と、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換器４２を備えており、また、振幅制御用として、メモリなどを用いて構成された歪補償テーブルであるルックアップテーブル（ＬＵＴ）４３と、１サンプル分の遅延部４４と、加算器４５と、Ｄ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換器４６と、振幅を変調する可変減衰器４７を備えており、また、位相制御用として、メモリなどを用いて構成された歪補償テーブルであるルックアップテーブル（ＬＵＴ）５１と、１サンプル分の遅延部５２と、加算器５３と、Ｄ／Ａ変換器５４と、位相を変調する可変位相器５５を備えている。また、本例のメモリ効果プリディストータは、遅延線４８及び遅延線５６を備えている。
本例のメモリ効果プリディストータにより行われる動作の一例を示す。
本例のメモリ効果プリディストータへの入力信号は、電力検出素子４１に入力されるとともに、遅延線４８を介して可変減衰器４７に入力される。
電力検出素子４１は、入力信号の電力を検出し、当該検出結果をＡ／Ｄ変換器４２へ出力する。
Ａ／Ｄ変換器４２は、電力検出素子４１から入力される検出結果の信号をアナログ信号からデジタル信号へ変換して、振幅制御用のＬＵＴ４３及び位相制御用のＬＵＴ５１へ出力する。
振幅制御用のＬＵＴ４３は、入力信号の電力情報を参照引数（アドレス）として対応付けて、メモリ効果により発生する振幅歪に対して逆の特性（つまり、打ち消す特性）を生成できる歪補償係数（振幅の歪補償特性）を格納している。振幅制御用のＬＵＴ４３は、Ａ／Ｄ変換器４２から入力される検出結果である入力信号の電力情報に対応したアドレスに格納されたテーブル値（歪補償係数）を遅延部４４及び加算器４５へ出力する。
振幅制御用の遅延部４４は、本例では信号を１サンプル時間分だけ遅延させる遅延素子などから構成されており、ＬＵＴ４３から入力される歪補償係数を１サンプル時間分だけ遅延させて加算器４５へ出力する。
振幅制御用の加算器４５は、入力される２つの信号の差を計算する機能を有しており、ＬＵＴ４３から入力される歪補償係数から遅延部４４から入力される歪補償係数を減算した結果（差分）をＤ／Ａ変換器４６へ出力する。
振幅制御用のＤ／Ａ変換器４６は、加算器４５から入力される差分の信号をデジタル信号からアナログ信号へ変換して、可変減衰器４７へ出力する。
遅延線４８は、入力信号を遅延させて可変減衰器４７へ出力する。ここで、この遅延の量は、入力信号に対応する振幅制御用信号（Ｄ／Ａ変換器４６からの出力）が当該入力信号と同じタイミングで可変減衰器４７に入力されるように調整される。
可変減衰器４７は、Ｄ／Ａ変換器４６から入力される信号（例えば、信号の電力）に従った減衰量で、本例のメモリ効果プリディストータへの入力信号（本例では、遅延線４８からの入力信号）を減衰させて、当該減衰後の信号を遅延線５６を介して可変位相器５５へ出力する。
位相制御用のＬＵＴ５１は、入力信号の電力情報を参照引数（アドレス）として対応付けて、メモリ効果により発生する位相歪に対して逆の特性（つまり、打ち消す特性）を生成できる歪補償係数（位相の歪補償特性）を格納している。位相制御用のＬＵＴ５１は、Ａ／Ｄ変換器４２から入力される検出結果である入力信号の電力情報に対応したアドレスに格納されたテーブル値（歪補償係数）を遅延部５２及び加算器５３へ出力する。
位相制御用の遅延部５２は、本例では信号を１サンプル時間分だけ遅延させる遅延素子などから構成されており、ＬＵＴ５１から入力される歪補償係数を１サンプル時間分だけ遅延させて加算器５３へ出力する。
位相制御用の加算器５３は、入力される２つの信号の差を計算する機能を有しており、ＬＵＴ５１から入力される歪補償係数から遅延部５２から入力される歪補償係数を減算した結果（差分）をＤ／Ａ変換器５４へ出力する。
位相制御用のＤ／Ａ変換器５４は、加算器５３から入力される差分の信号をデジタル信号からアナログ信号へ変換して、可変位相器５５へ出力する。
遅延線５６は、入力信号（可変減衰器４７から出力）を遅延させて可変位相器５５へ出力する。ここで、この遅延の量は、入力信号（可変減衰器４７から出力）に対応する位相制御用信号（Ｄ／Ａ変換器５４からの出力）が当該入力信号と同じタイミングで可変位相器５５に入力されるように調整される。
可変位相器５５は、Ｄ／Ａ変換器５４から入力される信号（例えば、信号の電力）に従った位相変化量で、可変減衰器４７から入力される信号（本例では、遅延線５６からの入力信号）の位相を変化させて、当該位相変化後の信号を出力する。この出力信号は、本例のメモリ効果プリディストータから出力される。
以上のように、本例のメモリ効果プリディストータでは、振幅制御用のＬＵＴ４３からの読み出し値の時間差分を用いて振幅に関するメモリ効果の影響を補償することができるとともに、位相制御用のＬＵＴ５１からの読み出し値の時間差分を用いて位相に関するメモリ効果の影響を補償することができる。また、更に、メモリ効果以外の振幅歪及び位相歪（本例では、ＡＭ−ＡＭ特性による歪及びＡＭ−ＰＭ特性による歪）を補償する処理部を前段に直列に設けることなどにより、メモリ効果による歪とそれ以外の歪の両方を補償することができる。
ここで、本例では、電力検出素子４１により信号の電力情報を検出してＬＵＴ４３、５１から歪補償係数を読み出す構成を示したが、他の構成例として、信号の振幅情報を検出して、振幅情報に基づいて歪補償係数を読み出す構成が用いられてもよい。
また、振幅制御用のＬＵＴ４３のテーブル値や位相制御用のＬＵＴ５１のテーブル値は、例えば、種々知られている適応アルゴリズムを用いて、自動的に最適値に収束させることができる。
なお、本例のプリディストータでは、電力検出素子４１の機能によりレベル検出手段が構成されており、ＬＵＴ４３の機能により振幅係数出力手段が構成されており、遅延部４４の機能により振幅係数遅延手段が構成されており、加算器４５の機能により振幅係数差検出手段が構成されており、可変減衰器４７の機能により振幅変化手段が構成されており、ＬＵＴ５１の機能により位相係数出力手段が構成されており、遅延部５２の機能により位相係数遅延手段が構成されており、加算器５３の機能により位相係数差検出手段が構成されており、可変位相器５５の機能により位相変化手段が構成されている。
本発明の第４実施例を説明する。
第５図には、プリディストーション方式により歪を補償する機能を有した増幅器（プリディストータ付き増幅器）の構成例を示してある。
本例のプリディストータ付き増幅器は、プリディストータ６１と、Ｄ／Ａ変換器６２と、アップコンバータ６３と、電力増幅器６４と、方向性結合器６５と、ミキサ６６と、バンドパスフィルタ（ＢＰＦ：Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）６７と、Ａ／Ｄ変換器６８と、制御部６９を備えている。
ここで、プリディストータ６１としては、例えば、第１図に示されるプリディストータや、第３図に示されるプリディストータのように、デジタル処理を行って、メモリ効果による歪とその他の歪との両方を補償するものが用いられている。なお、他の構成例として、第４図に示されるようなメモリ効果プリディストータを有したプリディストータを、アナログ処理を行うプリディストータとして使用することも可能である。
本例のプリディストータ付き増幅器により行われる動作の一例を示す。
本例のプリディストータ付き増幅器への入力信号は、プリディストータ６１に入力される。
プリディストータ６１は、プリディストーション方式により入力信号に対して歪（予歪）を発生させて、当該歪発生後の信号をＤ／Ａ変換器６２へ出力する。
Ｄ／Ａ変換器６２は、プリディストータ６１から入力される信号をデジタル信号からアナログ信号へ変換して、アップコンバータ６３へ出力する。
アップコンバータ６３は、Ｄ／Ａ変換器６２から入力される信号の周波数帯をＲＦ帯へ周波数変換するアップコンバートを行い、当該周波数変換後の信号を電力増幅器６４へ出力する。
電力増幅器６４は、アップコンバータ６３から入力される信号を増幅して出力する。この出力信号は、本例のプリディストータ付き増幅器から出力される。また、電力増幅器６４において発生する歪が、プリディストータ６１により発生させられた歪と打ち消しあって、低減（補償）される。
方向性結合器６５は、電力増幅器６４から出力される増幅信号の一部を抽出して、ミキサ６６へ出力する。この抽出信号は、プリディストータ６１を制御するためのフィードバック信号として用いられる。
ミキサ６６は、所定の周波数（ローカル周波数）の信号を入力して、当該信号と方向性結合器６５から入力される信号とを混合させることで、方向性結合器６５から入力される信号の周波数帯をベースバンド帯へ周波数変換するダウンコンバートを行い、当該周波数変換後の信号をバンドパスフィルタ６７へ出力する。
バンドパスフィルタ６７は、ミキサ６６から入力される信号から不要波を除去して、当該不要波除去後の信号をＡ／Ｄ変換器６８へ出力する。
Ａ／Ｄ変換器６８は、バンドパスフィルタ６７から入力される信号をアナログ信号からデジタル信号へ変換して、制御部６９へ出力する。
制御部６９は、Ａ／Ｄ変換器６８から入力される信号に基づいて、例えば、増幅信号に含まれる歪の電力を測定して小さくさせる手法や或いは増幅器への入力前の信号と増幅信号とを比較して歪による誤差を求めて小さくさせる手法などを用いて、プリディストータ６１が有する歪補償テーブルのテーブル値（なお、数式を用いている場合にはその係数など）を、逐次、温度変化や経年変化などに適応させるように制御する。
なお、本例のプリディストータ６１として第１図のものを用いた場合、メモリ効果による歪とそれ以外の歪（本例では、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性による歪）とをそれぞれＬＵＴ２２とＬＵＴ１２を独立に適応更新することで補償することができる。この場合に、プリディストータ６１により歪補償を行う態様を、温度変化や経年変化などに適応するように制御することができる。特にＬＵＴ２２の適応更新では、メモリ効果による歪を検出してそれを減少させるような制御がのぞましく、例えば帯域外に現れる相互変調歪のＵｐｐｅｒ側とＬｏｗｅｒ側との電力の差（アンバランス量）を検出し、その量を最小にするように制御してもよい。
ここで、本発明に係るプリディストータやプリディストータ付き増幅器などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るプリディストータやプリディストータ付き増幅器などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
第５図には、プリディストーション方式により歪を補償する機能を有した増幅器（プリディストータ付き増幅器）の構成例を示してある。
本例のプリディストータ付き増幅器は、プリディストータ６１と、Ｄ／Ａ変換器６２と、アップコンバータ６３と、電力増幅器６４と、方向性結合器６５と、ミキサ６６と、バンドパスフィルタ（ＢＰＦ：Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）６７と、Ａ／Ｄ変換器６８と、制御部６９を備えている。
ここで、プリディストータ６１としては、例えば、第１図に示されるプリディストータや、第３図に示されるプリディストータのように、デジタル処理を行って、メモリ効果による歪とその他の歪との両方を補償するものが用いられている。なお、他の構成例として、第４図に示されるようなメモリ効果プリディストータを有したプリディストータを、アナログ処理を行うプリディストータとして使用することも可能である。
本例のプリディストータ付き増幅器により行われる動作の一例を示す。
本例のプリディストータ付き増幅器への入力信号は、プリディストータ６１に入力される。
プリディストータ６１は、プリディストーション方式により入力信号に対して歪（予歪）を発生させて、当該歪発生後の信号をＤ／Ａ変換器６２へ出力する。
Ｄ／Ａ変換器６２は、プリディストータ６１から入力される信号をデジタル信号からアナログ信号へ変換して、アップコンバータ６３へ出力する。
アップコンバータ６３は、Ｄ／Ａ変換器６２から入力される信号の周波数帯をＲＦ帯へ周波数変換するアップコンバートを行い、当該周波数変換後の信号を電力増幅器６４へ出力する。
電力増幅器６４は、アップコンバータ６３から入力される信号を増幅して出力する。この出力信号は、本例のプリディストータ付き増幅器から出力される。また、電力増幅器６４において発生する歪が、プリディストータ６１により発生させられた歪と打ち消しあって、低減（補償）される。
方向性結合器６５は、電力増幅器６４から出力される増幅信号の一部を抽出して、ミキサ６６へ出力する。この抽出信号は、プリディストータ６１を制御するためのフィードバック信号として用いられる。
ミキサ６６は、所定の周波数（ローカル周波数）の信号を入力して、当該信号と方向性結合器６５から入力される信号とを混合させることで、方向性結合器６５から入力される信号の周波数帯をベースバンド帯へ周波数変換するダウンコンバートを行い、当該周波数変換後の信号をバンドパスフィルタ６７へ出力する。
バンドパスフィルタ６７は、ミキサ６６から入力される信号から不要波を除去して、当該不要波除去後の信号をＡ／Ｄ変換器６８へ出力する。
Ａ／Ｄ変換器６８は、バンドパスフィルタ６７から入力される信号をアナログ信号からデジタル信号へ変換して、制御部６９へ出力する。
制御部６９は、Ａ／Ｄ変換器６８から入力される信号に基づいて、例えば、増幅信号に含まれる歪の電力を測定して小さくさせる手法や或いは増幅器への入力前の信号と増幅信号とを比較して歪による誤差を求めて小さくさせる手法などを用いて、プリディストータ６１が有する歪補償テーブルのテーブル値（なお、数式を用いている場合にはその係数など）を、逐次、温度変化や経年変化などに適応させるように制御する。
なお、本例のプリディストータ６１として第１図のものを用いた場合、メモリ効果による歪とそれ以外の歪（本例では、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性による歪）とをそれぞれＬＵＴ２２とＬＵＴ１２を独立に適応更新することで補償することができる。この場合に、プリディストータ６１により歪補償を行う態様を、温度変化や経年変化などに適応するように制御することができる。特にＬＵＴ２２の適応更新では、メモリ効果による歪を検出してそれを減少させるような制御がのぞましく、例えば帯域外に現れる相互変調歪のＵｐｐｅｒ側とＬｏｗｅｒ側との電力の差（アンバランス量）を検出し、その量を最小にするように制御してもよい。
ここで、本発明に係るプリディストータやプリディストータ付き増幅器などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るプリディストータやプリディストータ付き増幅器などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
以上説明したように、本発明に係るプリディストータによると、増幅器により増幅される対象となる信号のレベルに応じた係数の時間的な差分を用いて、プリディストーション方式による歪補償を行う構成により、メモリ効果の影響を効果的に補償することができ、例えば、メモリ効果以外のＡＭ−ＡＭ特性やＡＭ−ＰＭ特性などの影響を補償する構成と組み合わせて、全体として効果的な歪補償を行うことができる。
Claims (3)
- 信号を増幅器により増幅するに際してメモリ効果により発生する歪を補償するプリディストータにおいて、
前記信号のレベルを検出するレベル検出手段と、
前記検出されたレベルに対応した係数を出力する係数出力手段と、
前記出力された係数を遅延させる遅延手段と、
前記出力された係数と前記遅延させられた係数との差を検出する差検出手段と、
前記検出された差と前記信号とを乗算する乗算手段と、
前記乗算の結果と前記信号とを合成する合成手段と、を備え、
前記合成の結果が前記増幅器へ出力される、
ことを特徴とするプリディストータ。 - 信号を増幅器により増幅するに際してメモリ効果により発生する歪を補償するプリディストータにおいて、
前記信号のレベルを検出するレベル検出手段と、
前記検出されたレベルに対応した係数を出力する係数出力手段と、
前記出力された係数を遅延させる遅延手段と、
前記出力された係数と前記遅延させられた係数との差を検出する差検出手段と、
前記検出された差と前記信号とを乗算する乗算手段と、を備え、
前記乗算の結果が前記増幅器へ出力される、
ことを特徴とするプリディストータ。 - 信号を増幅器により増幅するに際してメモリ効果により発生する歪を補償するプリディストータにおいて、
前記信号のレベルを検出するレベル検出手段と、
前記検出されたレベルに対応した振幅に関する係数を出力する振幅係数出力手段と、
前記出力された振幅に関する係数を遅延させる振幅係数遅延手段と、
前記出力された振幅に関する係数と前記遅延させられた振幅に関する係数との差を検出する振幅係数差検出手段と、
前記検出された振幅に関する係数の差に基づいて前記信号の振幅を変化させる振幅変化手段と、
前記検出されたレベルに対応した位相に関する係数を出力する位相係数出力手段と、
前記出力された位相に関する係数を遅延させる位相係数遅延手段と、
前記出力された位相に関する係数と前記遅延させられた位相に関する係数との差を検出する位相係数差検出手段と、
前記検出された位相に関する係数の差に基づいて前記信号の位相を変化させる位相変化手段と、を備え、
前記振幅の変化及び前記位相の変化を受けた後の前記信号が前記増幅器へ出力される、
ことを特徴とするプリディストータ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005040350 | 2005-02-17 | ||
| JP2005040350 | 2005-02-17 | ||
| PCT/JP2005/022705 WO2006087864A1 (ja) | 2005-02-17 | 2005-12-05 | プリディストータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006087864A1 true JPWO2006087864A1 (ja) | 2008-07-03 |
| JP4280787B2 JP4280787B2 (ja) | 2009-06-17 |
Family
ID=36916276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007503586A Expired - Fee Related JP4280787B2 (ja) | 2005-02-17 | 2005-12-05 | プリディストータ |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7511574B2 (ja) |
| JP (1) | JP4280787B2 (ja) |
| CN (1) | CN100555842C (ja) |
| WO (1) | WO2006087864A1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8811917B2 (en) | 2002-05-01 | 2014-08-19 | Dali Systems Co. Ltd. | Digital hybrid mode power amplifier system |
| US8380143B2 (en) | 2002-05-01 | 2013-02-19 | Dali Systems Co. Ltd | Power amplifier time-delay invariant predistortion methods and apparatus |
| KR20100014339A (ko) | 2006-12-26 | 2010-02-10 | 달리 시스템즈 씨오. 엘티디. | 다중 채널 광대역 통신 시스템에서의 기저 대역 전치 왜곡 선형화를 위한 방법 및 시스템 |
| JP4812643B2 (ja) * | 2007-02-01 | 2011-11-09 | 株式会社日立国際電気 | 増幅装置 |
| WO2009109808A2 (en) | 2007-12-07 | 2009-09-11 | Dali Systems Co. Ltd. | Baseband-derived rf digital predistortion |
| US7688138B2 (en) * | 2008-03-24 | 2010-03-30 | Harris Corporation | Electronic device having a predistortion filter and related methods |
| CN101621337B (zh) * | 2008-06-30 | 2013-08-07 | 华为技术有限公司 | 一种时延调节装置与方法 |
| US8229025B1 (en) * | 2008-08-29 | 2012-07-24 | Xilinx, Inc. | Method of and circuit for accepting a sample of an input signal to be used to calculate parameters for a predistortion circuit in an integrated circut |
| US8285770B1 (en) | 2008-08-29 | 2012-10-09 | Xilinx, Inc. | Method of and circuit for generating parameters for a predistortion circuit in an integrated circuit using a matrix |
| CN101651459B (zh) * | 2009-09-15 | 2013-02-13 | 电子科技大学 | 高效率线性linc发射机 |
| US8351877B2 (en) * | 2010-12-21 | 2013-01-08 | Dali Systems Co. Ltfd. | Multi-band wideband power amplifier digital predistorition system and method |
| JP5387445B2 (ja) * | 2010-02-25 | 2014-01-15 | 日本電気株式会社 | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
| CN105208083B (zh) | 2010-09-14 | 2018-09-21 | 大力系统有限公司 | 用于发送信号的系统和分布式天线系统 |
| US8837633B2 (en) | 2011-10-21 | 2014-09-16 | Xilinx, Inc. | Systems and methods for digital processing based on active signal channels of a communication system |
| US8645884B2 (en) * | 2012-03-15 | 2014-02-04 | Telefonaktiebolaget L M Ericsson (Publ) | Multi-layer memory structure for behavioral modeling in a pre-distorter |
| JP6064374B2 (ja) * | 2012-05-30 | 2017-01-25 | 富士通株式会社 | 歪補償装置、および、歪補償方法 |
| US8971829B2 (en) * | 2013-07-19 | 2015-03-03 | Mstar Semiconductor, Inc. | Convergence estimation for iterative predistortion factor determination for predistortion in power amplifiers |
| JP7268335B2 (ja) * | 2018-11-21 | 2023-05-08 | 日本電気株式会社 | 歪補償回路、送信装置および歪補償方法 |
| DE102018220101B4 (de) * | 2018-11-22 | 2020-06-10 | Infineon Technologies Ag | Vorverzerrungstechnik für eine Schaltungsanordnung mit einem Verstärker |
| US11239804B2 (en) * | 2019-05-14 | 2022-02-01 | Empower RF Systems, Inc. | Systems and methods for controlling a power amplifier output |
| US11483018B1 (en) * | 2021-06-04 | 2022-10-25 | Xilinx, Inc. | Reconfigurable and scalable nonlinear filter for digital pre-distorters |
| US11942899B2 (en) | 2021-06-18 | 2024-03-26 | Qorvo Us, Inc. | Envelope tracking voltage correction in a transmission circuit |
| US11962338B2 (en) | 2021-09-16 | 2024-04-16 | Qorvo Us, Inc. | Equalization filter calibration in a transceiver circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4014343B2 (ja) | 1999-12-28 | 2007-11-28 | 富士通株式会社 | 歪補償装置 |
| EP1258079B1 (en) * | 2000-02-24 | 2003-09-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | System for pre-distorting an input signal for a power amplifier using non-orthogonal coordinates |
| AU2000238065A1 (en) * | 2000-02-24 | 2001-09-03 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | System for reducing adjacent-channel interference by pre-linearization and pre-distortion |
| JP2004040564A (ja) | 2002-07-04 | 2004-02-05 | Fujitsu Ltd | 電力増幅器の歪補償方法及びその装置 |
| JP2004320329A (ja) | 2003-04-15 | 2004-11-11 | Nec Corp | デジタルフィードバック方式の歪み補償回路 |
| JP4394409B2 (ja) * | 2003-09-25 | 2010-01-06 | 株式会社日立国際電気 | プリディストーション方式歪補償機能付き増幅器 |
-
2005
- 2005-12-05 US US11/667,336 patent/US7511574B2/en not_active Expired - Fee Related
- 2005-12-05 WO PCT/JP2005/022705 patent/WO2006087864A1/ja not_active Application Discontinuation
- 2005-12-05 CN CNB2005800428598A patent/CN100555842C/zh not_active Expired - Fee Related
- 2005-12-05 JP JP2007503586A patent/JP4280787B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-17 US US12/372,166 patent/US7679439B2/en not_active Expired - Fee Related
- 2009-02-17 US US12/372,188 patent/US7683713B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090189692A1 (en) | 2009-07-30 |
| US20090160550A1 (en) | 2009-06-25 |
| CN100555842C (zh) | 2009-10-28 |
| CN101080868A (zh) | 2007-11-28 |
| US7679439B2 (en) | 2010-03-16 |
| JP4280787B2 (ja) | 2009-06-17 |
| US20070296494A1 (en) | 2007-12-27 |
| WO2006087864A1 (ja) | 2006-08-24 |
| US7511574B2 (en) | 2009-03-31 |
| US7683713B2 (en) | 2010-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4280787B2 (ja) | プリディストータ | |
| JP4394409B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
| JP4467319B2 (ja) | プリディストータ | |
| US7561636B2 (en) | Digital predistortion apparatus and method in power amplifier | |
| US8019015B2 (en) | Linearization of RF power amplifiers using an adaptive subband predistorter | |
| US7864881B2 (en) | Digital predistortion transmitter | |
| JP3690988B2 (ja) | プリディストーション歪み補償装置 | |
| US7170342B2 (en) | Linear power amplification method and linear power amplifier | |
| EP1463198B1 (en) | High-efficiency linear power amplifier | |
| EP1292019B1 (en) | Multiple stage and/or nested predistortion system and method | |
| JP5603785B2 (ja) | 増幅装置 | |
| US8804872B1 (en) | Dynamic determination of volterra kernels for digital pre-distortion | |
| JP4918572B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
| JP2004312344A (ja) | 歪補償装置 | |
| JP4704936B2 (ja) | プリディストータ | |
| JP2008028746A (ja) | 歪み補償装置 | |
| KR100865886B1 (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 | |
| KR100487209B1 (ko) | 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법 | |
| KR20060098680A (ko) | 무선 통신 시스템에서 전력 증폭기의 기억 효과를 보상하는아날로그 전치 왜곡 장치 및 방법 | |
| KR20070081199A (ko) | 무선 통신 시스템에서 전력 증폭기의 기억 효과를 보상하기위한 장치 | |
| Vankka | 2. Power Amplifier Linearization | |
| KR20000000892A (ko) | 선형 전력 증폭 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4280787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |