JP2004320329A - デジタルフィードバック方式の歪み補償回路 - Google Patents

デジタルフィードバック方式の歪み補償回路 Download PDF

Info

Publication number
JP2004320329A
JP2004320329A JP2003110307A JP2003110307A JP2004320329A JP 2004320329 A JP2004320329 A JP 2004320329A JP 2003110307 A JP2003110307 A JP 2003110307A JP 2003110307 A JP2003110307 A JP 2003110307A JP 2004320329 A JP2004320329 A JP 2004320329A
Authority
JP
Japan
Prior art keywords
distortion
amplifier
compensation
distortion compensation
digital feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003110307A
Other languages
English (en)
Inventor
Osami Nishimura
長実 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003110307A priority Critical patent/JP2004320329A/ja
Publication of JP2004320329A publication Critical patent/JP2004320329A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】簡略化した構成でアンプのメモリ効果を考慮した歪み補償のための演算を行なうことができるデジタルフィードバック方式の歪み補償回路を提供する。
【解決手段】アンプ出力における非線形補償を行なうためのデジタルフィードバック方式の歪み補償回路であって、歪み補償の演算を、ルックアップテーブルを用いて行なうと共に、アンプのメモリ効果を考慮しない補償演算10Aと、アンプのメモリ効果を考慮した補償演算10Bとに分けて演算を行なう歪み補償部10を備える。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、アンプ出力において線形で歪みのないスペクトラムを実現するためのデジタルフィードバック方式の歪み補償回路に関し、特に、余分な繰り返し演算を省略でき、歪み補償部における構成を簡略化しかつ遅延量等の削減を実現するデジタルフィードバック方式の歪み補償回路に関する。
【0002】
【従来の技術】
第3世代携帯電話の通信方式として開発されているW−CDMA(Wideband CDMA)方式は、CDMA(Code Division Multiple Access)方式の移動体通信システムの一種であり、IMT−2000(第3世代携帯電話)で規定されている無線インターフェイス規格の1つである。
【0003】
このW−CDMA方式は、広い帯域を使用することで、データ転送速度や通話音質を高めるというメリットが得られる特徴を有している。具体的には、高速移動時144kbps、歩行時384kbps、静止時2Mbpsのデータ伝送能力があり、動画・音声によるリアルタイムの通信が可能であり、1つの周波数を複数の利用者で共有できるため、周波数効率がよい。
【0004】
ところで、W−CDMA方式の基地局送信機においては、変調信号は線形信号であるので送信アンプの線形性が必要とされる。また、通常、送信アンプは、出力の比較的小さい領域においては線形であるが、出力が大きくなって飽和出力に近づくほど非線形特性が顕著になるという性質がある。
【0005】
送信機の効率を考えると、できるだけ飽和出力に近い出力まで使用することが好ましいことから、予め送信アンプの非線形特性の逆特性となる歪みを加え、アンプ出力においては線形で歪みのないスペクトラムを実現するための回路として、歪み補償回路(デジタルプレディストータ)が用いられている。
【0006】
この歪み補償回路(デジタルプレディストータ)としては、アナログ方式とデジタル方式、フィードバック方式やフィードフォワード方式といった種々のタイプがある。
【0007】
このうち、フィードバック方式の歪み補償回路では、通常、歪み補償部の入力信号と帰還信号の誤差が最小になるように制御されているが、キャリアが広帯域になってアンプのメモリ効果が無視できなくなると、単純に入力信号Unと帰還信号Ynだけによる制御では、十分な歪み補償の効果が期待できなくなるという問題があった。ここで、アンプのメモリ効果とは、アンプ出力が現在のアンプ入力のみから決まらず、過去のアンプ入力の影響も受ける現象をいい、アンプ出力パワーが大きい場合や広帯域キャリアの場合に顕著になる。アンプのメモリ効果の影響として、アンプ出力のスペクトラムが左右非対称になったりする。
【0008】
例えば、アンプのメモリ効果を考慮しない歪み補償を行なう従来の方法としては、特開2001−111438号公報に開示されるような送信機の周囲温度や送信周波数の変化に応じて複数の補償テーブルを備え、この補償テーブルを用いて歪み補償を行なう方法が提案されている。
【0009】
さらに、論文「Digital predistortion of wideband signals based on power amplifier model with memory, J.Kim and K.Konstantinou, ELECTRONICS LETTERS 8th November 2001 Vol.37 No.23 P.1417」(非特許文献1)に開示されるアンプモデルは、このメモリ効果をも考慮して補償しようというものであるが、アルゴリズムが複雑であるため装置として実現するには装置構成が非常に複雑になる可能性がある。
【0010】
非特許文献1に開示されるモデルは、式1のようにアンプをモデル化して、その逆特性を繰り返し演算により求めて歪み補償を行なうものである。ここで、式1において、M=2、pm=5(m=1,2)とおいたものが、式2である。
【数1】
Figure 2004320329
【0011】
式1において、xはアンプの入力、yはアンプの出力である。また、bはアンプモデルの係数であり、アンプの入力xと出力yの関係を示す。
【数2】
Figure 2004320329
ここで、式4の関数βを用いた関係式によって式2を簡略化すると式3になる。
【0012】
【数3】
Figure 2004320329
【数4】
Figure 2004320329
図5に示すように式3による繰り返し演算を行なうことにより歪み補償を行なうのが非特許文献1による方法だが、これを実現した回路をブロック図で表すと、図4に示すような構成となる(ただし、繰り返し演算数=3としたとき)。この回路構成では、繰り返し演算を行なうために、演算部を演算の繰り返し数だけ備える構成となっている。
【0013】
【特許文献1】
特開2001−111438号公報
【非特許文献1】
Digital predistortion of wideband signals based on power amplifier model with memory, J.Kim and K.Konstantinou, ELECTRONICS LETTERS 8th November 2001 Vol.37 No.23 P.1417
【0014】
【発明が解決しようとする課題】
上述した従来の技術においては、上記の非特許文献1に示されるようなアンプモデルによってアンプのメモリ効果を考慮した歪み補償を行なう場合、図4に示すように、演算部を繰り返し演算の数だけ備える必要があり、回路構成が非常に複雑になるというという問題点がある。
【0015】
また、複数の演算部での繰り返し演算によって遅延量が大きくなり、効率的な歪み補償のための演算が行なえないという欠点も有する。
【0016】
本発明の目的は、簡略化した構成でアンプのメモリ効果を考慮した歪み補償のための演算を行なうことができるデジタルフィードバック方式の歪み補償回路を提供することにある。
【0017】
本発明の他の目的は、繰り返し演算による遅延量を少なくし、効率的な歪み補償のための演算を可能とするデジタルフィードバック方式の歪み補償回路を提供することにある。
【0018】
【課題を解決するための手段】
上記目的を達成する本発明は、アンプ出力における非線形補償を行なうためのデジタルフィードバック方式の歪み補償回路であって、歪み補償の演算を、ルックアップテーブルを用いて行なうと共に、アンプのメモリ効果を考慮しない補償演算と、アンプのメモリ効果を考慮した補償演算とに分けて演算を行なう歪み補償部を備えることを特徴とする。
【0019】
請求項2のデジタルフィードバック方式の歪み補償回路は、前記歪み補償部を、アンプのメモリ効果を考慮しない補償演算を行なう第1の歪み補償部と、アンプのメモリ効果を考慮した補償演算を行なう第2の歪み補償部とに分けて構成したことを特徴とする。
【0020】
請求項3のデジタルフィードバック方式の歪み補償回路は、前記第1の歪み補償部が、入力信号と帰還信号を用いた計算から得られるルックアップテーブルを備え、前記第2の歪み補償部が、入力信号と帰還信号とから推定されたアンプモデルの係数を用いて求められるルックアップテーブルを備えることを特徴とする。
【0021】
請求項4のデジタルフィードバック方式の歪み補償回路は、前記第2の歪み補償部のルックアップテーブルが、入力信号と帰還信号とから推定されたアンプモデルの係数を用いた2種類のテーブルからなることを特徴とする。
【0022】
請求項5の本発明は、アンプ出力における非線形補償を行なうためのデジタルフィードバック方式の歪み補償回路であって、入力信号と帰還信号とから推定されたアンプモデルの逆特性を繰り返し演算によって求めてアンプのメモリ効果を考慮した補償を行なう歪み補償部を備え、前記歪み補償部は、前記繰り返し演算を行なう複数のルックアップテーブルを備えることを特徴とする。
【0023】
請求項6のデジタルフィードバック方式の歪み補償回路は、前記ルックアップテーブルが、入力信号と帰還信号とから推定されたアンプモデルの係数を用いて求められるテーブルからなることを特徴とする。
【0024】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0025】
図1は本発明の第1の実施の形態によるデジタルフィードバック方式の歪み補償回路の全体構成を示すブロック図である。
【0026】
図1において、デジタルフィードバック方式の歪み補償回路は、歪み補償部10、アナログ信号をデジタル信号に変換するA/Dコンバータ20、信号の低周波数成分のみを通過させる特性を持つフィルタであるローパスフィルタ(LPF)30、アップコンバータ(Up Convertor)40、パワーアンプ(AP)50、ダウンコンバータ(Down Convertor)60、ローパスフィルタ(LPF)70、デジタル信号をアナログ信号に変換するD/Aコンバータ80、補償制御部90を備えて構成されている。
【0027】
歪み補償部10に入力されたベースバンド変調信号Unは、歪み補償部10により歪みが加えられて変調入力信号Xnとして出力される。
【0028】
この変調入力信号Xnは、A/Dコンバータ20によりアナログ信号からデジタル信号に変換された後、ローパスフィルタ(LPF)30を通してアップコンバータ(Up Convertor)40によりRF周波数に変換され、その後パワーアンプ(AP)50により増幅されてアンテナから出力される。
【0029】
ここで、理想的なプレディストーションが行なわれていれば、パワーアンプ(AP)50の出力は歪みのない線形な出力となる。
【0030】
また、パワーアンプ(AP)50の出力は、カプラ−により帰還信号となり、ダウンコンバータ(Down Convertor)60においてベースバンド信号Ynに変換され、ローパスフィルタ(LPF)70とD/Aコンバータ80を通して補償制御部90に入力される。
【0031】
図2は上記のように構成される第1の実施の形態によるデジタルフィードバック方式の歪み補償回路の歪み補償部10の構成を示すブロック図である。
【0032】
本実施の形態による歪み補償回路においては、歪み補償部10をメモリ効果を考慮しない補償を行なう第1の補償部10Aと、メモリ効果を考慮した補償を行なう第2の補償部10Bに分けて構成している。12は振幅計算回路、15は遅延回路である。
【0033】
変調信号Unは、まず、第1の補償部10Aにて補償された後、メモリ効果を考慮した歪み補償を行なう第2の補償部10Bで補償することにより、アンプ出力におけるスペクトラムの帯域外放射部分がさらに改善されることになる。
【0034】
【実施の形態の動作】
図2に示す歪み補償部10のメモリ効果を考慮しない第1の補償部10Aでは、ルックアップテーブルLUT0を用いて歪み補償を行なうが、ルックアップテーブルLUT0の内容は、例えば、従来の技術である特開2001−111438号公報に示されるように、図1の補償制御部90が、ベースバンド変調信号Unと帰還信号Ynとを用いて計算することにより適応的に更新される。
【0035】
図2に示す歪み補償部10のメモリ効果を考慮した第2の補償部10Bでは、ルックアップテーブルLUT1とLUT2を用いて、補償をおこなうが、これらのルックアップテーブルLUT1とLUT2の内容は、変調入力信号Xnと帰還信号Ynから推定されたアンプモデルの係数に基づいて式4における関係を用いて求められる。
【数5】
Figure 2004320329
【0036】
具体的には、ルックアップテーブルLUT1は、アドレス|x|に対し、{1/β(|x|)}を出力するテーブルであり、ルックアップテーブルLUT2は、アドレス|x|に対し、{−β(|x|)}を出力するテーブルである。
【0037】
図4の従来例においては、繰り返し演算(図示の例では3回の繰り返し演算)を行なう演算部により歪み補償部が構成されるのに対し、図2の本実施の形態による歪み補償部10では、まず、メモリ効果を考慮しない第1の補償部10Aで、ある程度補償信号の振幅を理想値に近づけてから、メモリ効果を考慮した歪み補正を行なうため、繰り返し演算を行なう必要をなくしている。
【0038】
本実施の形態による歪み補償回路では、まず、歪み補償部をメモリ効果を考慮しない部分(第1の補償部10A)と寄与する部分(第2の補償部10B)に分けて構成したことにより、従来の歪み補償制御技術も有効活用できる。また、ある程度理想に近い補償信号振幅を求めた後にメモリ効果を考慮した補償を行なうため、余分な繰り返し演算を省略でき、演算の遅延量等を削減できる。
【0039】
また、図4の従来例のように式2の演算内容をそのまま回路にする代わりに、ルックアップテーブルを用いることで、歪み補償部における構成を簡略化できる。
【0040】
図3は、本発明の第2の実施の形態によるデジタルフィードバック方式の歪み補償回路における歪み補償部の構成を示す図である。歪み補償回路の全体構成については、図1に示す構成と同様であるので説明を省略する。
【0041】
この実施の形態では、図4に示す歪み演算回路の演算部の部分を、ルックアップテーブルLUT2、LUT1A、LUT1B、LUT1Cによって置き換えることで構成している。
【0042】
このように、演算部をルックアップテーブルで置き換えて構成することにより、歪み補償部10の構成の簡略化、及び演算の効率化を図ることができる。
【0043】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【0044】
【発明の効果】
以上説明したように本発明の歪み補償回路によれば、歪み補償部をメモリ効果を考慮しない部分と考慮する部分に分けたことにより、メモリ効果を考慮しない部分である程度理想に近い補償信号振幅を求めた後にメモリ効果を考慮した補償を行なうため、余分な繰り返し演算を省略でき、歪み補償部における効果を大幅に簡略化することができると共に、演算の遅延量を少なくして効率的な歪み補償が可能となる。また、メモリ効果を考慮しない部分については、従来の歪み補償制御の技術を有効利用できる。
【0045】
さらに、従来のように演算式をそのまま回路にする代わりに、ルックアップテーブルを用いることで、歪み補償部の構成の簡略化と演算の効率化が図られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるデジタルフィードバック方式の歪み補償回路の全体構成を示すブロック図である。
【図2】第1の実施の形態によるデジタルフィードバック方式の歪み補償回路の歪み補償部の構成を示すブロック図である。
【図3】第1の実施の形態によるデジタルフィードバック方式の歪み補償回路の歪み補償部の構成を示すブロック図である。
【図4】従来におけるデジタルフィードバック方式の歪み補償回路の歪み補償部の構成の一例を示すブロック図である。
【図5】非特許文献1に開示されるアンプモデルにおけるアンプ効果を考慮した歪み補償のための繰り返し演算の手順を説明する図である。
【符号の説明】
10:歪み補償部
20:A/Dコンバータ
30:ローパスフィルタ(LPF)
40:アップコンバータ(Up Convertor)
50:パワーアンプ(AP)
60:ダウンコンバータ(Down Convertor)
70:ローパスフィルタ(LPF)
80:D/Aコンバータ
90:補償制御部
LUT0、LUT1、LUT2:ルックアップテーブル
LUT1A、LUT1B、LUT1C:ルックアップテーブル

Claims (6)

  1. アンプ出力における非線形補償を行なうためのデジタルフィードバック方式の歪み補償回路であって、
    歪み補償の演算を、ルックアップテーブルを用いて行なうと共に、アンプのメモリ効果を考慮しない補償演算と、アンプのメモリ効果を考慮した補償演算とに分けて演算を行なう歪み補償部を備えることを特徴とするデジタルフィードバック方式の歪み補償回路。
  2. 前記歪み補償部を、アンプのメモリ効果を考慮しない補償演算を行なう第1の歪み補償部と、アンプのメモリ効果を考慮した補償演算を行なう第2の歪み補償部とに分けて構成したことを特徴とする請求項1に記載のデジタルフィードバック方式の歪み補償回路。
  3. 前記第1の歪み補償部が、入力信号と帰還信号を用いた計算から得られるルックアップテーブルを備え、
    前記第2の歪み補償部が、入力信号と帰還信号とから推定されたアンプモデルの係数を用いて求められるルックアップテーブルを備えることを特徴とする請求項2に記載のデジタルフィードバック方式の歪み補償回路。
  4. 前記第2の歪み補償部のルックアップテーブルが、入力信号と帰還信号とから推定されたアンプモデルの係数を用いた2種類のテーブルからなることを特徴とする請求項3に記載のデジタルフィードバック方式の歪み補償回路。
  5. アンプ出力における非線形補償を行なうためのデジタルフィードバック方式の歪み補償回路であって、
    入力信号と帰還信号とから推定されたアンプモデルの逆特性を繰り返し演算によって求めてアンプのメモリ効果を考慮した補償を行なう歪み補償部を備え、
    前記歪み補償部は、前記繰り返し演算を行なう複数のルックアップテーブルを備えることを特徴とするデジタルフィードバック方式の歪み補償回路。
  6. 前記ルックアップテーブルが、入力信号と帰還信号とから推定されたアンプモデルの係数を用いて求められるテーブルからなることを特徴とする請求項5に記載のデジタルフィードバック方式の歪み補償回路。
JP2003110307A 2003-04-15 2003-04-15 デジタルフィードバック方式の歪み補償回路 Pending JP2004320329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003110307A JP2004320329A (ja) 2003-04-15 2003-04-15 デジタルフィードバック方式の歪み補償回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003110307A JP2004320329A (ja) 2003-04-15 2003-04-15 デジタルフィードバック方式の歪み補償回路

Publications (1)

Publication Number Publication Date
JP2004320329A true JP2004320329A (ja) 2004-11-11

Family

ID=33471205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003110307A Pending JP2004320329A (ja) 2003-04-15 2003-04-15 デジタルフィードバック方式の歪み補償回路

Country Status (1)

Country Link
JP (1) JP2004320329A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006087864A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. プリディストータ
WO2009090825A1 (ja) * 2008-01-15 2009-07-23 Mitsubishi Electric Corporation プレディストータ
JP2009200693A (ja) * 2008-02-20 2009-09-03 Japan Radio Co Ltd 歪補償回路及びプリディストーション型歪補償増幅器
JP2011176751A (ja) * 2010-02-25 2011-09-08 Fujitsu Ltd メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置
JP2014127958A (ja) * 2012-12-27 2014-07-07 Toshiba Corp デジタル振幅変調装置及びデジタル振幅変調制御方法
WO2018109862A1 (ja) * 2016-12-14 2018-06-21 三菱電機株式会社 電力増幅回路
WO2019234925A1 (ja) * 2018-06-08 2019-12-12 三菱電機株式会社 歪み補償回路及び無線送信機

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511574B2 (en) 2005-02-17 2009-03-31 Hitachi Kokusai Electric Inc. Predistorter
US7679439B2 (en) 2005-02-17 2010-03-16 Hitachi Kokusai Electric Inc. Predistorter
US7683713B2 (en) 2005-02-17 2010-03-23 Hitachi Kokusai Electric Inc. Predistorter
WO2006087864A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. プリディストータ
JP5137973B2 (ja) * 2008-01-15 2013-02-06 三菱電機株式会社 プレディストータ
WO2009090825A1 (ja) * 2008-01-15 2009-07-23 Mitsubishi Electric Corporation プレディストータ
US8040182B2 (en) 2008-01-15 2011-10-18 Mitsubishi Electric Corporation Predistorter
JP2009200693A (ja) * 2008-02-20 2009-09-03 Japan Radio Co Ltd 歪補償回路及びプリディストーション型歪補償増幅器
JP2011176751A (ja) * 2010-02-25 2011-09-08 Fujitsu Ltd メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置
JP2014127958A (ja) * 2012-12-27 2014-07-07 Toshiba Corp デジタル振幅変調装置及びデジタル振幅変調制御方法
US9654065B2 (en) 2012-12-27 2017-05-16 Kabushiki Kaisha Toshiba Digital amplitude modulation device and digital amplitude modulation method
WO2018109862A1 (ja) * 2016-12-14 2018-06-21 三菱電機株式会社 電力増幅回路
JPWO2018109862A1 (ja) * 2016-12-14 2018-12-20 三菱電機株式会社 電力増幅回路
WO2019234925A1 (ja) * 2018-06-08 2019-12-12 三菱電機株式会社 歪み補償回路及び無線送信機

Similar Documents

Publication Publication Date Title
US20210314210A1 (en) System and method for digital memorized predistortion for wireless communication
US10305521B2 (en) High efficiency linearization power amplifier for wireless communication
TWI664845B (zh) 發射器,通信單元以及用於限制頻譜再生的方法
KR101720478B1 (ko) 전력 인코더 및 데이터를 변조하는 방법
US7864881B2 (en) Digital predistortion transmitter
KR101880384B1 (ko) 전력 인코더 및 전력 부호화 방법
US20050253652A1 (en) Digital predistortion apparatus and method in power amplifier
JP4199185B2 (ja) 送信装置及び無線通信装置
JP4619827B2 (ja) 歪補償装置
CN105634415B (zh) 数字预失真系统和用于放大信号的方法
US7003051B2 (en) Time delay estimation in a transmitter
Li et al. High-throughput signal component separator for asymmetric multi-level outphasing power amplifiers
JP2004320329A (ja) デジタルフィードバック方式の歪み補償回路
EP2022179A1 (en) High efficiency linearization power amplifier for wireless communication
KR20050006725A (ko) 프리디스토션을 이용한 전력 증폭 장치, 그 방법 및 그장치를 포함하는 무선 통신 시스템
US20140218107A1 (en) Method and apparatus for applying predistortion to an input signal for a nonlinear power amplifier
JP2006295828A (ja) 歪み補償装置及び無線通信装置
KR101069781B1 (ko) 전송 신호를 생성하는 방법
US7319362B2 (en) Power amplifying apparatus
JP2001284977A (ja) プリディストーション歪補償用補償データ生成方法及び装置
JP2007274454A (ja) 歪補償係数トレーニング信号発生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302