JP2011176751A - メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置 - Google Patents

Abstract

【課題】増幅器のメモリ効果を容易かつ事前に評価すること。
【解決手段】増幅器に周波数が異なる２つの信号が入力され、増幅器の出力波形の測定により、基本波、３次ＩＭＤ及び５次ＩＭＤが取得される（ステップＳ１０）。そして、測定により得られる基本波、３次ＩＭＤ及び５次ＩＭＤから、増幅器のメモリ効果とは無関係のメモリレス非線形歪みに対応する係数が算出される（ステップＳ２０）。続いて、増幅器のメモリ効果に起因するメモリ非線形歪みの特性を表す値が算出される（ステップＳ３０）。これらの係数及び特性値の算出に際しては、メモリレス非線形歪みとメモリ非線形歪みとを区別して考慮した増幅器の歪み発生モデルを表す演算式が用いられる。
【選択図】図１

Description

本発明は、メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置に関する。

一般に、例えば無線基地局装置などの無線通信装置においては、送信信号を増幅する増幅器が多くの電力を消費する。したがって、無線通信装置の消費電力を低減するためには、高い電力効率で増幅器を動作させることが望ましい。同時に、送信信号を高精度で増幅するためには、増幅器における入出力の線形性が求められている。通常、増幅器への入力レベルが比較的小さければ、入出力の線形性が保たれるのに対し、増幅器への入力レベルが大きくなって出力レベルが飽和レベルに近づくと、非線形歪みにより入出力の線形性が崩れる。そこで、入出力の線形性を保つためには、入出力レベルが十分に小さい範囲で増幅器を動作させることが望ましい。換言すれば、増幅器から出力される信号の最大レベルと増幅器の飽和レベルとの差を示すバックオフを大きくすることが望ましい。

しかし、バックオフを大きくすると、比較的大きな動作電力を必要とする高性能の増幅器であってもその性能を最大限に発揮させることができず、増幅器の電力効率は低下する。このため、無線通信装置には、非線形歪みを補償する非線形歪み補償回路が設けられることがある。非線形歪み補償回路によって、増幅時に生じる非線形歪みを補償することにより、増幅器の性能を最大限に発揮させることが可能となる。近年では、非線形歪み補償回路として、高効率のデジタルプリディストーション回路が用いられることが多くなっている。

デジタルプリディストーション回路は、増幅器への入力信号をあらかじめ歪ませておくことにより、非線形歪みを補償する。すなわち、増幅器内の非線形歪みに対応する歪みをあらかじめ入力信号に与えておくことにより、入力信号の歪みが増幅器内で実際に生じる非線形歪みと相殺され、入出力の線形性が改善される。このようにしてデジタルプリディストーション回路を用いて非線形歪みを補償することにより、バックオフを小さくしても入出力の線形性が保たれ、増幅器の電力効率を向上することが可能となる。

特開２００５−３３３３５３号公報 特開平１１−１９１７１６号公報

上述したように、デジタルプリディストーション回路によれば非線形歪みを補償することが可能であるが、増幅器にメモリ効果がある場合には、デジタルプリディストーション回路の歪み補償能力が低下する。ここで、メモリ効果とは、過去の入力信号の情報が増幅器に記憶されてしまい、この情報が増幅器の現在の特性に影響を及ぼす現象のことである。具体的には、過去の入力信号による温度上昇などにより、増幅器の現在の出力レベルや利得などが影響を受けることがメモリ効果と呼ばれている。さらに具体的に、増幅器への入力レベルを徐々に上昇させてから徐々に下降させる場合を考える。このとき、例えば図１０に示すように、入力レベルを上昇させている間と入力レベルを下降させている間とでは、入力レベルが同一であっても出力レベルが異なっている。これは、入力レベルの上昇時と下降時とでは、たとえ現在の入力レベルが同一であっても過去の入力レベルが異なっているため、メモリ効果によって非線形歪み補償回路による歪み補償効果が相違することに起因している。

このようなメモリ効果がある場合には、同一レベルの入力信号に対する増幅器の出力が常に一定とはならないため、非線形歪み補償回路によって非線形歪みを補償しても、歪み補償の効果には限界が生じてしまう。このため、増幅器のメモリ効果を正確に見積もった上で、メモリ効果を考慮して非線形歪みを確実に補償することが好ましい。

しかしながら、メモリ効果の原因や特性は完全には判明しておらず、増幅器のメモリ効果を事前に評価することは困難であるという問題がある。すなわち、現状では、デジタルプリディストーション回路などの非線形歪み補償回路によって実際に歪み補償を行った上で、隣接チャネル漏洩電力比（ＡＣＬＲ：Adjacent Channel Leakage Ratio）などを測定することにより、事後的に増幅器のメモリ効果を評価するのが現実的となっている。このため、非線形歪みの補償を効率的に行うためにも、増幅器のメモリ効果を容易かつ事前に評価する手法を開発することが望まれている。

開示の技術は、かかる点に鑑みてなされたものであって、増幅器のメモリ効果を容易かつ事前に評価することができるメモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置を提供することを目的とする。

本願が開示するメモリ効果評価プログラムは、１つの態様において、メモリ効果を有するデバイスに２信号を入力した場合の出力に含まれる相互変調歪みを取得する取得ステップと、前記デバイスの入力と、当該入力にメモリ効果とは無関係な第１非線形歪み及びメモリ効果に起因する第２非線形歪みが付加された出力との関係を表現する演算式を用いて、前記取得ステップにて取得された相互変調歪みから前記第１非線形歪みを示す係数を算出する第１算出ステップと、前記第１算出ステップにて算出された係数及び前記演算式を用いて、前記第２非線形歪みに対応する特性値を算出する第２算出ステップと、をコンピュータに実行させる。

本願が開示するメモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置の１つの態様によれば、増幅器のメモリ効果を容易かつ事前に評価することができるという効果を奏する。

図１は、実施の形態１に係るメモリ効果評価方法を示すフロー図である。 図２は、実施の形態２に係るメモリ効果評価装置の構成を示すブロック図である。 図３は、増幅器において発生する相互変調歪みを説明する図である。 図４は、増幅器の歪み発生モデルを示す図である。 図５は、歪み発生モデルによって発生する歪みを示す図である。 図６は、実施の形態２に係るメモリ効果評価方法を示すフロー図である。 図７は、実施の形態２に係る位相補正処理を示すフロー図である。 図８は、デバイスの複素ＩＭＤの測定状態を示す図である。 図９は、コンピュータのハードウェア構成例を示す図である。 図１０は、増幅器におけるメモリ効果の影響の一例を示す図である。

以下、本願が開示するメモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置の実施の形態について、図面を参照して詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

（実施の形態１）
図１は、実施の形態１に係るメモリ効果評価方法を示すフロー図である。本実施の形態に係るメモリ効果評価方法においては、周波数が異なる２つの信号が増幅器に入力され、増幅器において発生する相互変調歪み（Inter Modulation Distortion：以下、「ＩＭＤ」ともいう）が測定される。そして、本実施の形態に係るメモリ効果評価方法においては、測定結果を用いてメモリ効果を考慮した歪み発生モデルの係数が算出される。

すなわち、図１に示すように、まず増幅器に周波数が異なる２つの信号が入力され、増幅器の出力に発生している相互変調歪みが取得される（ステップＳ１０）。具体的には、例えばダイレクトコンバージョン方式により、増幅器の出力波形を測定し、測定結果をフーリエ変換することなどにより相互変調歪みを取得する。この相互変調歪みは複素量であり、振幅と位相によって表現されるベクトルである。そして、相互変調歪みは、入力信号の周波数と同一の基本波の周波数に近いものから順に、それぞれ３次相互変調歪み、５次相互変調歪み（以下それぞれ「３次ＩＭＤ」、「５次ＩＭＤ」という）と呼ばれる。

ところで、増幅器において発生する非線形歪みには、メモリ効果とは無関係のメモリレス非線形歪みと、メモリ効果に起因するメモリ非線形歪みとの２種類があると考えられる。したがって、増幅器の出力は、以下の式によって表すことが可能である。
（出力）＝（メモリレス非線形歪み）×（入力）＋（メモリ非線形歪み）×（入力）

一方、増幅器の相互変調歪みに着目すると、周波数が入力信号の周波数に近い１次ＩＭＤ、３次ＩＭＤ及び５次ＩＭＤが増幅器の出力に大きな影響を及ぼしていると考えられる。したがって、増幅器の出力は、以下の式によって表すことも可能である。
（出力）＝（基本波）＋（３次ＩＭＤ）×（入力）＋（５次ＩＭＤ）×（入力）

これらの２式を用いることにより、取得された基本波、３次ＩＭＤ及び５次ＩＭＤから、メモリレス非線形歪み及びメモリ非線形歪みを表す係数を算出することが可能である。すなわち、測定により得られる基本波、３次ＩＭＤ及び５次ＩＭＤからメモリレス非線形歪みに対応する係数が算出され（ステップＳ２０）、続いて、メモリ非線形歪みの特性を表す値が算出される（ステップＳ３０）。

このようにして、相互変調歪みを含む増幅器の出力の測定結果からメモリ非線形歪みの特性を算出することにより、あらかじめ個々の増幅器のメモリ効果を正確に評価することが可能となる。

以上のように、本実施の形態によれば、増幅器の出力における相互変調歪みを取得し、取得された相互変調歪みを用いた演算により、メモリ非線形歪みの特性を算出する。このため、増幅器のメモリ効果を容易かつ事前に評価することができる。

（実施の形態２）
図２は、実施の形態２に係るメモリ効果評価装置１００の構成を示すブロック図である。図２に示すメモリ効果評価装置１００は、増幅器１０のメモリ効果を評価し、メモリ効果を考慮した増幅器１０の入出力の関係を示すメモリ効果評価関数を出力する。具体的には、メモリ効果評価装置１００は、ＩＭＤ測定部１１０、Ｓパラメータ測定部１２０、ＩＭＤ補正部１３０、メモリレス非線形係数算出部１４０及びメモリ非線形特性算出部１５０を有している。

ＩＭＤ測定部１１０は、周波数が異なる第１周波数信号及び第２周波数信号を増幅器１０に入力した場合の増幅器１０の出力における相互変調歪みを測定する。具体的には、ＩＭＤ測定部１１０は、例えばダイレクトコンバージョン方式により増幅器１０の出力波形を測定し、測定結果に対してＤＦＴ（Discrete Fourier Transform：離散フーリエ変換）を施すことにより、周波数ごとの相互変調歪みを取得する。すなわち、ＩＭＤ測定部１１０は、周波数ごとの基本波、３次ＩＭＤ、５次ＩＭＤ、・・・として、振幅及び位相によって表現される複素ベクトルを取得する。

また、ＩＭＤ測定部１１０は、増幅器１０へ入力される第１周波数信号及び第２周波数信号の差周波数が様々に異なる場合の相互変調歪みを取得する。すなわち、ＩＭＤ測定部１１０は、増幅器１０への入力の差周波数が０から所定値までの様々な値に設定された場合に、それぞれの差周波数に関して相互変調歪みを取得する。

Ｓパラメータ測定部１２０は、例えばネットワークアナライザなどを備え、増幅器１０の特性を示すＳパラメータを測定する。具体的には、Ｓパラメータ測定部１２０は、増幅器１０が接続される入出力ポートにおける反射損失及び挿入損失を示すＳパラメータとして、それぞれＳ₁₁、Ｓ₁₂、Ｓ₂₁、Ｓ₂₂を測定する。

ＩＭＤ補正部１３０は、ＩＭＤ測定部１１０によって取得されたＩＭＤの位相をＳパラメータ測定部１２０によって測定されたＳパラメータを用いて補正する。上述したように、ＩＭＤ測定部１１０によって取得される相互変調歪みは、振幅及び位相によって表現される複素ベクトルであるが、増幅器１０の出力波形の測定が非同期で行われるため、測定により得られた相互変調歪みの位相は不確定である。そこで、ＩＭＤ補正部１３０は、Ｓパラメータを用いて増幅器１０における遅延時間を算出し、遅延時間から位相の基準点を求める。そして、ＩＭＤ補正部１３０は、位相の基準点を用いて相互変調歪みの位相を補正する。

メモリレス非線形係数算出部１４０は、増幅器１０において発生する非線形歪みのうち、メモリ効果とは無関係のメモリレス非線形歪みを表すメモリレス非線形係数を算出する。詳細については後述するが、メモリレス非線形係数算出部１４０が算出するメモリレス非線形係数は、増幅器１０における奇数次歪み成分に対応する非線形歪みを表している。

メモリ非線形特性算出部１５０は、増幅器１０において発生する非線形歪みのうち、メモリ効果に起因するメモリ非線形歪みの特性を表すメモリ非線形特性を算出する。詳細については後述するが、メモリ非線形特性算出部１５０が算出するメモリ非線形特性は、増幅器１０における偶数歪み成分に対応する非線形歪みを含む特性値である。

ここで、増幅器１０において発生する相互変調歪みについて説明しておく。図３は、増幅器１０において発生する周波数ごとの相互変調歪みの振幅を示す図である。図３に示すように、増幅器１０に周波数がそれぞれｆ１及びｆ２の第１周波数信号及び第２周波数信号が入力されると、これらの入力信号の周波数の２倍波が発生する。すなわち、図３において、周波数が２ｆ１及び２ｆ２の２次高調波が発生する。そして、これらの２次高調波と第１周波数信号及び第２周波数信号とによって、基本波の周波数付近に３次歪み成分が現れる。すなわち、図３において実線矢印で示すように、周波数が（２ｆ１−ｆ２）及び（２ｆ２−ｆ１）の３次歪み成分が現れる。また、このように、増幅器１０における奇数次歪み成分は、入力信号と同一周波数の基本波の周波数付近に現れ、メモリ効果とは無関係の非線形歪みを発生させている。

一方、例えば周波数が（ｆ２−ｆ１）の２次歪み成分や、周波数が２（ｆ２−ｆ１）の４次歪み成分などの偶数次歪み成分は、図３に示すように、基本波よりも十分に低い周波数に現れる。しかし、これらの偶数次歪み成分から、増幅器１０の出力側に設けられたバイアス電源のインピーダンスにより電圧が発生し、発生した電圧によって基本波が変調されることによりメモリ効果が生じて非線形歪みが発生すると考えることができる。すなわち、例えば図３に示す周波数が（ｆ２−ｆ１）の２次歪み成分によって周波数がｆ２の基本波が変調され、増幅器１０のメモリ効果に相当する非線形歪み２０が発生すると考えることができる。同様に、例えば図３に示す周波数が２（ｆ２−ｆ１）の４次歪み成分によって周波数がｆ２の基本波が変調され、増幅器１０のメモリ効果に相当する非線形歪み３０が発生すると考えることができる。

そして、これらのメモリ効果に相当する非線形歪み２０、３０の一部は、図３に示すように奇数次歪み成分と同一の周波数に現れ、各周波数におけるこれらの歪みの合計が相互変調歪みになっていると考えることができる。したがって、このような増幅器１０の歪み発生モデルは、図４に示すようなものであると考えることができる。

すなわち、図４に示す歪み発生モデルにおいて、増幅器１０は、奇数次歪み付加部１０ａ、偶数次歪み付加部１０ｂ及び加算部１０ｃを備え、入力されるエンベロープ信号x(t)に非線形歪みを付加する。

奇数次歪み付加部１０ａは、メモリ効果とは無関係の奇数次歪み成分をエンベロープ信号x(t)に付加する。すなわち、奇数次歪み付加部１０ａは、上述した３次歪み成分や５次歪み成分などの奇数次歪み成分を入力信号x(t)に付加する。

偶数次歪み付加部１０ｂは、偶数次歪み成分によって生じるメモリ効果に相当する非線形歪みをエンベロープ信号x(t)に付加する。具体的には、偶数次歪み付加部１０ｂは、２次歪み成分に相当する位相回転φ₂と振幅変動|x(t)|²とをエンベロープ信号x(t)に加え、さらにバイアス電源の電源伝達関数Ｆ（ω）によって電圧を発生させる。同様に、偶数次歪み付加部１０ｂは、４次歪み成分に相当する位相回転φ₄と振幅変動|x(t)|⁴とをエンベロープ信号x(t)に加え、さらにバイアス電源の電源伝達関数Ｆ（ω）によって電圧を発生させる。そして、偶数次歪み付加部１０ｂは、発生した電圧によって入力信号x(t)を変調することにより、メモリ効果に相当する非線形歪みを入力信号x(t)に付加する。

加算部１０ｃは、メモリ効果とは無関係の奇数次歪み成分が付加された入力信号x(t)と、メモリ効果に相当する非線形歪みが付加された入力信号x(t)とを合成し、出力信号y(t)を出力する。

このような歪み発生モデルを数式で表すと、以下の式（１）のようになる。

上式（１）において、右辺の第１項は、メモリ効果とは無関係のメモリレス非線形歪みに対応し、右辺の第２項は、メモリ効果に起因するメモリ非線形歪みに対応している。すなわち、式（１）におけるＡ_2k+1は、メモリレス非線形係数であり、Ｂ_2kは、メモリ非線形係数である。また、右辺の第２項におけるf(t)は、電源伝達関数Ｆ（ω）のインパルス応答である。なお、式（１）においては、奇数次歪み成分として１次歪み成分、３次歪み成分及び５次歪み成分を考慮し、偶数次歪み成分として２次歪み成分及び４次歪み成分を考慮しているが、これら以上の高次の歪み成分を考慮することも当然可能である。

また、エンベロープ信号x(t)の振幅をａ、エンベロープ信号x(t)の周波数をω_D、キャリア周波数をω_Cとすると、入力信号であるエンベロープ信号x(t)は、以下の式（２）のように表せる。

上式（２）において、ｊは虚数単位である。そして、式（２）を式（１）に代入して整理することにより、以下の式（３）が得られる。

ただし、式（３）において、Ｃ_2n+1（ω_D）及びＣ_2n+1（−ω_D）は、それぞれ以下の式（４）〜（６）のような値である。

式（４）〜（６）に表されるＣ_2n+1（ω_D）及びＣ_2n+1（−ω_D）は、それぞれ図５に示す周波数に現れる歪みに対応する。すなわち、キャリア周波数ω_Cを中心として、キャリア周波数ω_Cからエンベロープ周波数ω_Dだけ離れた周波数にＣ₁（ω_D）及びＣ₁（−ω_D）が現れる。同様に、キャリア周波数ω_Cからエンベロープ周波数ω_Dの３倍だけ離れた周波数にＣ₃（ω_D）及びＣ₃（−ω_D）が現れ、キャリア周波数ω_Cからエンベロープ周波数ω_Dの５倍だけ離れた周波数にＣ₅（ω_D）及びＣ₅（−ω_D）が現れる。そして、このような周波数の関係は、入力信号の周波数から差周波数だけ離れた周波数に３次ＩＭＤが現れ、３次ＩＭＤの周波数から差周波数だけ離れた周波数に５次ＩＭＤが現れる相互変調歪みの周波数の関係に対応している。換言すれば、Ｃ₁（ω_D）及びＣ₁（−ω_D）が基本波に対応し、Ｃ₃（ω_D）及びＣ₃（−ω_D）が３次ＩＭＤに対応し、Ｃ₅（ω_D）及びＣ₅（−ω_D）が５次ＩＭＤに対応する。

このため、メモリ効果評価装置１００は、増幅器１０の出力を測定することにより基本波、３次ＩＭＤ及び５次ＩＭＤを取得し、Ｃ_2n+1（ω_D）及びＣ_2n+1（−ω_D）との対応関係から、メモリレス非線形係数Ａ_2k+1及びメモリ非線形特性Ｂ_2kＦを算出する。すなわち、メモリレス非線形係数算出部１４０は、式（４）〜（６）のＣ_2n+1（ω_D）及びＣ_2n+1（−ω_D）に差周波数が０の場合の基本波、３次ＩＭＤ及び５次ＩＭＤの測定値を代入し、メモリレス非線形係数Ａ₁、Ａ₃、Ａ₅を算出する。また、メモリ非線形特性算出部１５０は、算出されたメモリレス非線形係数Ａ₁、Ａ₃、Ａ₅から、メモリ非線形特性Ｂ₂Ｆ、Ｂ₄Ｆを算出する。

これにより、増幅器１０の入出力を表す式（１）の関数が得られ、式（１）の右辺の第２項はメモリ効果による非線形歪みに対応することから、メモリ効果評価関数y(t)が得られたことになる。そして、このメモリ効果評価関数y(t)によれば、デジタルプリディストーション回路などの非線形歪み補償回路によって実際に歪み補償をすることなく、事前に増幅器１０のメモリ効果を評価することができ、非線形歪み補償回路の設計などに資することができる。

次いで、本実施の形態に係るメモリ効果評価方法について、図６に示すフロー図を参照しながら説明する。

まず、増幅器１０に入力される第１周波数信号及び第２周波数信号の差周波数が所望の値に設定され（ステップＳ１０１）、これらの第１周波数信号及び第２周波数信号が増幅器１０によって増幅される。このとき、増幅器１０の出力波形がＩＭＤ測定部１１０によって測定され、測定結果に対するＤＦＴなどのフーリエ変換が施されることにより、周波数ごとの複素ＩＭＤが取得される（ステップＳ１０２）。すなわち、それぞれ振幅及び位相からなる複素ベクトルで表される基本波、３次ＩＭＤ及び５次ＩＭＤが取得される。ただし、ＩＭＤ測定部１１０による出力波形の測定においては、同相成分のＩチャネル信号と直交成分のＱチャネル信号との測定が非同期であるため、各複素ＩＭＤの位相はいずれも不確定である。

基本波、３次ＩＭＤ及び５次ＩＭＤを含む複素ＩＭＤが取得されると、あらかじめ決定したすべての差周波数に関して、複素ＩＭＤの取得が終了したか否かが判定される（ステップＳ１０３）。すなわち、本実施の形態においては、増幅器１０に入力される第１周波数信号及び第２周波数信号の差周波数が様々な周波数に設定され、それぞれの差周波数ごとに複素ＩＭＤが取得される。差周波数は、例えば０から増幅器１０の帯域程度の周波数までの様々な周波数に設定される。そして、これらのすべての差周波数について複素ＩＭＤの取得が終了していなければ（ステップＳ１０３Ｎｏ）、増幅器１０の出力波形の測定による複素ＩＭＤの取得が繰り返される。

また、すべての差周波数についての複素ＩＭＤの取得が終了するのと並行して（ステップＳ１０３Ｙｅｓ）、Ｓパラメータ測定部１２０によって、増幅器１０のＳパラメータが測定される（ステップＳ１０４）。すなわち、Ｓパラメータ測定部１２０が備えるネットワークアナライザなどによって、増幅器１０が接続される入出力ポートにおける反射損失及び挿入損失を示すパラメータＳ₁₁、Ｓ₁₂、Ｓ₂₁、Ｓ₂₂が測定される。パラメータＳ₁₁は、入力ポートにおける反射損失を示し、パラメータＳ₂₂は、出力ポートにおける反射損失を示す。また、パラメータＳ₂₁は、入力ポートから出力ポートへの順方向の挿入損失を示し、パラメータＳ₁₂は、出力ポートから入力ポートへの逆方向の挿入損失を示す。

測定されたＳパラメータは、ＩＭＤ補正部１３０によって、複素ＩＭＤの位相を補正するのに用いられる（ステップＳ１０５）。すなわち、上述したように、複素ＩＭＤの位相が不確定であるため、ＩＭＤ補正部１３０によって、Ｓパラメータから位相の基準が求められ、この基準から複素ＩＭＤの位相が確定される。具体的な複素ＩＭＤの位相補正処理については、後に詳述する。

ＩＭＤ補正部１３０によって複素ＩＭＤの位相が補正されると、差周波数ごとの複素ＩＭＤは、メモリレス非線形係数算出部１４０へ出力される。そして、メモリレス非線形係数算出部１４０によって、基本波、３次ＩＭＤ及び５次ＩＭＤと式（４）〜（６）とが用いられることにより、メモリレス非線形係数Ａ₁、Ａ₃、Ａ₅が算出される（ステップＳ１０６）。すなわち、差周波数が０の場合の基本波、３次ＩＭＤ及び５次ＩＭＤがそれぞれＣ₁(０)、Ｃ₃（０）、Ｃ₅（０）として式（４）〜（６）に代入され、メモリレス非線形係数Ａ₁、Ａ₃、Ａ₅が算出される。

算出されたメモリレス非線形係数Ａ₁、Ａ₃、Ａ₅は、メモリ非線形特性算出部１５０へ出力され、メモリ非線形特性算出部１５０によって、メモリ非線形特性Ｂ₂Ｆ、Ｂ₄Ｆが算出される（ステップＳ１０７）。すなわち、差周波数が０以外の場合の基本波、３次ＩＭＤ及び５次ＩＭＤと、メモリレス非線形係数Ａ₁、Ａ₃、Ａ₅とが式（４）〜（６）に代入され、メモリ非線形特性Ｂ₂Ｆ、Ｂ₄Ｆが算出される。これにより、式（１）から入力信号x(t)に対する増幅器１０の出力信号y(t)を求めることが可能となる。そして、式（１）においては、右辺の第２項が増幅器１０のメモリ効果に起因する非線形歪みを示しているため、式（１）は、メモリ効果評価関数であるといえる。

このように、本実施の形態に係るメモリ効果評価方法によれば、デジタルプリディストーション回路などの非線形歪み補償回路によって実際に歪み補償をすることなく、事前に増幅器１０のメモリ効果を評価することができる。また、本実施の形態に係るメモリ効果評価方法では、増幅器１０への入力信号の差周波数を設定すれば、簡便な測定によって増幅器１０のメモリ効果を評価することができる。このため、例えば理想的な標準歪みを発生させるなどの実現が困難な処理をすることなく、容易にメモリ効果を評価することができる。

次に、ＩＭＤ補正部１３０によって実行される複素ＩＭＤの位相補正処理について、図７に示すフロー図を参照して説明する。上述したように、ＩＭＤ補正部１３０は、Ｓパラメータを用いて、複素ＩＭＤの位相を補正する。

すなわち、ＩＭＤ補正部１３０は、Ｓパラメータの周波数による位相変化量に基づいて、絶対遅延時間を算出する（ステップＳ２０１）。具体的には、ＩＭＤ補正部１３０は、増幅器１０が接続される入力ポートから増幅器１０の入力端までの伝送路における絶対遅延時間と、増幅器１０の出力端から出力ポートまでの伝送路における絶対遅延時間とを算出する。

ここで、増幅器１０などのデバイスについて出力やＳパラメータを測定する場合には、図８に示すように、試験対象のデバイス（ＤＵＴ：Device Under Test）が入力ポート４０及び出力ポート５０に接続される。すなわち、本実施の形態においては、増幅器１０の入力端が入力ポート４０に接続され、増幅器１０の出力端が出力ポート５０に接続される。このため、Ｓパラメータ測定部１２０によって測定されるＳパラメータは、入力ポート４０及び出力ポート５０における反射損失及び挿入損失を示している。そこで、ＩＭＤ補正部１３０は、まず入力ポート４０から増幅器１０の入力端までにおける絶対遅延時間を算出するとともに、増幅器１０の出力端から出力ポート５０までにおける絶対遅延時間を算出する。

そして、ＩＭＤ補正部１３０は、増幅器１０の出力端から出力ポート５０までの絶対遅延時間と、ＩＭＤ測定部１１０によって取得された複素ＩＭＤとから、増幅器１０の出力端における位相を算出する（ステップＳ２０２）。次に、ＩＭＤ補正部１３０は、算出された出力端における位相と増幅器１０における既知の位相回転量とから、増幅器１０の入力端における位相を算出する（ステップＳ２０３）。さらに、ＩＭＤ補正部１３０は、算出された入力端における位相と、入力ポート４０から増幅器１０の入力端までの絶対遅延時間とから、入力ポート４０における位相を算出する（ステップＳ２０４）。

このようにして入力ポート４０における位相を算出することにより、複素ＩＭＤの位相の基準となる入力ポート４０における位相が求められる。そこで、ＩＭＤ補正部１３０は、入力ポート４０における位相を基準として、ＩＭＤ測定部１１０によって取得された複素ＩＭＤの位相を補正する（ステップＳ２０５）。これにより、複素ＩＭＤの振幅及び位相が確定され、式（４）〜（６）を用いたメモリレス非線形係数Ａ₁、Ａ₃、Ａ₅及びメモリ非線形特性Ｂ₂Ｆ、Ｂ₄Ｆの算出が可能となる。

このように、本実施の形態においては、Ｓパラメータの測定により複素ＩＭＤの測定結果を補正するため、複素ＩＭＤの測定が非同期に行われても、正確な複素ＩＭＤの位相を容易に求めることができる。

以上のように、本実施の形態によれば、増幅器の出力における相互変調歪みを出力波形の測定により取得し、取得された相互変調歪みをＳパラメータを用いて補正し、補正後の相互変調歪みを用いた演算により、メモリ非線形歪みの特性を算出する。このため、増幅器のメモリ効果を容易かつ事前に評価することができる。

なお、上記実施の形態２においては、メモリ効果評価装置１００にＩＭＤ測定部１１０及びＳパラメータ測定部１２０が設けられており、増幅器１０の複素ＩＭＤ及びＳパラメータを取得するものとした。しかし、複素ＩＭＤ及びＳパラメータは、外部の装置によって測定されるようにすることも可能である。また、補正をしなくても複素ＩＭＤの位相を確定することができるのであれば、必ずしもＳパラメータを測定する必要はない。要するに、振幅及び位相が確定された複素ＩＭＤが増幅器１０の出力波形の測定結果から得られるのであれば、この複素ＩＭＤを用いた演算により、メモリ非線形特性を算出することが可能である。

また、上記各実施の形態で説明したメモリ効果評価処理をコンピュータが実行可能な言語で記述したプログラムを作成することもできる。この場合、コンピュータがプログラムを実行することにより、上記各実施の形態と同様の効果を得ることができる。さらに、上記のプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータに読み込ませて実行することにより上記各実施の形態と同様のメモリ効果評価処理を実現しても良い。

図９は、メモリ効果評価処理を実現するコンピュータ２００のハードウェア構成を示すブロック図である。図９に示すように、このコンピュータ２００は、上記プログラムを実行するＣＰＵ２１０と、データを入力する入力装置２２０と、各種データを記憶するＲＯＭ２３０と、演算パラメータ等を記憶するＲＡＭ２４０と、メモリ効果評価処理を実現するためのプログラムを記録した記録媒体３００からプログラムを読み取る読取装置２５０と、ディスプレイ等の出力装置２６０と、ネットワーク４００を介して他のコンピュータとの間でデータの授受をおこなうネットワークインターフェース２７０とが、バス２８０で接続された構成となっている。

ＣＰＵ２１０は、読取装置２５０を経由して記録媒体３００に記録されているプログラムを読み込んだ後、プログラムを実行することにより、メモリ効果評価処理を実現する。なお、記録媒体３００としては、光ディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ハードディスク等が挙げられる。また、このプログラムは、ネットワーク４００を介してコンピュータ２００に導入することとしても良い。このとき、ネットワーク４００は、無線ネットワークであっても有線ネットワークであっても良い。

１００ メモリ効果評価装置
１１０ ＩＭＤ測定部
１２０ Ｓパラメータ測定部
１３０ ＩＭＤ補正部
１４０ メモリレス非線形係数算出部
１５０ メモリ非線形特性算出部

Claims (7)

1. コンピュータによって実行されるメモリ効果評価プログラムであって、前記コンピュータに、
   メモリ効果を有するデバイスに２信号を入力した場合の出力に含まれる相互変調歪みを取得する取得ステップと、
   前記デバイスの入力と、当該入力にメモリ効果とは無関係な第１非線形歪み及びメモリ効果に起因する第２非線形歪みが付加された出力との関係を表現する演算式を用いて、前記取得ステップにて取得された相互変調歪みから前記第１非線形歪みを示す係数を算出する第１算出ステップと、
   前記第１算出ステップにて算出された係数及び前記演算式を用いて、前記第２非線形歪みに対応する特性値を算出する第２算出ステップと、
   を実行させることを特徴とするメモリ効果評価プログラム。
2. 前記取得ステップは、
   前記デバイスの出力波形を測定する出力測定ステップと、
   前記出力測定ステップにて測定されて得られた出力波形から振幅及び位相によって表現される相互変調歪みを導出する導出ステップと、
   前記導出ステップにて導出された相互変調歪みの位相を補正する補正ステップと、
   を含むことを特徴とする請求項１記載のメモリ効果評価プログラム。
3. 前記補正ステップは、
   前記デバイスのＳパラメータを測定するＳパラメータ測定ステップを含み、
   前記Ｓパラメータ測定ステップにて測定されたＳパラメータに基づいて相互変調歪みの位相を補正することを特徴とする請求項２記載のメモリ効果評価プログラム。
4. 前記補正ステップは、
   前記Ｓパラメータから前記デバイスにおける絶対遅延時間を算出し、算出された絶対遅延時間から基準位相を求め、求められた基準位相によって相互変調歪みの位相を補正することを特徴とする請求項３記載のメモリ効果評価プログラム。
5. 前記第１算出ステップは、
   前記デバイスの入力と、当該入力に前記デバイスにおける奇数次歪みが前記第１非線形歪みとして付加され、かつ、前記デバイスにおける偶数次歪みによって生じる歪みが前記第２非線形歪みとして付加された出力との関係を表現する演算式を用いて、前記第１非線形歪みを示す係数を算出することを特徴とする請求項１記載のメモリ効果評価プログラム。
6. メモリ効果を有するデバイスに２信号を入力した場合の出力に含まれる相互変調歪みを取得する取得ステップと、
   前記デバイスの入力と、当該入力にメモリ効果とは無関係な第１非線形歪み及びメモリ効果に起因する第２非線形歪みが付加された出力との関係を表現する演算式を用いて、前記取得ステップにて取得された相互変調歪みから前記第１非線形歪みを示す係数を算出する第１算出ステップと、
   前記第１算出ステップにて算出された係数及び前記演算式を用いて、前記第２非線形歪みに対応する特性値を算出する第２算出ステップと、
   を有することを特徴とするメモリ効果評価方法。
7. メモリ効果を有するデバイスに２信号を入力した場合の出力に含まれる相互変調歪みを取得する取得部と、
   前記デバイスの入力と、当該入力にメモリ効果とは無関係な第１非線形歪み及びメモリ効果に起因する第２非線形歪みが付加された出力との関係を表現する演算式を用いて、前記取得部によって取得された相互変調歪みから前記第１非線形歪みを示す係数を算出する第１算出部と、
   前記第１算出部によって算出された係数及び前記演算式を用いて、前記第２非線形歪みに対応する特性値を算出する第２算出部と、
   を有することを特徴とするメモリ効果評価装置。

Images