JP2008294518A - 送信装置 - Google Patents

Abstract

【課題】増幅器における歪を補償するプリディストータを有する送信装置において、周波数特性を有する非線形歪を効果的に補償する。
【解決手段】プリディストータは、奇数次歪を補償する第１の補償手段（メモリレスＰＤ１）と、電源電圧変動モデルに従うメモリ効果を補償する第２の補償手段（メモリＰＤ２の一部）と、電源電圧変動モデルに従わない非線形歪の周波数特性を補償する第３の補償手段（メモリＰＤ２の他の一部）を備える。第２の補償手段は、入力信号の変化の振幅成分について補償することで、電源電圧変動に従うメモリ効果を補償する。第３の補償手段は、入力信号の変化の位相成分について補償することで、電源電圧変動モデルに従わない非線形歪の周波数特性を補償する。
【選択図】 図１

Description

本発明は、増幅器における歪を補償するプリディストータを有する送信装置に関し、特に、周波数特性を有する非線形歪を効果的に補償する技術に関する。

例えば、無線通信システムの基地局装置或いは中継局装置などの通信装置に設けられる送信機では、送信対象となる信号を電力増幅器により増幅することが行われている。
電力増幅器は、高効率化のために飽和電力に近い点で動作するように設計されるが、飽和点に近づくほど非線形性が強くなる。一般的に、電力増幅器の非線形特性は、べき級数で近似することができる。非線形特性を持つ電力増幅器に変調信号を入力すると、信号の帯域内や近傍に相互変調歪（ＩＭＤ：Ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ Ｄｉｓｔｏｒｔｉｏｎ）が発生する。これは、べき級数で近似したときの奇数次歪によるものである。
また、電力増幅器の非線形歪には、隣接チャネル漏洩電力の上側と下側が非対称になるメモリ効果がある。メモリ効果の発生原因の一つに、電源回路のインダクタンスによる電源電圧変動が考えられる。

図４には、電源電圧変動によるメモリ効果の発生モデルを示してある。
インダクタンスＬ（例えば、コイル２０２）は、トランジスタ２０１に直流電源を供給し、更には増幅した信号を効率的に出力するための整合回路として存在する。インダクタンスＬは、ベースバンドにおいて完全に短絡と見なせることが望ましい。しかし、実際にはトランジスタ２０１のドレイン電圧Ｖｄｓには、このインダクタンスＬにより、ベースバンドにおいて（式１）で示すような電源電圧変動が起こる。すなわち、入力レベルに応じてドレイン電流Ｉ（ｔ）が変化し、このドレイン電流Ｉ（ｔ）の変化が、ドレイン電圧の電源電圧変動を引き起こす。

図５（ａ）には電源電圧をパラメータにしたＡＭ−ＡＭ特性を示してあり、図５（ｂ）には電源電圧をパラメータにしたＡＭ−ＰＭ特性を示してある。
図５（ａ）では、横軸は入力電力（Ｉｎｐｕｔ Ｐｏｗｅｒ）［ｄＢｍ］を表しており、縦軸はゲイン（Ｇａｉｎ）［ｄＢ］を表している。
図５（ｂ）では、横軸は入力電力（Ｉｎｐｕｔ Ｐｏｗｅｒ）［ｄＢｍ］を表しており、縦軸は位相（Ｐｈａｓｅ）［ｄｅｇｒｅｅ］を表している。
電源電圧によりＡＭ−ＡＭ特性やＡＭ−ＰＭ特性が変化することから、入力信号の変化により発生した電源電圧変動が新たな相互変調歪を引き起こす。

非線形歪には、奇数次歪が原因で発生するものと、電源電圧変動によるメモリ効果が原因で発生するものがあり、同じ周波数に発生するとしても、ふるまいが異なるので、それぞれについて歪補償を行う必要がある。
歪補償方式の一つとして、プリディストーション方式がある。この方式では、電力増幅器の前段に、電力増幅器の非線形性とは逆の特性を付加するためのプリディストータを配置することにより、非線形歪を補償する。特に、ディジタル信号処理によりプリディストーションを実現する方法を用いると、小型化や高精度化により、低価格で高効率な送信装置を実現することができる。しかしながら、信号が広帯域になるにつれて前述した電源電圧変動によるメモリ効果が増大するため、その対策が必要になってくる。

図６には、奇数次歪と電源電圧変動によるメモリ効果を補償する従来のディジタルプリディストータ（ＤＰＤ）の構成例を示してある。
メモリレスプリディストータ（メモリレスＰＤ）３０１が奇数次歪を補償し、メモリプリディストータ（メモリＰＤ）３０２が電源電圧変動によるメモリ効果を補償する。

奇数次歪を補償するためのメモリレスＰＤ３０１は、例えば、後述する実施例で参照する図１、図２に示されるメモリレスＰＤ１と同様な構成を有しており同様な動作を行う。
具体的には、（式２）に示されるように、奇数次のべき級数で近似する。入力信号Ｓ（ｔ）は複素信号である。（式３）に示すように、Ｓ^ｎ（ｔ）は、Ｓ（ｔ）の絶対値を（ｎ−１）乗したものにＳ（ｔ）をかけることで求める。（式３）により得られた３次、５次、７次の結果にそれぞれ係数Ｏ_３、Ｏ_５、Ｏ_７をかけたものを線形結合することで、奇数次歪の逆特性を近似する。

ここで、係数Ｏ_３、Ｏ_５、Ｏ_７は複素数であるため、それぞれ（式４）、（式５）、（式６）のように表現することができる。ＧＯ_ｎはＯ_ｎの振幅（大きさ）を表しており、ＰＯ_ｎは位相を表している。

メモリＰＤ３０２は、例えば、後述する実施例で参照する図２に示されるメモリＰＤ１０１と同様な構成を有しており同様な動作を行う。
メモリＰＤ３０２では、（式７）に示すように、メモリレスＰＤ３０１で与えられた信号Ｓ_ｏｄｄ（ｔ）の絶対値を取り、その偶数次成分の１サンプル（Ｔ）前との差分をＤ_ｉｆｆ ^ｎ（ｔ）とし、（式８）に示すように、２次、４次、６次のそれぞれについて係数Ｅ_２、Ｅ_４、Ｅ_６とＳ_ｏｄｄ（ｔ）を複素乗算し、その結果を線形結合することで、メモリ効果の逆特性を近似する。ここで、差分をとるのは、（式１）で示した微分を近似したものである。

ここで、係数Ｅ２、Ｅ４、Ｅ６は複素数であるため、それぞれ（式９）、（式１０）、（式１１）のように表現することができる。ＧＥ_ｎはＥ_ｎの振幅を表しており、ＰＥ_ｎは位相を表している。
なお、本例では、７次までで打ち切っているが、電力増幅器の非線形性が強い場合には、更に大きな次数まで必要になる。

図７には、ディジタルプリディストータ（ＤＰＤ）を適応制御する送信装置の構成例を示してある。
電力増幅器４０４の非線形歪を補償するＤＰＤ４０１をＤ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換器４０２の前段に設けてある。入力信号ｘ（ｍ）をＤＰＤ４０１により処理した結果ｙ（ｍ）をＤ／Ａ変換器４０２によりディジタル信号からアナログ信号へ変換した後に、アップコンバータ（直交変調器）４０３により無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号へ変換して、電力増幅器４０４に入力する。

また、電力増幅器４０４からの出力に含まれる歪を検出するために、方向性結合器４０５により電力増幅器４０４からの出力の信号を取り出して、ダウンコンバータ４０６によりサンプリング可能な中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）信号へダウンコンバートし、Ａ／Ｄ変換器４０７によりアナログ信号からディジタル信号へ変換した後に、歪検出部４０８へ送る。
歪検出部４０８では、サンプリングした信号に対してＦＦＴ部４１１により高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）をかけて周波数領域へ変換し、変調信号のキャリア数とその離調周波数から計算される相互変調歪ＩＭＤ３、ＩＭＤ５の周波数帯域の電力を歪値として歪値演算部４１２により算出する。制御部４０９は、この歪値が低減するように、ＤＰＤ４０１の複素係数Ｏ_３、Ｏ_５、Ｏ_７、Ｅ_２、Ｅ_４、Ｅ_６を摂動法により制御する。

図８には、Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の変調信号（２キャリア、１５ＭＨｚの離調周波数）を入力したときにおける、電力増幅器４０４からの出力のスペクトラムにおけるＩＭＤ３、ＩＭＤ５の一例を示してある。なお、横軸は周波数を表しており、縦軸は電力を表している。

図９には、制御部４０９により行われる制御方法の処理の手順の一例を示してある。
本例では、複素係数の振幅と位相を、ＰＯ_３、ＧＯ_３、ＰＯ_５、ＧＯ_５、ＰＯ_７、ＧＯ_７、ＰＥ_２、ＧＥ_２、ＰＥ_４、ＧＥ_４、ＰＥ_６、ＧＥ_６の順番で更新する。本例のフローチャートでは、これらの係数ＰＯ_３、ＧＯ_３、ＰＯ_５、ＧＯ_５、ＰＯ_７、ＧＯ_７、ＰＥ_２、ＧＥ_２、ＰＥ_４、ＧＥ_４、ＰＥ_６、ＧＥ_６が更新対象係数となる。

制御部４０９は、制御が開始されると（ステップＳ１）、まず、初期設定で、更新対象係数をＰＯ_３に設定し、設定回数を１０に設定し、前回の歪値を０に設定する（ステップＳ２）。
次に、更新対象係数ＫがＰＯ_３に設定された状態で、検出された現在の歪値と前回の歪値とを比較して（ステップＳ３）、現在の歪値の方が小さい場合には、更に同じ更新方向（Ｓｔｅｐ）に係数を更新し（ステップＳ５）、一方、現在の歪値の方が大きい場合には、更新方向を反転させて（例えば、−１をかけて）から（ステップＳ４）、係数を更新する（ステップＳ５）。

次に、更新回数をカウントし（ステップＳ６）、現在の歪値を保存する（ステップＳ７）。
次に、更新回数と所定の設定回数とを比較する（ステップＳ８）。上記の係数更新処理（ステップＳ３〜ステップＳ７）を、更新回数が設定回数を超えるまで繰り返して行う。
更新回数が設定回数を超えた場合には、上述した所定の順番（例えば、ＰＯ_３の次はＧＯ_３）に従って、更新対象係数Ｋを変更して（ステップＳ９）、更新回数を０にクリアした後に（ステップＳ１０）、上記の係数更新処理へ戻る（ステップＳ３の処理へ戻る）。
以上のように、ＤＰＤ４０１の係数を更新することにより、隣接チャネル漏洩電力を低減するように適応的に制御する。

米国特許第６５８０３２０号明細書

しかしながら、従来技術のディジタルプリディストータでは、奇数次歪と電源電圧変動によるメモリ効果の補償は可能であるが、電力増幅器において、非線形歪が周波数により異なる場合がある。
図１０（ａ）には非線形歪の周波数特性を持つ電力増幅器のＡＭ−ＡＭ特性を示してあり、図１０（ｂ）にはその電力増幅器のＡＭ−ＰＭ特性を示してある。ｆ１、ｆ２、ｆ３はそれぞれ異なるＲＦ周波数を表している。
図１０（ａ）では、横軸は入力レベルを表しており、縦軸はゲインを表している。
図１０（ｂ）では、横軸は入力レベルを表しており、縦軸は位相を表している。
このような非線形歪の周波数特性を持つ電力増幅器に変調信号を入力しても、メモリ効果が発生する。

ここで、図１１（ａ）、（ｂ）を参照して、電源電圧変動によるメモリ効果と非線形歪の周波数特性によるメモリ効果の違いを比較して示す。
図１１（ａ）には、電源電圧変動によるメモリ効果を持つ電力増幅器にＣＷの２ｔｏｎｅ信号を入力した場合における出力スペクトルを示してある。
電源電圧変動によるメモリ効果によって発生する相互変調歪の上側と下側との差ｐは、入力信号レベル（包絡線）の瞬時変動の大きさによるため、２ｔｏｎｅの離調周波数Δｆが同じであれば、２ｔｏｎｅ信号の中心周波数をｆ１からｆ２に変えても、変わらない。つまり電源電圧変動モデルによるメモリ効果は電力増幅器のベースバンドでの周波数特性に強く依存し、ＲＦにはほとんど無関係である。

一方、図１１（ｂ）には、非線形歪の周波数特性を持つ電力増幅器にＣＷの２ｔｏｎｅ信号を入力した場合における出力スペクトルを示してある。
この場合、図１０に示した非線形歪の周波数特性の様に、歪の大きさが電力増幅器のＲＦでの周波数特性により決まるために、相互変調歪の上側と下側との差が、２ｔｏｎｅ信号の中心周波数がｆ１であるときにはｑであるものが、２ｔｏｎｅ信号の中心周波数が周波数ｆ２であるときにはｑ’となり、これらが異なる。

この非線形歪の周波数特性は、ｔを時刻として、入力信号をｘ（ｔ）とし、出力信号をｙ（ｔ）とした場合、（式１２）、（式１３）で表されると考えられる。つまり、各次数の係数α（ｆ）、β（ｆ）、γ（ｆ）が、入力信号ｘ（ｔ）の周波数ｆにより変化する。

このような非線形歪の周波数特性は、トランジスタの特性によるところや、その整合回路によるところがあるが、例えば、非線形歪の周波数特性が少ないデバイスにおいても、ドハティ増幅器のように異なるバイアス電圧で動作するピーク増幅器とキャリア増幅器を合成するような方式にすると大きくなる。

例えば、非線形歪の周波数特性を補償するために、電力増幅器の前段に線形フィルタ（又は、等化器）を設け、プリディストータで歪補償するという技術が考えられるが、このような方法では、十分に歪補償ができない。具体的には、係数α（ｆ）、β（ｆ）、γ（ｆ）の周波数特性が同じような特性をしているときに、電力増幅器の前段に係数α（ｆ）、β（ｆ）、γ（ｆ）の周波数特性をキャンセルするような特性を有する線形フィルタをおくことで、歪補償性能が改善するという条件はあるが、本提案で問題にしている非線形歪の周波数特性は、線形フィルタで補償することができない複雑な特性のものである。

また、このような非線形歪の周波数特性を持つ電力増幅器の歪は、従来のメモリレスＰＤとメモリＰＤを組み合わせたプリディストータによっても十分に補償することはできない。
図１２には、メモリＰＤの入力信号のベクトルの一例を示してある。具体的には、メモリＰＤに入力される時刻ｔにおける信号Ｓ_ｏｄｄ（ｔ）と時刻ｔよりＴだけ前の信号Ｓ_ｏｄｄ（ｔ−Ｔ）をＩＱ平面上にプロットしてある。

メモリＰＤは、（式７）及び（式８）に示されるように、Ｓ_ｏｄｄ（ｔ）の絶対値を偶数乗したものとＳ_ｏｄｄ（ｔ−Ｔ）の絶対値を偶数乗したものとの差分を取り、その差分にＳ_ｏｄｄ（ｔ）と係数をかけた後、各次数を合成している。
この方式では、差分を計算する前にスカラー化され、位相情報が失われるため、Ｓ_ｏｄｄ（ｔ）とＳ_ｏｄｄ（ｔ−Ｔ）に振幅差があるときには補償できるが、位相差に対しては補償できない。

非線形歪の周波数特性を測定したものである図１０（ａ）、（ｂ）の特性は、包絡線が時間とともに変化しない連続波（ＣＷ）の信号レベルを変えて測定したものであるが、ＣＷの周波数をパラメータにして測定すると、別表現の非線形歪特性が得られる。これは、時間領域で表された（式１２）及び（式１３）を、ｘ（ｔ）の位相を考慮することで更に周波数領域に近づけて表現することに対応している。
ＩＱ平面上では、周波数はＳ_ｏｄｄ（ｔ）とＳ_ｏｄｄ（ｔ−Ｔ）との位相差で表されるが、非線形歪の周波数特性を補償するためには、Ｓ_ｏｄｄ（ｔ）とＳ_ｏｄｄ（ｔ−Ｔ）との位相差に対して補償する必要がある。

本発明は、このような従来の事情に鑑み為されたもので、増幅器における非線形歪の周波数特性を効果的に補償することができる送信装置を提供することを目的とする。

上記目的を達成するため、本発明では、増幅器における非線形歪を補償するプリディストータを有する送信装置において、次のような構成とした。
すなわち、前記プリディストータは、奇数次歪を補償する第１の補償手段と、電源電圧変動モデルに従うメモリ効果を補償する第２の補償手段と、電源電圧変動モデルに従わない非線形歪の周波数特性を補償する第３の補償手段を備える。前記第２の補償手段は、入力信号の変化の振幅成分について補償する。前記第３の補償手段は、入力信号の変化の位相成分について補償する。
従って、増幅器における非線形歪の周波数特性を効果的に補償することができる。
なお、第２の補償手段や第３の補償手段では、例えば、入力信号の変化の振幅成分や位相成分についてべき級数の近似を用いた処理を行う。

本発明に係る送信装置では、一構成例として、次のような構成とした。
すなわち、前記第１の補償手段は、時刻ｔ、入力信号Ｓ（ｔ）、奇数である次数ｎ、係数Ｏ_ｎとし、Ｓ_ｄ ^ｎ（ｔ）＝｜Ｓ（ｔ）｜^ｎ−１・Ｓ（ｔ）として、Ｏ_ｎ・Ｓ_ｄ ^ｎ（ｔ）の成分又はそれに近似する成分を前記入力信号Ｓ（ｔ）に与える。
なお、具体的には、（式２）〜（式６）に対応する。

また、前記第２の補償手段は、時刻ｔ、１サンプル時間Ｔ、入力信号Ｓ_ｉｎ（ｔ）、偶数である次数ｎ、係数Ｅｒ_ｎとし、ｒｅａｌ（）が実部を表すとし、＊が共役複素数を表すとし、Ｄ_ｉｆｆＲ^ｎ（ｔ）＝ｒｅａｌ（（Ｓ_ｉｎ（ｔ）・Ｓ_ｉｎ ^＊（ｔ−Ｔ）／｜Ｓ_ｉｎ（ｔ−Ｔ）｜）^ｎ）−｜Ｓ_ｉｎ（ｔ−Ｔ）｜^ｎとして、Ｄ_ｉｆｆＲ^ｎ（ｔ）・Ｅｒ_ｎ・Ｓ_ｉｎ（ｔ）の成分又はそれに近似する成分を前記入力信号Ｓ_ｉｎ（ｔ）に与える。
なお、具体的には、（式１７）、（式１８）、（式２３）〜（式２５）に対応する。また、（式２０）、（式２１）のような近似が用いられてもよい。この場合、入力信号Ｓ_ｉｎ（ｔ）はＳ_ｏｄｄ（ｔ）で表されている。
或いは、他の構成例として、（式７）〜（式１１）に対応する。この場合、入力信号Ｓ_ｉｎ（ｔ）はＳ_ｏｄｄ（ｔ）で表されている。

また、前記第３の補償手段は、時刻ｔ、１サンプル時間Ｔ、入力信号Ｓ_ｉｎ２（ｔ）、偶数である次数ｎ、係数Ｅｉ_ｎとし、ｉｍａｇ（）が虚部を表すとし、＊が共役複素数を表すとし、Ｄ_ｉｆｆＩ^ｎ（ｔ）＝ｉｍａｇ（（Ｓ_ｉｎ２（ｔ）・Ｓ_ｉｎ２ ^＊（ｔ−Ｔ）／｜Ｓ_ｉｎ２（ｔ−Ｔ）｜）^ｎ）として、Ｄ_ｉｆｆＩ^ｎ（ｔ）・Ｅｉ_ｎ・Ｓ_ｉｎ２（ｔ）の成分又はそれに近似する成分を前記入力信号Ｓ_ｉｎ２（ｔ）に与える。
なお、具体的には、（式１７）、（式１９）、（式２６）〜（式２８）に対応する。また、（式２０）、（式２２）のような近似が用いられてもよい。この場合、入力信号Ｓ_ｉｎ２（ｔ）はＳ_ｏｄｄ（ｔ）で表されている。

ここで、第１の補償手段や、第２の補償手段や、第３の補償手段としては、それぞれ種々な構成のものが用いられてもよく、また、それぞれの補償手段が別個な処理部として構成されてもよく、或いは、２つ以上の補償手段が１つの処理部にまとめられて構成されてもよい。
また、各補償手段の回路構成は、例えば、実用上で有効な程度で、歪を補償するための理論的な数式を種々な近似により変換したものに基づいて構築されてもよい。
また、各補償手段により補償する歪の次数や、その次数の数（例えば、いくつの次数まで補償するか）としては、種々な態様が用いられてもよい。

具体例として、図１に示されるプリディストータでは、メモリレスＰＤ１の回路構成により奇数次歪を補償する第１の補償手段が構成されており、メモリＰＤ２の回路構成により電源電圧変動によるメモリ効果を補償する第２の補償手段及び非線形歪の周波数特性を補償する第３の補償手段が構成されている。
他の具体例として、図２に示されるプリディストータでは、メモリレスＰＤ１の回路構成により奇数次歪を補償する第１の補償手段が構成されており、メモリＰＤ１０１の回路構成により電源電圧変動によるメモリ効果を補償する第２の補償手段が構成されており、歪周波数補償部１０２の回路構成により非線形歪の周波数特性を補償する第３の補償手段が構成されている。

以上説明したように、本発明によると、増幅器における非線形歪を補償するプリディストータを有する送信装置において、当該プリディストータにより、奇数次歪を補償し、電源電圧変動によるメモリ効果を補償し、非線形歪の周波数特性を補償することができ、この場合に、電源電圧変動によるメモリ効果に関しては主に入力信号の変化の振幅成分に基づいて補償し、非線形歪の周波数特性に関しては主に入力信号の変化の位相成分に基づいて補償することにより、例えば、従来では補償することができなかった、増幅器における非線形歪の周波数特性を効果的に補償することができる。

本発明に係る実施例を図面を参照して説明する。
図１０（ａ）、（ｂ）に示されるような非線形歪の周波数特性を持つ電力増幅器の歪補償を行うためには、メモリＰＤの入力信号に対して、振幅差だけではなく位相差についても補償する必要がある。
図３には、図１２に示されるのと同様なメモリＰＤの入力信号のベクトルについて、信号Ｓ_ｏｄｄ（ｔ）を信号Ｓ_ｏｄｄ（ｔ−Ｔ）に平行（同相）な成分Ｓｐ_ｏｄｄ（ｔ）と信号Ｓ_ｏｄｄ（ｔ−Ｔ）に直交する成分Ｓｑ_ｏｄｄ（ｔ）に分離したものを示してある。

Ｓ_ｏｄｄ（ｔ−Ｔ）に平行な成分Ｓｐ_ｏｄｄ（ｔ）について、Ｓ_ｏｄｄ（ｔ）とＳ_ｏｄｄ（ｔ−Ｔ）との位相差θ１が小さい場合には、（式８）を（式１４）のように近似することができる。
つまり、Ｓ_ｏｄｄ（ｔ）のＳ_ｏｄｄ（ｔ−Ｔ）に平行な成分Ｓｐ_ｏｄｄ（ｔ）は、振幅に対応する成分であると言える。また、Ｓ_ｏｄｄ（ｔ）のＳ_ｏｄｄ（ｔ−Ｔ）に直交する成分Ｓｑ_ｏｄｄ（ｔ）は、位相差に対応する成分であると言える。

従来のメモリＰＤは、（式７）及び（式８）に示されるように、振幅差について補償しているが、本例では、これを位相差についても補償できるように拡張する。
このとき、Ｓｐ_ｏｄｄ（ｔ）がＩ軸に平行になり、Ｓｑ_ｏｄｄ（ｔ）がＱ軸に平行になるように、座標変換する。
Ｓｐ_ｏｄｄ（ｔ）をθ２だけ時計回りに回転したベクトルＳｐ_ｏｄｄ’（ｔ）は（式１５）のように表され、Ｓｑ_ｏｄｄ（ｔ）をθ２だけ時計回りに回転したベクトルＳｑ_ｏｄｄ’（ｔ）は（式１６）のように表される。
ここで、＊は共役複素数を表しており、ｒｅａｌ（）は実部を表しており、ｉｍａｇ（）は虚部を表している。

振幅差の元になる成分Ｓｐ_ｏｄｄ’（ｔ）を（式８）のＳ_ｏｄｄ（ｔ）に代入し、位相差の成分Ｓｑ_ｏｄｄ’（ｔ）の項を追加すると、（式１７）、（式１８）、（式１９）が得られる。

ここで、（式２０）のように近似すると、（式１８）及び（式１９）はそれぞれ（式２１）及び（式２２）のようになる。
また、係数Ｅｒ_２、Ｅｒ_４、Ｅｒ_６、Ｅｉ_２、Ｅｉ_４、Ｅｉ_６は、複素数であるため、それぞれ、（式２３）、（式２４）、（式２５）、（式２６）、（式２７）、（式２８）のように表される。
このように、従来のメモリＰＤのように入力信号の振幅差をみて補償するだけではなく、位相差についても補償することによって、歪の周波数特性を補償することが可能となる。

本発明の第１実施例を説明する。
図１には、本発明の一実施例に係る送信装置が有するプリディストータ（ディジタルプリディストータ）の構成例を示してある。この構成は、従来のメモリＰＤを（式１７）、（式２１）〜（式２８）のように拡張したものである。
なお、本例では、メモリレスＰＤについて３次と５次と７次に対応した構成例を示し、メモリＰＤについて２次と４次と６次に対応した構成例を示すが、対応する次数としては任意であってもよく、例えば、更に大きい次数に対応した構成が用いられてもよい。
また、本例のプリディストータを有する送信装置の構成としては、一例として、図７に示されるのと同様な構成を用いることができる。

本例のプリディストータは、メモリレスプリディストータ（メモリレスＰＤ）１と、メモリプリディストータ（メモリＰＤ）２を備えている。
メモリレスＰＤ１は、３次の系として２乗器１１、乗算器１２、乗算器１３を備え、５次の系として４乗器１４、乗算器１５、乗算器１６を備え、７次の系として６乗器１７、乗算器１８、乗算器１９を備え、また、加算器２０を備えている。

メモリＰＤ２は、２次の系として遅延素子３１、２乗器３２、共役部３３、乗算器３４、実部取得部３５、虚部取得部３６、加算器３７、乗算器３８、乗算器３９、加算器４０、乗算器４１を備え、４次の系として遅延素子５１、４乗器５２、共役部５３、乗算器５４、２乗器５５、実部取得部５６、虚部取得部５７、加算器５８、乗算器５９、乗算器６０、加算器６１、乗算器６２を備え、６次の系として遅延素子７１、６乗器７２、共役部７３、乗算器７４、３乗器７５、実部取得部７６、虚部取得部７７、加算器７８、乗算器７９、乗算器８０、加算器８１、乗算器８２を備え、また、加算器９１を備えている。

本例のプリディストータにおいて行われる動作の一例を示す。なお、ｔは時刻を表す。
メモリレスＰＤ１における動作を説明する。
メモリレスＰＤ１に信号Ｓ（ｔ）が入力される。
３次の系では、２乗器１１により入力信号Ｓ（ｔ）の絶対値を２乗し、当該２乗結果と当該入力信号Ｓ（ｔ）とを乗算器１２により乗算することで３乗結果を取得し、当該３乗結果に対して係数Ｏ_３を乗算器１３により乗算し、当該乗算結果を加算器２０へ出力する。

５次の系では、４乗器１４により入力信号Ｓ（ｔ）の絶対値を４乗し、当該４乗結果と当該入力信号Ｓ（ｔ）とを乗算器１５により乗算することで５乗結果を取得し、当該５乗結果に対して係数Ｏ_５を乗算器１６により乗算し、当該乗算結果を加算器２０へ出力する。
７次の系では、６乗器１７により入力信号Ｓ（ｔ）の絶対値を６乗し、当該６乗結果と当該入力信号Ｓ（ｔ）とを乗算器１８により乗算することで７乗結果を取得し、当該７乗結果に対して係数Ｏ_７を乗算器１９により乗算し、当該乗算結果を加算器２０へ出力する。

加算器２０は、入力信号Ｓ（ｔ）と各次数の系からの入力信号を加算し、その結果の信号Ｓ_ｏｄｄ（ｔ）をメモリＰＤ２へ出力する。
ここで、メモリレスＰＤ１では、実質的に、（式２）〜（式６）に示されるような演算が行われている。

メモリＰＤ２における動作を説明する。
メモリＰＤ２に信号Ｓ_ｏｄｄ（ｔ）が入力される。
２次の系では、入力信号Ｓ_ｏｄｄ（ｔ）を遅延素子３１により１サンプル時間（Ｔ）だけ遅延させて、２乗器３２によりその遅延信号の絶対値を２乗すると共に、共役部３３によりその遅延信号の共役複素数を取得する。乗算器３４により入力信号Ｓ_ｏｄｄ（ｔ）と前記共役複素数の信号とを乗算し、実部取得部３５により当該乗算結果の実部を取得し、虚部取得部３６により当該乗算結果の虚部を取得する。加算器３７により当該実部から前記２乗器３２の出力する信号を減算（逆相で加算）し、乗算器３８により当該減算結果と係数Ｅｒ_２とを乗算する。乗算器３９により前記虚部と係数Ｅｉ_２とを乗算する。乗算器３８による乗算結果と乗算器３９による乗算結果を加算器４０により加算し、当該加算結果と入力信号Ｓ_ｏｄｄ（ｔ）とを乗算器４１により乗算する。

４次の系では、入力信号Ｓ_ｏｄｄ（ｔ）を遅延素子５１により１サンプル時間（Ｔ）だけ遅延させて、４乗器５２によりその遅延信号の絶対値を４乗し、共役部５３によりその遅延信号の共役複素数を取得する。乗算器５４により入力信号Ｓ_ｏｄｄ（ｔ）と前記共役複素数の信号とを乗算し、２乗器５５により当該乗算結果を２乗し、実部取得部５６により当該２乗結果の実部を取得し、虚部取得部５７により当該２乗結果の虚部を取得する。加算器５８により当該実部から前記遅延信号の絶対値の４乗結果を減算（逆相で加算）し、乗算器５９により当該減算結果と係数Ｅｒ_４とを乗算する。乗算器６０により前記虚部と係数Ｅｉ_４とを乗算する。乗算器５９による乗算結果と乗算器６０による乗算結果を加算器６１により加算し、当該加算結果と入力信号Ｓ_ｏｄｄ（ｔ）とを乗算器６２により乗算する。

６次の系では、入力信号Ｓ_ｏｄｄ（ｔ）を遅延素子７１により１サンプル時間（Ｔ）だけ遅延させて、６乗器７２によりその遅延信号の絶対値を６乗し、共役部７３によりその遅延信号の共役複素数を取得する。乗算器７４により入力信号Ｓ_ｏｄｄ（ｔ）と前記共役複素数の信号とを乗算し、３乗器７５により当該乗算結果を３乗し、実部取得部７６により当該３乗結果の実部を取得し、虚部取得部７７により当該３乗結果の虚部を取得する。加算器７８により当該実部から前記遅延信号の絶対値の６乗結果を減算（逆相で加算）し、乗算器７９により当該減算結果と係数Ｅｒ_６とを乗算する。乗算器８０により前記虚部と係数Ｅｉ_６とを乗算する。乗算器７９による乗算結果と乗算器８０による乗算結果を加算器８１により加算し、当該加算結果と入力信号Ｓ_ｏｄｄ（ｔ）とを乗算器８２により乗算する。

加算器９１は、入力信号Ｓ_ｏｄｄ（ｔ）と各次数の系からの入力信号を加算し、その結果の信号Ｓ_ＰＤ（ｔ）を出力する。
ここで、メモリＰＤ２では、実質的に、（式１７）、（式２１）〜（式２８）に示されるような演算が行われている。

なお、本例では、メモリレスＰＤ１の後段に直列にメモリＰＤ２を接続して設けた場合を示したが、他の構成例として、メモリＰＤ２の後段に直列にメモリレスＰＤ１を接続して設ける構成や、或いは、このような直列接続ではなく、メモリレスＰＤ１とメモリＰＤ２を並列に接続して設ける構成が用いられてもよい。
また、メモリレスＰＤ１における各係数（式４）〜（式６）や、メモリＰＤ２における各係数（式２３）〜（式２８）については、任意の手法で設定されてもよく、例えば、これらの係数の学習方法として、従来と同様に摂動法を用いることができ、図９に示されるような制御部による処理の手順と同様な方法で制御することが可能である。

以上のように、本例の送信装置が有するプリディストータでは、例えば無線通信を行う送信機の電力増幅器における非線形歪を補償するに際して、入力信号の変化を振幅差と位相差に分けて扱い、それぞれに対してべき級数近似を行うことで、電源電圧変動モデルによるメモリ効果では説明できない歪の周波数特性を補償することができる。

本発明の第２実施例を説明する。
図２には、本発明の一実施例に係る送信装置が有するプリディストータ（ディジタルプリディストータ）の構成例を示してある。この構成は、実施例１のメモリＰＤ２から従来のメモリＰＤ３０２に相当する部分を分離したものである。

本例のプリディストータは、メモリレスプリディストータ（メモリレスＰＤ）１と、メモリプリディストータ（メモリＰＤ）１０１と、歪周波数補償部１０２を備えている。
メモリレスＰＤ１は、図１に示されるものと同様な構成を有している。なお、説明の便宜上から、図２では、図１と同様な構成部分については同一の符号を付してある。

メモリＰＤ１０１は、２次の系として２乗器１１１、遅延素子１１２、加算器１１３、乗算器１１４、乗算器１１５を備え、４次の系として４乗器１２１、遅延素子１２２、加算器１２３、乗算器１２４、乗算器１２５を備え、６次の系として６乗器１３１、遅延素子１３２、加算器１３３、乗算器１３４、乗算器１３５を備え、また、加算器１４１を備えている。

歪周波数補償部１０２は、２次の系として遅延素子１５１、共役部１５２、乗算器１５３、虚部取得部１５４、乗算器１５５、乗算器１５６を備え、４次の系として遅延素子１６１、共役部１６２、乗算器１６３、２乗器１６４、虚部取得部１６５、乗算器１６６、乗算器１６７を備え、６次の系として遅延素子１７１、共役部１７２、乗算器１７３、３乗器１７４、虚部取得部１７５、乗算器１７６、乗算器１７７を備え、また、加算器１８１を備えている。

ここで、図１に示されるプリディストータのメモリＰＤ２において、各次数の実部取得部（ｒｅａｌ（））３５、５６、７６からの出力と｜Ｓ_ｏｄｄ（ｔ−Ｔ）｜^ｎ（ｎ＝２、４、６）との差に係数Ｅｒ_ｎ（ｎ＝２、４、６）を乗算して得られた結果に入力Ｓ_ｏｄｄ（ｔ）をかけたものは、Ｓ_ｏｄｄ（ｔ）とＳ_ｏｄｄ（ｔ−Ｔ）との位相差θ１が小さい場合には、従来のメモリＰＤと同等な構成を用いて得ることができる。
これを利用して、本例では、従来と同様なメモリレスＰＤ１及びメモリＰＤ１０１の後段に、図１に示されるメモリＰＤ２における虚部取得部（ｉｍａｇ（））３６、５７、７７からの出力の部分（歪周波数補償の部分）に対応する歪周波数補償部１０２を備えた構成としてある。

本例のプリディストータにおいて行われる動作の一例を示す。なお、ｔは時刻を表す。
メモリレスＰＤ１における動作は図１に示されるものと同様であり、信号Ｓ（ｔ）を入力して、信号Ｓ_ｏｄｄ（ｔ）を出力する。

メモリＰＤ１０１における動作を説明する。
メモリＰＤ１０１に信号Ｓ_ｏｄｄ（ｔ）が入力される。
２次の系では、２乗器１１１により入力信号Ｓ_ｏｄｄ（ｔ）の絶対値を２乗し、遅延素子１１２により当該２乗結果を１サンプル時間（Ｔ）だけ遅延させ、加算器１１３により当該２乗結果から当該遅延信号を減算（逆相で加算）し、乗算器１１４により当該加算結果と入力信号Ｓ_ｏｄｄ（ｔ）とを乗算し、乗算器１１５により当該乗算結果と係数Ｅ_２とを乗算する。

４次の系では、４乗器１２１により入力信号Ｓ_ｏｄｄ（ｔ）の絶対値を４乗し、遅延素子１２２により当該４乗結果を１サンプル時間（Ｔ）だけ遅延させ、加算器１２３により当該４乗結果から当該遅延信号を減算（逆相で加算）し、乗算器１２４により当該加算結果と入力信号Ｓ_ｏｄｄ（ｔ）とを乗算し、乗算器１２５により当該乗算結果と係数Ｅ_４とを乗算する。
６次の系では、６乗器１３１により入力信号Ｓ_ｏｄｄ（ｔ）の絶対値を６乗し、遅延素子１３２により当該６乗結果を１サンプル時間（Ｔ）だけ遅延させ、加算器１３３により当該６乗結果から当該遅延信号を減算（逆相で加算）し、乗算器１３４により当該加算結果と入力信号Ｓ_ｏｄｄ（ｔ）とを乗算し、乗算器１３５により当該乗算結果と係数Ｅ_６とを乗算する。

加算器１４１は、入力信号Ｓ_ｏｄｄ（ｔ）と各次数の系からの入力信号を加算し、その結果の信号Ｓ_ｅｖｎ（ｔ）を歪周波数補償部１０２へ出力する。
ここで、メモリＰＤ１０１では、図１に示されるメモリＰＤ２における各次数の系の実部取得部３５、５６、７６からの出力の側に対応した演算が行われている。

歪周波数補償部１０２における動作を説明する。
歪周波数補償部１０２に信号Ｓ_ｅｖｎ（ｔ）が入力される。
２次の系では、入力信号Ｓ_ｅｖｎ（ｔ）を遅延素子１５１により１サンプル時間（Ｔ）だけ遅延させて、共役部１５２によりその遅延信号の共役複素数を取得し、乗算器１５３により入力信号Ｓ_ｅｖｎ（ｔ）と前記共役複素数の信号とを乗算し、虚部取得部１５４により当該乗算結果の虚部を取得し、乗算器１５５により当該虚部と係数Ｅｉ_２とを乗算し、乗算器１５６により当該乗算結果と入力信号Ｓ_ｅｖｎ（ｔ）とを乗算する。

４次の系では、入力信号Ｓ_ｅｖｎ（ｔ）を遅延素子１６１により１サンプル時間（Ｔ）だけ遅延させて、共役部１６２によりその遅延信号の共役複素数を取得し、乗算器１６３により入力信号Ｓ_ｅｖｎ（ｔ）と前記共役複素数の信号とを乗算し、２乗器１６４により当該乗算結果を２乗し、虚部取得部１６５により当該２乗結果の虚部を取得し、乗算器１６６により当該虚部と係数Ｅｉ_４とを乗算し、乗算器１６７により当該乗算結果と入力信号Ｓ_ｅｖｎ（ｔ）とを乗算する。

６次の系では、入力信号Ｓ_ｅｖｎ（ｔ）を遅延素子１７１により１サンプル時間（Ｔ）だけ遅延させて、共役部１７２によりその遅延信号の共役複素数を取得し、乗算器１７３により入力信号Ｓ_ｅｖｎ（ｔ）と前記共役複素数の信号とを乗算し、３乗器１７４により当該乗算結果を３乗し、虚部取得部１７５により当該３乗結果の虚部を取得し、乗算器１７６により当該虚部と係数Ｅｉ_６とを乗算し、乗算器１７７により当該乗算結果と入力信号Ｓ_ｅｖｎ（ｔ）とを乗算する。

加算器１８１は、入力信号Ｓ_ｅｖｎ（ｔ）と各次数の系からの入力信号を加算し、その結果の信号Ｓ_ＰＤ（ｔ）を出力する。
ここで、歪周波数補償部１０２では、図１に示されるメモリＰＤ２における各次数の系の虚部取得部３６、５７、７７からの出力の側に対応した演算が行われている。

なお、本例では、メモリレスＰＤ１の後段に直列にメモリＰＤ１０１を接続して設け、メモリＰＤ１０１の後段に直列に歪周波数補償部１０２を接続して設けた場合を示したが、他の構成例として、これら３つの直列接続の順番が任意に変更された構成、また、このような直列接続ではなく、これら３つを並列に接続して設ける構成、或いは、直列接続と並列接続の組み合わせた構成が考えられる。以下それらの解釈例を説明する。
図１のメモリＰＤ２において、加算器３７の出力はＤ_ｉｆｆＲ^２（ｔ）であり、信号Ｓ_ｏｄｄ（ｔ）（≒Ｓ（ｔ））の振幅変化の２乗に基づく予歪を発生し、虚部取得部３６の出力はＤ_ｉｆｆＩ^２（ｔ）であり、信号Ｓ_ｏｄｄ（ｔ）の位相変化に基づく予歪を発生していると考えられる。つまりＤ_ｉｆｆＩ^２（ｔ）は２乗と表記されるものの、（式２１）の近似を使ったために位相変化の２乗ではなく、位相変化のそのものを示しており、周波数の次元を持っている。このとき、（式１７）のＤ_ｉｆｆＩ（ｔ）の項に注目すると、周波数についての１次〜３次の多項式をＳ_ｏｄｄ（ｔ）に乗算したものとなっており、これは３次まででべき級数近似した周波数特性をＳ_ｏｄｄ（ｔ）に施していると解釈できる。
従って本例のようにメモリレスＰＤ１とメモリＰＤ１０１を歪周波数補償部１０２に直列接続した構成では、メモリレスＰＤ１やメモリＰＤ１０１で発生した予歪に直接、周波数補償が成され得るのに対し、それらを全て並列接続した構成では、入力信号Ｓ（ｔ）のみに基づいて周波数特性付きの予歪が発生し、メモリレスＰＤ１やメモリＰＤ１０１の予歪と合成されて最終的な周波数特性が形成される。

また、メモリレスＰＤ１における各係数（式４）〜（式６）や、メモリＰＤ１０１における各係数（式９）〜（式１１）や、歪周波数補償部１０２における各係数（式２６）〜（式２８）については、任意の手法で設定されてもよく、例えば、これらの係数の学習方法として、従来と同様に摂動法を用いることができ、図９に示されるような制御部による処理の手順と同様な方法で制御することが可能である。

以上のように、本例の送信装置が有するプリディストータでは、例えば無線通信を行う送信機の電力増幅器における非線形歪を補償するに際して、入力信号の変化を振幅差と位相差に分けて扱い、それぞれに対してべき級数近似を行うことで、電源電圧変動によるメモリ効果と歪の周波数特性を補償することができる。
従って、本例のプリディストータでは、例えば、従来のプリディストータでは補償することができない非線形歪の周波数特性を補償することができる。

本発明の第１実施例に係る送信装置が有するプリディストータの構成例を示す図である。 本発明の第２実施例に係る送信装置が有するプリディストータの構成例を示す図である。 メモリＰＤの入力信号のスペクトルの一例を示す図である。 電源電圧変動によるメモリ効果の発生モデルを示す図である。 （ａ）は電源電圧をパラメータにしたＡＭ−ＡＭ特性を示す図であり、（ｂ）は電源電圧をパラメータにしたＡＭ−ＰＭ特性を示す図である。 ディジタルプリディストータの構成例を示す図である。 ＤＰＤを適応制御する送信装置の構成例を示す図である。 電力増幅器からの出力のスペクトラムにおけるＩＭＤ３及びＩＭＤ５の一例を示す図である。 制御部により行われる制御方法の処理の手順の一例を示す図である。 （ａ）は周波数をパラメータとした電力増幅器のＡＭ−ＡＭ特性を示す図であり、（ｂ）は周波数をパラメータとした電力増幅器のＡＭ−ＰＭ特性を示す図である。 （ａ）は電源電圧変動を持つ電力増幅器の出力スペクトルの一例を示す図であり、（ｂ）は非線形歪の周波数特性を持つ電力増幅器の出力スペクトルの一例を示す図である。 メモリＰＤの入力信号のベクトルの一例を示す図である。

符号の説明

１、３０１・・メモリレスＰＤ、 ２、１０１、３０２・・メモリＰＤ、 １１、３２、５５、１１１、１６４、３１１、３３１・・２乗器、 １２、１３、１５、１６、１８、１９、３４、３８、３９、４１、５４、５９、６０、６２、７４、７９、８０、８２、１１４、１１５、１２４、１２５、１３４、１３５、１５３、１５５、１５６、１６３、１６６、１６７、１７３、１７６、１７７、３１２、３１３、３１５、３１６、３１８、３１９、３３４、３３５、３４４、３４５、３５４、３５５・・乗算器、 １４、５２、１２１、３１４、３４１・・４乗器、 １７、７２、１３１、３１７、３５１・・６乗器、 ２０、３７、４０、５８、６１、７８、８１、９１、１１３、１２３、１３３、１４１、１８１、３２０、３３３、３４３、３５３、３６１・・加算器、 ３１、５１、７１、１１２、１２２、１３２、１５１、１６１、１７１、３３２、３４２、３５２・・遅延素子、 ３３、５３、７３、１５２、１６２、１７２・・共役部、 ３５、５６、７６・・実部取得部、 ３６、５７、７７、１５４、１６５、１７５・・虚部取得部、 ７５、１７４・・３乗器、 １０２・・歪周波数補償部、 ２０１・・トランジスタ、 ２０２・・コイル（インダクタンス）、 ４０１・・ＤＰＤ、 ４０２・・Ｄ／Ａ変換器、 ４０３・・アップコンバータ、 ４０４・・電力増幅器、 ４０５・・方向性結合器、 ４０６・・ダウンコンバータ、 ４０７・・Ａ／Ｄ変換器、 ４０８・・歪検出部、 ４０９・・制御部、 ４１１・・ＦＦＴ部、 ４１２・・歪値演算部、

Claims (2)

1. 増幅器における非線形歪を補償するプリディストータを有する送信装置において、
   前記プリディストータは、奇数次歪を発生する第１の補償手段と、入力信号の変化の振幅成分に基づく予歪を発生する第２の補償手段と、入力信号の変化の位相成分に基づく予歪を発生する第３の補償手段を備えることを特徴とする送信装置。
2. 請求項１に記載の送信装置において、
   前記第１の補償手段は、時刻ｔ、入力信号Ｓ（ｔ）、奇数である次数ｎ、係数Ｏ_ｎとし、Ｓ_ｄ ^ｎ（ｔ）＝｜Ｓ（ｔ）｜^ｎ−１・Ｓ（ｔ）として、Ｏ_ｎ・Ｓ_ｄ ^ｎ（ｔ）の成分又はそれに近似する成分を前記入力信号Ｓ（ｔ）に与え、
   前記第２の補償手段は、時刻ｔ、１サンプル時間Ｔ、入力信号Ｓ_ｉｎ（ｔ）、偶数である次数ｎ、係数Ｅｒ_ｎとし、Ｄ_ｉｆｆＲ^ｎ（ｔ）＝ｒｅａｌ（（Ｓ_ｉｎ（ｔ）・Ｓ_ｉｎ ^＊（ｔ−Ｔ）／｜Ｓ_ｉｎ（ｔ−Ｔ）｜）^ｎ）−｜Ｓ_ｉｎ（ｔ−Ｔ）｜^ｎとして、Ｄ_ｉｆｆＲ^ｎ（ｔ）・Ｅｒ_ｎ・Ｓ_ｉｎ（ｔ）の成分又はそれに近似する成分を前記入力信号Ｓ_ｉｎ（ｔ）に与え、
   前記第３の補償手段は、時刻ｔ、１サンプル時間Ｔ、入力信号Ｓ_ｉｎ２（ｔ）、偶数である次数ｎ、係数Ｅｉ_ｎとし、Ｄ_ｉｆｆＩ^ｎ（ｔ）＝ｉｍａｇ（（Ｓ_ｉｎ２（ｔ）・Ｓ_ｉｎ２ ^＊（ｔ−Ｔ）／｜Ｓ_ｉｎ２（ｔ−Ｔ）｜）^ｎ）として、Ｄ_ｉｆｆＩ^ｎ（ｔ）・Ｅｉ_ｎ・Ｓ_ｉｎ２（ｔ）の成分又はそれに近似する成分を前記入力信号Ｓ_ｉｎ２（ｔ）に与える、
   ことを特徴とする送信装置。

Images