KR101159478B1 - 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법 - Google Patents

왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법 Download PDF

Info

Publication number
KR101159478B1
KR101159478B1 KR1020110003863A KR20110003863A KR101159478B1 KR 101159478 B1 KR101159478 B1 KR 101159478B1 KR 1020110003863 A KR1020110003863 A KR 1020110003863A KR 20110003863 A KR20110003863 A KR 20110003863A KR 101159478 B1 KR101159478 B1 KR 101159478B1
Authority
KR
South Korea
Prior art keywords
distortion compensation
address
signal
distortion
power
Prior art date
Application number
KR1020110003863A
Other languages
English (en)
Other versions
KR20110104869A (ko
Inventor
사또시 마쯔바라
슈야 히라따
다께시 오바
히데하루 샤꼬
준 스기야마
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20110104869A publication Critical patent/KR20110104869A/ko
Application granted granted Critical
Publication of KR101159478B1 publication Critical patent/KR101159478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

본 발명의 과제는 신호의 왜곡을 정밀도 좋게 보상하는 것이다. 왜곡 보상 장치(110)는, 증폭기(120)에 의한 신호의 왜곡을 보상한다. 승산부(111)는, 왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행한다. 계수 연산부(118)는, 왜곡 보상 전의 입력 신호와 증폭기(120)의 출력 신호에 기초하여 왜곡 보상 계수를 산출한다. LUT(114a)는, 산출된 왜곡 보상 계수를 기억한다. 어드레스 생성부(112)는, 입력 신호의 전력값에 기초하여 LUT(114a)로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성한다. 또한, 어드레스 생성부(112)는, 입력 신호의 위상에 기초하여 LUT(114a)로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성한다. 승산부(111)는, 제1 및 제2 어드레스에 기초하여 LUT(114a)로부터 취득된 왜곡 보상 계수에 의해 왜곡 보상을 행한다. LUT(114a)는, 제1 및 제2 어드레스에 대응시켜 산출된 왜곡 보상 계수를 기억한다.

Description

왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법{DISTORTION COMPENSATING APPARATUS, AMPLIFYING APPARATUS, TRANSMITTING APPARATUS, AND DISTORTION COMPENSATING METHOD}
본 발명은, 신호의 왜곡을 보상하는 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법에 관한 것이다.
최근, W-CDMA(Wideband Code Division Multiple Access) 등의 무선 통신에서, 디지털화에 의한 전송의 고능률화가 행해지고 있다. 무선 통신에서 다치 위상 변조 방식을 적용하는 경우는, 송신측에서 송신용 전력 증폭기의 증폭 특성을 선형화하여 비선형 왜곡을 억제하여, 인접 채널 누설 전력을 저감하는 기술이 이용된다. 또한, 선형성이 뒤떨어지는 증폭기를 사용하여 전력 효율의 향상을 도모하는 경우는, 신호의 비선형 왜곡을 보상하는 기술이 이용된다(예를 들면, 하기 특허 문헌 1, 2 참조).
[특허 문헌 1] 일본 특허 공개 제2006-253749호 공보 [특허 문헌 2] 국제 공개 제2007/036990호 팜플렛
그러나, 상술한 종래 기술에서는, 신호의 왜곡을 정밀도 좋게 보상할 수 없다고 하는 문제가 있다. 예를 들면, W-CDMA 등의 이동 통신에서는, 송신 장치의 송신 전력이 커서, 송신 신호에 큰 비선형 왜곡이 발생한다. 이 때문에, 송신 신호의 주파수 스펙트럼의 사이드 로브가 발생하여, 송신 신호의 전력이 인접 채널에 누설된다. 이와 같은 누설 전력은, 잡음으로 되어 인접 채널의 통신 품질을 열화시킨다. 특히, 송신 신호에 광대역 신호를 이용하는 경우는 협대역 신호를 이용하는 경우보다도 메모리 효과가 커서, 메모리 효과에 의한 송신 신호의 근방의 왜곡을 보상하는 것이 곤란하다.
개시의 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법은, 상술한 문제점을 해소하는 것이며, 신호의 왜곡을 정밀도 좋게 보상하는 것을 목적으로 한다.
상술한 과제를 해결하고, 목적을 달성하기 위해, 개시 기술은, 증폭기에 의한 신호의 왜곡을 보상하는 왜곡 보상 장치에 있어서, 왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행하는 왜곡 보상 처리부와, 상기 왜곡 보상 계수를 기억하는 기억부와, 상기 입력 신호의 전력값에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성하고, 상기 입력 신호의 위상에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성하는 어드레스 생성부를 갖고, 상기 왜곡 보상 처리부는, 상기 제1 및 제2 어드레스에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하여 상기 왜곡 보상을 행한다.
개시의 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법에 따르면, 신호의 왜곡을 정밀도 좋게 보상할 수 있다.
도 1은 실시 형태 1에 따른 왜곡 보상 장치의 일례를 나타내는 블록도.
도 2는 도 1에 도시한 어드레스 생성부의 일례를 나타내는 블록도.
도 3은 왜곡 보상을 행한 후의 신호의 일례를 나타내는 도면(그 1).
도 4는 왜곡 보상을 행한 후의 신호의 일례를 나타내는 도면(그 2).
도 5는 협대역 신호의 신호 천이를 나타내는 도면.
도 6은 광대역 신호의 신호 천이를 나타내는 도면.
도 7은 도 2에 도시한 어드레스 생성부의 변형예 1을 나타내는 블록도.
도 8은 도 2에 도시한 어드레스 생성부의 변형예 2를 나타내는 블록도.
도 9는 실시 형태 2에 따른 어드레스 생성부의 일례를 나타내는 블록도.
도 10은 도 9에 도시한 어드레스 생성부의 변형예를 나타내는 블록도.
도 11은 왜곡 보상을 행한 후의 신호를 도시하는 도면(그 3).
도 12는 도 10에 도시한 어드레스 생성부의 변형예 1을 나타내는 블록도.
도 13은 도 10에 도시한 어드레스 생성부의 변형예 2를 나타내는 블록도.
도 14는 실시 형태 3에 따른 송신 장치의 일례를 나타내는 블록도.
도 15는 증폭기의 입출력 특성을 나타내는 그래프.
도 16은 증폭기의 입출력 특성의 비선형에 의한 신호의 왜곡을 도시하는 도면.
이하에 도면을 참조하여, 개시 기술의 바람직한 실시 형태를 상세하게 설명한다. 개시 기술은, 위상 차분에서 어드레스가 부여된 왜곡 보상 계수의 룩업 테이블을 이용함으로써, 신호의 위상 차분에 따라서 적절한 왜곡 보상 계수를 선택하고, 증폭기에서의 메모리 효과에 의한 신호의 비선형 왜곡을 정밀도 좋게 보상한다.
<실시 형태 1>
도 1은, 실시 형태 1에 따른 왜곡 보상 장치의 일례를 나타내는 블록도이다. 도 1에 도시한 증폭 장치(100)는, 왜곡 보상 장치(110)와, 증폭기(120)와, 귀환계(130)를 구비하고 있다. 왜곡 보상 장치(110)는, 예를 들면 적응 LMS(Least Mean Square)를 이용하여, 증폭기(120)에 의한 신호의 왜곡을 보상한다.
도 1에 도시한 바와 같이, 왜곡 보상 장치(110)는, 승산부(111)와, 어드레스 생성부(112)와, 지연부(113)와, 테이블 관리부(114)와, 지연부(115)와, 지연부(116)와, 감산부(117)와, 계수 연산부(118)와, 가산부(119)를 구비하고 있다. 이하의 설명에서, x, y, f, h, u, e는 복소수이다. 또한，*는 공액 복소수를 나타낸다. t는 시간을 나타낸다.
왜곡 보상 장치(110)에 입력된 신호 x(t)는, 승산부(111), 어드레스 생성부(112) 및 지연부(116)의 각각에 입력된다. 승산부(111)는, 왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행하는 왜곡 보상 처리부이다. 구체적으로는, 승산부(111)는, 입력된 신호 x(t)와, 테이블 관리부(114)로부터 출력된 왜곡 보상 계수 hn-1(p)를 승산한다. 승산부(111)는, 승산한 신호를 증폭기(120)에 출력한다.
증폭기(120)는, 증폭 특성으로서 비선형의 왜곡 함수 f(p)를 갖고, 승산부(111)로부터 출력된 신호를 증폭한다. 증폭기(120)는, 증폭한 신호 y(t)(=hn-1(p)x(t)f(p))를 출력한다. 증폭기(120)로부터 출력된 신호 y(t)는 후단에 출력됨과 함께, 일부가 분기되어 귀환 신호 y(t)로서 귀환계(130)에 출력된다.
귀환계(130)는, 증폭기(120)로부터 일부 분기된 귀환 신호 y(t)를 귀환시키는 회로이다. 예를 들면, 귀환계(130)는, 증폭기(120)로부터 일부 분기된 귀환 신호 y(t)를 주파수 변환하고, 직교 검파하고, 디지털 신호로 변환하고, 디지털 신호로 변환한 귀환 신호 y(t)를 감산부(117) 및 계수 연산부(118)의 각각에 출력한다.
어드레스 생성부(112)는, 입력 신호의 전력값에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성한다. 또한, 어드레스 생성부(112)는, 입력 신호의 위상에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성한다.
구체적으로는, 어드레스 생성부(112)는, 입력된 신호 x(t)의 파워 p(=x2(t))를 산출하고, 산출한 파워 p에 일의로 대응하는 어드레스를 X축 방향 어드레스(제1 어드레스)로서 생성한다. 또한, 어드레스 생성부(112)는, 신호 x(t)의 다른 시점간의 위상 차분 Δ를 산출하고, 산출한 위상 차분 Δ에 일의로 대응하는 어드레스를 Y축 방향 어드레스(제2 어드레스)로서 생성한다.
또한, 어드레스 생성부(112)는, X축 방향 어드레스와 Y축 방향 어드레스를 합성한 합성 어드레스를 생성한다. 합성 어드레스는, 예를 들면 X축 방향 어드레스와 Y축 방향 어드레스의 조합에 일의로 대응하는 어드레스이다. 예를 들면, 어드레스 생성부(112)는, 「X축 방향 어드레스:Y축 방향 어드레스」와 같이 , X축 방향 어드레스와 Y축 방향 어드레스를 배열한 합성 어드레스를 생성한다. 어드레스 생성부(112)에 의해서 생성된 합성 어드레스는, 지연부(113)에 출력됨과 함께, 읽어들이기 어드레스 AR로서 테이블 관리부(114)에 출력된다.
지연부(113)는, 어드레스 생성부(112)로부터 출력된 합성 어드레스를 지연시키고, 지연시킨 합성 어드레스를 기입 어드레스 AW로서 테이블 관리부(114)에 출력한다. 지연부(113)에서의 지연량은, 감산부(117) 및 계수 연산부(118)에 의해서 LUT(114a)의 갱신값을 얻기까지의 연산 시간 등에 기초하여 설정한다. 이에 의해, 어드레스 생성부(112)로부터 출력된 합성 어드레스를 기입 어드레스 AW로서 이용할 수 있다.
테이블 관리부(114)는, 감산부(117) 및 계수 연산부(118)에 의해서 산출된 왜곡 보상 계수를 기억하는 기억부이다. 구체적으로는, 테이블 관리부(114)는, 왜곡 보상 계수와 2차원 어드레스를 대응지은 LUT(114a)(룩업 테이블)를 기억하고 있다. 왜곡 보상 계수는, 승산부(111)에서의 왜곡 보상에 이용되는 계수이다. 2차원 어드레스는, X축 방향 어드레스와 Y축 방향 어드레스의 조합의 어드레스이다.
테이블 관리부(114)는, 어드레스 생성부(112)로부터 출력된 읽어들이기 어드레스 AR로부터 X축 방향 어드레스와 Y축 방향 어드레스를 취득한다. 그리고, 테이블 관리부(114)는, 취득한 X축 방향 어드레스와 Y축 방향 어드레스에 대응하는 왜곡 보상 계수를 LUT(114a)로부터 읽어낸다. 테이블 관리부(114)는, 읽어낸 왜곡 보상 계수 hn-1(p)를, 승산부(111) 및 지연부(115)의 각각에 출력한다.
또한, 테이블 관리부(114)는, 지연부(113)로부터 출력된 기입 어드레스 AW로부터 X축 방향 어드레스와 Y축 방향 어드레스를 취득한다. 그리고, 테이블 관리부(114)는, 취득한 X축 방향 어드레스와 Y축 방향 어드레스에 대응하는 LUT(114a)의 영역에, 가산부(119)로부터 출력된 왜곡 보상 계수의 갱신값을 기입한다.
지연부(115)는, 테이블 관리부(114)로부터 출력된 왜곡 보상 계수 hn-1(p)를 지연시켜, 계수 연산부(118) 및 가산부(119)의 각각에 출력한다. 지연부(116)는, 입력된 신호 x(t)를 지연시켜 감산부(117)에 출력한다.
감산부(117) 및 계수 연산부(118)는, 승산부(111)에 의한 왜곡 보상 전의 입력 신호와 증폭기(120)의 출력 신호에 기초하여 왜곡 보상 계수를 산출하는 연산부이다. 구체적으로는, 감산부(117)는, 귀환계(130)로부터 출력된 귀환 신호 y(t)와, 지연부(116)로부터 출력된 신호 x(t)와의 차 e(t)를 계수 연산부(118)에 출력한다. 계수 연산부(118)는, 테이블 관리부(114)의 LUT(114a)에 저장한 왜곡 보상 계수의 갱신값을 연산한다. 구체적으로는, 계수 연산부(118)는, 공액 복소 신호 출력부(118a)(Conj) 및 승산부(118b～118d)를 갖는다.
공액 복소 신호 출력부(118a)는, 귀환계(130)로부터의 귀환 신호 y(t)의 공액 복소 신호 y*(t)를 승산부(118b)에 출력한다. 승산부(118b)는, 지연부(115)로부터의 왜곡 보상 계수 hn-1(p)와, 공액 복소 신호 출력부(118a)로부터의 공액 복소 신호 y*(t)와의 승산 결과 u*(t)(=hn-1(p)y*(t))를 승산부(118c)에 출력한다.
승산부(118c)는, 감산부(117)로부터의 차 e(t)와, 승산부(118b)로부터의 승산 결과 u*(t)와의 승산 결과 e(t)u*(t)를 승산부(118d)에 출력한다. 승산부(118d)는, 승산부(118c)로부터의 승산 결과 e(t)u*(t)와 스텝 사이즈 파라미터 μ와의 승산 결과 μe(t)u*(t)를 가산부(119)에 출력한다.
가산부(119)는, 지연부(115)로부터의 왜곡 보상 계수 hn-1(p)와, 승산부(118d)로부터의 승산 결과 μe(t)u*(t)를 가산한다. 가산부(119)는, 가산 결과 hn-1(p)+μe(t)u*(t)를 LUT(114a)의 갱신값으로서 테이블 관리부(114)에 출력한다. 가산부(119)로부터 출력된 갱신값은, 테이블 관리부(114)에 입력되는 기입 어드레스 AW에 대응하는 LUT(114a)의 영역에 기입된다.
지연부(113, 115, 116)의 지연 시간은, 예를 들면 신호 x(t)가 왜곡 보상 장치(110)에 입력되고 나서, 귀환 신호 y(t)가 감산부(117)에 입력될 때까지의 시간 D로 한다. 구체적으로는, 증폭기(120)에서의 신호의 지연 시간을 D0으로 하고, 귀환계(130)에서의 신호의 지연 시간을 D1로 하면, 지연부(113, 115, 116)의 지연 시간을 각각 D0+D1로 한다.
이에 의해, 테이블 관리부(114)에 입력되는 기입 어드레스 AW에 대하여, 테이블 관리부(114)의 LUT(114a)가, 신호 x(t)와 귀환 신호 y(t)의 차신호 e(t)가 최소로 되는 왜곡 보상 계수 h(p)로 갱신된다. 최종적으로 최적의 왜곡 보상계 수치에 수속하고, 증폭기(120)에 의한 신호의 왜곡이 보상된다.
이와 같이, X축 방향 어드레스와 Y축 방향 어드레스에 기초하여 테이블 관리부(114)의 LUT(114a)로부터 왜곡 보상 계수를 취득하여 왜곡 보상을 행함으로써, 비선형 왜곡을 억제하여 인접 채널 누설 전력을 저감할 수 있다.
또한, 어드레스 생성부(112)에서 X축 방향 어드레스와 Y축 방향 어드레스를 합성한 합성 어드레스를 생성하여 출력하는 구성에 대해서 설명하였지만, 이와 같은 구성에 한정되지 않고, 테이블 관리부(114)가 X축 방향 어드레스와 Y축 방향 어드레스를 취득할 수 있으면 된다. 예를 들면, 어드레스 생성부(112)가 X축 방향 어드레스 및 Y축 방향 어드레스의 각각을 출력하는 구성으로 하여도 된다.
도 2는, 도 1에 도시한 어드레스 생성부의 일례를 나타내는 블록도이다. 도 2에 도시한 바와 같이, 도 1에 도시한 어드레스 생성부(112)는, 파워 산출부(201)와, 지연부(202)와, X축 어드레스 산출부(203)와, 위상 산출부(204)와, 지연부(205, 206)와, 승산부(207～209)와, 가산부(210)와, Y축 어드레스 산출부(211)와, 어드레스 산출부(212)를 구비하고 있다. 어드레스 생성부(112)에 입력된 신호 x(t)는, 파워 산출부(201) 및 위상 산출부(204)의 각각에 입력된다.
파워 산출부(201), 지연부(202) 및 X축 어드레스 산출부(203)는, 입력 신호의 전력값(파워)에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성한다.
구체적으로는, 파워 산출부(201)는, 입력된 신호 x(t)의 파워 p(=x2(t))를 산출한다. 파워 산출부(201)는, 산출한 파워 p를 나타내는 파워 정보를 지연부(202)에 출력한다. 지연부(202)는, 파워 산출부(201)로부터 출력된 파워 정보를 1 샘플 지연시켜 X축 어드레스 산출부(203)에 출력한다. X축 어드레스 산출부(203)는, 지연부(202)로부터 출력된 파워 정보를 정규화함으로써 X축 방향 어드레스를 산출하고, 산출한 X축 방향 어드레스 xadr(t)를 어드레스 산출부(212)에 출력한다.
위상 산출부(204), 지연부(205, 206), 승산부(207～209), 가산부(210) 및 Y축 어드레스 산출부(211)는, 입력 신호의 위상에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성한다.
위상 산출부(204)는, 입력된 신호 x(t)의 위상 θ를 산출한다. 위상 θ의 산출 방법으로서는, 위상 산출부(204)를 하드웨어로 실현하는 경우에는 CORDIC법이나 테이블 참조법을 이용할 수 있다. 또한, 위상 산출부(204)를 소프트웨어로 실현하는 경우에는 CORDIC법이나 테이블 참조법 외에, 조립된 위상 산출 함수를 이용할 수도 있다. 위상 산출부(204)는, 산출한 위상 θ를 나타내는 위상 정보를 지연부(205) 및 승산부(207)의 각각에 출력한다.
지연부(205)는, 위상 산출부(204)로부터 출력된 위상 정보를 1 샘플 지연시켜 지연부(206) 및 승산부(208)의 각각에 출력한다. 지연부(206)는, 지연부(205)로부터 출력된 위상 정보를 1 샘플 지연시켜 승산부(209)에 출력한다.
승산부(207)는, 위상 산출부(204)로부터 출력된 위상 정보에 탭 계수 tap1을 승산하여 가산부(210)에 출력한다. 승산부(208)는, 지연부(205)로부터 출력된 위상 정보에 탭 계수 tap2를 승산하여 가산부(210)에 출력한다. 승산부(209)는, 지연부(206)로부터 출력된 위상 정보에 탭 계수 tap3을 승산하여 가산부(210)에 출력한다.
가산부(210)는, 승산부(207～209)로부터 출력된 각 신호를 가산한다. 가산부(210)에 의한 가산 결과는, 다른 3개의 시점(예를 들면 과거, 현재, 미래)에서의 신호 x(t)의 위상 차분 Δθ를 나타낸다. 또한，3개의 시점의 위상 차분 Δθ를 산출하는 경우에 대해서 설명하였지만, 3개의 시점에 한정되지 않고 2 또는 4 이상의 시점의 위상 차분 Δθ를 산출하여도 된다. 가산부(210)는, 가산 결과를 위상차 정보로서 Y축 어드레스 산출부(211)에 출력한다.
Y축 어드레스 산출부(211)는, 가산부(210)로부터 출력된 위상차 정보를 정규화함으로써 Y축 방향 어드레스를 산출한다. Y축 어드레스 산출부(211)는, 산출한 Y축 방향 어드레스 yadr(t)를 어드레스 산출부(212)에 출력한다. 이와 같이, 위상 산출부(204)에서 산출한 위상과, 산출한 위상을 소정의 시간(예를 들면 1 샘플)만큼 지연시킨 위상과의 차분에 기초하여 Y축 방향 어드레스(제2 어드레스)를 생성한다.
어드레스 산출부(212)는, X축 어드레스 산출부(203)로부터 출력된 X축 방향 어드레스 xadr(t)와, Y축 어드레스 산출부(211)로부터 출력된 Y축 방향 어드레스 yadr(t)를 합성하고, 합성한 합성 어드레스 adr(t)를 출력한다. 어드레스 산출부(212)로부터 출력된 합성 어드레스 adr(t)는, 지연부(113)에 출력됨과 함께, 읽어들이기 어드레스 AR로서 테이블 관리부(114)에 출력된다.
또한, 지연부(202, 205, 206)의 각각에서의 지연량은, 신호 x(t)의 1 샘플분에 한정되지 않는다. 예를 들면, 지연부(202, 205, 206)의 각각에서의 지연량을 신호 x(t)의 1/2 샘플분이나 2 샘플분 등으로 하여도 된다.
예를 들면, 지연부(202, 205)의 각각에서의 지연량은, 파워 산출부(201)로부터 출력되는 파워 정보와, 승산부(208)로부터 출력되는 위상 정보와의 타이밍이 동일하게 되도록 설정한다. 이에 의해, 승산부(208)로부터 출력되는 위상 정보를 Y축 방향 어드레스의 기준으로 하고, X축 방향 어드레스와 Y축 방향 어드레스의 출력 타이밍을 동일하게 할 수 있다.
도 3은, 왜곡 보상을 행한 후의 신호의 일례를 나타내는 도면(그 1)이다. 도 3에 도시한 주파수 스펙트럼(301)은, 신호 x(t)의 파워 p의 1차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행하였다고 가정한 경우의 신호 y(t)를 나타내고 있다. 주파수 스펙트럼(302)은, 신호 x(t)의 파워 p와 진폭 √p와의 2차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행하였다고 가정한 경우의 신호 y(t)를 나타내고 있다.
주파수 스펙트럼(301, 302)으로 도시한 바와 같이, 신호 x(t) 파워 p와 진폭 √p와의 2차원 어드레스를 이용하는 경우는, 신호 x(t)의 파워 p의 1차원 어드레스를 이용하는 경우보다도 신호 y(t)의 사이드 로브가 내려간다.
도 4는, 왜곡 보상을 행한 후의 신호의 일례를 나타내는 도면(그 2)이다. 도 4에서, 도 3에 도시한 부분과 마찬가지의 부분에 대해서는 동일한 부호를 붙여 설명을 생략한다. 도 4에 도시한 주파수 스펙트럼(401)은, 신호 x(t)의 파워 p와 위상 차분 Δθ와의 2차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행하는 경우의 신호 y(t)를 나타내고 있다.
주파수 스펙트럼(302, 401)으로 도시한 바와 같이, 신호 x(t)의 파워 p와 위상 차분 Δθ와의 2차원 어드레스를 이용하는 경우는, 신호 x(t)의 파워 p와 진폭 √p와의 2차원 어드레스를 이용하는 경우보다도 신호 y(t)의 사이드 로브를 더 내릴 수 있다. 이와 같이, 왜곡 보상 장치(110)에 따르면, 신호 x(t)의 파워 p와 위상 차분 Δθ와의 2차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행함으로써, 주파수 스펙트럼의 사이드 로브를 내려서 인접 채널에의 누설 전력을 저감할 수 있다.
도 5는, 협대역 신호의 신호 천이를 나타내는 도면이다. 도 5는, 협대역 신호의 예로서 Wcdma1 캐리어 신호의 신호 천이(500)를 나타내고 있다. 도 6은, 광대역 신호의 신호 천이를 나타내는 도면이다. 도 6은, 광대역 신호의 예로서 Wcdma4 캐리어 신호의 신호 천이(600)를 나타내고 있다. 도 5 및 도 6에서, 횡축은 신호의 샘플의 번호를 나타내고 있다. 종축은, 샘플의 번호 7의 신호로부터의 위상 차분 Δθ를 나타내고 있다.
도 5 및 도 6에 도시한 바와 같이, 광대역 신호는, 협대역 신호에 비해 1 샘플마다의 위상 차분 Δθ가 크다. 이 때문에, 광대역 신호는 협대역 신호보다도 위상 차분 Δθ에 의한 메모리 효과가 커진다. 왜곡 보상 장치(110)에서는, 입력 전력의 순시값 p와 입력 위상 변동값 Δθ로부터 참조되는 LUT를 이용한다. 이 때문에, 증폭기(120)의 출력 파형의 근방에 발생하는 메모리 효과에 의한 왜곡을 정밀도 좋게 보상할 수 있다.
도 7은, 도 2에 도시한 어드레스 생성부의 변형예 1을 나타내는 블록도이다. 도 7에서, 도 2에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙여 설명을 생략한다. 도 7에 도시한 바와 같이, 어드레스 생성부(112)는, 도 2에 도시한 파워 산출부(201) 대신에 진폭 산출부(701)를 구비하고 있어도 된다. 어드레스 생성부(112)에 입력된 신호 x(t)는, 진폭 산출부(701) 및 위상 산출부(204)의 각각에 입력된다.
진폭 산출부(701), 지연부(202) 및 X축 어드레스 산출부(203)는, 입력 신호의 전력값에 의해 산출한 진폭에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성한다.
구체적으로는, 진폭 산출부(701)는, 입력된 신호 x(t)의 파워 p(=x2(t))에 의해 신호 x(t)의 진폭 √p(=√(x2(t)))를 산출한다. 진폭 산출부(701)는, 산출한 진폭 √p를 나타내는 진폭 정보를 지연부(202)에 출력한다. 지연부(202)는, 진폭 산출부(701)로부터 출력된 진폭 정보를 1 샘플 지연시켜 X축 어드레스 산출부(203)에 출력한다. X축 어드레스 산출부(203)는, 지연부(202)로부터 출력된 진폭 정보를 정규화함으로써 X축 방향 어드레스를 산출한다.
이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 진폭 √p와 위상 차분 Δθ와의 2차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
도 8은, 도 2에 도시한 어드레스 생성부의 변형예 2를 나타내는 블록도이다. 도 8에서, 도 2에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙여 설명을 생략한다. 도 8에 도시한 바와 같이, 어드레스 생성부(112)는, 도 2에 도시한 파워 산출부(201) 대신에 전력 대수 산출부(801)를 구비하고 있어도 된다. 어드레스 생성부(112)에 입력된 신호 x(t)는, 전력 대수 산출부(801) 및 위상 산출부(204)의 각각에 입력된다.
전력 대수 산출부(801), 지연부(202) 및 X축 어드레스 산출부(203)는, 입력 신호의 전력값을 대수화한 값에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성한다.
구체적으로는, 전력 대수 산출부(8O1)는, 입력된 신호 x(t)의 파워 p(=x2(t))를 대수화한 값(대수값 logep)를 산출한다. 전력 대수 산출부(801)는, 산출한 대수값 logep를 나타내는 전력 대수 정보를 지연부(202)에 출력한다. 지연부(202)는, 전력 대수 산출부(801)로부터 출력된 전력 대수 정보를 1 샘플 지연시켜 X축 어드레스 산출부(203)에 출력한다. X축 어드레스 산출부(203)는, 지연부(202)로부터 출력된 전력 대수 정보를 정규화함으로써 X축 방향 어드레스 xadr(t)를 산출한다.
이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p의 대수값 logep와 위상 차분 Δθ와의 2차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
이와 같이, 실시 형태 1에 따른 왜곡 보상 장치(110)에 따르면, 위상 차분 Δθ에 의해서 어드레스 부여된 LUT(114a)를 이용함으로써, 위상 차분으로부터 발생하는 메모리 효과를 보상하여, 신호의 왜곡을 정밀도 좋게 보상할 수 있다. 이 때문에, 예를 들면 선형성이 뒤떨어지는 증폭기(120)를 사용하여 전력 효율의 향상을 도모하는 경우에도, 신호의 비선형 왜곡을 정밀도 좋게 보상하여, 인접 채널 누설 전력을 저감할 수 있다.
<실시 형태 2>
실시 형태 2에 따른 왜곡 보상 장치(110)의 구성은, 도 1에 도시한 구성과 마찬가지이다. 단, 실시 형태 2에 따른 왜곡 보상 장치(110)의 어드레스 생성부(112)는, 입력 신호의 진폭에 기초하여 테이블 관리부(114)로부터 왜곡 보상 계수를 선택하기 위한 Z축 방향 어드레스(제3 어드레스)를 생성한다.
또한, 어드레스 생성부(112)는, X축 방향 어드레스와 Y축 방향 어드레스와 Z축 방향 어드레스를 합성한 합성 어드레스를 생성한다. 합성 어드레스는, 예를 들면 X축 방향 어드레스와 Y축 방향 어드레스와 Z축 방향 어드레스의 조합에 일의로 대응하는 어드레스이다.
또한, 승산부(111)는, X축 방향 어드레스, Y축 방향 어드레스 및 Z축 방향 어드레스에 기초하여 테이블 관리부(114)로부터 취득된 왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행한다. 또한, 테이블 관리부(114)는, X축 방향 어드레스, Y축 방향 어드레스 및 Z축 방향 어드레스에 대응시켜 산출된 왜곡 보상 계수를 기억한다.
테이블 관리부(114)는, 왜곡 보상 계수와 3차원 어드레스를 대응지은 LUT(114a)를 기억하고 있다. 3차원 어드레스는, X축 방향 어드레스와 Y축 방향 어드레스와 Z축 방향 어드레스의 조합의 어드레스이다. 테이블 관리부(114)는, 어드레스 생성부(112)로부터 출력된 읽어들이기 어드레스 AR로부터 X축 방향 어드레스와 Y축 방향 어드레스와 Z축 방향 어드레스를 취득한다. 그리고, 테이블 관리부(114)는, 취득한 각 어드레스의 조합에 대응하는 왜곡 보상 계수를 LUT(114a)로부터 읽어낸다.
또한, 테이블 관리부(114)는, 지연부(113)로부터 출력된 기입 어드레스 AW로부터 X축 방향 어드레스와 Y축 방향 어드레스와 Z축 방향 어드레스를 취득한다. 그리고, 테이블 관리부(114)는, 취득한 각 어드레스의 조합에 대응하는 LUT(114a)의 영역에, 가산부(119)로부터 출력된 왜곡 보상 계수의 갱신값을 기입한다.
도 9는, 실시 형태 2에 따른 어드레스 생성부의 일례를 나타내는 블록도이다. 도 9에서, 도 2에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙여 설명을 생략한다. 도 9에 도시한 바와 같이, 실시 형태 2에 따른 어드레스 생성부(112)는, 도 1에 도시한 구성 외에, 진폭 산출부(901)와, 지연부(902)와, Z축 어드레스 산출부(903)를 구비하고 있다. 어드레스 생성부(112)에 입력된 신호 x(t)는, 파워 산출부(201), 위상 산출부(204) 및 진폭 산출부(901)의 각각에 입력된다.
진폭 산출부(901), 지연부(902) 및 Z축 어드레스 산출부(903)는, 입력 신호의 진폭에 기초하여 LUT(114a)로부터 왜곡 보상 계수를 취득하기 위한 제3 어드레스를 생성한다. 구체적으로는, 진폭 산출부(901)는, 입력된 신호 x(t)의 진폭 √p를 산출하고, 산출한 진폭 √p를 나타내는 진폭 정보를 지연부(902)에 출력한다. 지연부(902)는, 진폭 산출부(901)로부터 출력된 진폭 정보를 1 샘플 지연시켜 Z축 어드레스 산출부(903)에 출력한다.
Z축 어드레스 산출부(903)는, 지연부(902)로부터 출력된 진폭 정보를 정규화함으로써 Z축 방향 어드레스를 산출한다. Z축 어드레스 산출부(903)는, 산출한 Z축 방향 어드레스 zadr(t)를 어드레스 산출부(212)에 출력한다. 어드레스 산출부(212)는, X축 어드레스 산출부(203)로부터의 X축 방향 어드레스 xadr(t)와, Y축 어드레스 산출부(211)로부터의 Y축 방향 어드레스 yadr(t)와, Z축 어드레스 산출부(903)로부터의 Z축 방향 어드레스 zadr(t)를 합성한다. 어드레스 산출부(212)는, 합성한 어드레스 adr(t)를 출력한다.
이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p와 위상 차분 Δθ와 진폭 √p와의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
또한, 지연부(202, 205, 206, 902)의 각각에서의 지연량은, 신호 x(t)의 1 샘플분에 한정되지 않는다. 예를 들면, 지연부(202, 205, 206, 902)의 각각에서의 지연량을 신호 x(t)의 1/2 샘플분이나 2 샘플분 등으로 하여도 된다.
예를 들면, 지연부(202, 205, 902)의 각각에서의 지연량은, 파워 산출부(201)로부터 출력되는 파워 정보와, 승산부(208)로부터 출력되는 위상 정보와, 진폭 산출부(901)로부터 출력되는 진폭 정보와의 타이밍이 동일하게 되도록 설정한다. 이에 의해, 승산부(208)로부터 출력되는 위상 정보를 Y축 방향 어드레스의 기준으로 하고, X축 방향 어드레스와 Y축 방향 어드레스와 Z축 방향 어드레스의 출력 타이밍을 동일하게 할 수 있다.
도 10은, 도 9에 도시한 어드레스 생성부의 변형예를 나타내는 블록도이다. 도 10에서, 도 2에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙여 설명을 생략한다. 도 10에 도시한 바와 같이, 실시 형태 2에 따른 어드레스 생성부(112)는, 도 1에 도시한 구성 외에, 진폭 산출부(1001)와, 지연부(1002, 1003)와, 승산부(1004～1006)와, 가산부(1007)와, Z축 어드레스 산출부(1008)를 구비하고 있어도 된다. 어드레스 생성부(112)에 입력된 신호 x(t)는, 파워 산출부(201), 위상 산출부(204) 및 진폭 산출부(1001)의 각각에 입력된다.
진폭 산출부(1001), 지연부(1002, 1003), 승산부(1004～1006), 가산부(1007), Z축 어드레스 산출부(1008)는, 입력 신호의 진폭에 기초하여 LUT(114a)로부터 왜곡 보상 계수를 취득하기 위한 제3 어드레스를 생성한다. 구체적으로는, 진폭 산출부(1001)는, 입력된 신호 x(t)의 진폭 √p를 산출한다. 진폭 산출부(1001)는, 산출한 진폭 √p를 나타내는 진폭 정보를 지연부(1002) 및 승산부(1004)의 각각에 출력한다.
지연부(1002)는, 진폭 산출부(1001)로부터 출력된 진폭 정보를 1 샘플 지연시켜 지연부(1003) 및 승산부(1005)의 각각에 출력한다. 지연부(1003)는, 지연부(1002)로부터 출력된 진폭 정보를 1 샘플 지연시켜 승산부(1006)에 출력한다.
승산부(1004)는, 진폭 산출부(1001)로부터 출력된 진폭 정보에 탭 계수 tap11을 승산하여 가산부(1007)에 출력한다. 승산부(1005)는, 지연부(1002)로부터 출력된 진폭 정보에 탭 계수 tap12를 승산하여 가산부(1007)에 출력한다. 승산부(1006)는, 지연부(1003)로부터 출력된 진폭 정보에 탭 계수 tap13을 승산하여 가산부(1007)에 출력한다.
가산부(1007)는, 승산부(1004～1006)로부터 출력된 각 신호를 가산한다. 가산부(1007)에 의한 가산 결과는, 다른 3개의 시점(예를 들면 과거, 현재, 미래)에서의 신호 x(t)의 진폭 차분 Δ√p를 나타낸다. 또한，3개의 시점의 진폭 차분 Δ√p를 산출하는 경우에 대해서 설명하였지만, 3개의 시점에 한정되지 않고 2 또는 4 이상의 시점의 진폭 차분 Δ√p를 산출하여도 된다. 가산부(1007)는, 가산 결과를 진폭차 정보로서 Z축 어드레스 산출부(1008)에 출력한다.
Z축 어드레스 산출부(1008)는, 가산부(1007)로부터 출력된 진폭차 정보를 정규화함으로써 Z축 방향 어드레스를 산출한다. Z축 어드레스 산출부(1008)는, 산출한 Z축 방향 어드레스 zadr(t)를 어드레스 산출부(212)에 출력한다.
어드레스 산출부(212)는, X축 어드레스 산출부(203)로부터의 X축 방향 어드레스 xadr(t)와, Y축 어드레스 산출부(211)로부터의 Y축 방향 어드레스 yadr(t)와, Z축 어드레스 산출부(1008)로부터의 Z축 방향 어드레스 zadr(t)를 합성한다. 어드레스 산출부(212)는, 합성한 어드레스 adr(t)를 출력한다.
이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p와 위상 차분 Δθ와 진폭 차분 Δ√p와의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
또한, 도시를 생략하지만, 도 10에 도시한 진폭 산출부(1001) 대신에, 신호 x(t)의 파워 p를 산출하는 파워 산출부(전력 산출부)를 설치하고, 파워 산출부의 출력을 지연부(1002) 및 승산부(1004)에 입력하는 구성으로 하여도 된다. 이 경우는, 가산부(1007)에 의한 가산 결과는, 다른 3개의 시점에서의 신호 x(t)의 파워 차분 Δp(전력 차분)를 나타낸다. 가산부(1007)는, 가산 결과를 파워차 정보로서 Z축 어드레스 산출부(1008)에 출력한다.
Z축 어드레스 산출부(1008)는, 가산부(1007)로부터 출력된 파워차 정보를 정규화함으로써 Z축 방향 어드레스를 산출한다. 이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p와 위상 차분 Δθ와 파워 차분 Δp와의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이 구성에서도, 증폭기(120)의 출력 파형의 사이드 로브를 내려 인접 채널에의 누설 전력을 저감할 수 있다.
또한, 도시를 생략하지만, 도 10에 도시한 진폭 산출부(1001) 대신에, 신호 x(t)의 파워 p의 대수값 logep를 산출하는 대수 전력 산출부를 설치하고, 대수 전력 산출부의 출력을 지연부(1002) 및 승산부(1004)에 입력하는 구성으로 하여도 된다. 이 경우는, 가산부(1007)에 의한 가산 결과는, 다른 3개의 시점에서의 대수 전력 차분 Δlogep(대수 전력 차분)를 나타낸다. 가산부(1007)는, 가산 결과를 대수 전력차 정보로서 Z축 어드레스 산출부(1008)에 출력한다.
Z축 어드레스 산출부(1008)는, 가산부(1007)로부터의 대수 전력차 정보를 정규화함으로써 Z축 방향 어드레스 zadr(t)를 산출한다. 이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p와 위상 차분 Δθ와 대수 전력 차분 Δlogep의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이 구성에서도, 증폭기(120)의 출력 파형의 사이드 로브를 내려 인접 채널에의 누설 전력을 저감할 수 있다.
또한, 지연부(202, 205, 206, 1002, 1003)의 각각에서의 지연량은, 신호 x(t)의 1 샘플분에 한정되지 않는다. 예를 들면, 지연부(202, 205, 206, 1002, 1003)의 각각에서의 지연량을 신호 x(t)의 1/2 샘플분이나 2 샘플분 등으로 하여도 된다.
예를 들면, 지연부(202, 205, 1002)의 각각에서의 지연량은, 파워 산출부(201)로부터 출력되는 파워 정보와, 승산부(208)로부터 출력되는 위상 정보와, 승산부(1005)로부터 출력되는 진폭 정보와의 타이밍이 동일하게 되도록 설정한다. 이에 의해, 승산부(208)로부터 출력되는 위상 정보를 Y축 방향 어드레스의 기준으로 하고, 승산부(1005)로부터 출력되는 진폭 정보를 X축 방향 어드레스의 기준으로 하고, X축 방향 어드레스와 Y축 방향 어드레스와 Z축 방향 어드레스의 출력 타이밍을 동일하게 할 수 있다.
도 11은, 왜곡 보상을 행한 후의 신호를 나타내는 도면(그 3)이다. 도 11에서, 도 4에 도시한 부분과 마찬가지의 부분에 대해서는 동일한 부호를 붙여 설명을 생략한다. 도 11에 도시한 주파수 스펙트럼(1101)은, 신호 x(t)의 파워 p와 진폭 차분 Δ√p와 위상 차분 Δθ와의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행하는 경우의 신호 y(t)를 나타내고 있다.
주파수 스펙트럼(401, 1101)으로 도시한 바와 같이, 신호 x(t)의 파워 p와 진폭 차분 Δ√p와 위상 차분 Δθ와의 3차원 어드레스를 이용하는 경우는, 2차원 어드레스를 이용하는 경우보다도 신호 y(t)의 사이드 로브를 더 내릴 수 있다. 이 때문에, 인접 채널에의 누설 전력을 더 저감할 수 있다.
도 12는, 도 10에 도시한 어드레스 생성부의 변형예 1을 나타내는 블록도이다. 도 12에서, 도 7 또는 도 10에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙여 설명을 생략한다. 도 12에 도시한 바와 같이, 어드레스 생성부(112)는, 도 10에 도시한 파워 산출부(201) 대신에 진폭 산출부(701)(도 7 참조)를 구비하고 있어도 된다.
이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 진폭 √p와 위상 차분 Δθ와 진폭 차분 Δ√p와의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
또한, 도시를 생략하지만, 도 12에 도시한 진폭 산출부(1001) 대신에 신호 x(t)의 파워 p를 산출하는 파워 산출부를 설치하고, 파워 산출부의 출력을 지연부(1002) 및 승산부(1004)에 입력하는 구성으로 하여도 된다. 이 경에는, 가산부(1007)에 의한 가산 결과는, 다른 3개의 시점에서의 신호 x(t)의 파워 차분 Δp(전력 차분)를 나타낸다. 가산부(1007)는, 가산 결과를 파워차 정보로서 Z축 어드레스 산출부(1008)에 출력한다.
Z축 어드레스 산출부(1008)는, 가산부(1007)로부터 출력된 파워차 정보를 정규화함으로써 Z축 방향 어드레스 zadr(t)를 산출한다. 이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 진폭 √p와 위상 차분 Δθ와 파워 차분 Δp와의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이 구성에서도, 증폭기(120)의 출력 파형의 사이드 로브를 내려 인접 채널에의 누설 전력을 저감할 수 있다.
또한, 도시를 생략하지만, 도 12에 도시한 진폭 산출부(1001) 대신에, 신호 x(t)의 파워 p의 대수값 logep를 산출하는 대수 전력 산출부를 설치하고, 대수 전력 산출부의 출력을 지연부(1002) 및 승산부(1004)에 입력하는 구성으로 하여도 된다. 이 경우는, 가산부(1007)에 의한 가산 결과는, 다른 3개의 시점에서의 대수 전력 차분 Δlogep(대수 전력 차분)를 나타낸다. 가산부(1007)는, 가산 결과를 대수 전력차 정보로서 Z축 어드레스 산출부(1008)에 출력한다.
Z축 어드레스 산출부(1008)는, 가산부(1007)로부터의 대수 전력차 정보를 정규화함으로써 Z축 방향 어드레스 zadr(t)를 산출한다. 이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 진폭 √p와 위상 차분 Δθ와 대수 전력 차분 Δlogep와의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이 구성에서도, 증폭기(120)의 출력 파형의 사이드 로브를 내려 인접 채널에의 누설 전력을 저감할 수 있다.
도 13은, 도 10에 도시한 어드레스 생성부의 변형예 2를 나타내는 블록도이다. 도 13에서, 도 8 또는 도 10에 도시한 구성과 마찬가지의 구성에 대해서는 동일한 부호를 붙여 설명을 생략한다. 도 13에 도시한 바와 같이, 어드레스 생성부(112)는, 도 10에 도시한 파워 산출부(201) 대신에 전력 대수 산출부(801)(도 8 참조)를 구비하고 있어도 된다.
이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p의 대수값 logep와 위상 차분 Δθ와 진폭 차분 Δ√p와의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이에 의해, 증폭기(120)의 출력 파형의 주파수 스펙트럼의 사이드 로브를 내려, 인접 채널에의 누설 전력을 저감할 수 있다.
또한, 도시를 생략하지만, 도 13에 도시한 진폭 산출부(1001) 대신에 신호 x(t)의 파워 p를 산출하는 파워 산출부를 설치하고, 파워 산출부의 출력을 지연부(1002) 및 승산부(1004)에 입력하는 구성으로 하여도 된다. 이 경우는, 가산부(1007)에 의한 가산 결과는, 다른 3개의 시점에서의 신호 x(t)의 파워 차분 Δp(전력 차분)를 나타낸다. 가산부(1007)는, 가산 결과를 파워차 정보로서 Z축 어드레스 산출부(1008)에 출력한다.
Z축 어드레스 산출부(1008)는, 가산부(1007)로부터의 파워차 정보를 정규화함으로써 Z축 방향 어드레스 zadr(t)를 산출한다. 이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 파워 p의 대수값 logep와 위상 차분 Δθ와 파워 차분 Δp의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이 구성에서도, 증폭기(120)의 출력 파형의 사이드 로브를 내려 인접 채널에의 누설 전력을 저감할 수 있다.
또한, 도시를 생략하지만, 도 13에 도시한 진폭 산출부(1001) 대신에, 신호 x(t)의 파워 p의 대수값 logep를 산출하는 대수 전력 산출부를 설치하고, 대수 전력 산출부의 출력을 지연부(1002) 및 승산부(1004)에 입력하는 구성으로 하여도 된다. 이 경우는, 가산부(1007)에 의한 가산 결과는, 다른 3개의 시점에서의 대수 전력 차분 Δlogep(대수 전력 차분)를 나타낸다. 가산부(1007)는, 가산 결과를 대수 전력차 정보로서 Z축 어드레스 산출부(1008)에 출력한다.
Z축 어드레스 산출부(1008)는, 가산부(1007)로부터 출력된 대수 전력차 정보를 정규화함으로써 Z축 방향 어드레스 zadr(t)를 산출한다. 이에 의해, 왜곡 보상 장치(110)는, 신호 x(t)의 대수값 logep와 위상 차분 Δθ와 대수 전력 차분 Δlogep와의 3차원 어드레스를 이용한 LUT(114a)에 의한 왜곡 보상을 행할 수 있다. 이 구성에서도, 증폭기(120)의 출력 파형의 사이드 로브를 내려 인접 채널에의 누설 전력을 저감할 수 있다.
이와 같이, 실시 형태 2에 따른 왜곡 보상 장치(110)에 따르면, 위상 차분 Δθ에 의해서 어드레스 부여된 LUT(114a)를 이용함으로써, 위상 차분으로부터 발생하는 메모리 효과를 보상하여, 신호의 왜곡을 정밀도 좋게 보상할 수 있다. 또한, 위상 차분 Δθ를 포함하는 3차원의 값에 의해 어드레스 부여된 LUT(114a)를 이용함으로써, 신호의 비선형 왜곡을 더 정밀도 좋게 보상할 수 있다.
<실시 형태 3>
도 14는, 실시 형태 3에 따른 송신 장치의 일례를 나타내는 블록도이다. 실시 형태 3에 따른 송신 장치(1400)는, 적응 LMS에 의한 디지털 비선형 왜곡 보상을 행한다. 도 14에 도시한 바와 같이, 송신 장치(1400)는, 송신 신호 생성부(1401)와, 패럴렐 변환기(1402)와, 왜곡 보상부(1403)와, 아날로그 변환기(1404)와, 반송파 생성부(1405)와, 직교 변조기(1406)와, 주파수 변환기(1407)와, 증폭기(1408)와, 방향성 결합기(1409)와, 안테나(1410)와, 주파수 변환기(1411)와, 직교 검파기(1412)와, 디지털 변환기(1413)를 구비하고 있다.
송신 신호 생성부(1401)는, 디지털의 송신 신호(시리얼 신호)를 생성하여 패럴렐 변환기(1402)에 출력한다. 패럴렐 변환기(1402)는, 송신 신호 생성부(1401)로부터 출력된 송신 신호를, 1 비트씩 교대로 분류하여 I 신호(동상 성분 신호:In-Phase component)와 Q 신호(직교 성분 신호:Quadrature component)의 2계열의 패럴렐 신호로 변환한다. 패럴렐 변환기(1402)는, 변환한 I 신호 및 Q 신호를 왜곡 보상부(1403)에 출력한다.
왜곡 보상부(1403)는, 패럴렐 변환기(1402)로부터 출력된 I 신호 및 Q 신호의 디지털 비선형 왜곡 보상을 행한다. 구체적으로는, 왜곡 보상부(1403)는, 패럴렐 변환기(1402)로부터 출력된 왜곡 보상 전의 송신 신호와 직교 검파기(1412)에서 복조되어 디지털 변환기(1413)로부터 출력된 피드백 신호를 비교한다. 그리고, 왜곡 보상부(1403)는, 비교한 각 신호의 차가 0으로 되도록 왜곡 보상 계수를 연산한다. 왜곡 보상부(1403)는, 디지털 비선형 왜곡 보상을 행한 I 신호 및 Q 신호를 아날로그 변환기(1404)에 출력한다.
아날로그 변환기(1404)는, 왜곡 보상부(1403)로부터 출력된 I 신호 및 Q 신호를 아날로그의 베이스 밴드 신호로 변환하여 직교 변조기(1406)에 출력한다. 반송파 생성부(1405)는, 기준 반송파를 생성한다. 반송파 생성부(1405)는, 생성한 기준 반송파를 직교 변조기(1406) 및 직교 검파기(1412)의 각각에 출력한다.
직교 변조기(1406)는, 반송파 생성부(1405)로부터 출력된 기준 반송파를, 아날로그 변환기(1404)로부터 출력된 I 신호 및 Q 신호에 기초하여 직교 변조한다. 구체적으로는, 직교 변조기(1406)는, 서로 위상이 90° 다른 각 기준 반송파에 각각 I 신호 및 Q 신호를 승산하고, 승산 결과를 가산함으로써 직교 변조를 행한다. 직교 변조기(1406)는, 직교 변조한 직교 변조 신호를 주파수 변환기(1407)에 출력한다.
주파수 변환기(1407)는, 직교 변조기(1406)로부터 출력된 직교 변조 신호에 국부 발진 신호를 믹싱하여 주파수 변환한다. 주파수 변환기(1407)는, 주파수 변환한 무선 주파수 신호를 증폭기(1408)에 출력한다. 증폭기(1408)는, 주파수 변환기(1407)로부터 출력된 무선 주파수 신호를 전력 증폭하는 송신용 전력 증폭기이다. 증폭기(1408)는, 증폭한 무선 주파수 신호를 방향성 결합기(1409)에 출력한다.
방향성 결합기(1409)는, 증폭기(1408)로부터 출력된 무선 주파수 신호를 분기하고, 분기한 각 무선 주파수 신호를 각각 안테나(1410) 및 주파수 변환기(1411)에 출력한다. 안테나(1410)는, 방향성 결합기(1409)로부터 출력된 무선 주파수 신호를 공중에 방사하는 송신부이다. 이에 의해, 무선 주파수 신호가 무선 송신된다.
주파수 변환기(1411)는, 방향성 결합기(1409)로부터 출력된 무선 주파수 신호를 국부 발진 신호에 기초하여 주파수 변환한다. 주파수 변환기(1411)는, 주파수 변환한 직교 변조 신호를 직교 검파기(1412)에 출력한다.
직교 검파기(1412)는, 주파수 변환기(1411)로부터 출력된 직교 변조 신호에, 서로 위상이 90° 다른 각 기준 반송파를 승산하여 직교 검파를 행한다. 직교 검파기(1412)는, 직교 검파에 의해 얻어진 I 신호 및 Q 신호를 디지털 변환기(1413)에 출력한다. 디지털 변환기(1413)는, 직교 검파기(1412)로부터 출력된 I 신호 및 Q 신호를 디지털 신호로 변환하여 왜곡 보상부(1403)에 출력한다.
도 1에 도시한 왜곡 보상 장치(110)는, 예를 들면 왜곡 보상부(1403)에 대응한다. 도 1에 도시한 증폭기(120)는, 예를 들면 증폭기(1408)에 대응한다. 도 1에 도시한 귀환계(130)는, 예를 들면 방향성 결합기(1409), 주파수 변환기(1411), 직교 검파기(1412) 및 디지털 변환기(1413)에 대응한다.
도 15는, 증폭기의 입출력 특성을 나타내는 그래프이다. 도 15에서, 횡축은 증폭기(1408)에의 입력 전력[㏈]을 나타내고 있다. 종축은 증폭기(1408)로부터의 출력 전력[㏈]을 나타내고 있다. 입출력 특성(1501)은, 증폭기(1408)의 입출력 특성을 나타내고 있다. W-CDMA 등의 이동 통신에서는, 송신 장치의 송신 전력은 10[㎽]～수십[W]으로 크기 때문에, 증폭기(1408)의 입출력 특성(1501)은 비선형으로 된다.
도 16은, 증폭기의 입출력 특성의 비선형에 의한 신호의 왜곡을 도시하는 도면이다. 도 16에서, 횡축은, 증폭기(1408)에 의해서 증폭되는 신호의 주파수를 나타내고 있다. 종축은, 증폭기(1408)에 의해서 증폭되는 신호의 전력을 나타내고 있다. 송신 주파수 f0은, 증폭기(1408)에 의해서 증폭되는 신호의 송신 주파수를 나타내고 있다.
주파수 스펙트럼(1601)은, 왜곡 보상부(1403)에 의한 왜곡 보상을 행하지 않는 상태에서 증폭기(1408)에 입력되는 신호를 나타내고 있다. 주파수 스펙트럼(1602)은, 왜곡 보상부(1403)에 의한 왜곡 보상을 행하지 않는 상태에서 증폭기(1408)로부터 출력되는 신호를 나타내고 있다. 주파수 스펙트럼(1601, 1602)으로 도시한 바와 같이, 증폭기(1408)의 입출력 특성(1501)의 비선형(도 15 참조)에 의해, 신호의 송신 주파수 f0 주변의 주파수 스펙트럼은, 증폭기(1408)에서 사이드 로브가 발생한다.
이에 대해, 도 14에 도시한 송신 장치(1400)에서는, 왜곡 보상부(1403)에 의한 적응 LMS에 의해서, 신호의 비선형 왜곡을 정밀도 좋게 보상하여, 신호의 사이드 로브의 발생을 억제할 수 있다(예를 들면 도 4, 도 11 참조). 이 때문에, 인접 채널에의 전력 누설을 억제하면서 신호를 증폭하여 송신할 수 있다.
이와 같이, 실시 형태 3에 따른 송신 장치(1400)에 따르면, 증폭기(1408)에 의한 비선형 왜곡을 정밀도 좋게 보상한 송신 신호를 송신할 수 있다. 예를 들면, W-CDMA 등의 송신 전력이 큰 이동 통신에서도, 송신 신호에 발생하는 비선형 왜곡을 정밀도 좋게 보상하여, 송신 신호의 전력의 인접 채널에의 누설을 회피할 수 있다. 또한, 송신 신호에 광대역 신호를 이용하는 경우에서도, 메모리 효과에 의한 송신 신호의 근방에서의 왜곡을 정밀도 좋게 보상할 수 있다. 이 때문에, 통신 품질을 향상시킬 수 있다.
이상 설명한 바와 같이, 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법에 따르면, 신호의 왜곡을 정밀도 좋게 보상할 수 있다.
상술한 각 실시 형태에 관해, 또한 이하의 부기를 개시한다.
(부기 1)
증폭기에 의한 신호의 왜곡을 보상하는 왜곡 보상 장치에 있어서,
왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행하는 왜곡 보상 처리부와,
상기 왜곡 보상 계수를 기억하는 기억부와,
상기 입력 신호의 전력값에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성하고, 상기 입력 신호의 위상에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성하는 어드레스 생성부
를 갖고,
상기 왜곡 보상 처리부는, 상기 제1 및 제2 어드레스에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하여 상기 왜곡 보상을 행하는
것을 특징으로 하는 왜곡 보상 장치.
(부기 2)
상기 왜곡 보상 전의 입력 신호와 상기 증폭기의 출력 신호에 기초하여 상기 왜곡 보상 계수를 산출하는 연산부를 더 갖고,
상기 기억부는, 상기 제1 및 제2 어드레스에 대응시켜 상기 연산부에 의해서 산출된 왜곡 보상 계수를 기억하는
것을 특징으로 하는 부기 1에 기재된 왜곡 보상 장치.
(부기 3)
상기 어드레스 생성부는, 상기 입력 신호의 위상을 산출하는 위상 산출부를 갖고,
상기 위상 산출부에서 산출한 위상과 상기 산출한 위상을 소정의 시간만큼 지연시킨 위상과의 차분에 기초하여 제2 어드레스를 생성하는
것을 특징으로 하는 부기 1 또는 2에 기재된 왜곡 보상 장치.
(부기 4)
상기 어드레스 생성부는, 상기 전력값에 의해서 산출한 진폭에 기초하여 상기 제1 어드레스를 생성하는 것을 특징으로 하는 부기 1～3 중 어느 하나에 기재된 왜곡 보상 장치.
(부기 5)
상기 어드레스 생성부는, 상기 전력값을 대수화한 대수값에 기초하여 상기 제1 어드레스를 생성하는 것을 특징으로 하는 부기 1～3 중 어느 하나에 기재된 왜곡 보상 장치.
(부기 6)
상기 어드레스 생성부는, 상기 입력 신호의 전력값에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제3 어드레스를 생성하고,
상기 왜곡 보상 처리부는, 상기 제1, 제2 및 제3 어드레스에 기초하여 상기 기억부로부터 취득한 왜곡 보상 계수를 이용하여 상기 입력 신호에 왜곡 보상을 행하는
것을 특징으로 하는 부기 1～5 중 어느 하나에 기재된 왜곡 보상 장치.
(부기 7)
상기 기억부는, 상기 제1, 제2 및 제3 어드레스에 대응시켜 상기 연산부에 의해서 산출된 왜곡 보상 계수를 기억하는
것을 특징으로 하는 부기 6에 기재된 왜곡 보상 장치.
(부기 8)
상기 어드레스 생성부는, 상기 입력 신호의 전력값에 기초하는 진폭을 산출하는 진폭 산출부를 갖고,
상기 진폭 산출부에서 산출한 진폭과 상기 산출한 진폭을 소정의 시간만큼 지연시킨 진폭과의 차분에 기초하여 제3 어드레스를 생성하는
것을 특징으로 하는 부기 6 또는 7에 기재된 왜곡 보상 장치.
(부기 9)
상기 어드레스 생성부는, 상기 입력 신호의 전력값을 산출하는 전력 산출부를 갖고,
상기 전력 산출부에서 산출한 전력값과 상기 산출한 전력값을 소정의 시간만큼 지연시킨 전력값과의 차분에 기초하여 제3 어드레스를 생성하는
것을 특징으로 하는 부기 6 또는 7에 기재된 왜곡 보상 장치.
(부기 10)
상기 어드레스 생성부는, 상기 입력 신호의 전력값을 대수화한 대수값을 산출하는 대수 전력 산출부를 갖고,
상기 대수 전력 산출부에서 산출한 대수값과 상기 산출한 대수값을 소정의 시간만큼 지연시킨 값과의 차분에 기초하여 제3 어드레스를 생성하는
것을 특징으로 하는 부기 6 또는 7에 기재된 왜곡 보상 장치.
(부기 11)
부기 1에 기재된 왜곡 보상 장치와,
상기 증폭기와,
상기 증폭기의 출력 신호를 상기 왜곡 보상 장치에 귀환시키는 귀환계
를 갖고,
상기 왜곡 보상 장치는, 상기 왜곡 보상 전의 입력 신호와, 상기 귀환계에 의해서 귀환한 출력 신호에 기초하여 상기 왜곡 보상 계수를 산출하는 연산부를 더 갖고,
상기 기억부는, 상기 제1 및 제2 어드레스에 대응시켜 상기 연산부에 의해서 산출된 왜곡 보상 계수를 기억하는
것을 특징으로 하는 증폭 장치.
(부기 12)
부기 11에 기재된 증폭 장치와,
상기 증폭 장치에 의해서 증폭된 신호를 송신하는 송신부
를 갖는 것을 특징으로 하는 송신 장치.
(부기 13)
증폭기에 의한 신호의 왜곡을 보상하는 왜곡 보상 방법에 있어서,
왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행하는 공정과,
상기 왜곡 보상 계수를 기억하는 공정과,
상기 입력 신호의 전력값에 기초하여 상기 기억된 왜곡 보상 계수 중에서 상기 왜곡 보상에 이용하는 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성하는 공정과,
상기 입력 신호의 위상에 기초하여 상기 기억된 왜곡 보상 계수 중에서 상기 왜곡 보상에 이용하는 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성하는 공정
을 포함하고,
상기 제1 및 제2 어드레스에 기초하여 상기 기억된 왜곡 보상 계수 중에서 취득한 왜곡 보상 계수를 이용하여 상기 왜곡 보상을 행하는
것을 특징으로 하는 왜곡 보상 방법.
100 : 증폭 장치
118a : 공액 복소 신호 출력부
120, 1408 : 증폭기
301, 302, 401, 1101, 1601, 1602 : 주파수 스펙트럼
500, 600 : 신호 천이
1400 : 송신 장치
1402 : 패럴렐 변환기
1404 : 아날로그 변환기
1409 : 방향성 결합기
1410 : 안테나
1413 : 디지털 변환기
1501 : 출력 특성
f0 : 송신 주파수
tap1～tap3, tap11～tap13 : 탭 계수

Claims (10)

  1. 증폭기에 의한 신호의 왜곡을 보상하는 왜곡 보상 장치에 있어서,
    왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행하는 왜곡 보상 처리부와,
    상기 왜곡 보상 계수를 기억하는 기억부와,
    상기 입력 신호의 전력값에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성하고, 상기 입력 신호의 위상 차분에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성하는 어드레스 생성부
    를 갖고,
    상기 왜곡 보상 처리부는, 상기 제1 및 제2 어드레스에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하여 상기 왜곡 보상을 행하는
    것을 특징으로 하는 왜곡 보상 장치.
  2. 제1항에 있어서,
    상기 어드레스 생성부는, 상기 입력 신호의 위상을 산출하는 위상 산출부를 갖고,
    상기 위상 산출부에서 산출한 위상과 상기 산출한 위상을 소정의 시간만큼 지연시킨 위상과의 차분에 기초하여 제2 어드레스를 생성하는 것을 특징으로 하는 왜곡 보상 장치.
  3. 제1항에 있어서,
    상기 어드레스 생성부는, 상기 전력값에 의해서 산출한 진폭에 기초하여 상기 제1 어드레스를 생성하는 것을 특징으로 하는 왜곡 보상 장치.
  4. 제1항에 있어서,
    상기 어드레스 생성부는, 상기 전력값을 대수화한 대수값에 기초하여 상기 제1 어드레스를 생성하는 것을 특징으로 하는 왜곡 보상 장치.
  5. 제1항에 있어서,
    상기 어드레스 생성부는, 상기 입력 신호의 전력값에 기초하여 상기 기억부로부터 왜곡 보상 계수를 취득하기 위한 제3 어드레스를 생성하고,
    상기 왜곡 보상 처리부는, 상기 제1, 제2 및 제3 어드레스에 기초하여 상기 기억부로부터 취득한 왜곡 보상 계수를 이용하여 상기 입력 신호에 왜곡 보상을 행하는 것을 특징으로 하는 왜곡 보상 장치.
  6. 제5항에 있어서,
    상기 어드레스 생성부는, 상기 입력 신호의 전력값에 기초하는 진폭을 산출하는 진폭 산출부를 갖고,
    상기 진폭 산출부에서 산출한 진폭과 상기 산출한 진폭을 소정의 시간만큼 지연시킨 진폭과의 차분에 기초하여 제3 어드레스를 생성하는 것을 특징으로 하는 왜곡 보상 장치.
  7. 제5항에 있어서,
    상기 어드레스 생성부는, 상기 입력 신호의 전력값을 대수화한 대수값을 산출하는 대수 전력 산출부를 갖고,
    상기 대수 전력 산출부에서 산출한 대수값과 상기 산출한 대수값을 소정의 시간만큼 지연시킨 값과의 차분에 기초하여 제3 어드레스를 생성하는 것을 특징으로 하는 왜곡 보상 장치.
  8. 제1항에 기재된 왜곡 보상 장치와,
    상기 증폭기와,
    상기 증폭기의 출력 신호를 상기 왜곡 보상 장치에 귀환시키는 귀환계
    를 갖고,
    상기 왜곡 보상 장치는, 상기 왜곡 보상 전의 입력 신호와, 상기 귀환계에 의해서 귀환한 출력 신호에 기초하여 상기 왜곡 보상 계수를 산출하는 연산부를 더 갖고,
    상기 기억부는, 상기 제1 및 제2 어드레스에 대응시켜 상기 연산부에 의해서 산출된 왜곡 보상 계수를 기억하는 것을 특징으로 하는 증폭 장치.
  9. 제8항에 기재된 증폭 장치와,
    상기 증폭 장치에 의해서 증폭된 신호를 송신하는 송신부를 갖는 것을 특징으로 하는 송신 장치.
  10. 증폭기에 의한 신호의 왜곡을 보상하는 왜곡 보상 방법에 있어서,
    왜곡 보상 계수를 이용하여 입력 신호에 왜곡 보상을 행하는 공정과,
    상기 왜곡 보상 계수를 기억하는 공정과,
    상기 입력 신호의 전력값에 기초하여 상기 기억된 왜곡 보상 계수 중에서 상기 왜곡 보상에 이용하는 왜곡 보상 계수를 취득하기 위한 제1 어드레스를 생성하는 공정과,
    상기 입력 신호의 위상 차분에 기초하여 상기 기억된 왜곡 보상 계수 중에서 상기 왜곡 보상에 이용하는 왜곡 보상 계수를 취득하기 위한 제2 어드레스를 생성하는 공정
    을 포함하고,
    상기 제1 및 제2 어드레스에 기초하여 상기 기억된 왜곡 보상 계수 중에서 취득한 왜곡 보상 계수를 이용하여 상기 왜곡 보상을 행하는
    것을 특징으로 하는 왜곡 보상 방법.
KR1020110003863A 2010-03-17 2011-01-14 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법 KR101159478B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-061656 2010-03-17
JP2010061656A JP5505001B2 (ja) 2010-03-17 2010-03-17 歪補償装置、増幅装置、送信装置および歪補償方法

Publications (2)

Publication Number Publication Date
KR20110104869A KR20110104869A (ko) 2011-09-23
KR101159478B1 true KR101159478B1 (ko) 2012-06-26

Family

ID=44246571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110003863A KR101159478B1 (ko) 2010-03-17 2011-01-14 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법

Country Status (4)

Country Link
US (1) US8461925B2 (ko)
EP (1) EP2369740B1 (ko)
JP (1) JP5505001B2 (ko)
KR (1) KR101159478B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751056B2 (ja) * 2011-07-14 2015-07-22 富士通株式会社 歪補償装置、送信機および歪補償方法
JP6094071B2 (ja) 2012-07-02 2017-03-15 富士通株式会社 歪補償装置及び歪補償方法
JP6015386B2 (ja) 2012-11-29 2016-10-26 富士通株式会社 歪補償装置及び歪補償方法
CN105099972B (zh) * 2012-12-11 2018-05-04 华为技术有限公司 发射机的发射通道间干扰消除方法及装置
JP2015012412A (ja) * 2013-06-28 2015-01-19 富士通株式会社 歪補償装置、歪補償方法、及び無線通信装置
JP6323120B2 (ja) 2014-03-28 2018-05-16 富士通株式会社 無線送信装置
JP2017069649A (ja) * 2015-09-28 2017-04-06 富士通株式会社 無線装置
JP2017200147A (ja) * 2016-04-28 2017-11-02 富士通株式会社 無線装置及び係数更新方法
JP2017204711A (ja) 2016-05-10 2017-11-16 富士通株式会社 無線装置及び異常検出方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188656A (ja) * 2001-12-21 2003-07-04 Nec Corp 歪補償回路
US20040208259A1 (en) * 2003-04-16 2004-10-21 Hunton Matthew J. Additive digital predistortion system employing parallel path coordinate conversion
US6998909B1 (en) * 2004-02-17 2006-02-14 Altera Corporation Method to compensate for memory effect in lookup table based digital predistorters
JP2006261969A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 歪補償装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700151A (en) * 1985-03-20 1987-10-13 Nec Corporation Modulation system capable of improving a transmission system
KR100326176B1 (ko) 1998-08-06 2002-04-17 윤종용 이동통신시스템의전력증폭장치및방법
EP1181768B1 (en) 1999-05-25 2004-11-24 Nokia Corporation Linearisation and modulation device
US6356146B1 (en) 1999-07-13 2002-03-12 Pmc-Sierra, Inc. Amplifier measurement and modeling processes for use in generating predistortion parameters
JP2003168931A (ja) * 2001-12-04 2003-06-13 Nec Corp 歪補償回路
KR101126401B1 (ko) * 2004-05-11 2012-03-29 삼성전자주식회사 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
JP2006253749A (ja) 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd 歪み補償装置及びその方法
CN101189792B (zh) * 2005-03-09 2010-07-14 富士通株式会社 失真补偿装置
JP2007036990A (ja) 2005-07-29 2007-02-08 Pioneer Electronic Corp スピーカー装置用振動板の製造方法
JP4935677B2 (ja) 2005-09-28 2012-05-23 富士通株式会社 歪補償装置
WO2008155819A1 (ja) * 2007-06-19 2008-12-24 Fujitsu Limited 電力増幅制御装置
WO2009125323A1 (en) 2008-04-08 2009-10-15 Nxp B.V. Power amplifying unit and method for controlling a power amplifier unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188656A (ja) * 2001-12-21 2003-07-04 Nec Corp 歪補償回路
US20040208259A1 (en) * 2003-04-16 2004-10-21 Hunton Matthew J. Additive digital predistortion system employing parallel path coordinate conversion
US6998909B1 (en) * 2004-02-17 2006-02-14 Altera Corporation Method to compensate for memory effect in lookup table based digital predistorters
JP2006261969A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 歪補償装置

Also Published As

Publication number Publication date
EP2369740B1 (en) 2013-10-23
JP2011199428A (ja) 2011-10-06
JP5505001B2 (ja) 2014-05-28
US20110227644A1 (en) 2011-09-22
US8461925B2 (en) 2013-06-11
EP2369740A1 (en) 2011-09-28
KR20110104869A (ko) 2011-09-23

Similar Documents

Publication Publication Date Title
KR101159478B1 (ko) 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법
KR101159480B1 (ko) 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법
JP4786644B2 (ja) 歪補償装置
US8831136B2 (en) Wireless apparatus and distortion compensating method
US8933752B2 (en) Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus
JP4619827B2 (ja) 歪補償装置
JP5056490B2 (ja) 歪み補償係数更新装置および歪み補償増幅器
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
JP2016115952A (ja) 歪補償装置及び歪補償方法
US8798197B2 (en) Distortion compensation amplifier device and distortion compensation method
JP2007243549A (ja) プリディストータ
US9172333B2 (en) Distortion compensation device and distortion compensation method
JPWO2008114346A1 (ja) 歪補償装置及びその遅延時間推定方法
JP5672728B2 (ja) 無線装置、歪補償装置及び歪補償方法
US8897391B2 (en) Distortion compensator and distortion compensation method
KR100939882B1 (ko) 왜곡 보상 장치
JP5071168B2 (ja) 歪み補償係数更新装置および歪み補償増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8