JP2007243549A - プリディストータ - Google Patents

Abstract

【課題】メモリ効果を有する複雑な非線形歪を簡易な構成で補償する。
【解決手段】複数の増幅素子の出力を合成する増幅器で発生する歪を補償するに際し、それぞれの増幅素子で発生する歪を補償する信号に、瞬時振幅の関数である合成係数を乗じて合成した信号を用いて、前記入力信号に予歪を付加する。具体的には、入力信号の瞬時振幅等を検出し、ｘとして時系列に出力する電力検出部（301）と、現在及び過去のｘに応じて、履歴特性若しくは周波数特性を有する非線形歪を生成しする複数の履歴付非線形歪発生部（328〜333）と、現在のｘに応じて非線形の重みを発生し、その重み用いて前記履歴付非線形歪発生部が発生した歪を合成する非線形重み付合成部（327,334〜336）と、前記非線形重み付合成部の出力に基づき予歪を付与する歪付与部（325〜326）と、を有する。
【選択図】 図５

Description

本発明は、増幅器の入力信号に、増幅器で発生する歪の逆特性を持つ歪を与えて歪補償を行うプリディストータに関し、例えばドハティ増幅器においてメモリ効果によって発生する歪を補償するのに好適なプリディストータに関する。

例えばＷ−ＣＤＭＡ（Wide-band Code Division Multiple Access：広帯域符号分割多元接続）方式における基地局装置では、物理的に遠く離れた移動局装置の所まで無線信号を到達させる必要があるため、信号電力を電力増幅器（ＰＡ）で大幅に増幅することが必要となる。一般的に電力増幅器は入力のレベルが低い領域では出力は線形に変化するが、ある入力レベルを超えると出力は非線形となり、やがて飽和する。

通常、電力増幅器の電力効率を良くするため、飽和点に近い動作点で使用するので増幅器の非線形性により非線形歪が発生する。増幅前の送信信号は希望信号帯域外の信号成分が帯域制限フィルタにより除去されるので低レベルに抑えられられているが、電力増幅器通過後の信号は発生する非線形歪により、希望信号帯域外（隣接チャネル）へ不要な信号成分が漏洩する。例えば基地局装置では上記したように送信電力が高いため、このような隣接チャネルへの漏洩電力の大きさは厳しく規定されており、こうしたことから、このような隣接チャネル漏洩電力をいかにして低減するかが大きな問題となっている。

この電力増幅器の非線形歪を補償する歪補償方式の一つにプリディストーション方式がある。プリディストーション方式は電力増幅器の非線形特性であるAM/AM特性、AM/PM特性の逆特性を増幅器入力信号に予め与えることにより、電力増幅器で発生する歪を補償する方式である。

図１は、従来のプリディストーション歪補償増幅器の機能ブロック図である。
電力検出部１１は、入力信号を入力され、瞬時電力または瞬時振幅（エンベロープ）を検出する。
歪補償テーブル１２は、プリディストーション方式で歪補償を行うためのテーブルを格納する。テーブルは、補償対象となる増幅器の非線形特性の逆特性を表しており、ＡＭ／ＡＭ特性（振幅）、ＡＭ／ＰＭ特性（位相）を、電力検出部１１で検出された電力等に対応付けて記憶している。
歪付与部１３は、電力検出部１１で検出された電力等を参照引数として歪補償テーブル１２から読み出された補償値に従って、入力信号の振幅、位相を補償する。
プリディストーション方式で予め電力増幅器歪特性の逆特性の歪を与えられた信号は、増幅部４で増幅され、電力増幅器で発生する歪と相殺されるため出力信号は歪の補償された信号となる。
制御部５は温度変化および経年変化などに適応するために歪補償テーブル１２を更新する。

図２は従来のプリディストータの構成図である。図２は図１の一部を具体的に示した例であり、以下図２を参照して説明する。
本例のプリディストータは、Envelope detector２１と、ＬＵＴ(Look Up Table)２２と、複素乗算器２３とから構成される。
Envelope detector２１は、電力検出部１１に相当し、Ｉ（In-phase）成分及びＱ（Quadrature-phase）成分からなるデジタル複素信号を入力し、√(Ｉ²＋Ｑ²)を演算してエンベロープを検出する。
ＬＵＴ２２は、歪補償テーブル１２に相当し、本例では歪補償テーブルが複素ベクトルの形式で格納されている。Envelope detector２１の検出結果をＬＵＴ２２の引数(アドレス)とし、対応する歪補償用複素ベクトルを出力する。
複素乗算器２３は、歪付与部１３に相当し、プリディストータの入力信号と前記複素ベクトルを複素乗算してプリディストーション処理を行う。

ところで増幅器出力信号の非線形歪には、現在の瞬時電力に基づくＡＭ／ＡＭ、ＡＭ／ＰＭ特性によって発生する歪だけでなく、メモリ効果と呼ばれる、過去および未来の信号電力によって現在の出力信号が影響を受けるために発生する歪がある。上記従来の方法では、歪補償テーブルを参照するための指標は瞬時電力だけである。従って、メモリ効果によって発生する非線形歪は補償できない。メモリ効果の発生メカニズムについては種々研究されている。メモリ効果の発生要因の１つとして増幅器の電源電圧変動を取り上げ、それを補償するプリディストータが知られる（例えば特許文献１乃至３、非特許文献１参照。）。

図３は従来のメモリ効果を補償するプリディストータ３の構成図である。以後、メモリ効果を補償の対象とするプリディストータをメモリＰＤ、補償の対象としないプリディストータをメモリレスＰＤと称す。複素ベクトルのＩＱデジタルベースバンド信号である入力信号が、メモリレスＰＤ３１に入力される。
メモリレスＰＤ３１は、例えば図２に示したプリディストータであり、その出力はメモリＰＤ３２に入力される。メモリＰＤ３２は、エンベロープ検出部３２１と、ＬＵＴ３２２と、遅延部３２３と、加算器３２４と、複素乗算器３２５と、加算器３２６から構成される。

エンベロープ検出部３２１は、エンベロープ検出部２１と同等であり、入力信号をエンベロープ検出し、その検出結果を参照引数（アドレス）としてＬＵＴ３２２に出力する。
ＬＵＴ３２２は、メモリ効果によって発生する歪を補償するための値が格納されており、参照引数に対応した値を遅延部３２３と加算器３２４に出力する。
加算器３２４は、ＬＵＴ３２２から直接出力されたテーブル値と、遅延部３２３で遅延されたテーブル値との差分を計算し、複素乗算器３２５に出力する。
複素乗算器３２５は、加算器３２４が出力した差分と、メモリレスＰＤ３１の出力信号とを複素乗算して、加算器３２６に出力する。この出力は、メモリ効果によって発生した歪の逆特性である。
加算器３２６は、複素乗算器３２５の出力をメモリレスＰＤ３１の出力信号と加算し、メモリＰＤ出力信号として出力となる。
こうして出力した信号は電力増幅器のＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性、および、メモリ効果によって発生した歪を補償するための特性を予め電力増幅器の入力信号に与えることができ、電力増幅器の出力信号の歪を補償することができる。

上記の他に従来技術として、ドハティ増幅器のために、歪補償特性を区分的に生成し連結するプリディストータが知られる（例えば、特許文献４参照。）。
また、現在の送信信号電力と、現在及び直前の送信信号電力の差分とに基づいて歪補償係数テーブルの参照アドレスを発生する歪補償装置が知られる（例えば、特許文献５参照。）。
また、複数のテーブルに記憶される非線形特性を異なる遅延で合成してフィードバックすることでメモリ効果に対しプリディスト−ションするものが知られる（例えば、特許文献６参照。）。

特開２００５−１０１９０８号公報 特開２００５−１１７５１０号公報 特開２００５−２１７６９０号公報 特開２００５−７３０３２号公報 国際公開第０１／００８３２０号パンフレット 特開２００４−３２０５９８号公報 本江直樹、宮谷徹彦、赤岩芳彦、「メモリ効果を有する電力増幅器に対するディジタルプレディストータ」、電子情報通信学会論文誌(B)、平成１７年１０月、vol.J88-B、No.10、pp.2062-2071

しかし、ドハティ増幅器のように複数の増幅素子の出力を合成する場合、図３のような従来のメモリＰＤでは、メモリ効果によって発生する歪の補償性能が劣化する。その理由は、電力増幅器全体の出力に対して、それぞれの増幅素子の出力信号の合成係数が入力電力によって変化するためである。ここで合成係数は、合成後の出力信号に含まれる各増幅素子の出力電力の割合と定義され、電力の関数であり、負荷変調特性を示す。以下に補償性能が劣化する理由を詳細に述べる。

図４は、ドハティ増幅器の構成図である。ドハティ増幅器はキャリア増幅器４１とピーク増幅器４２で構成される。一般的にキャリア増幅器４１はＡＢ級やＢ級にバイアスされ、ピーク増幅器４２はＣ級にバイアスされる。入力信号は２分配されて、一方はキャリア増幅器４１に入力され、もう一方は1/4波長線路で90°の位相差を与えてピーク増幅器４２に入力される。それぞれの増幅器は入力信号を増幅する。キャリア増幅器４１の出力側では1/4波長線路で90°の位相差が与えられる。キャリア増幅器４１はＡＢ級やＢ級にバイアスされているので、常に入力信号の増幅が行われる。一方、ピーク増幅器４２はＣ級にバイアスされているので、瞬時電力が小さい時は増幅されないため消費電力が小さく、瞬時電力が大きい時は増幅されてキャリア増幅器４１の出力電力と合成される。その結果、消費電力を抑え、かつ、飽和電力を大きくすることができ、高い電力効率を得ることができる。

また、ドハティ増幅器で行われる負荷変調が電力効率の向上に寄与している。
図９にドハティ増幅器の電力対負荷特性の一例を示す。一般的に負荷変調の特性は、入力電力に対し非線形である。
瞬時電力が小さい場合、図４の実線矢印で示すように、ピーク増幅器４２はオフ状態なので出力インピーダンスは開放となる。キャリア増幅器４１の負荷インピーダンスは、出力負荷Ｒ₀／２がインピーダンス変換されて２Ｒ₀となる。この負荷インピーダンスでは電力効率が高くなる。
一方、瞬時電力が大きい場合、キャリア増幅器４１とピーク増幅器４２も動作する。図４の破線矢印で示すように、出力負荷Ｒ₀／２はインピーダンス変換されて、それぞれの増幅器の負荷インピーダンスはＲ₀となる。
これらの中間の電力の場合は、それぞれの負荷インピーダンスは入力電力に対し滑らかに遷移する。その遷移は通常単調であるが、非線形である。以上説明したように、負荷変調が起こることによって、ドハティ増幅器全体の出力で見た各増幅素子の合成係数は変化する。

従来のプリディストータ３を図４のドハティ増幅器に適用すると、以下に述べる理由によってメモリ効果によって発生する歪の補償性能が劣化する。従来のメモリＰＤ３２を用いる方法として、負荷変調が起こることを予め考慮し、合成係数を含んだドハティ増幅器全体の出力で発生するメモリ効果の逆特性をＬＵＴ３２２に与えておくことが考えられる。
しかし、それぞれの増幅素子において、メモリ効果は独立に発生している。つまり各増幅素子において、後述する電源電圧変動は異なり、発生する歪がドハティ合成出力へ現れる割合も負荷変調に依存して異なる。従って、単に合成係数を用いて合成された逆特性を使って過去の信号との演算を行うと誤差が発生し、メモリ効果によって発生する歪の補償性能が劣化してしまうという問題がある。

すなわち、図３と同じモデルでドハティ増幅器のメモリ効果によって発生する歪を補償するためには、図３のメモリＰＤ３２は一例として（式１）のような信号メモリ効果の逆特性Memを付加できることが望ましい。

ただしTはデジタル系のサンプル周期、nはサンプルのインデックス（整数）、P(nT)は時刻nTにおける瞬時電力である。またα(・)、β(・)はそれぞれキャリア増幅器とピーク増幅器の合成係数であり、電力の関数である。Mem_Ca(・)、Mem_Pe(・)はそれぞれキャリア増幅器４１とピーク増幅器４２のメモリ効果の逆特性に相当する。瞬時電力P(nT)は単にPとも表記する。

しかしながら従来のメモリＰＤ３２ではＬＵＴを１つしか備えないため、ＬＵＴ３２２の内容LUT(P)は、各増幅素子の合成係数を予め考慮し、（式２）のようにせざるを得ない。
LUT(P) = α(P)・Mem_Ca(P)+β(P)・Mem_Pe(P) （式２）
従って、（式２）のＬＵＴ３２０を用いて付加される信号Mem(P(nT)、P((n-1)T))は、電力P(・)の関数として（式３）のように表される。

このように（式３）は（式１）とは異なるものになってしまうので、従来のメモリＰＤ３２ではドハティ増幅器で発生するメモリ効果によって発生する歪を完全に補償することができない。

なお、ここで従来のメモリレスＰＤ３１についても言及しておく。メモリレスＰＤ３１は、AM/AM特性およびAM/PM特性によって発生する歪を補償すれば良い。従って、負荷変調特性が与えられようとも、キャリア増幅器とピーク増幅器の出力を合成した後の信号に着目して、一つの増幅器と考えれば、プリディストーション方式の原理に従って、AM/AM特性およびAM/PM特性によって発生する歪を補償することができる。

また上述のメモリＰＤ３２とは他の方法として、特許文献４のように複数の電力値で参照される多次元の歪補償係数テーブルを用いると、歪補償係数テーブルが極めて大規模になり、収束も容易でないという問題がある。

本発明は上記実情に鑑みて為されたもので、メモリ効果によって発生する歪の補償性能を改善したプリディストータを提供することを目的とする。

複数の増幅素子の出力を合成する増幅器で発生する歪を補償するプリディストータであって、
それぞれの増幅素子で発生する歪を補償する信号に合成係数を乗じて合成した信号を用いて、前記プリディストータの入力信号に予歪を付加するプリディストータ。

前記増幅器はドハティ増幅器であって、前記複数の増幅素子はそれぞれ異なる入出力特性を有し、前記複数の増幅素子から発せられ合成された歪を補償する予歪を付加することを特徴とする前記のプリディストータ。

前記合成係数が、負荷変調の影響を受けた前記増幅素子のそれぞれのインピーダンスと関連付けられる特性を有することを特徴とする前記のプリディストータ。

入力信号の電力（または振幅）を検出する電力検出部と、
前記検出された電力を引数として参照される歪補償特性を格納する第１及び第２のテーブルと、
前記第１のテーブルから出力されたテーブル値を遅延させる第１の遅延部と、
前記第１のテーブルから出力されたテーブル値から前記遅延したテーブル値を減算する第１の加算器と、
前記第２のテーブルから出力されたテーブル値を遅延させる第２の遅延部と、
前記第２のテーブルから出力されたテーブル値から前記遅延したテーブル値を減算する第２の加算器と、
前記第１及び第２のテーブルに対応する、前記検出された電力を引数として参照される非線形な合成係数が格納された第３のテーブルと、
前記検出された電力を引数として前記第３のテーブル部から出力された、前記第１のテーブルに対応するテーブル値と、前記第１の加算器の出力信号とを乗算する第３の乗算器と、
前記検出された電力を引数として前記第３のテーブル部から出力された、前記第２のテーブルに対応するテーブル値と、前記第２の加算器の出力信号とを乗算する第４の乗算器と、
前記第３及び第４の乗算器から出力された信号を加算する第３の加算器と、
前記第３の出力信号をプリディストータの入力信号に乗算する複素乗算器と、
を備えるプリディストータ。

入力信号の瞬時値もしくは瞬時振幅もしくは瞬時電力を検出値として出力する電力検出部と、
現在及び過去の前記検出値に応じて、履歴特性若しくは周波数特性を有する非線形歪を生成する複数の履歴付非線形歪発生部と、
現在の前記検出値に応じて非線形の重みを発生し、その重み用いて前記履歴付非線形歪発生部が発生した歪を合成し、歪補償値として出力する非線形重み付合成部と、
前記非線形重み付合成部の出力に従い、前記入力信号に予歪を付与する歪付与部と、を有するプリディストータ。

メモリ効果を補償しない第２のプリディストータを前記プリディストータの前段に新たに設け、前記プリディストータと直列接続したことを特徴とする前記のプリディストータ。
また、前記複数の増幅素子のメモリ効果による非線形歪が、履歴性関数と非履歴性関数の積として近似できる場合に、前記増幅器で発生する歪を補償することを特徴とする。

本発明によれば、メモリ効果によって発生する歪を精度良く補償することができる。例えば複数の増幅素子の出力信号を合成する増幅器で、特にそれらの増幅素子の特性が異なる場合であっても、正確な歪の逆特性を付加することができる。

以下実施例を通じて、図面を参照しながら説明するが、実施例で説明する構成の全ての組み合わせが本発明に必須であるとは限らない。また各実施例の特徴の任意の組み合わせや、引用した従来技術との組み合わせも本発明に含まれうる。

本実施例を概説すると、合成する増幅素子と同じ数だけＬＵＴを備え、各ＬＵＴには対応する各増幅素子のメモリ効果の逆特性を記憶させる。また各増幅素子の合成係数を格納しておくＬＵＴを設け、それぞれの増幅素子の逆特性に合成係数を乗じてから加算したものをメモリＰＤの出力とする。

図５は、本実施例のメモリＰＤ３３の構成図である。従来と同等の構成は、同一の符号を付してその説明を省略する。デジタル複素信号である入力信号は、エンベロープ検出部３０１と遅延器３３７に入力される。
エンベロープ検出部３０１は、その検出結果をＬＵＴ３２７、３２８、３２９へアドレス値として出力する。
ＬＵＴ３２７は、キャリア増幅器とピーク増幅器のそれぞれの合成係数を、エンベロープ検出部３０１の検出値に対応付けるテーブルを格納する。合成係数は複素数であり、通常はキャリア増幅器とピーク増幅器とで異なる値を持ち、その和は任意の電力に於いてモデル上では１となるが、実装上は１からずれることもある。
ＬＵＴ３２８は、従来のメモリＰＤでキャリア増幅器のメモリ効果によって発生する歪の補償を行う場合に相当するテーブルを格納する。一方ＬＵＴ３２９は、従来のメモリＰＤでピーク増幅器のメモリ効果によって発生する歪の補償を行う場合に相当するテーブルを格納する。ＬＵＴ３２８、３２９は、エンベロープ検出部３２１により指定されたアドレスのテーブル値をそれぞれ出力する。

加算器３３２は、ＬＵＴ３２８から直接出力されたテーブル値と、遅延部３３０で１サンプル遅延されたテーブル値、つまり直前のテーブル値との差分を計算し、乗算器３３４に出力する。加算器３３３も同様に、ＬＵＴ３２９から直接出力されたテーブル値と、遅延部３３１で１サンプル遅延されたテーブル値との差分を計算し、乗算器３３５に出力する。
乗算器３３４は、ＬＵＴ３２７から出力されたキャリア増幅器の合成係数と、加算器３３２の出力とを乗算する。乗算器３３５も同様に、ＬＵＴ３２７から出力されたピーク増幅器の合成係数と、加算器３３３の出力とを乗算する。

加算器３３６は、乗算器３３４の出力と乗算器３３５の出力を加算して、複素乗算器３２５に出力する。
遅延器３３７は、メモリＰＤへの入力信号を、信号がエンベロープ検出器３０１から複素乗算器３２５までを通過する遅延と同じ時間だけ遅延させて、複素乗算器３２５と加算器３２６へ出力する。
複素乗算器３２５は、加算器３３６の出力と、遅延器３３７の出力とを複素乗算して、加算器乗３２６に出力する。
加算器３２６は、複素乗算器３２５の出力と、遅延器３３７の出力とを加算して、メモリＰＤの出力とする。

図１０は、ＬＵＴ３２７が格納する合成係数の一例を説明する図である。合成係数は、負荷変調がある場合のドハティ増幅器出力側から見た、それぞれの増幅器の影響度を表し、動作クラスが異なれば各増幅器の利得も異なるため、それらの影響も含んだ特性となる。上述したように負荷変調の特性は非線形な特性となるため、ＬＵＴ３２７のデータも非線形な特性となる。図１０の縦軸には合成係数の大きさを示したが、合成係数は、一般には位相情報も有する複素数である。

入力電力が小さい時、ピーク増幅器は信号を増幅しない。そのときの負荷インピーダンスは、キャリア増幅器が２Ｒ₀、ピーク増幅器は開放となる。従って、入力電力が小さい場合にドハティ増幅器全体の出力は、キャリア増幅器のみの出力と等しくなる。この時のキャリア増幅器の合成係数を1.0に正規化する。ピーク増幅器の合成係数は0.0となる。

入力電力が大きい時の負荷インピーダンスは、キャリア増幅器、ピーク増幅器ともに約Ｒ₀となる。また、飽和付近ではゲインもほぼ等しくなるため等利得合成される。従って、キャリア増幅器とピーク増幅器の合成係数はほぼ等しくなり、このときの合成係数は双方とも0.5となる。これらの中間の電力での合成係数は、負荷インピーダンスと同様に非線形に遷移する。
なお、ＬＵＴ３２７、３２８、３２９が格納するテーブル値は、適応アルゴリズムを用いれば最適値に更新される。

以下において、本実施例の歪補償の妥当性を簡単な増幅器モデルを想定して検証する。なお、本実施例の効果は、このようなモデルの増幅器に限定されるものではない。また、メモリ効果を伴わない非線形歪は、メモリレスＰＤにより既に補償されているものとする。
非特許文献１のように、偶数次歪が増幅素子の電源電圧（バイアス電圧）を変動させ、基本波成分を再変調するモデルを想定すると、電源電圧Ｖ_DDの変動ΔＶは（式４）のように表される。

ΔV = L・{I(|PA_in(nT)|)−I(|PA_in((n−1)T)|)} （式４）
ただし、PA_in(・)は電力増幅器への入力信号、|PA_in(・)|はその入力信号の包絡線（振幅）、I(・)はドレイン電流、Ｌは電源電圧変動を引き起こすインダクタンス（定数）である。
ΔVは明らかに、過去の状態の影響を受ける履歴特性を有する。

また、キャリア増幅器、ピーク増幅器のメモリ効果歪Mem₁、Mem₂は、メモリ効果の原因ΔＶと、そのときの入力レベルの関数であるので、次のように再定義する。
Mem₁ (ΔV, |PA_in(nT)|) ：キャリア増幅器のメモリ効果歪
Mem₂ (ΔV, |PA_in(nT)|) ：ピーク増幅器のメモリ効果歪 （式５）
これ以降は時間や電力の関数であることの表記を省略する（PA_in(nT)を単にPA_inと表記する）。

このとき、ドハティ増幅器出力PA_outは、次の（式６）のように表現できる。

ただし、A(|PA_in|)は、キャリア増幅器の負荷変調および単体のゲインを含むPA_outへの寄与度を示す値であり、B(|PA_in|)は、キャリア増幅器の負荷変調および単体のゲインを含んだPA_outへの寄与度を示す値であり、それぞれ電力(および時間)の関数である。またＡ＋Ｂ＝Gainは定数である。

以上のモデルに対し、キャリア増幅器用のＬＵＴ３２８のテーブル値LUT₁と、ピーク増幅器用のＬＵＴ３２９テーブル値LUT₂を、
LUT₁(|PD_in(nT)|)−LUT₁(|PD_in((n-1)T)|)＝−Mem₁
LUT₂(|PD_in(nT)|)−LUT₂(|PD_in((n-1)T)|)＝−Mem₂ （式７）
を満たすように設定する。

以後PD_in(nT)をxと表記する。またα及びβを、ＬＵＴ３２７が記憶するキャリア増幅器及びピーク増幅器の合成係数と定義する。
すると、図５のメモリＰＤの出力PD_outは、

と表せる。さらにα＋β＝１を仮定すれば、
PD_out＝ｘ−α・ｘ・Mem₁＋β・ｘ・Mem₂ （式９）
となる。

メモリＰＤの出力信号がＰＡの入力信号となるので、PD_out＝PA_inを使って（式６）に（式８）を代入すると、以下の式が得られる。

ただし（式１０）は、α＝AK、β=BK（ただしＫは固定定数）の関係を用いている。

ここで、メモリＰＤで付加する信号の振幅はメモリ効果による変動分のため、基本波と比べて極めて小さく、
−Mem₁＜＜１ 、 −Mem₂＜＜１ （式１４）
Ｉ(|PD_out(nT)|) ≒Ｉ(|PD_in(nT)|)
（式１５）
が成り立つので、（式１３）の右辺第１項以外は非常に小さい値となり、次のようになる。
PA_out ≒ (A+B)・(α+β)・x ＝ Gain・K・PD_in （式１6）

以上により、メモリ効果が補償できることが示された。なお、従来の（式３）を
PD_out＝ｘ−ｘ・Mem
に代入しても（式１6）は得られず、無視できない誤差項が残るのは明らかである。

ところで、（式７）の右辺のMem₁は元々、（式５）のようにΔVと|PA_in(nT)|の関数であった。しかし、実際の個々のデバイスにおいて電源電圧を変化させたとき、ＡＭ／ＡＭ及びＡＭ／ＰＭ特性は、非特許文献１の図３乃至図５のように、形をほぼ保ったまま上下或いは左右に移動するような比較的単純な挙動を示す。特に、ＡＭ／ＡＭ特性及びＡＭ／ＰＭ特性を複素座標上でのベクトル表記に書き直したときの軌跡は、LD-MOSのほかGaAs FETであってもΔVに対して単調に変化する。したがって近似的に、ΔＶの（比例）関数と|PA_in(nT)|の関数の積の形に変数分離できる。

非特許文献１ではこの性質を利用して、メモリ効果を補償する歪みを発生させている。しかし、特性の異なる増幅器の出力を合成した場合、合成されたメモリ効果歪のΔVに対する挙動は単調ではなくなり、この近似を利用することができない。そのため本例では、各増幅器毎に個別にメモリ効果歪を発生させるようにしている。さらにＬＵＴ３２７の合成係数α等を微調整することで、（式７）のLUT₁等の近似誤差を補正できる場合もある。

本実施例によれば、異なる動作クラスや異なる特性を持つ増幅器を合成する場合であっても、メモリ効果によって発生する歪を小規模のＬＵＴで補償できる。
なお、増幅部４としてドハティ増幅器を例に挙げたが、増幅素子の出力を合成する構成について、その種類は問わない。

また、キャリア増幅器とピーク増幅器の２合成の場合を例としたが、２以上の合成の場合も、各増幅器に対応するＬＵＴと負荷変調用のＬＵＴとからなる（増幅器数＋１）個のＬＵＴを備えればよい。ただし同じ特性を持つ増幅器を合成係数が同じになるように用いた場合、ＬＵＴを共通化して減らすことは可能である。

また、増幅器の数が１個であっても、３２７と３２８の２個のＬＵＴを用いることで、歪補償の精度を向上させることができる場合がある。

図６は実施例２のプリディストータの構成図である。実施例１と異なるのは、加算器３３６の出力が直接メモリPDの入力信号に複素乗算される点である。

実施例１の加算器３３６で行われる演算は、次式のようになる。
(メモリPD出力) = (メモリPD入力) ＋ (メモリPD入力)×(逆特性1)
= (メモリPD入力)×{1+(逆特性1)}

本実施例２の乗算器３３６で行われる演算は、次式のようになる。
(メモリPD出力) = (メモリPD入力)×(逆特性2)
従って、(逆特性2)＝{1+(逆特性1)}とすれば、本例と実施例１とは等価であり、同じ効果が得られることは容易に理解できる。或いは、本例の加算器３３６の出力に1.0を定数として加える構成とすれば、実施例１と実施例２のＬＵＴ３２７、３２８、３２９の内容は等しくなる。

図７は、本実施例３のプリディストータの構成図である。本例は、先の実施例のメモリＰＤ３３等を多項式で表したものである。従来と同等の構成は、同一の符号を付してその説明を省略する。
電力検出部１１は、入力信号の瞬時振幅ｘ＝|PD_in(nT)|をサンプル毎（Ｔ周期毎）に時系列に検出し、履歴付き非線形歪発生部１４、１５および非線形重み付き合成部１６へ出力する。

履歴付非線形歪発生部１４、１５は、入力されたｘに応じて、それぞれ異なる履歴特性若しくは周波数特性を有する非線形歪を生成し、非線形重み付合成部１６に出力する。履歴付非線形歪発生部１４は、実施例１のＬＵＴ３２８、遅延部３３０、加算器３３２に相当し、履歴付非線形歪発生部１５は、ＬＵＴ３２９、遅延部３３１、加算器３３３に相当する。
履歴付非線形歪発生部１４が発生する非線形歪Ｄ₁₄は、複数のサンプルのｘの関数としてＬＵＴや多項式若しくはそれらの組み合わせを用いて生成され、一例として（式１７）で表される。

ここで、Ｃ_ijはべき級数の各次数の複素係数である。またＮ1、Ｍ1は１以上の任意の整数であり、特許文献６のようなＩＩＲ型で構成すると無限大となりうるが、通常は１０程度で打ち切っても問題ない。メモリＰＤ３２や３３は、（式１７）のＮ1が１で、Ｃ_0,j＝−Ｃ_1,j、Ｃ_-1,j＝０の場合に相当する。なお、ｘとしてPD_in(nT)や|PD_in(nT)|²を用いる場合もある。

非線形重み付合成部１６は、入力されたｘに応じた非線形の重みを用いて、履歴付非線形歪発生部１４及び１５が発生した歪Ｄ₁₄及びＤ₁₅を合成し、歪補償値Ｄ_cmpとして歪付与部１３に出力する。歪Ｄ₁₄に対する重みＷ₁₄は、ｘの瞬時値のみの関数として、ＬＵＴや多項式を用いて生成され、一例として以下の（式１８）で表される。ただしＭ2は１以上の任意の整数であり、ｗ_iは複素係数である。

非線形重み付合成部１６は、実施例１或いは２のＬＵＴ３２７、乗算器３３４、３３５、加算器３３６に相当し、（式１８）の多項式は、図１０に示される合成係数の曲線に相当する。本例では、歪補償値Ｄ_cmp＝Ｄ₁₄・Ｗ₁₄＋Ｄ₁₅・Ｗ₁₅である。ただし、重みの和が１になる必要はない。

歪付与部１６は、実施例１の複素乗算器３２５、加算器３２６、若しくは実施例２の複素乗算器３２５に相当し、非線形重み付合成部の出力に従い、プリディストータの入力信号に予歪を付与する。

本実施例では、重み付け合成の際に、履歴付非線形歪発生部が発生する歪Ｄ₁₄等とＷ₁₄等が乗算されるので、歪補償値Ｄ_cmpは時刻の異なるｘ同士の積で表される、従来に無い成分を含む。つまり、従来は歪付与部にて入力信号と乗算される際に、時刻の異なるｘ同士の積に相当する成分が生じてはいたが、メモリ効果や周波数特性等と連動しており、制御の自由度が無かった。それに対し本例の重みは自由に設定でき、例えば初期値は定数の１とし、適応アルゴリズムで最適値に収束させることができる。
また本実施例によれば、履歴付きの歪発生部と、履歴なしの重み合成部の２段構成としたことで、半分以下のハードウェア規模で同等の歪補償を行うことができる。

図８は、本実施例４の歪補償増幅器の構成図である。本例は、先の実施例のプリディストータに、各ＬＵＴを適応アルゴリズムを用いて自動収束させる構成を新たに備えた点で異なる。

プリディストータ３００は、従来同様のメモリレスＰＤ３１と、実施例１同様のメモリＰＤ３２を、プリディストータ３同様に直列に接続したものである。
Ｄ／Ａ変換器６２は、プリディストータ３００の出力信号をアナログ信号に変換する。
アップコンバータ６３は、Ｄ／Ａ変換器６２の出力信号をＲＦ周波数に変換し、増幅部４に出力する。

方向性結合器６５は、増幅部４の出力信号の一部を抽出し、フィードバック信号としてミキサ６６に出力する。
ミキサ６６は、フィードバック信号をダウンコンバートする。
ＢＰＦ（Band Pass Filter）６７は、ダウンコンバートされたフィードバック信号から不要波を除去し、Ａ／Ｄ変換器６８に出力する。
Ａ／Ｄ変換器６８は、ＢＰＦ６７からの信号をデジタル信号に変換し、制御部５０に出力する。

制御部５０は、フィードバックされた信号、及び必要に応じて入力信号を入力され、歪電力を測定する方法や、増幅器入力前の信号と比較して誤差を求める方法を用いて、温度変化、経年変化などに追従してＬＵＴ３２７、３２８、３２９等を適応更新する。詳細な構成は、非特許文献１或いは特許文献４、５に記載のものと同様でよい。
本例ではデジタルプリディストータの例を示したが、 IF帯やRF帯で同様の動作を行うプリディストータでも良い。

従来のプリディストーション歪補償増幅器の機能ブロック図 従来のプリディストータの構成図 従来のメモリ効果を補償するプリディストータ（メモリＰＤ）の構成図 ドハティ増幅器の構成図 実施例１のプリディストータの構成図 実施例２のプリディストータの構成図 実施例３のプリディストータの構成図 実施例４の歪補償増幅器の構成図 ドハティ増幅器の電力対負荷特性の一例 ＬＵＴ３２７が格納する合成係数の一例を説明する図

符号の説明

１１…電力検出部
１２…歪補償テーブル
１３…歪付与部
１４…履歴付非線形歪発生部
１５…履歴付非線形歪発生部
１６…非線形重み付合成部
１７…遅延部
２１…Envelope detector
２２…ＬＵＴ(Look Up Table)
２３…複素乗算器
３、３００…プリディストータ
３１…メモリレスＰＤ
３２…メモリＰＤ（従来）
３２１…Envelope detector
３２２…ＬＵＴ
３２３…遅延器
３２４…加算器
３２５…複素乗算器
３２６…加算器
３２７、３２８、３２９…ＬＵＴ
３３…メモリＰＤ
３３０、３３１、３３７…遅延部
３３２、３３３、３３６…加算器
３３４、３３５…乗算器
４…増幅部
４１…キャリア増幅器
４２…ピーク増幅器
５、５０…制御部
６２…Ｄ／Ａ変換器
６３…アップコンバータ
６５…方向性結合器
６６…ミキサ
６７…ＢＰＦ
６８…Ａ／Ｄ変換器

Claims (6)

1. 複数の増幅素子の出力を合成する増幅器で発生する歪を補償するプリディストータであって、
   それぞれの増幅素子で発生する歪を補償する信号に、プリディストータの入力信号の関数である合成係数を乗じて合成した信号を用いて、前記入力信号に予歪を付加するプリディストータ。
2. 前記増幅器はドハティ増幅器であって、前記複数の増幅素子はそれぞれ異なる入出力特性を有し、前記複数の増幅素子から発せられ合成された歪を補償する予歪を付加することを特徴とする。
3. 前記合成係数が、負荷変調の影響を受けた前記増幅素子のそれぞれのインピーダンスと関連付けられる特性を有することを特徴とする請求項１又は２記載のプリディストータ。
4. 入力信号の電力（または振幅）を検出する電力検出部と、
   前記検出された電力を引数として参照される歪補償特性を格納する第１及び第２のテーブルと、
   前記第１のテーブルから出力されたテーブル値を遅延させる第１の遅延部と、
   前記第１のテーブルから出力されたテーブル値から前記遅延したテーブル値を減算する第１の加算器と、
   前記第２のテーブルから出力されたテーブル値を遅延させる第２の遅延部と、
   前記第２のテーブルから出力されたテーブル値から前記遅延したテーブル値を減算する第２の加算器と、
   前記第１及び第２のテーブルに対応する、前記検出された電力を引数として参照される合成係数が格納された第３のテーブルと、
   前記検出された電力を引数として前記第３のテーブル部から出力された、前記第１のテーブルに対応するテーブル値と、前記第１の加算器の出力信号とを乗算する第３の乗算器と、
   前記検出された電力を引数として前記第３のテーブル部から出力された、前記第２のテーブルに対応するテーブル値と、前記第２の加算器の出力信号とを乗算する第４の乗算器と、
   前記第３及び第４の乗算器から出力された信号を加算する第３の加算器と、
   前記第３の出力信号をプリディストータの入力信号に乗算する複素乗算器と、
   を備えるプリディストータ。
5. 入力信号の瞬時値もしくは瞬時振幅もしくは瞬時電力を検出値として出力する電力検出部と、
   現在及び過去の前記検出値に応じて、履歴特性若しくは周波数特性を有する非線形歪を生成する複数の履歴付非線形歪発生部と、
   現在の前記検出値に応じて非線形の重みを発生し、その重み用いて前記履歴付非線形歪発生部が発生した歪を合成し、歪補償値として出力する非線形重み付合成部と、
   前記非線形重み付合成部の出力に従い、前記入力信号に予歪を付与する歪付与部と、を有するプリディストータ。
6. 第２のプリディストータを前記プリディストータの前段に新たに設け、前記プリディストータと直列接続したことを特徴とする請求項１乃至５記載のプリディストータ。

Images