JP2012235316A - 歪補償装置及び歪補償方法 - Google Patents
歪補償装置及び歪補償方法 Download PDFInfo
- Publication number
- JP2012235316A JP2012235316A JP2011102451A JP2011102451A JP2012235316A JP 2012235316 A JP2012235316 A JP 2012235316A JP 2011102451 A JP2011102451 A JP 2011102451A JP 2011102451 A JP2011102451 A JP 2011102451A JP 2012235316 A JP2012235316 A JP 2012235316A
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- offset
- value
- compensation coefficient
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【解決手段】本実施例の一側面における歪補償装置は、電力増幅器に入力される送信信号に対して、前記電力増幅器の歪特性の逆特性を予め与えることで歪補償処理を行う歪補償装置であって、前記歪補償処理に用いられる複数の歪補償係数を格納する複数の歪補償係数記憶部と、前記複数の歪補償係数記憶部の各々に格納された前記歪補償係数に対してオフセット補正処理を行うともに、前記複数の歪補償係数記憶部の各々に対応する、前記オフセット補正処理が行われなかった場合の歪補償係数を疑似的に生成するオフセット補正処理部と、前記疑似的に生成された歪補償係数に基づいて、前記送信信号に対して前記歪補償処理を行う歪補償処理部を有する。
【選択図】図4
Description
以下、第1実施例に係る無線通信装置及び歪補償装置について説明する。
図3は、複数LUT型の歪補償装置302を有する無線通信装置300の構成の一例を示す図である。図3に示したように、無線通信装置300は、歪補償装置302、デジタル/アナログ変換器(DAC)304、アップコンバータ306、基準搬送波発生器308、電力増幅器310、ダウンコンバータ312、基準搬送波発生器314及びアナログ/デジタル変換器(ADC)316を含む。
図4は、プリディストーション信号生成部322の内部構成の一例を示す図である。図5は、プリディストーション信号生成部322における歪補償係数の補正処理を説明するための図である。以下、図4及び図5を用いて、プリディストーション信号生成部322の構成例について説明する。
同様に、加算器416はLUTc410及びLUTd412から歪補償係数hc(p(t))とhd(p(t−1))を受けとる。加算器416は歪補償係数hc(p(t))とhd(p(t−1))を加算することにより合成し、合成後係数h2(t)を生成する。加算器416は生成した合成後係数h2(p(t))をオフセット補償部442に出力する。
オフセット補償部438は、加算器414より合成後係数h1(p(t))を受けとるとともに、補償値記憶部436よりオフセット補償値Ofst_m1を受けとる。オフセット補償部438は、受けとった合成後係数h1(p(t))にオフセット補償値Ofst_m1を加算することにより、合成後係数h1(p(t))に対してオフセット補償処理を行い、オフセット補償後係数h3(p(t))を生成する。
オフセット補償部438は、生成したオフセット補償後係数h3(p(t))を乗算器418に出力する。オフセット補償後係数h3(p(t))は、LUTa406において、オフセット制御部432によるオフセット補正処理が行われなかった場合の歪補償係数と、LUTb408においてオフセット補正処理が行われなかった場合の歪補償係数を加算した値に対応するものであり、オフセット補償値Ofst_m1を用いてオフセット補正処理が行われなかった場合の加算値を疑似的に生成したものである。
オフセット補償部442は、生成したオフセット補償後係数h4(p(t))を乗算器420に出力する。オフセット補償後係数h4(p(t))は、LUTc410において、オフセット制御部432によるオフセット補正処理が行われなかった場合の歪補償係数と、LUTd412においてオフセット補正処理が行われなかった場合の歪補償係数を加算した値に対応するものであり、オフセット補償値Ofst_m2を用いてオフセット補正処理が行われなかった場合の加算値を疑似的に生成したものである。
遅延部422は送信信号Tx(t)を1つ前の参照時刻に相当する時間だけ遅延させて出力することにより、1つ前の参照時刻t−1における送信信号Tx(t−1)を生成する。遅延部422は生成した送信信号Tx(t−1)を乗算器420に出力する。
加算器424は送信信号Tx1(t)及びTx2(t−1)を加算することにより、プリディストーション信号PD(t)を生成する。プリディストーション信号PD(t)は、歪補償装置302に入力された送信信号Tx(t)に対して歪補償処理が施された後の送信信号である。
上述したように、複数LUT型の歪補償装置302においては、送信信号Tx(t)に対して遅延部404及び422によって遅延項を生成することによって、送信信号Tx(t)に対する歪補償処理に、1つ前の参照時刻t−1における送信信号Tx(t−1)の情報を反映させるようにしているので、電力増幅器の非線形歪に加えて、電力増幅器のメモリ効果に起因する歪を補償することができる。
図6は、歪補償装置302における歪補償係数の補正・更新処理のフローチャートの一例を示す図である。以下、図6のフローチャートを用いて、歪補償装置302が実行する歪補償係数の補正・更新処理について説明する。尚、図6のフローチャートおいては、点線で囲まれた部分に、対応するステップの処理に関連する数式が示してある。
Ofst_m1=0、Ofst_m2=0
また、補正対象アドレス最小値adrsMin及び最大値adrsMaxには、特に限定されるものではないが、各LUTにおいて補正係数が格納されているアドレスの最小値Amin及び最大値Amaxがそれぞれ設定される。
adrsMax=Amax
次に、ステップS606において、オフセット制御部432は、LUTa406〜LUTd412の中から処理対象となる1つのLUTを選択する。オフセット制御部432は、例えば、LUTa406、LUTb408、LUTc410、LUTd412、LUTa406、LUTb408、・・・の順番で、対応するLUTを周期的に選択していく。
オフセット制御部432はオフセット量LUTofst_xが負の値である(LUTofst_x<0)と判定したときは、オフセット補正単位Ofst_uを用いて、処理対象のLUTxに対するオフセット補正値Ofst_xを以下のように設定する処理を行う。すなわち、オフセット制御部432は、一定の負の値−u0をオフセット補正値として設定する。
オフセット制御部432はオフセット量LUTofst_xが0(零)である(LUTofst_x=0)と判定したときは、処理対象のLUTxに対するオフセット補正値Ofst_xを以下のように設定する処理を行う。すなわち、オフセット制御部432は、オフセット補正値を0(零)に設定する。
以上のS608〜S612のステップにより、オフセット補正処理部470において、オフセット量算出処理650及びオフセット補正値設定処理660が行われる。
また、選択された処理対象LUTがLUTc又はLUTdである場合は、補償値記憶部440に格納されたオフセット補償値Ofst_m2を読み出す。読み出したオフセット補償値Ofst_m2を更新値Ofst_mとする。
次に、ステップS616において、オフセット制御部432は、ステップS614で設定した更新値Ofst_mにステップS612で設定したオフセット補正値Ofst_xを加算し、加算値を新たな更新値Ofst_mとして算出する。
次に、ステップS618において、オフセット制御部432は、ステップS616で算出したオフセット補償値の更新値Ofst_mを補償値記憶部436又は440に格納し、補償値記憶部436又は440内のオフセット補償値Ofst_m1又はOfst_m2を更新する。
次に、ステップS622において、オフセット制御部432は、指定されたアクセス対象アドレスAiの値がステップS604で設定された補正対象アドレス最大値adrsMax以下であるか否かを判定する。指定されたアクセス対象アドレスAiが最大値adrsMax以下である場合は、処理はステップS624に移行する。指定されたアドレスが最大値adrsMax以下でない場合は、処理はステップS628に移行する。
次に、ステップS626において、オフセット制御部432は、処理対象LUT内のアドレスAiの値を例えば1だけ増加させることにより、現在のアドレス値の次に大きい値を有し、かつ、アクセス対象として指定可能なアドレスの値を、処理対象LUT内の次のアクセス対象アドレスの値に指定する。次のアドレスAiの値が指定された後、処理はステップS622に戻る。
次に、ステップS628において、オフセット制御部432は、アドレス最小値adrsMinから最大値adrsMaxまでの範囲の全てのアドレスについて、処理対象LUTのアドレスAiに、ステップS624で算出された補正後の歪補償係数値h(pi)を格納し、アドレスAiにおける歪補償係数の値を補正する。これにより、処理対象LUT内の補正対象となっている歪補償係数の全てに対して、オフセット補正処理が施される。
以下、第2実施例に係る無線通信装置及び歪補償装置について説明する。
第2実施例に係る無線通信装置700の構成は、図3に示した無線通信装置300の構成と、歪補償装置302及びプリディストーション信号生成部322の代わりに、歪補償装置702及びプリディストーション信号生成部722を有する点で異なるが、それ以外の部分は同様である。よって、無線通信装置700の構成については、図示は省略している。
図8は、第2実施例に係る歪補償装置702における歪補償係数の補正・更新処理のフローチャートの一例を示す図である。図8に示した歪補償係数の補正・更新処理のフローチャートにおいて、図6に示したフローチャートのステップと、同一又は対応する処理を行うステップは同一の符号で示されている。以下、図8のフローチャートを用いて、歪補償装置702が実行する歪補償係数の補正・更新処理について説明する。尚、図8のフローチャートおいては、点線で囲まれた部分に、対応するステップの処理に関連する数式が示してある。
Ofst_m1=0、Ofst_m2=0
また、補正対象アドレス最小値adrsMin及び最大値adrsMaxには、特に限定されるものではないが、各LUTにおいて補正係数が格納されているアドレスの最小値Amin及び最大値Amaxがそれぞれ設定される。
adrsMax=Amax
また、オフセット量判定閾値Ofst_thには、特に限定されるものではないが、一定の正の値th0が設定される。
次に、S606〜S610のステップにより、処理対象となるLUTを選択し、選択した処理対象のLUTxに対してオフセット量LUTofst_xの算出処理650を行う(xはa〜dのいずれかである)。ステップS606〜S610で行われる処理の詳細については、図6のフローチャートにおいて説明したとおりである。
(−th0≦LUTOfst_x≦+th0)
ステップS811において、オフセット制御部732が、算出したオフセット量LUTofst_xが上述の式2で示された範囲内の値であると判定したときは、処理はステップS813に移行する。
すなわち、オフセット制御部732は、オフセット量LUTofst_xが上述の式2で示された範囲内の値であると判定したときは、オフセット補償値更新処理670及びオフセット補正処理680を実行することなく、ステップS630における歪補償係数の更新処理を行う。
ステップS812において、オフセット制御部732は、オフセット量LUTofst_xが下限値−Ofst_th(=−th0)より小さい値であると判定したときは、オフセット補正単位Ofst_uを用いて、処理対象のLUTxに対するオフセット補正値Ofst_xを以下のように、0(零)でない値に設定する処理を行う。すなわち、オフセット制御部432は、一定の負の値−u0をオフセット補正値として設定する。
ステップS812においてオフセット補正値を設定した後、処理はステップS614に移行する。
以下、第3実施例に係る無線通信装置及び歪補償装置について説明する。
第3実施例に係る無線通信装置900の構成は、図3に示した無線通信装置300の構成と、歪補償装置302及びプリディストーション信号生成部322の代わりに、歪補償装置902及びプリディストーション信号生成部922を有する点で異なるが、それ以外の部分は同様である。よって、無線通信装置900の構成については、図示は省略している。
図10は、第3実施例に係る歪補償装置902における歪補償係数の補正・更新処理のフローチャートの一例を示す図である。図10に示した歪補償係数の補正・更新処理のフローチャートにおいて、図6に示したフローチャートのステップと、同一又は対応する処理を行うステップは同一の符号で示されている。以下、図10のフローチャートを用いて、歪補償装置902が実行する歪補償係数の補正・更新処理について説明する。尚、図10のフローチャートおいては、点線で囲まれた部分に、対応するステップの処理に関連する数式が示してある。
Ofst_m1=0、Ofst_m2=0
また、補正対象アドレス最小値adrsMinには、特に限定されるものではないが、各LUTにおいて補正係数が格納されているアドレスの最小値Aminが設定される。
また、補正対象アドレス最大値adrsMaxには、特に限定されるものではないが、歪補償装置902が受けとる送信信号Tx(t)の電力値の最大値として予測される予測値Aexpが設定される。
次に、S606〜S628のステップにより、処理対象となるLUTを選択し、オフセット制御部932は、選択した処理対象のLUTxに対して、オフセット量算出処理650、オフセット補正値設定処理660、オフセット補償値更新処理670、オフセット補正処理680を実行する(xはa〜dのいずれかである)。
アドレス最大値adrsMaxの更新処理の後、処理はステップS606に戻る。
以下、第4実施例に係る無線通信装置及び歪補償装置について説明する。
第4実施例に係る無線通信装置1110の構成は、図3に示した無線通信装置300の構成と、歪補償装置302及びプリディストーション信号生成部322の代わりに、歪補償装置1102及びプリディストーション信号生成部1122を有する点で異なるが、それ以外の部分は同様である。よって、無線通信装置1110の構成については、図示は省略している。
図13は、第4実施例に係る歪補償装置1102における歪補償係数の補正・更新処理のフローチャートの一例を示す図である。以下、図13のフローチャートを用いて、歪補償装置1102が実行する歪補償係数の補正・更新処理について説明する。尚、図13のフローチャートおいては、点線で囲まれた部分に、対応するステップの処理に関連する数式が示してある。
Ofst_u=u0
また、オフセット補償値Ofst_m11〜Ofst_m13、Ofst_m21〜Ofst_m23にはそれぞれ0(零)が設定される。
Ofst_m13=0、
Ofst_m21=0、Ofst_m22=0、
Ofst_m23=0
また、補正対象アドレス最小値adrsMin及び最大値adrsMaxには、特に限定されるものではないが、各LUTにおいて補正係数が格納されているアドレスの最小値Amin及び最大値Amaxがそれぞれ設定される。
adrsMax=Amax
また、境界アドレス値adrsTh1及びadrsTh2には、特に限定されるものではないが、予め決められた一定のアドレス値Ath1及びAth2がそれぞれ設定される。
adrsTh2=Ath2
次に、ステップS1306において、オフセット制御部1132は、LUTa406〜LUTd412の中から処理対象となる1つのLUTを選択する。オフセット制御部1132は、例えば、LUTa406、LUTb408、LUTc410、LUTd412、LUTa406、LUTb408、・・・の順番で、対応するLUTを周期的に選択していく。
以下、第5実施例に係る無線通信装置及び歪補償装置について説明する。
第5実施例に係る無線通信装置1400の構成は、図3に示した無線通信装置300の構成と、歪補償装置302及びプリディストーション信号生成部322の代わりに、歪補償装置1402及びプリディストーション信号生成部1422を有する点で異なるが、それ以外の部分は同様である。よって、無線通信装置1100の構成については、図示は省略している。
図16は、第5実施例に係る歪補償装置1402における歪補償係数の補正・更新処理のフローチャートの一例を示す図である。以下、図16のフローチャートを用いて、歪補償装置1402が実行する歪補償係数の補正・更新処理について説明する。尚、図16のフローチャートおいては、点線で囲まれた部分に、対応するステップの処理に関連する数式が示してある。
i=0
次に、ステップS1606において、アドレス領域決定部1460は、処理回数iが頻度カウント回数Nより大きい否かを判定する。アドレス領域決定部1460が、処理回数iが頻度カウント回数Nより大きいと判定した場合は、処理はステップS1612に移行する。アドレス領域決定部1460が、処理回数iが頻度カウント回数N以下である(頻度カウント回数Nより大きくない)と判定した場合は、処理はステップS1608に移行する。
次に、ステップS1612において、アドレス領域決定部1460は、ステップS1606〜S1610においてカウントした発生頻度の結果に基づいて、アドレスAdrs(Tx(t))に対するアドレス値の発生頻度分布を算出する。アドレス領域決定部1460は、算出されたアドレス値の発生頻度分布に基づいて、各LUTの補正対象アドレス領域を3つのアドレス領域に分割する。アドレス領域決定部1460は、分割後の複数のアドレス領域におけるアドレス値の発生頻度の合計が相互に等しくなるように、補正対象アドレス領域を3つの領域に分割する処理を行うことにより、補正対象アドレス領域を図16に示したように、3つのアドレス領域1501〜1503に分割する。
adrsTh2=Ath23
以上のS1604〜S1612のステップにより、オフセット補正処理部1470において、補正対象アドレス領域に対するアドレス領域決定処理1640が行われる。
(付記1)
電力増幅器に入力される送信信号に対して、前記電力増幅器の歪特性の逆特性を予め与えることで歪補償処理を行う歪補償装置であって、
前記歪補償処理に用いられる複数の歪補償係数を格納する複数の歪補償係数記憶部と、
前記複数の歪補償係数記憶部の各々に格納された前記歪補償係数に対してオフセット補正処理を行うともに、前記複数の歪補償係数記憶部の各々に対応する、前記オフセット補正処理が行われなかった場合の歪補償係数を疑似的に生成するオフセット補正処理部と、
前記疑似的に生成された歪補償係数に基づいて、前記送信信号に対して前記歪補償処理を行う歪補償処理部と、
を有することを特徴とする歪補償装置。
(付記2)
前記オフセット補正処理部は、
前記複数の歪補償係数記憶部の各々に対して前記歪補償係数のオフセット量を算出し、前記算出されたオフセット量に基づいて前記オフセット補正処理を行うとともに、前記算出されたオフセット量に基づいて、前記オフセット補正処理後の歪補償係数に対するオフセット補償値を算出するオフセット制御部と、
前記複数の歪補償係数記憶部から出力された前記オフセット補正処理後の歪補償係数と、前記オフセット補償値に基づいて、前記オフセット補正処理が行われなかった場合の歪補償係数を疑似的に生成し、前記疑似的に生成された歪補償係数を前記歪補償処理部に供給するオフセット補償部と
を有することを特徴とする付記1記載の歪補償装置。
(付記3)
前記オフセット補正処理部は、
前記複数の歪補償係数記憶部の各々に対して前記歪補償係数のオフセット量を算出し、前記算出されたオフセット量が所定の範囲外の値であるときに、対応する前記歪補償係数記憶部に格納された前記歪補償係数に対して前記オフセット補正処理を行う
ことを特徴とする付記1又は2記載の歪補償装置。
(付記4)
前記送信信号の最大電力値を探索する最大電力探索部をさらに有し、
前記オフセット補正処理部は、
前記オフセット補正処理が行われる、前記歪補償係数記憶部内の補正対象アドレス領域を、前記探索により特定された前記送信信号の最大電力値に基づいて変更する
ことを特徴とする付記1ないし3のいずれか一つ記載の歪補償装置。
(付記5)
前記歪補償係数記憶部は、前記オフセット補正処理が行われる、複数の補正対象アドレス領域を有し、
前記オフセット補正処理部は、前記複数の補正対象アドレス領域ごとに独立して、前記オフセット補正処理を行う
ことを特徴とする付記1ないし4のいずれか一つ記載の歪補償装置。
(付記6)
前記送信信号の電力値に基づいて、前記歪補償係数記憶部のアドレスを生成するアドレス生成部と、
前記生成されたアドレスのアドレス値ごとの発生頻度をカウントし、前記カウントされた発生頻度に基づいて、前記歪補償係数記憶部内の前記複数の補正対象アドレス領域を決定するアドレス領域決定部と
をさらに有することを特徴とする付記5記載の歪補償装置。
(付記7)
送信信号に対して、電力増幅器の歪を補償する歪補償処理を行う歪補償方法であって、
複数の歪補償係数記憶部の各々に格納された歪補償係数に対してオフセット補正処理を行う工程と、
前記複数の歪補償係数記憶部から、前記送信信号の電力値に応じた前記歪補償係数を読み出す工程と、
前記複数の歪補償係数記憶部の各々に対応する、前記オフセット補正処理が行われなかった場合の歪補償係数を疑似的に生成する工程と、
前記疑似的に生成された歪補償係数に基づいて、前記送信信号に対して前記歪補償処理を行う工程と
を有することを特徴とする歪補償方法。
(付記8)
前記複数の歪補償係数記憶部の各々に対して前記歪補償係数のオフセット量を算出する工程と、
前記算出されたオフセット量に基づいて、前記オフセット補正処理後の歪補償係数に対するオフセット補償値を算出する工程と
をさらに有し、
前記オフセット補正処理を行う工程においては、前記算出されたオフセット量に基づいて前記オフセット補正処理を行い、
前記歪補償係数を前記疑似的に生成する工程においては、前記歪補償係数を読み出す工程において読み出された、前記オフセット補正処理後の歪補償係数と、前記オフセット補償値に基づいて、前記オフセット補正処理が行われなかった場合の歪補償係数を疑似的に生成する
ことを特徴とする付記7記載の歪補償方法。
(付記9)
前記複数の歪補償係数記憶部の各々に対して前記歪補償係数のオフセット量を算出する工程と、
前記算出されたオフセット量が所定の範囲外の値であるときに、対応する前記歪補償係数記憶部に格納された前記歪補償係数に対して前記オフセット補正処理を行う工程と
をさらに有することを特徴とする付記7又は8記載の歪補償方法。
(付記10)
前記送信信号の最大電力値を探索する工程と、
前記オフセット補正処理が行われる、前記歪補償係数記憶部内の補正対象アドレス領域を、前記探索により特定された前記送信信号の最大電力値に基づいて変更する工程と
をさらに有することを特徴とする付記7ないし9のいずれか一つ記載の歪補償方法。
(付記11)
前記歪補償係数記憶部には、前記オフセット補正処理が行われる、複数の補正対象アドレス領域が設定され、
前記オフセット補正処理を行う工程においては、前記複数の補正対象アドレス領域ごとに独立して、前記オフセット補正処理を行う
ことを特徴とする付記7ないし10のいずれか一つ記載の歪補償方法。
(付記12)
前記送信信号の電力値に基づいて、前記歪補償係数記憶部のアドレスを生成する工程と、
前記生成されたアドレスのアドレス値ごとの発生頻度をカウントし、前記カウントされた発生頻度に基づいて、前記歪補償係数記憶部内の前記複数の補正対象アドレス領域を決定する工程と
ことを特徴とする付記11記載の歪補償方法。
(付記13)
電力増幅器に入力される送信信号に対して、前記電力増幅器の歪特性の逆特性を予め与えることで歪補償処理を行う歪補償装置と、
前記歪補償装置の出力信号に対して、直交変調処理を行うとともに、無線周波数への周波数変換処理を行うアップコンバータと、
前記アップコンバータの出力信号に対して電力増幅処理を行う電力増幅器と、
を有する無線通信装置であって、
前記歪補償装置は、
前記歪補償処理に用いられる複数の歪補償係数を格納する複数の歪補償係数記憶部と、
前記複数の歪補償係数記憶部の各々に格納された前記歪補償係数に対してオフセット補正処理を行うともに、前記複数の歪補償係数記憶部の各々に対応する、前記オフセット補正処理が行われなかった場合の歪補償係数を疑似的に生成するオフセット補正処理部と、
前記疑似的に生成された歪補償係数に基づいて、前記送信信号に対して前記歪補償処理を行う歪補償処理部と
を有することを特徴とする無線通信装置。
102 アドレス生成部
104 遅延部
106〜112 LUTa、LUTb、LUTc、LUTd、
114、116 加算器、
118、120 乗算器、
122 遅延部、
124 加算器
130 プリディストーション信号生成部
140 歪補償係数更新部
300 無線通信装置、
302 歪補償装置、
304 デジタル/アナログ変換器(DAC)、
306 アップコンバータ、
308 基準搬送波発生器、
310 電力増幅器、
312 ダウンコンバータ、
314 基準搬送波発生器、
316 アナログ/デジタル変換器(ADC)
322 プリディストーション信号生成部、
324 歪補償係数更新部
402 アドレス生成部、
404 遅延部、
406〜412 LUTa、LUTb、LUTc、LUTd、
414、416 加算器、
418、420乗算器、
422 遅延部、
424 加算器、
432 オフセット制御部、
434 平均値算出部、
436、440 補償値記憶部、
438、442 オフセット補償部、
450 歪補償係数供給部、
460 歪補償処理部、
470 オフセット補正処理部、
650 オフセット量算出処理、
660 オフセット補正値設定処理、
670 オフセット補償値更新処理、
680 オフセット補正処理、
722 プリディストーション信号生成部、
732 オフセット制御部、
770 オフセット補正処理部、
855 オフセット量判定処理、
860 オフセット補正値設定処理、
922 プリディストーション信号生成部、
932 オフセット制御部、
950 最大電力探索部、
970 オフセット補正処理部、
1090 最大電力探索処理、
1122 プリディストーション信号生成部、
1132 オフセット制御部、
1135、1136、1137 補償値記憶部、
1139、1140、1141 補償値記憶部、
1138、1142 オフセット補償部、
1170 オフセット補正処理部、
1201〜1203 アドレス領域、
1350 アドレス領域1201に対する歪補償係数の補正処理、
1360 アドレス領域1202に対する歪補償係数の補正処理、
1370 アドレス領域1203に対する歪補償係数の補正処理、
1422 プリディストーション信号生成部、
1432 オフセット制御部、
1460 アドレス領域決定部、
1470 オフセット補正処理部、
1501〜1503 アドレス領域、
1640 アドレス領域決定処理
Claims (7)
- 電力増幅器に入力される送信信号に対して、前記電力増幅器の歪特性の逆特性を予め与えることで歪補償処理を行う歪補償装置であって、
前記歪補償処理に用いられる複数の歪補償係数を格納する複数の歪補償係数記憶部と、
前記複数の歪補償係数記憶部の各々に格納された前記歪補償係数に対してオフセット補正処理を行うともに、前記複数の歪補償係数記憶部に対応する、前記オフセット補正処理が行われなかった場合の歪補償係数を疑似的に生成するオフセット補正処理部と、
前記疑似的に生成された歪補償係数に基づいて、前記送信信号に対して前記歪補償処理を行う歪補償処理部と、
を有することを特徴とする歪補償装置。 - 前記オフセット補正処理部は、
前記複数の歪補償係数記憶部の各々に対して前記歪補償係数のオフセット量を算出し、前記算出されたオフセット量に基づいて前記オフセット補正処理を行うとともに、前記算出されたオフセット量に基づいて、前記オフセット補正処理後の歪補償係数に対するオフセット補償値を算出するオフセット制御部と、
前記複数の歪補償係数記憶部から出力された前記オフセット補正処理後の歪補償係数と、前記オフセット補償値に基づいて、前記オフセット補正処理が行われなかった場合の歪補償係数を疑似的に生成し、前記疑似的に生成された歪補償係数を前記歪補償処理部に供給するオフセット補償部と
を有することを特徴とする請求項1記載の歪補償装置。 - 前記オフセット補正処理部は、前記複数の歪補償係数記憶部の各々に対して前記歪補償係数のオフセット量を算出し、前記算出されたオフセット量が所定の範囲外の値であるときに、対応する前記歪補償係数記憶部に格納された前記歪補償係数に対して前記オフセット補正処理を行うことを特徴とする請求項1又は2記載の歪補償装置。
- 前記送信信号の最大電力値を探索する最大電力探索部をさらに有し、
前記オフセット補正処理部は、前記オフセット補正処理が行われる、前記歪補償係数記憶部内の補正対象アドレス領域を、前記探索により特定された前記送信信号の最大電力値に基づいて変更することを特徴とする請求項1ないし3のいずれか一項記載の歪補償装置。 - 前記歪補償係数記憶部は、前記オフセット補正処理が行われる、複数の補正対象アドレス領域を有し、
前記オフセット補正処理部は、前記複数の補正対象アドレス領域ごとに独立して、前記オフセット補正処理を行うことを特徴とする請求項1ないし4のいずれか一項記載の歪補償装置。 - 前記送信信号の電力値に基づいて、前記歪補償係数記憶部のアドレスを生成するアドレス生成部と、
前記生成されたアドレスのアドレス値ごとの発生頻度をカウントし、前記カウントされた発生頻度に基づいて、前記歪補償係数記憶部内の前記複数の補正対象アドレス領域を決定するアドレス領域決定部と
をさらに有することを特徴とする請求項5記載の歪補償装置。 - 送信信号に対して、電力増幅器の歪を補償する歪補償処理を行う歪補償方法であって、
複数の歪補償係数記憶部の各々に格納された歪補償係数に対してオフセット補正処理を行う工程と、
前記複数の歪補償係数記憶部から、前記送信信号の電力値に応じた前記歪補償係数を読み出す工程と、
前記複数の歪補償係数記憶部の各々に対応する、前記オフセット補正処理が行われなかった場合の歪補償係数を疑似的に生成する工程と、
前記疑似的に生成された歪補償係数に基づいて、前記送信信号に対して前記歪補償処理を行う工程と
を有することを特徴とする歪補償方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011102451A JP5870505B2 (ja) | 2011-04-28 | 2011-04-28 | 歪補償装置及び歪補償方法 |
US13/420,760 US9100263B2 (en) | 2011-04-28 | 2012-03-15 | Distortion compensation apparatus and distortion compensation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011102451A JP5870505B2 (ja) | 2011-04-28 | 2011-04-28 | 歪補償装置及び歪補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012235316A true JP2012235316A (ja) | 2012-11-29 |
JP5870505B2 JP5870505B2 (ja) | 2016-03-01 |
Family
ID=47067876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011102451A Active JP5870505B2 (ja) | 2011-04-28 | 2011-04-28 | 歪補償装置及び歪補償方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9100263B2 (ja) |
JP (1) | JP5870505B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014091693A1 (ja) * | 2012-12-13 | 2017-01-05 | 日本電気株式会社 | 信号生成装置、信号生成方法及び数値制御発振器 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6064714B2 (ja) * | 2013-03-19 | 2017-01-25 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
EP2854286A1 (en) * | 2013-09-27 | 2015-04-01 | Telefonaktiebolaget L M Ericsson (Publ) | Radio frequency power amplifier non-linearity compensation |
CN105024960B (zh) * | 2015-06-23 | 2018-11-09 | 大唐移动通信设备有限公司 | 一种dpd系统 |
US11868804B1 (en) | 2019-11-18 | 2024-01-09 | Groq, Inc. | Processor instruction dispatch configuration |
US11360934B1 (en) | 2017-09-15 | 2022-06-14 | Groq, Inc. | Tensor streaming processor architecture |
US11114138B2 (en) | 2017-09-15 | 2021-09-07 | Groq, Inc. | Data structures with multiple read ports |
US11243880B1 (en) | 2017-09-15 | 2022-02-08 | Groq, Inc. | Processor architecture |
US11170307B1 (en) | 2017-09-21 | 2021-11-09 | Groq, Inc. | Predictive model compiler for generating a statically scheduled binary with known resource constraints |
US11455370B2 (en) | 2018-11-19 | 2022-09-27 | Groq, Inc. | Flattened input stream generation for convolution with expanded kernel |
US11165428B1 (en) * | 2019-07-18 | 2021-11-02 | Groq, Inc. | Circuits and methods for updating lookup tables |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026998A (ja) * | 2000-07-11 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 歪補償回路及び方法 |
US20030146787A1 (en) * | 2002-02-06 | 2003-08-07 | Hedberg David J. | Power amplifier linearizer that compensates for long-time-constant memory effects and method therefor |
JP2007243549A (ja) * | 2006-03-08 | 2007-09-20 | Hitachi Kokusai Electric Inc | プリディストータ |
JP2010114655A (ja) * | 2008-11-06 | 2010-05-20 | Japan Radio Co Ltd | プリディストータ |
JPWO2009016686A1 (ja) * | 2007-07-31 | 2010-10-07 | 富士通株式会社 | 歪補償装置および方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100483929C (zh) | 2004-04-27 | 2009-04-29 | 松下电器产业株式会社 | 放大器、信息通信设备及放大方法 |
KR101126401B1 (ko) | 2004-05-11 | 2012-03-29 | 삼성전자주식회사 | 전력 증폭기에 디지털 전치 왜곡 장치 및 방법 |
JP4492246B2 (ja) | 2004-08-02 | 2010-06-30 | 富士通株式会社 | 歪み補償装置 |
JP4845574B2 (ja) | 2005-04-26 | 2011-12-28 | パナソニック株式会社 | 極座標変調回路、集積回路および無線装置 |
JP4701024B2 (ja) | 2005-07-07 | 2011-06-15 | 株式会社日立国際電気 | プリディストーション歪補償付き増幅器 |
-
2011
- 2011-04-28 JP JP2011102451A patent/JP5870505B2/ja active Active
-
2012
- 2012-03-15 US US13/420,760 patent/US9100263B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026998A (ja) * | 2000-07-11 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 歪補償回路及び方法 |
US20030146787A1 (en) * | 2002-02-06 | 2003-08-07 | Hedberg David J. | Power amplifier linearizer that compensates for long-time-constant memory effects and method therefor |
JP2007243549A (ja) * | 2006-03-08 | 2007-09-20 | Hitachi Kokusai Electric Inc | プリディストータ |
JPWO2009016686A1 (ja) * | 2007-07-31 | 2010-10-07 | 富士通株式会社 | 歪補償装置および方法 |
JP2010114655A (ja) * | 2008-11-06 | 2010-05-20 | Japan Radio Co Ltd | プリディストータ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014091693A1 (ja) * | 2012-12-13 | 2017-01-05 | 日本電気株式会社 | 信号生成装置、信号生成方法及び数値制御発振器 |
Also Published As
Publication number | Publication date |
---|---|
US20120275545A1 (en) | 2012-11-01 |
JP5870505B2 (ja) | 2016-03-01 |
US9100263B2 (en) | 2015-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5870505B2 (ja) | 歪補償装置及び歪補償方法 | |
JP5071370B2 (ja) | 歪補償装置及び方法 | |
JP5251757B2 (ja) | ベースバンド・プレディストーション装置及び方法 | |
US8933752B2 (en) | Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus | |
JP5751056B2 (ja) | 歪補償装置、送信機および歪補償方法 | |
US8451055B2 (en) | Distortion compensating apparatus, transmitting apparatus, and distortion compensating method | |
US8437425B2 (en) | Distortion compensation device, distortion compensation method and wireless apparatus | |
JP2008514052A (ja) | 信号プリディストーションに関する装置と方法 | |
JPWO2009016686A1 (ja) | 歪補償装置および方法 | |
US6937669B2 (en) | Digital predistortion system for linearizing a power amplifier | |
EP2262104B1 (en) | Wireless communication apparatus | |
JP5707999B2 (ja) | 歪補償装置、送信機及び歪補償方法 | |
JP6207806B2 (ja) | 歪補償装置及び歪補償方法 | |
JP2005151119A (ja) | 歪補償装置 | |
JP2010004224A (ja) | 振幅抑圧装置および信号送信装置 | |
EP2858251B1 (en) | Distortion compensation device and distortion compensation method | |
JP5673238B2 (ja) | 電力増幅装置、送信機及び電力増幅装置制御方法 | |
JP2019154024A (ja) | マルチアンテナ通信装置及び係数更新方法 | |
KR101196584B1 (ko) | 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법 | |
JP2010068217A (ja) | 歪補償装置及び方法 | |
JP2021132253A (ja) | 無線通信装置及び係数更新方法 | |
KR20130036734A (ko) | 동일하지 않은 지연수에 대한 절대 입력 신호의 합을 이용하는 디지털 전치 왜곡 장치 및 방법 | |
JP2018033125A (ja) | 歪補償装置および係数更新方法 | |
JP2006157385A (ja) | 歪補償増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150415 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150824 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5870505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |