JPWO2009016686A1 - 歪補償装置および方法 - Google Patents
歪補償装置および方法 Download PDFInfo
- Publication number
- JPWO2009016686A1 JPWO2009016686A1 JP2009525181A JP2009525181A JPWO2009016686A1 JP WO2009016686 A1 JPWO2009016686 A1 JP WO2009016686A1 JP 2009525181 A JP2009525181 A JP 2009525181A JP 2009525181 A JP2009525181 A JP 2009525181A JP WO2009016686 A1 JPWO2009016686 A1 JP WO2009016686A1
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- gain
- transmission signal
- held
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Abstract
Description
図1において、アドレス生成部101は、歪補償回路へ入力される直交ベースバンド入力信号X(I,Q)より入力レベルを算出してアドレス値とし、生成したアドレス値に対応する歪補償係数をルックアップテーブル(LUT )102より読み出す。
乗算器103の出力は、D/A コンバータ104でアナログ信号に変換され、更に、直交変調器(QMOD )105で、送信基地局に応じたローカル発振器(FW LOCAL)106から発振された信号によって直交変調される。
まず、DC108の出力は、ダウンコンバータ(MIX )109で、送信基地局に応じたローカル発振器(FW LOCAL)110から発振された信号によってダウンコンバートされ、A/D コンバータ111によってディジタル信号に戻された後、復調器(DEM )112でベースバンドに戻される。
このようにして、歪補償係数が徐々に所定値に収束させられ、その所定値に収束した歪補償係数が乗算器103で入力信号X(I,Q)に乗算されることにより、定常状態においては、高い電力効率を保ちながらアナログ回路部の非線形歪特性が精度良く抑圧される。
特許文献2は、送信信号の歪電力の大きさに応じて送信信号のゲインを調整する方式の公知文献である。
本発明の態様は、一般に非線型歪特性を有し電力増幅等を行う回路と、そこから出力される送信信号をフィードバックさせて復調信号を取得し、その復調信号と電力増幅等の前段の送信信号との誤差が最小となる歪補償係数を算出してルックアップテーブル等に保持しながら、その歪補償係数に基づいて送信信号の歪補償を行い上述の電力増幅等を行う回路へ入力させる回路を有する歪補償装置を前提として、以下の構成を有する。
本発明の第1の実施形態
図3は、本発明の第1の実施形態の構成図である。なお、後述する第2、第3の実施形態の構成も同じである。
乗算器303の出力は、D/A コンバータ304でアナログ信号に変換され、更に、直交変調器(QMOD )305で、送信基地局に応じたローカル発振器(FW LOCAL)306から発振された信号によって直交変調される。
まず、DC308の出力は、ダウンコンバータ(MIX )309で、送信基地局に応じたローカル発振器(FW LOCAL)310から発振された信号によってダウンコンバートされ、A/D コンバータ311によってディジタル信号に戻された後、復調器(DEM )312でベースバンドに戻される。
中央演算装置(CPU )316は、LUT 302における歪補償係数の更新動作等をコントロールするほか、アナログ回路部の周波数、温度等のパラメータに関係なく、LUT 302内の係数をモニタすることでVATT317の制御電圧を算出し、D/A コンバータ318を介してVATT317に設定し、アナログ回路部のゲイン変動量の補正を実現する。
アダプティブプリディストーションによるLUT 302内の歪補償係数の更新が繰り返されることにより、定常状態において、図4の401に示されるような最適な歪補償特性を得ることができる。この特性において、入力信号レベルの高いところでは、電力増幅器307の飽和によりゲイン低下が発生するので、それを補うために歪補償係数は、図4の401′として示されるように大きい値となる。
これを防止するために、本発明の第1の実施形態では、以下の動作が実行される。
まず、CPU 316は、図4の405に示される予め決められたリニア領域に対応するアドレス範囲の歪補償係数データをLUT 302から読み出し、その範囲内の平均値haveを取得する(S501)。
have>αであってS502の判定がYESなら、CPU 316は、アナログゲインが低下していると判断し、図3のD/A コンバータ318に供給する制御電圧について、現在の制御電圧Vcurrentに所定の変動量ΔV を加算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ318に供給することにより、図3のVATT317におけるゲインが増加する(減衰量が減る)方向に制御し(S503)、今回のゲイン調整処理を終了する。
have<βであってS504の判定がYESなら、CPU 316は、アナログゲインが高すぎると判断し、図3のD/A コンバータ318に供給する制御電圧について、現在の制御電圧Vcurrentから所定の変動量ΔV を減算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ318に供給することにより、図3のVATT317におけるゲインが減少する(減衰量が増える)方向に制御し(S505)、今回のゲイン調整処理を終了する。
上記制御動作で、送信出力の急激な変化によるスペクトルの拡散を避けるために、制御電圧の変動量ΔV は、例えば送信出力0.1dB 程度に相当する変動量とすればよい。
本発明の第2の実施形態
次に、本発明の第2の実施形態について説明する。
本発明の第2の実施形態では、本発明の第1の実施形態において図4で説明したような歪補償特性を前提として、CPU 316は、LUT 302において、図4の405に示されるリニア領域における歪補償係数値の平均値ではなく、図6の601に示される歪補償係数値の最大値をモニタし、この最大値が上限閾値α′と下限閾値β′の間の設定範囲内に入るように、D/A コンバータ318を介してVATT317に供給する制御電圧を算出する。
まず、CPU 316は、歪補償係数データの最大値hmax をLUT 302から読み出す(S701)。
hmax >α′であってS702の判定がYESなら、CPU 316は、アナログゲインが低下していると判断し、図3のD/A コンバータ318に供給する制御電圧について、現在の制御電圧Vcurrentに所定の変動量ΔV を加算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ318に供給することにより、図3のVATT317におけるゲインが増加する(減衰量が減る)方向に制御し(S703)、今回のゲイン調整処理を終了する。
hmax <β′でS704の判定がYESならば、CPU 316は、アナログゲインが高すぎると判断して、図3のD/A コンバータ318に供給する制御電圧について、現在の制御電圧Vcurrentから所定の変動量ΔV を減算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ318に供給することにより、図3のVATT317におけるゲインが減少する(減衰量が増える)方向に制御し(S705)、今回のゲイン調整処理を終了する。
上記制御動作で、本発明の第1の実施形態の場合と同様に、制御電圧の変動量ΔV は例えば送信出力0.1dB 程度に相当する変動量として、上述の制御動作の実行タイミングは、数十秒〜数分の時間間隔で実行させればよい。
本発明の第3の実施形態
次に、本発明の第3の実施形態について説明する。
本発明の第3の実施形態では、本発明の第1の実施形態の制御動作と本発明の第2の実施形態の制御動作の組合せで実現され、図4で説明したような歪補償特性を前提として、CPU 316は、LUT 302において、図4の405に示されるリニア領域における歪補償係数値の平均値と、図6の601に示される歪補償係数値の最大値の両方をモニタし、歪補償係数の最大値が上限閾値α′を超えたか否かの判定と、歪補償係数の平均値が下限閾値βを下回った化否かの判定を組み合わせて制御動作を実行する。
まず、CPU 316は、歪補償係数データの最大値hmax をLUT 302から読み出す(S801)。
hmax >α′であってS802の判定がYESなら、CPU 316は、アナログゲインが低下していると判断し、図3のD/A コンバータ318に供給する制御電圧について、現在の制御電圧Vcurrentに所定の変動量ΔV を加算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ318に供給することにより、図3のVATT317におけるゲインが増加する(減衰量が減る)方向に制御し(S803)、今回のゲイン調整処理を終了する。
have<βであってS805の判定がYESなら、CPU 316は、アナログゲインが高すぎると判断し、図3のD/A コンバータ318に供給する制御電圧について、現在の制御電圧Vcurrentから所定の変動量ΔV を減算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ318に供給することにより、図3のVATT317におけるゲインが減少する(減衰量が増える)方向に制御し(S806)、今回のゲイン調整処理を終了する。
本発明の第4の実施形態
続いて、本発明の第4の実施形態について説明する。
この構成が図3の本発明の第1〜第3の実施形態の構成と異なる点は、ゲイン補正が、QMOD305と電力増幅器307の間に挿入されたVATT317(図3)によって行われるのではなく、乗算器303とD/A コンバータ304の間に挿入されたゲイン補正部901(図9)によって、ディジタル的に行われる点である。
Claims (12)
- 送信信号の電力増幅等を行う回路と、そこから出力される送信信号をフィードバックさせて復調信号を取得し、該復調信号と前記電力増幅等の前段の送信信号との誤差が最小となる歪補償係数を算出して保持しながら、該歪補償係数に基づいて前記送信信号の歪補償を行い前記電力増幅等を行う回路へ入力させる回路を有する歪補償装置において、
前記送信信号のゲインを調整するゲイン調整手段と、
前記保持される歪補償係数に基づいて前記ゲイン調整手段のゲインを適応的に制御するゲイン制御手段と、
を含むことを特徴とする歪補償装置。 - 前記ゲイン制御手段は、前記保持される歪補償係数が所定の閾値範囲内に入るように前記ゲイン調整手段のゲインを制御する、
ことを特徴とする請求項1に記載の歪補償装置。 - 前記ゲイン制御手段は、前記保持される歪補償係数のうち前記送信信号の所定入力レベルの範囲に対応する歪補償係数の平均値を算出し、その平均値が所定の閾値範囲内に入るように前記ゲイン調整手段のゲインを制御する、
ことを特徴とする請求項2に記載の歪補償装置。 - 前記ゲイン制御手段は、前記保持される歪補償係数の最大値を算出し、その最大値が所定の閾値範囲内に入るように前記ゲイン調整手段のゲインを制御する、
ことを特徴とする請求項2に記載の歪補償装置。 - 前記ゲイン制御手段は、前記保持される歪補償係数のうち前記送信信号の所定入力レベルの範囲に対応する歪補償係数の平均値と、前記保持される歪補償係数の最大値とを算出し、該平均値と最大値がそれぞれ所定の閾値範囲内に入るように前記ゲイン調整手段のゲインを制御する、
ことを特徴とする請求項2に記載の歪補償装置。 - 前記ゲイン調整手段は、アナログ段で前記送信信号のゲインを調整する可変減衰器であり、
前記ゲイン制御手段は、
前記保持される歪補償係数を参照して前記可変減衰器のゲインを制御するための制御電圧ディジタル信号を算出する制御手段と、
該制御電圧ディジタル信号を制御電圧アナログ信号に変換して前記可変減衰器に供給するD/A コンバータ手段と、
を含む、
ことを特徴とする請求項1乃至5の何れか1項に記載の歪補償装置。 - 前記ゲイン調整手段は、ディジタル段で前記送信信号のゲインを調整する乗算器であり、
前記ゲイン制御手段は、前記保持される歪補償係数を参照して前記乗算器における乗算係数を算出し、前記乗算器に供給する、
ことを特徴とする請求項1乃至5の何れか1項に記載の歪補償装置。 - 送信信号の電力増幅等を行い、その出力として得られる送信信号をフィードバックさせて復調信号を取得し、該復調信号と前記電力増幅等の前段の送信信号との誤差が最小となる歪補償係数を算出して保持しながら、該歪補償係数に基づいて前記送信信号の歪補償を行い前記電力増幅等を行う回路へ入力させる歪補償方法において、
前記送信信号のゲインを調整する第1の過程と、
前記保持される歪補償係数に基づいて前記第1の過程におけるゲインを適応的に制御する第2の過程と、
を含むことを特徴とする歪補償方法。 - 前記第2の過程は、前記保持される歪補償係数が所定の閾値範囲内に入るように前記第1の過程におけるゲインを適応的に制御する過程である、
ことを特徴とする請求項8に記載の歪補償方法。 - 前記第2の過程は、前記保持される歪補償係数のうち前記送信信号の所定入力レベルの範囲に対応する歪補償係数の平均値を算出し、その平均値が所定の閾値範囲内に入るように前記第1の過程におけるゲインを適応的に制御する過程である、
ことを特徴とする請求項9に記載の歪補償方法。 - 前記第2の過程は、前記保持される歪補償係数の最大値を算出し、その最大値が所定の閾値範囲内に入るように前記第1の過程におけるゲインを適応的に制御する過程である、
ことを特徴とする請求項9に記載の歪補償方法。 - 前記第2の過程は、前記保持される歪補償係数のうち前記送信信号の所定入力レベルの範囲に対応する歪補償係数の平均値と、前記保持される歪補償係数の最大値とを算出し、該平均値と最大値がそれぞれ所定の閾値範囲内に入るように前記第1の過程におけるゲインを適応的に制御する過程である、
ことを特徴とする請求項9に記載の歪補償方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/000824 WO2009016686A1 (ja) | 2007-07-31 | 2007-07-31 | 歪補償装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009016686A1 true JPWO2009016686A1 (ja) | 2010-10-07 |
JP4935906B2 JP4935906B2 (ja) | 2012-05-23 |
Family
ID=40303934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009525181A Active JP4935906B2 (ja) | 2007-07-31 | 2007-07-31 | 歪補償装置および方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8565697B2 (ja) |
EP (1) | EP2175555B1 (ja) |
JP (1) | JP4935906B2 (ja) |
CN (1) | CN101765969A (ja) |
WO (1) | WO2009016686A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235316A (ja) * | 2011-04-28 | 2012-11-29 | Fujitsu Ltd | 歪補償装置及び歪補償方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8737523B2 (en) * | 2009-06-04 | 2014-05-27 | Xilinx, Inc. | Apparatus and method for predictive over-drive detection |
JP5755875B2 (ja) * | 2010-12-27 | 2015-07-29 | 株式会社日立国際電気 | 歪み補償回路および歪み補償方法 |
JP6207806B2 (ja) * | 2011-05-10 | 2017-10-04 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
US8837633B2 (en) | 2011-10-21 | 2014-09-16 | Xilinx, Inc. | Systems and methods for digital processing based on active signal channels of a communication system |
US9819318B2 (en) | 2011-12-21 | 2017-11-14 | Telefonaktiebolaget L M Ericsson (Publ) | Architecture of a low bandwidth predistortion system for non-linear RF components |
US9374044B2 (en) | 2011-12-21 | 2016-06-21 | Telefonaktiebolaget L M Ericsson (Publ) | Architecture of nonlinear RF filter-based transmitter |
US8649745B2 (en) * | 2011-12-21 | 2014-02-11 | Telefonaktiebolaget L M Ericsson (Publ) | Adaptive predistortion for a non-linear subsystem based on a model as a concatenation of a non-linear model followed by a linear model |
US8811532B2 (en) | 2012-03-16 | 2014-08-19 | Telefonaktiebolaget L M Ericsson (Publ) | Architecture and the training method of a PA DPD system with space mapping applied in the predistorter |
JP6094071B2 (ja) * | 2012-07-02 | 2017-03-15 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
US8952754B2 (en) * | 2013-03-15 | 2015-02-10 | Imagine Communications Corp. | Linearization of heterogeneous power amplifier systems |
JP2015026968A (ja) | 2013-07-26 | 2015-02-05 | 富士通株式会社 | 歪補償装置および歪補償方法 |
MX367848B (es) * | 2015-04-01 | 2019-09-09 | Huawei Tech Co Ltd | Aparato y método de generación de tabla de búsqueda, y aparato y método de pre-compensación. |
US9787335B1 (en) * | 2016-05-23 | 2017-10-10 | Kmw Inc. | Method and apparatus for determining validity of samples for digital pre-distortion apparatus |
JP6790665B2 (ja) * | 2016-09-26 | 2020-11-25 | 日本電気株式会社 | 校正回路、校正方法及びプログラム |
CN106507020B (zh) * | 2016-11-24 | 2023-08-25 | 杭州雄迈集成电路技术股份有限公司 | 基于差分补偿的同轴自适应模拟高清传输抗衰减装置及方法 |
WO2020172877A1 (zh) * | 2019-02-28 | 2020-09-03 | 华为技术有限公司 | 一种校正接收机的互调失真信号的方法及装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3198864B2 (ja) * | 1995-03-09 | 2001-08-13 | 松下電器産業株式会社 | 送信装置 |
JPH10145161A (ja) * | 1996-11-13 | 1998-05-29 | Nec Corp | プリディストーション自動調整回路 |
JP3221335B2 (ja) * | 1996-11-19 | 2001-10-22 | 松下電器産業株式会社 | 非線形歪補償装置 |
JPH10322137A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | プリディストーション型歪補償回路付送信装置 |
KR100326176B1 (ko) * | 1998-08-06 | 2002-04-17 | 윤종용 | 이동통신시스템의전력증폭장치및방법 |
JP3241012B2 (ja) * | 1998-11-26 | 2001-12-25 | 日本電気株式会社 | 送信時消費電力低減回路及びこれを用いた無線通信装置並びに線形動作制御方法 |
US6798843B1 (en) * | 1999-07-13 | 2004-09-28 | Pmc-Sierra, Inc. | Wideband digital predistortion linearizer for nonlinear amplifiers |
JP4183364B2 (ja) * | 1999-12-28 | 2008-11-19 | 富士通株式会社 | 歪補償装置 |
JP2002094335A (ja) | 2000-09-19 | 2002-03-29 | Japan Science & Technology Corp | 非線形歪み補償電力増幅器 |
JP4043824B2 (ja) * | 2002-03-29 | 2008-02-06 | 松下電器産業株式会社 | 非線形歪補償装置および非線形歪補償方法 |
JP2004032252A (ja) | 2002-06-25 | 2004-01-29 | Fujitsu Ltd | 歪補償送信装置 |
US20050111574A1 (en) * | 2003-09-30 | 2005-05-26 | Jan-Erik Muller | Transmission device with digital predistortion, and method for regulating predistortion in a transmission device |
US7372918B2 (en) * | 2003-09-30 | 2008-05-13 | Infineon Technologies Ag | Transmission device with adaptive digital predistortion, transceiver with transmission device, and method for operating a transmission device |
JP4170883B2 (ja) * | 2003-11-11 | 2008-10-22 | 日本電信電話株式会社 | 非線形歪補償方法および装置 |
US7590190B2 (en) * | 2004-11-10 | 2009-09-15 | Powerwave Technologies, Inc. | System and method for forward path gain control in a digital predistortion linearized transmitter |
JP4697778B2 (ja) | 2005-03-25 | 2011-06-08 | パナソニック株式会社 | 歪み補償装置及び歪み補償方法 |
-
2007
- 2007-07-31 CN CN200780100017A patent/CN101765969A/zh active Pending
- 2007-07-31 JP JP2009525181A patent/JP4935906B2/ja active Active
- 2007-07-31 WO PCT/JP2007/000824 patent/WO2009016686A1/ja active Application Filing
- 2007-07-31 EP EP07790314A patent/EP2175555B1/en not_active Not-in-force
-
2010
- 2010-01-21 US US12/691,036 patent/US8565697B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235316A (ja) * | 2011-04-28 | 2012-11-29 | Fujitsu Ltd | 歪補償装置及び歪補償方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101765969A (zh) | 2010-06-30 |
US8565697B2 (en) | 2013-10-22 |
EP2175555B1 (en) | 2012-11-28 |
US20100117729A1 (en) | 2010-05-13 |
EP2175555A1 (en) | 2010-04-14 |
JP4935906B2 (ja) | 2012-05-23 |
WO2009016686A1 (ja) | 2009-02-05 |
EP2175555A4 (en) | 2011-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4935906B2 (ja) | 歪補償装置および方法 | |
US7197286B2 (en) | Radio with a distortion compensation capability | |
US8558616B2 (en) | Amplifying apparatus | |
JP5071370B2 (ja) | 歪補償装置及び方法 | |
JP4308163B2 (ja) | 歪補償装置 | |
JP5233651B2 (ja) | 歪補償装置及び方法 | |
JP2009273110A (ja) | ポーラ変調送信装置及びポーラ変調送信方法 | |
JP4641715B2 (ja) | 歪補償装置及び無線基地局 | |
JP2008078702A (ja) | 増幅器故障検出装置 | |
WO2011148582A1 (ja) | 送信回路、通信機器、及び、送信方法 | |
US8385857B2 (en) | Wireless communication apparatus | |
JP2015026968A (ja) | 歪補償装置および歪補償方法 | |
KR101197394B1 (ko) | 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법 | |
EP2068439B1 (en) | Distortion-compensation amplification apparatus and distortion compensation method | |
JP2012238966A (ja) | 歪補償装置及び歪補償方法 | |
JP2015099972A (ja) | 送信機モジュール | |
JP2004032252A (ja) | 歪補償送信装置 | |
JP2002176321A (ja) | 無線装置における送信信号の歪補正方法及び歪補正機能を有する無線装置 | |
JP2010157882A (ja) | 無線送信装置及び無線送信方法 | |
JP2024039898A (ja) | 歪補償装置 | |
JP2011044809A (ja) | 無線送信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4935906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |