JP5755875B2 - 歪み補償回路および歪み補償方法 - Google Patents
歪み補償回路および歪み補償方法 Download PDFInfo
- Publication number
- JP5755875B2 JP5755875B2 JP2010289397A JP2010289397A JP5755875B2 JP 5755875 B2 JP5755875 B2 JP 5755875B2 JP 2010289397 A JP2010289397 A JP 2010289397A JP 2010289397 A JP2010289397 A JP 2010289397A JP 5755875 B2 JP5755875 B2 JP 5755875B2
- Authority
- JP
- Japan
- Prior art keywords
- lookup table
- distortion compensation
- band
- amplifier
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 33
- 238000012806 monitoring device Methods 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 11
- 230000001934 delay Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Amplifiers (AREA)
Description
無線通信システムにおけるアンプ装置やアナログ素子では、所望の送信信号に対して非線形歪みが発生することがある。
この発生した歪みをディジタルプリディストーション(DPD)回路で補償することが多い。
従来のDPD回路について図5を参照しながら説明する。図5は、従来のDPD回路及び周辺回路の構成ブロック図である。
従来のDPD回路は、図5に示すように、遅延回路(遅延(1))11と、直交復調器13と、LUT係数演算部14と、包絡線演算部15と、LUT係数設定部16と、乗算器17a,17bと、遅延回路(遅延(2))18とを備えている。
遅延回路(遅延(1))11は、送信信号の同相成分(I成分)と直交成分(Q成分)を入力してフィードバック信号に合わせて遅延させ、乗算器17a,17bに出力する。
直交復調器13は、ADC5からのフィードバック信号を直交復調してLUT係数演算部14に出力する。
包絡線演算部15は、送信信号に対して包絡線の電力値(√(I2+Q2))を演算し、演算結果をLUT係数設定部16に出力する。
遅延回路(遅延(2))18は、送信信号の同相成分(I成分)と直交成分(Q成分)を入力してフィードバック信号に合わせて遅延させ、LUT係数演算部14に出力する。
つまり、従来のDPD回路では、送信信号の特性をフィードバック信号にそのまま反映させる構成となっており、歪み補償の結果は、自帯域の上位周波数と下位周波数で同じ程度となることが多い。
尚、関連する先行技術として、特開2008−048032号公報「歪補償装置」(株式会社日立国際電気)[特許文献1]、特開2010−258932号公報「歪補償装置」(株式会社日立国際電気)[特許文献2]がある。
特許文献1には、異なる次数の歪補償信号を出力する歪補償発生回路を、遅延線に並列に複数接続して備え、高次の歪補償発生回路のベクトル調整器を調整して高次の歪を補償してから低次の歪補償発生回路のベクトル調整器を調整して低次の歪を補償することが示されている。
特許文献2には、プリディストーション方式の歪補償装置として、歪補償テーブルを最適に作成するための技術が示されている。
本発明は、送信信号の歪みを補償する歪み補償方法であって、送信信号のI・Q成分を第1の遅延部及び第2の遅延部及び包絡線演算部に分配し、アンプからのフィードバック信号を制御部から設定されたフィルタ特性のパラメータにより特定されるフィルタの通過特性に従って通過させ、当該通過させた信号を直交復調し、当該直交復調した信号と第2の遅延部からの出力信号を基に歪み補償を行うためのルックアップテーブル係数を演算し、ルックアップテーブル係数と包絡線の値を対応付けてルックアップテーブルに記憶し、ルックアップテーブルを参照して、包絡線演算部で演算された包絡線の値に対応するルックアップテーブル係数を出力し、ルックアップテーブル係数と第1の遅延部からの出力信号を乗算してアンプに出力するものであり、制御部は、アンプからのフィードバック信号の状態を監視するモニタ装置からの状態通知、又はアンプ近くの温度を検出する温度センサからの温度の値に応じてフィルタの通過特性のパラメータを変更するものであり、通過特性のパラメータは、フィルタにおける通過特性を、使用周波数帯域より高い上位の帯域に比べて使用周波数より低い下位の帯域での歪を抑える歪み補償特性が得られるように、使用周波数以下の帯域を通過させ、使用周波数より高い上位の帯域での通過を抑えるようにしたことを特徴とする。
[実施の形態の概要]
本発明の実施の形態に係る歪み補償回路は、従来のディジタルプリディストーション回路において、使用周波数帯域を含む特定帯域の通過特性を有するフィルタを設け、アンプからのフィードバック信号について当該フィルタを通過させて、ディジタルプリディストーションによる歪み補償を行うようにしているので、任意の周波数帯域における歪み補償の性能を向上させることができるものである。
本発明の実施の形態に係る歪み補償回路(本回路)について図1を参照しながら説明する。図1は、本発明の実施の形態に係る歪み補償回路の構成ブロック図である。
本回路は、図1に示すように、遅延回路(遅延(1))11と、FIRフィルタ12と、直交復調器13と、LUT係数演算部14と、包絡線演算部15と、LUT係数設定部16と、乗算器17a,17bと、遅延回路(遅延(2))18とを備えている。
本回路の各部について具体的に説明する。
遅延回路(遅延(1))11は、送信信号の同相成分(I成分)と直交成分(Q成分)を入力してフィードバック信号に合わせて遅延させ、乗算器17a,17bに出力する。
FIR(Finite Impulse Response)フィルタ12は、入力される信号に対して特定の周波数帯域を通過させ、それ以外の帯域の通過を抑える特性を有し、当該特性に従ってADC5からのアナログ信号を通過させて直交復調器13に出力する。
直交復調器13は、ADC5からのフィードバック信号を直交復調してLUT係数演算部14に出力する。
包絡線演算部15は、送信信号に対して包絡線の電力値(√(I2+Q2))を演算し、演算結果をLUT係数設定部16に出力する。
遅延回路(遅延(2))18は、送信信号の同相成分(I成分)と直交成分(Q成分)を入力してフィードバック信号に合わせて遅延させ、LUT係数演算部14に出力する。
次に、本回路を用いて実現する第1〜3の実施形態について図2〜4を参照しながら説明する。図2は、第1の実施形態のFIRフィルタ特性と歪み補償結果例を示す図であり、図3は、第2の実施形態のFIRフィルタ特性と歪み補償結果例を示す図であり、図4は、第3の実施形態のFIRフィルタ特性と歪み補償結果例を示す図である。
第1の実施形態では、図2に示すように、下側の歪み補償結果の図で、歪み補償(DPD)前が点線に示すように、使用周波数(中央の突出した帯域)に対して、左側部分が下位周波数帯域であり、右側部分が上位周波数帯域である。
ここで、下位周波数帯域のパワーの抑制特性に比べて上位周波数帯域のパワーの抑制が不足している。つまり、下位と上位の周波数帯域はバランスがとれていない状態である。
これにより、図2の下側の歪み補償結果の図に示すように、DPD後は実線に示すように、下位及び上位の帯域でバランスのよい歪み補償特性を得ることができるものである。
第2の実施形態では、図3に示すように、下側の歪み補償結果の図で、DPD前の歪み補償特性を示し、更に参考のために、従来のDPD回路を用いて実現される歪み補償特性(DPD後(従来))も示している。
これにより、図3の下側の歪み補償結果の図に示すように、DPD後は実線に示すように、下位の帯域に比べて上位の帯域での歪みを大きく抑える歪み補償特性を得ることができるものである。
第3の実施形態では、図4に示すように、下側の歪み補償結果の図で、DPD前の歪み補償特性を示している。
第3の実施形態では、第2の実施形態とは反対に、意図的に下位周波数帯域の歪みを抑える特性としたものである。
これにより、図4の下側の歪み補償結果の図に示すように、DPD後は実線に示すように、上位の帯域に比べて下位の帯域での歪みを大きく抑える歪み補償特性を得ることができるものである。
次に、本回路の応用例1,2について説明する。
[応用例1]
応用例1として、ADC5からのディジタル信号の出力を監視するモニタ装置を設け、当該モニタ装置が制御部6に対してディジタル信号の出力状態を通知し、ADC5からの出力状態に応じて制御部6がFIRフィルタ12のフィルタ特性を変更するものである。
従って、制御部6には、予めADC5からの出力状態に対するフィルタ特性のパラメータを記憶している。
応用例2として、アンプ3の近くに温度を検出する温度センサを設け、当該温度センサが検出した温度の値を制御部6に出力し、制御部6がアンプ3の近傍における温度の値に応じてFIRフィルタ12のフィルタ特性を変更するものである。
従って、制御部6には、予めアンプ3の近傍における温度の値に対するフィルタ特性のパラメータを記憶している。
本回路によれば、アンプ3からのフィードバック信号をADC5でディジタル変換し、使用周波数帯域を含む特定帯域の通過特性を有するFIRフィルタ12にADC5からの出力を通過させて直交復調器13に出力し、LUT係数演算部14、包絡線演算部15、LUT係数設定部16、乗算器17a,17bにより歪み補償を行うものであり、任意の周波数帯域における歪み補償の性能を向上させることができる効果がある。
Claims (4)
- 送信信号の歪みを補償する歪み補償回路であって、
送信信号を遅延させる第1の遅延回路及び第2の遅延回路と、
送信信号の包絡線の値を演算する包絡線演算部と、
設定される通過特性のパラメータにより使用周波数帯域を含む特定帯域の通過特性を有し、アンプからのフィードバック信号を前記通過特性に従って通過させて出力するフィルタと、
前記通過特性のパラメータを前記フィルタに設定する制御部と、
前記フィルタからの出力を直交復調する直交復調器と、
前記第2の遅延回路からの出力と前記直交復調器からの出力を基に歪み補償を行うためのルックアップテーブル係数を演算するルックアップテーブル係数演算部と、
包絡線の値と前記ルックアップテーブル係数とを対応付けてルックアップテーブルに記憶する動作を行い、前記ルックアップテーブルを参照して前記包絡線演算部で演算された包絡線の値に対応するルックアップテーブル係数を出力するルックアップテーブル係数設定部と、
前記第1の遅延回路からの出力に前記ルックアップテーブル係数設定部から出力されたルックアップテーブル係数を乗算してアンプに出力する乗算器とを有し、
前記制御部は、前記アンプからのフィードバック信号の状態を監視するモニタ装置からの状態通知、又は前記アンプ近くの温度を検出する温度センサからの温度の値に応じて前記フィルタの通過特性のパラメータを変更するものであり、
前記通過特性のパラメータは、前記フィルタにおける通過特性を、前記使用周波数帯域より低い下位の帯域に比べて前記使用周波数より高い上位の帯域での歪を抑える歪み補償特性が得られるように、前記使用周波数以上の帯域を通過させ、前記使用周波数より低い下位の帯域での通過を抑えるようにしたことを特徴とする歪み補償回路。 - 送信信号の歪みを補償する歪み補償回路であって、
送信信号を遅延させる第1の遅延回路及び第2の遅延回路と、
送信信号の包絡線の値を演算する包絡線演算部と、
設定される通過特性のパラメータにより使用周波数帯域を含む特定帯域の通過特性を有し、アンプからのフィードバック信号を前記通過特性に従って通過させて出力するフィルタと、
前記通過特性のパラメータを前記フィルタに設定する制御部と、
前記フィルタからの出力を直交復調する直交復調器と、
前記第2の遅延回路からの出力と前記直交復調器からの出力を基に歪み補償を行うためのルックアップテーブル係数を演算するルックアップテーブル係数演算部と、
包絡線の値と前記ルックアップテーブル係数とを対応付けてルックアップテーブルに記憶する動作を行い、前記ルックアップテーブルを参照して前記包絡線演算部で演算された包絡線の値に対応するルックアップテーブル係数を出力するルックアップテーブル係数設定部と、
前記第1の遅延回路からの出力に前記ルックアップテーブル係数設定部から出力されたルックアップテーブル係数を乗算してアンプに出力する乗算器とを有し、
前記制御部は、前記アンプからのフィードバック信号の状態を監視するモニタ装置からの状態通知、又は前記アンプ近くの温度を検出する温度センサからの温度の値に応じて前記フィルタの通過特性のパラメータを変更するものであり、
前記通過特性のパラメータは、前記フィルタにおける通過特性を、前記使用周波数帯域より高い上位の帯域に比べて前記使用周波数より低い下位の帯域での歪を抑える歪み補償特性が得られるように、前記使用周波数以下の帯域を通過させ、前記使用周波数より高い上位の帯域での通過を抑えるようにしたことを特徴とする歪み補償回路。 - 送信信号の歪みを補償する歪み補償方法であって、
送信信号のI・Q成分を第1の遅延部及び第2の遅延部及び包絡線演算部に分配し、
アンプからのフィードバック信号を制御部から設定されたフィルタ特性のパラメータにより特定されるフィルタの通過特性に従って通過させ、
当該通過させた信号を直交復調し、
当該直交復調した信号と前記第2の遅延部からの出力信号を基に歪み補償を行うためのルックアップテーブル係数を演算し、
前記ルックアップテーブル係数と包絡線の値を対応付けてルックアップテーブルに記憶し、
前記ルックアップテーブルを参照して、前記包絡線演算部で演算された包絡線の値に対応するルックアップテーブル係数を出力し、
前記ルックアップテーブル係数と前記第1の遅延部からの出力信号を乗算して前記アンプに出力するものであり、
前記制御部は、前記アンプからのフィードバック信号の状態を監視するモニタ装置からの状態通知、又は前記アンプ近くの温度を検出する温度センサからの温度の値に応じて前記フィルタの通過特性のパラメータを変更するものであり、
前記通過特性のパラメータは、前記フィルタにおける通過特性を、前記使用周波数帯域より低い下位の帯域に比べて前記使用周波数より高い上位の帯域での歪を抑える歪み補償特性が得られるように、前記使用周波数以上の帯域を通過させ、前記使用周波数より低い下位の帯域での通過を抑えるようにしたことを特徴とする歪み補償方法。 - 送信信号の歪みを補償する歪み補償方法であって、
送信信号のI・Q成分を第1の遅延部及び第2の遅延部及び包絡線演算部に分配し、
アンプからのフィードバック信号を制御部から設定されたフィルタ特性のパラメータにより特定されるフィルタの通過特性に従って通過させ、
当該通過させた信号を直交復調し、
当該直交復調した信号と前記第2の遅延部からの出力信号を基に歪み補償を行うためのルックアップテーブル係数を演算し、
前記ルックアップテーブル係数と包絡線の値を対応付けてルックアップテーブルに記憶し、
前記ルックアップテーブルを参照して、前記包絡線演算部で演算された包絡線の値に対応するルックアップテーブル係数を出力し、
前記ルックアップテーブル係数と前記第1の遅延部からの出力信号を乗算して前記アンプに出力するものであり、
前記制御部は、前記アンプからのフィードバック信号の状態を監視するモニタ装置からの状態通知、又は前記アンプ近くの温度を検出する温度センサからの温度の値に応じて前記フィルタの通過特性のパラメータを変更するものであり、
前記通過特性のパラメータは、前記フィルタにおける通過特性を、前記使用周波数帯域より高い上位の帯域に比べて前記使用周波数より低い下位の帯域での歪を抑える歪み補償特性が得られるように、前記使用周波数以下の帯域を通過させ、前記使用周波数より高い上位の帯域での通過を抑えるようにしたことを特徴とする歪み補償方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010289397A JP5755875B2 (ja) | 2010-12-27 | 2010-12-27 | 歪み補償回路および歪み補償方法 |
PCT/JP2011/068754 WO2012090547A1 (ja) | 2010-12-27 | 2011-08-19 | 歪み補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010289397A JP5755875B2 (ja) | 2010-12-27 | 2010-12-27 | 歪み補償回路および歪み補償方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012138743A JP2012138743A (ja) | 2012-07-19 |
JP2012138743A5 JP2012138743A5 (ja) | 2013-12-26 |
JP5755875B2 true JP5755875B2 (ja) | 2015-07-29 |
Family
ID=46382672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010289397A Active JP5755875B2 (ja) | 2010-12-27 | 2010-12-27 | 歪み補償回路および歪み補償方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5755875B2 (ja) |
WO (1) | WO2012090547A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4183364B2 (ja) * | 1999-12-28 | 2008-11-19 | 富士通株式会社 | 歪補償装置 |
US6741662B1 (en) * | 2000-04-17 | 2004-05-25 | Intel Corporation | Transmitter linearization using fast predistortion |
JP4326673B2 (ja) * | 2000-06-06 | 2009-09-09 | 富士通株式会社 | 非線形歪補償装置を有する通信装置の起動方法 |
JP4697778B2 (ja) * | 2005-03-25 | 2011-06-08 | パナソニック株式会社 | 歪み補償装置及び歪み補償方法 |
JP2006279775A (ja) * | 2005-03-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 歪み補償装置及び歪み補償方法 |
JP2007195056A (ja) * | 2006-01-20 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 歪み補償装置及び歪み補償方法 |
JP2008258713A (ja) * | 2007-04-02 | 2008-10-23 | Hitachi Kokusai Electric Inc | 電力増幅装置 |
EP2175555B1 (en) * | 2007-07-31 | 2012-11-28 | Fujitsu Limited | Distortion compensating apparatus and method |
-
2010
- 2010-12-27 JP JP2010289397A patent/JP5755875B2/ja active Active
-
2011
- 2011-08-19 WO PCT/JP2011/068754 patent/WO2012090547A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2012090547A1 (ja) | 2012-07-05 |
JP2012138743A (ja) | 2012-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4755651B2 (ja) | 非線形歪検出方法及び歪補償増幅装置 | |
JP5605271B2 (ja) | 合成型増幅器、送信機、及び合成型増幅器制御方法 | |
JP5034319B2 (ja) | 歪補償装置及び歪補償方法 | |
JP4619827B2 (ja) | 歪補償装置 | |
US20090195309A1 (en) | Distortion compensator apparatus, amplifier apparatus, transmitter, and method of compensating distortion | |
JP6252226B2 (ja) | 歪補償装置、無線送信装置及び歪補償方法 | |
US8854128B2 (en) | Amplifying device and signal processing device | |
WO2010061914A1 (ja) | ピーク抑圧装置およびピーク抑圧方法 | |
JP6054739B2 (ja) | 歪み補償装置及び歪み補償方法 | |
JP5707999B2 (ja) | 歪補償装置、送信機及び歪補償方法 | |
JP2009218770A (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
JP2008172544A (ja) | ダイオードリニアライザを用いた歪補償回路 | |
JP5673238B2 (ja) | 電力増幅装置、送信機及び電力増幅装置制御方法 | |
WO2011058843A1 (ja) | 増幅装置、歪み補償回路および歪み補償方法 | |
US20150015328A1 (en) | Pre-distortion method and associated apparatus and non-transitory machine readable medium | |
JP5736999B2 (ja) | ピーク抑圧装置、ピーク抑圧方法、および無線通信装置 | |
JP5755875B2 (ja) | 歪み補償回路および歪み補償方法 | |
JP6037493B2 (ja) | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 | |
JP5516368B2 (ja) | 歪補償装置及び歪補償方法 | |
JP2013021609A (ja) | 送信装置及び送信装置で使用される制御方法及びチルト補償回路 | |
JP2003142950A (ja) | 電力増幅器 | |
WO2009093396A1 (ja) | 非線形歪補償回路、送信回路、及び非線形歪補償方法 | |
JP2015220739A (ja) | 歪補償装置及び歪補償方法 | |
US10505570B2 (en) | Distortion compensating device and distortion compensation method | |
JP2011135143A (ja) | プリディストーション方式の歪補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5755875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |