WO2012090547A1 - 歪み補償回路 - Google Patents

歪み補償回路 Download PDF

Info

Publication number
WO2012090547A1
WO2012090547A1 PCT/JP2011/068754 JP2011068754W WO2012090547A1 WO 2012090547 A1 WO2012090547 A1 WO 2012090547A1 JP 2011068754 W JP2011068754 W JP 2011068754W WO 2012090547 A1 WO2012090547 A1 WO 2012090547A1
Authority
WO
WIPO (PCT)
Prior art keywords
distortion compensation
lookup table
output
circuit
envelope
Prior art date
Application number
PCT/JP2011/068754
Other languages
English (en)
French (fr)
Inventor
洋一 串岡
光博 高島
庄司　哲平
Original Assignee
株式会社日立国際電気
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立国際電気 filed Critical 株式会社日立国際電気
Publication of WO2012090547A1 publication Critical patent/WO2012090547A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Definitions

  • the present invention relates to a distortion compensation circuit in an amplifier device, and more particularly to a distortion compensation circuit capable of improving the performance of distortion compensation.
  • DPD digital predistortion
  • FIG. 5 A conventional DPD circuit will be described with reference to FIG. FIG. 5 is a configuration block diagram of a conventional DPD circuit and peripheral circuits. As shown in FIG. 5, the conventional DPD circuit includes a delay circuit (delay (1)) 11, an orthogonal demodulator 13, an LUT coefficient calculation unit 14, an envelope calculation unit 15, and an LUT coefficient setting unit 16. , Multipliers 17a and 17b, and a delay circuit (delay (2)) 18.
  • a DAC 2 for digital / analog conversion of signals from the multipliers 17a and 17b, an amplifier 3 for amplifying an output signal from the DAC 2, an antenna 4 for transmitting the output from the amplifier 3 as a radio wave, and an amplifier 3 is branched and input as a feedback signal, and analog / digital converted and output to the quadrature demodulator 13.
  • the delay circuit (delay (1)) 11 receives the in-phase component (I component) and the quadrature component (Q component) of the transmission signal, delays them in accordance with the feedback signal, and outputs them to the multipliers 17a and 17b.
  • the quadrature demodulator 13 performs quadrature demodulation on the feedback signal from the ADC 5 and outputs the result to the LUT coefficient calculation unit 14.
  • the LUT coefficient calculation unit 14 detects a distortion component of the feedback signal using the feedback signal and the delayed transmission signal, and calculates a coefficient of an LUT (lookup table) for performing distortion compensation according to the distortion component. , And output to the LUT coefficient setting unit 16.
  • the envelope calculation unit 15 calculates the envelope power value (Sqrt (I 2 + Q 2 )) with respect to the transmission signal, and outputs the calculation result to the LUT coefficient setting unit 16.
  • the LUT coefficient setting unit 16 stores a lookup table that stores a plurality of LUT coefficients input from the LUT coefficient calculation unit 14 in association with the power value of the envelope at the time of the calculation.
  • the LUT coefficient corresponding to the power value of the envelope input from 15 is selected from the lookup table and output to the multipliers 17a and 17b.
  • the multipliers 17 a and 17 b multiply the transmission signal from the delay circuit 11 and the LUT coefficient from the LUT coefficient setting unit 16 and output the result to the DAC 2.
  • the delay circuit (delay (2)) 18 receives the in-phase component (I component) and the quadrature component (Q component) of the transmission signal, delays them in accordance with the feedback signal, and outputs them to the LUT coefficient calculation unit 14.
  • the DPD circuit Since the DPD circuit operates with reference to the feedback signal, it is compensated according to the characteristic of the feedback signal. That is, the conventional DPD circuit has a configuration in which the characteristics of the transmission signal are directly reflected in the feedback signal, and the distortion compensation result is often the same at the upper frequency and the lower frequency of the own band.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2008-048032 “Distortion Compensation Device” (Hitachi Kokusai Electric) [Patent Document 1] Japanese Patent Application Laid-Open No. 2010-258932 “Distortion Compensation Device” (Hitachi International Corporation) Electric) [Patent Document 2].
  • Patent Document 1 a plurality of distortion compensation generation circuits that output distortion compensation signals of different orders are provided in parallel with a delay line, and a higher-order distortion compensation generation circuit vector adjuster is adjusted to adjust higher-order distortion compensation signals. It is shown that the low-order distortion is compensated by adjusting the vector adjuster of the low-order distortion compensation generation circuit after compensating the distortion.
  • Patent Document 2 discloses a technique for optimally creating a distortion compensation table as a predistortion distortion compensation apparatus.
  • the degree of distortion compensation at the upper frequency and lower frequency of the own band is almost the same, so depending on the surrounding radio wave usage situation, the distortion of a specific band may be higher than that of other bands.
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide a distortion compensation circuit capable of improving the performance of distortion compensation in an arbitrary frequency band.
  • the present invention for solving the problems of the above conventional example is a distortion compensation circuit for compensating for distortion of a transmission signal, and includes a first delay circuit and a second delay circuit for delaying the transmission signal, Envelope calculation unit that calculates the value of the envelope, a filter that has a pass characteristic of a specific band including the used frequency band, passes the feedback signal from the amplifier according to the pass characteristic and outputs it, and the output from the filter is orthogonal A quadrature demodulator to demodulate, a look-up table coefficient computing unit for computing a look-up table coefficient for performing distortion compensation based on the output from the second delay circuit and the output from the quadrature demodulator, and the value of the envelope Is stored in the lookup table in association with the lookup table coefficient, and corresponds to the envelope value calculated by the envelope computation unit with reference to the lookup table A look-up table coefficient setting unit that outputs a look-up table coefficient, and a multiplier that multiplies the output from the first delay circuit by the look-up table coefficient output from the
  • the present invention is characterized in that, in the above distortion compensation circuit, the filter restricts the passage of frequencies before, after, or both before and after the used frequency band.
  • the present invention is characterized in that, in the distortion compensation circuit, the filter can change a pass characteristic by an external setting.
  • the first delay circuit and the second delay circuit delay the transmission signal
  • the envelope calculation unit calculates the envelope value of the transmission signal
  • the filter has a specific band including the used frequency band. Having a pass characteristic, passing the feedback signal from the amplifier according to the pass characteristic and outputting it, the quadrature demodulator performing quadrature demodulation on the output from the filter, and the look-up table coefficient computing unit and the output from the second delay circuit
  • a lookup table coefficient for performing distortion compensation is calculated based on the output from the quadrature demodulator, and the lookup table coefficient setting unit stores the envelope value and the lookup table coefficient in association with each other in the lookup table.
  • the distortion compensation circuit that multiplies the output from the extension circuit by the look-up table coefficient output from the look-up table coefficient setting unit and outputs the result to the amplifier, the distortion compensation performance in an arbitrary frequency band can be improved. effective.
  • 1 is a block diagram showing a configuration of a distortion compensation circuit according to an embodiment of the present invention. It is a figure which shows the FIR filter characteristic and distortion compensation result example of 1st Embodiment. It is a figure which shows the FIR filter characteristic and distortion compensation result example of 2nd Embodiment. It is a figure which shows the FIR filter characteristic and distortion compensation example of 3rd Embodiment. It is a block diagram of a conventional DPD circuit and peripheral circuits.
  • the distortion compensation circuit according to the embodiment of the present invention is a conventional digital predistortion circuit, provided with a filter having a pass characteristic of a specific band including a use frequency band, and passing the filter for a feedback signal from an amplifier, Since distortion compensation by digital predistortion is performed, the performance of distortion compensation in an arbitrary frequency band can be improved.
  • FIG. 1 is a configuration block diagram of a distortion compensation circuit according to an embodiment of the present invention. As shown in FIG. 1, this circuit includes a delay circuit (delay (1)) 11, an FIR filter 12, an orthogonal demodulator 13, an LUT coefficient calculation unit 14, an envelope calculation unit 15, and an LUT coefficient setting. A unit 16, multipliers 17 a and 17 b, and a delay circuit (delay (2)) 18 are provided.
  • a DAC 2 for digital / analog conversion of signals from the multipliers 17a and 17b, an amplifier 3 for amplifying an output signal from the DAC 2, an antenna 4 for transmitting the output from the amplifier 3 as a radio wave, and an amplifier 3 is branched and input as a feedback signal, analog / digital converted and output to the FIR filter 12, and a control unit 6 that controls the characteristics of the FIR filter 12.
  • the delay circuit (delay (1)) 11 receives the in-phase component (I component) and the quadrature component (Q component) of the transmission signal, delays them in accordance with the feedback signal, and outputs them to the multipliers 17a and 17b.
  • the FIR (Finite Impulse Response) filter 12 has a characteristic that passes a specific frequency band with respect to an input signal and suppresses the passage of other bands, and passes an analog signal from the ADC 5 according to the characteristic. Output to the quadrature demodulator 13.
  • the filter characteristics in the FIR filter 12 are set by the control unit 6 and can be changed.
  • the FIR filter is used, but a band pass filter (BPF), a low pass filter (LPF), or a high pass filter (HPF) may be used.
  • BPF band pass filter
  • LPF low pass filter
  • HPF high pass filter
  • the quadrature demodulator 13 performs quadrature demodulation on the feedback signal from the ADC 5 and outputs the result to the LUT coefficient calculation unit 14.
  • the LUT coefficient calculation unit 14 detects a distortion component of the feedback signal using the feedback signal and the delayed transmission signal, and calculates a coefficient of an LUT (lookup table) for performing distortion compensation according to the distortion component. , And output to the LUT coefficient setting unit 16.
  • the envelope calculation unit 15 calculates the envelope power value ((I 2 + Q 2 ) 1/2 ) with respect to the transmission signal, and outputs the calculation result to the LUT coefficient setting unit 16.
  • the LUT coefficient setting unit 16 stores a lookup table that stores a plurality of LUT coefficients input from the LUT coefficient calculation unit 14 in association with the power value of the envelope at the time of the calculation.
  • the LUT coefficient corresponding to the power value of the envelope input from the unit 15 is selected from the lookup table and output to the multipliers 17a and 17b.
  • the multipliers 17 a and 17 b multiply the transmission signal from the delay circuit 11 and the LUT coefficient from the LUT coefficient setting unit 16 and output the result to the DAC 2.
  • the delay circuit (delay (2)) 18 receives the in-phase component (I component) and the quadrature component (Q component) of the transmission signal, delays them in accordance with the feedback signal, and outputs them to the LUT coefficient calculation unit 14.
  • FIGS. 2 is a diagram illustrating an example of FIR filter characteristics and distortion compensation results of the first embodiment
  • FIG. 3 is a diagram illustrating an example of FIR filter characteristics and distortion compensation results of the second embodiment.
  • FIG. 2 In the first embodiment, as shown in FIG. 2, in the diagram of the distortion compensation result on the lower side, as shown by the dotted line before the distortion compensation (DPD), with respect to the used frequency (the central protruding band), The left part is the lower frequency band and the right part is the upper frequency band.
  • the suppression of power in the upper frequency band is insufficient as compared with the power suppression characteristic in the lower frequency band. That is, the lower and upper frequency bands are not balanced.
  • the filter characteristics of the FIR filter 12 are such that the band above the use frequency is passed and the passage in the lower band lower than the use frequency is somewhat suppressed.
  • the lower distortion compensation diagram in FIG. 2 as shown by the solid line after DPD, it is possible to obtain a balanced distortion compensation characteristic in the lower and upper bands.
  • FIG. 3 In the second embodiment, as shown in FIG. 3, the distortion compensation characteristic before DPD is shown in the lower distortion compensation result, and the distortion realized by using the conventional DPD circuit for further reference.
  • the compensation characteristics (after DPD (conventional)) are also shown.
  • the distortion compensation characteristic that is well balanced in the lower and upper frequency bands with respect to the used frequency band can be obtained.
  • the characteristic of intentionally suppressing distortion in the upper frequency band is used. Is.
  • the upper filter characteristics in FIG. 3 that is, a characteristic that allows a band above the use frequency to pass and greatly suppresses a pass in a lower band lower than the use frequency.
  • the lower distortion compensation diagram of FIG. 3 as shown by the solid line after DPD, it is possible to obtain a distortion compensation characteristic that largely suppresses distortion in the upper band compared to the lower band. It can be done.
  • FIG. 4 In the third embodiment, as shown in FIG. 4, the distortion compensation characteristic before DPD is shown in the lower distortion compensation result. In the third embodiment, contrary to the second embodiment, a characteristic that intentionally suppresses distortion in the lower frequency band is used.
  • the upper filter characteristic of FIG. 4 that is, a characteristic that allows a band below the use frequency to pass and greatly suppresses a pass in a higher band higher than the use frequency.
  • the lower distortion compensation diagram of FIG. 4 as shown by the solid line after DPD, it is possible to obtain a distortion compensation characteristic that largely suppresses distortion in the lower band compared to the upper band. It can be done.
  • a temperature sensor that detects a temperature is provided near the amplifier 3, and a temperature value detected by the temperature sensor is output to the control unit 6.
  • the control unit 6 responds to a temperature value in the vicinity of the amplifier 3.
  • the filter characteristics of the FIR filter 12 are changed. Therefore, the control unit 6 stores in advance a filter characteristic parameter with respect to the temperature value in the vicinity of the amplifier 3.
  • the feedback signal from the amplifier 3 is digitally converted by the ADC 5, the output from the ADC 5 is passed through the FIR filter 12 having a pass characteristic of a specific band including the used frequency band, and is output to the quadrature demodulator 13.
  • the LUT coefficient calculation unit 14, the envelope calculation unit 15, the LUT coefficient setting unit 16, and the multipliers 17a and 17b perform distortion compensation, which has the effect of improving the distortion compensation performance in an arbitrary frequency band. is there.
  • control unit 6 appropriately changes the filter characteristics of the FIR filter 12 according to the output from the ADC 5 or the temperature in the vicinity of the amplifier 3. There is an effect that distortion compensation according to the temperature in the vicinity of can be realized.
  • the present invention is suitable for a distortion compensation circuit that can improve the performance of nonlinear distortion compensation in an arbitrary frequency band.
  • DPD distortion compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

　任意の周波数帯域における歪み補償の性能を向上させることができる歪み補償回路を提供する。　アンプ３からのフィードバック信号をＡＤＣ５でディジタル変換し、使用周波数帯域を含む特定帯域の通過特性を有するＦＩＲフィルタ１２にＡＤＣ５からの出力を通過させて直交復調器１３に出力し、直交復調器１３で直交復調し、ＬＵＴ係数演算部１４でＬＵＴ係数を演算し、包絡線演算部１５で包絡線の値を演算し、ＬＵＴ係数設定部１６でルックアップテーブルから包絡線の値に対するＬＵＴ係数を読み出し、乗算器１７ａ，１７ｂに出力し、乗算器１７ａ，１７ｂで送信信号とＬＵＴ係数を乗算して歪み補償を行う歪み補償回路である。

Description

歪み補償回路
　本発明は、アンプ装置における歪み補償回路に係り、特に、歪み補償の性能を向上させることができる歪み補償回路に関する。
［従来の技術］
　無線通信システムにおけるアンプ装置やアナログ素子では、所望の送信信号に対して非線形歪みが発生することがある。
　この発生した歪みをディジタルプリディストーション（ＤＰＤ）回路で補償することが多い。
［従来のＤＰＤ回路：図５］
　従来のＤＰＤ回路について図５を参照しながら説明する。図５は、従来のＤＰＤ回路及び周辺回路の構成ブロック図である。
　従来のＤＰＤ回路は、図５に示すように、遅延回路（遅延（１））１１と、直交復調器１３と、ＬＵＴ係数演算部１４と、包絡線演算部１５と、ＬＵＴ係数設定部１６と、乗算器１７ａ，１７ｂと、遅延回路（遅延（２））１８とを備えている。
　そして、周辺回路として、乗算器１７ａ，１７ｂからの信号をディジタル／アナログ変換するＤＡＣ２と、ＤＡＣ２からの出力信号を増幅するアンプ３と、アンプ３からの出力を電波として送出するアンテナ４と、アンプ３の出力が分岐されてフィードバック信号として入力し、アナログ／ディジタル変換して直交復調器１３に出力するＡＤＣ５を有している。
　従来のＤＰＤ回路の各部を説明する。
　遅延回路（遅延（１））１１は、送信信号の同相成分（Ｉ成分）と直交成分（Ｑ成分）を入力してフィードバック信号に合わせて遅延させ、乗算器１７ａ，１７ｂに出力する。
　直交復調器１３は、ＡＤＣ５からのフィードバック信号を直交復調してＬＵＴ係数演算部１４に出力する。
　ＬＵＴ係数演算部１４は、フィードバック信号と遅延させた送信信号を用いてフィードバック信号の歪み成分を検出し、歪み成分に応じた歪み補償を行うためのＬＵＴ（ルックアップテーブル）の係数を演算して、ＬＵＴ係数設定部１６に出力する。
　包絡線演算部１５は、送信信号に対して包絡線の電力値（Sqrt（Ｉ2＋Ｑ2））を演算し、演算結果をＬＵＴ係数設定部１６に出力する。
　ＬＵＴ係数設定部１６は、ＬＵＴ係数演算部１４から入力されるＬＵＴ係数をその演算された際の包絡線の電力値に対応付けて複数記憶するルックアップテーブルを記憶しており、包絡線演算部１５から入力される包絡線の電力値に対応するＬＵＴ係数をルックアップテーブルから選択して乗算器１７ａ，１７ｂに出力する。
　乗算器１７ａ，１７ｂは、遅延回路１１からの送信信号とＬＵＴ係数設定部１６からのＬＵＴ係数を乗算してＤＡＣ２に出力する。
　遅延回路（遅延（２））１８は、送信信号の同相成分（Ｉ成分）と直交成分（Ｑ成分）を入力してフィードバック信号に合わせて遅延させ、ＬＵＴ係数演算部１４に出力する。
　ＤＰＤ回路は、フィードバック信号を参照して動作するため、フィードバック信号の特性に応じて補償されることになる。
　つまり、従来のＤＰＤ回路では、送信信号の特性をフィードバック信号にそのまま反映させる構成となっており、歪み補償の結果は、自帯域の上位周波数と下位周波数で同じ程度となることが多い。
［関連技術］
　尚、関連する先行技術として、特開２００８－０４８０３２号公報「歪補償装置」（株式会社日立国際電気）［特許文献１］、特開２０１０－２５８９３２号公報「歪補償装置」（株式会社日立国際電気）［特許文献２］がある。
　特許文献１には、異なる次数の歪補償信号を出力する歪補償発生回路を、遅延線に並列に複数接続して備え、高次の歪補償発生回路のベクトル調整器を調整して高次の歪を補償してから低次の歪補償発生回路のベクトル調整器を調整して低次の歪を補償することが示されている。
　特許文献２には、プリディストーション方式の歪補償装置として、歪補償テーブルを最適に作成するための技術が示されている。
特開２００８－０４８０３２号公報 特開２０１０－２５８９３２号公報
　しかしながら、上記従来の歪み補償回路では、自帯域の上位周波数と下位周波数における歪み補償の程度はほぼ同程度となるため、上位周波数又は下位周波数のいずれかで元々歪みが大きい場合に、両周波数でバランスのよい歪み補償を実現できないという問題点があった。
　また、上記従来の歪み補償回路では、自帯域の上位周波数と下位周波数における歪み補償の程度はほぼ同程度となるため、周囲の電波利用状況によっては、特定の帯域の歪みを他の帯域よりも大きく改善しなければならない場合があるが、それに対応できていないという問題点があった。
　本発明は上記実情に鑑みて為されたもので、任意の周波数帯域における歪み補償の性能を向上させることができる歪み補償回路を提供することを目的とする。
　上記従来例の問題点を解決するための本発明は、送信信号の歪みを補償する歪み補償回路であって、送信信号を遅延させる第１の遅延回路及び第２の遅延回路と、送信信号の包絡線の値を演算する包絡線演算部と、使用周波数帯域を含む特定帯域の通過特性を有し、アンプからのフィードバック信号を通過特性に従って通過させて出力するフィルタと、フィルタからの出力を直交復調する直交復調器と、第２の遅延回路からの出力と直交復調器からの出力を基に歪み補償を行うためのルックアップテーブル係数を演算するルックアップテーブル係数演算部と、包絡線の値とルックアップテーブル係数とを対応付けてルックアップテーブルに記憶する動作を行い、ルックアップテーブルを参照して包絡線演算部で演算された包絡線の値に対応するルックアップテーブル係数を出力するルックアップテーブル係数設定部と、第１の遅延回路からの出力にルックアップテーブル係数設定部から出力されたルックアップテーブル係数を乗算してアンプに出力する乗算器とを有することを特徴とする。
　本発明は、上記歪み補償回路において、フィルタが、使用周波数帯域の前又は後、若しくは前後両方の周波数の通過を制限するものであることを特徴とする。
　本発明は、上記歪み補償回路において、フィルタが、外部からの設定で通過特性を変更可能としたことを特徴とする。
　本発明によれば、第１の遅延回路及び第２の遅延回路が送信信号を遅延させ、包絡線演算部が送信信号の包絡線の値を演算し、フィルタが使用周波数帯域を含む特定帯域の通過特性を有し、アンプからのフィードバック信号を通過特性に従って通過させて出力し、直交復調器がフィルタからの出力を直交復調し、ルックアップテーブル係数演算部が第２の遅延回路からの出力と直交復調器からの出力を基に歪み補償を行うためのルックアップテーブル係数を演算し、ルックアップテーブル係数設定部が包絡線の値とルックアップテーブル係数とを対応付けてルックアップテーブルに記憶する動作を行い、ルックアップテーブルを参照して包絡線演算部で演算された包絡線の値に対応するルックアップテーブル係数を出力し、乗算器が第１の遅延回路からの出力にルックアップテーブル係数設定部から出力されたルックアップテーブル係数を乗算してアンプに出力する歪み補償回路としているので、任意の周波数帯域における歪み補償の性能を向上させることができる効果がある。
本発明の実施の形態に係る歪み補償回路の構成ブロック図である。 第１の実施形態のＦＩＲフィルタ特性と歪み補償結果例を示す図である。 第２の実施形態のＦＩＲフィルタ特性と歪み補償結果例を示す図である。 第３の実施形態のＦＩＲフィルタ特性と歪み補償結果例を示す図である。 従来のＤＰＤ回路及び周辺回路の構成ブロック図である。
　本発明の実施の形態について図面を参照しながら説明する。［実施の形態の概要］
　本発明の実施の形態に係る歪み補償回路は、従来のディジタルプリディストーション回路において、使用周波数帯域を含む特定帯域の通過特性を有するフィルタを設け、アンプからのフィードバック信号について当該フィルタを通過させて、ディジタルプリディストーションによる歪み補償を行うようにしているので、任意の周波数帯域における歪み補償の性能を向上させることができるものである。
［歪み補償回路：図１］
　本発明の実施の形態に係る歪み補償回路（本回路）について図１を参照しながら説明する。図１は、本発明の実施の形態に係る歪み補償回路の構成ブロック図である。
　本回路は、図１に示すように、遅延回路（遅延（１））１１と、ＦＩＲフィルタ１２と、直交復調器１３と、ＬＵＴ係数演算部１４と、包絡線演算部１５と、ＬＵＴ係数設定部１６と、乗算器１７ａ，１７ｂと、遅延回路（遅延（２））１８とを備えている。
　そして、周辺回路として、乗算器１７ａ，１７ｂからの信号をディジタル／アナログ変換するＤＡＣ２と、ＤＡＣ２からの出力信号を増幅するアンプ３と、アンプ３からの出力を電波として送出するアンテナ４と、アンプ３の出力が分岐されてフィードバック信号として入力し、アナログ／ディジタル変換してＦＩＲフィルタ１２に出力するＡＤＣ５と、ＦＩＲフィルタ１２の特性を制御する制御部６とを有している。
［本回路の各部］
　本回路の各部について具体的に説明する。
　遅延回路（遅延（１））１１は、送信信号の同相成分（Ｉ成分）と直交成分（Ｑ成分）を入力してフィードバック信号に合わせて遅延させ、乗算器１７ａ，１７ｂに出力する。
　ＦＩＲ（Finite Impulse Response）フィルタ１２は、入力される信号に対して特定の周波数帯域を通過させ、それ以外の帯域の通過を抑える特性を有し、当該特性に従ってＡＤＣ５からのアナログ信号を通過させて直交復調器１３に出力する。
　尚、ＦＩＲフィルタ１２におけるフィルタ特性は、制御部６によって設定され、変更可能となっている。また、本回路では、ＦＩＲフィルタを用いたが、バンドパスフィルタ（ＢＰＦ）、ローパスフィルタ（ＬＰＦ）又はハイパスフィルタ（ＨＰＦ）であってもよい。
　直交復調器１３は、ＡＤＣ５からのフィードバック信号を直交復調してＬＵＴ係数演算部１４に出力する。
　ＬＵＴ係数演算部１４は、フィードバック信号と遅延させた送信信号を用いてフィードバック信号の歪み成分を検出し、歪み成分に応じた歪み補償を行うためのＬＵＴ（ルックアップテーブル）の係数を演算して、ＬＵＴ係数設定部１６に出力する。
　包絡線演算部１５は、送信信号に対して包絡線の電力値（（Ｉ2＋Ｑ2）1/2）を演算し、演算結果をＬＵＴ係数設定部１６に出力する。
　ＬＵＴ係数設定部１６は、ＬＵＴ係数演算部１４から入力されるＬＵＴ係数をその演算された際の包絡線の電力値に対応付けて複数記憶するルックアップテーブルを記憶するものであり、包絡線演算部１５から入力される包絡線の電力値に対応するＬＵＴ係数をルックアップテーブルから選択して乗算器１７ａ，１７ｂに出力する。
　乗算器１７ａ，１７ｂは、遅延回路１１からの送信信号とＬＵＴ係数設定部１６からのＬＵＴ係数を乗算してＤＡＣ２に出力する。
　遅延回路（遅延（２））１８は、送信信号の同相成分（Ｉ成分）と直交成分（Ｑ成分）を入力してフィードバック信号に合わせて遅延させ、ＬＵＴ係数演算部１４に出力する。
［第１～３の実施形態］
　次に、本回路を用いて実現する第１～３の実施形態について図２～４を参照しながら説明する。図２は、第１の実施形態のＦＩＲフィルタ特性と歪み補償結果例を示す図であり、図３は、第２の実施形態のＦＩＲフィルタ特性と歪み補償結果例を示す図であり、図４は、第３の実施形態のＦＩＲフィルタ特性と歪み補償結果例を示す図である。
［第１の実施形態：図２］
　第１の実施形態では、図２に示すように、下側の歪み補償結果の図で、歪み補償（ＤＰＤ）前が点線に示すように、使用周波数（中央の突出した帯域）に対して、左側部分が下位周波数帯域であり、右側部分が上位周波数帯域である。
　ここで、下位周波数帯域のパワーの抑制特性に比べて上位周波数帯域のパワーの抑制が不足している。つまり、下位と上位の周波数帯域はバランスがとれていない状態である。
　そこで、ＦＩＲフィルタ１２のフィルタ特性を上側の図に示すように、使用周波数以上の帯域を通過させ、使用周波数より低い下位の帯域での通過をやや抑える特性としたものである。
　これにより、図２の下側の歪み補償結果の図に示すように、ＤＰＤ後は実線に示すように、下位及び上位の帯域でバランスのよい歪み補償特性を得ることができるものである。
［第２の実施形態：図３］
　第２の実施形態では、図３に示すように、下側の歪み補償結果の図で、ＤＰＤ前の歪み補償特性を示し、更に参考のために、従来のＤＰＤ回路を用いて実現される歪み補償特性（ＤＰＤ後（従来））も示している。
　従来のＤＰＤ回路では、使用周波数帯域に対して下位及び上位の周波数帯域でバランスのよい歪み補償特性を得られるが、第２の実施形態では、意図的に上位周波数帯域の歪みを抑える特性としたものである。
　つまり、図３の上側のフィルタ特性、つまり、使用周波数以上の帯域を通過させ、使用周波数より低い下位の帯域での通過を大きく抑える特性としたものである。
　これにより、図３の下側の歪み補償結果の図に示すように、ＤＰＤ後は実線に示すように、下位の帯域に比べて上位の帯域での歪みを大きく抑える歪み補償特性を得ることができるものである。
［第３の実施形態：図４］
　第３の実施形態では、図４に示すように、下側の歪み補償結果の図で、ＤＰＤ前の歪み補償特性を示している。
　第３の実施形態では、第２の実施形態とは反対に、意図的に下位周波数帯域の歪みを抑える特性としたものである。
　つまり、図４の上側のフィルタ特性、つまり、使用周波数以下の帯域を通過させ、使用周波数より高い上位の帯域での通過を大きく抑える特性としたものである。
　これにより、図４の下側の歪み補償結果の図に示すように、ＤＰＤ後は実線に示すように、上位の帯域に比べて下位の帯域での歪みを大きく抑える歪み補償特性を得ることができるものである。
［応用例］
　次に、本回路の応用例１，２について説明する。
　［応用例１］
　応用例１として、ＡＤＣ５からのディジタル信号の出力を監視するモニタ装置を設け、当該モニタ装置が制御部６に対してディジタル信号の出力状態を通知し、ＡＤＣ５からの出力状態に応じて制御部６がＦＩＲフィルタ１２のフィルタ特性を変更するものである。
　従って、制御部６には、予めＡＤＣ５からの出力状態に対するフィルタ特性のパラメータを記憶している。
　［応用例２］
　応用例２として、アンプ３の近くに温度を検出する温度センサを設け、当該温度センサが検出した温度の値を制御部６に出力し、制御部６がアンプ３の近傍における温度の値に応じてＦＩＲフィルタ１２のフィルタ特性を変更するものである。
　従って、制御部６には、予めアンプ３の近傍における温度の値に対するフィルタ特性のパラメータを記憶している。
［実施の形態の効果］
　本回路によれば、アンプ３からのフィードバック信号をＡＤＣ５でディジタル変換し、使用周波数帯域を含む特定帯域の通過特性を有するＦＩＲフィルタ１２にＡＤＣ５からの出力を通過させて直交復調器１３に出力し、ＬＵＴ係数演算部１４、包絡線演算部１５、ＬＵＴ係数設定部１６、乗算器１７ａ，１７ｂにより歪み補償を行うものであり、任意の周波数帯域における歪み補償の性能を向上させることができる効果がある。
　また、本回路の応用例では、ＡＤＣ５からの出力又はアンプ３の近傍の温度に応じて制御部６がＦＩＲフィルタ１２のフィルタ特性を適宜変更するようにしているので、ＡＤＣ５からの出力又はアンプ３の近傍の温度に応じた歪み補償を実現できる効果がある。
　本発明は、任意の周波数帯域における非線形歪み補償の性能を向上させることができる歪み補償回路に好適である。
　１...歪み補償（ＤＰＤ）回路、　２...ＤＡＣ、　３...アンプ、　４...アンテナ、　５...ＡＤＣ、　６...制御部、　１０...歪み補償（ＤＰＤ）回路、　１１...遅延回路（遅延（１））、　１２...ＦＩＲフィルタ、　１３...直交復調器、　１４...ＬＵＴ係数演算部、　１５...包絡線演算部、　１６...ＬＵＴ係数設定部、　１７ａ，１７ｂ...乗算器、　１８...遅延回路（遅延（２））

Claims (3)

  1. 　送信信号の歪みを補償する歪み補償回路であって、
    　送信信号を遅延させる第１の遅延回路及び第２の遅延回路と、
    　送信信号の包絡線の値を演算する包絡線演算部と、
    　使用周波数帯域を含む特定帯域の通過特性を有し、アンプからのフィードバック信号を前記通過特性に従って通過させて出力するフィルタと、
    　前記フィルタからの出力を直交復調する直交復調器と、
    　前記第２の遅延回路からの出力と前記直交復調器からの出力を基に歪み補償を行うためのルックアップテーブル係数を演算するルックアップテーブル係数演算部と、
    　包絡線の値と前記ルックアップテーブル係数とを対応付けてルックアップテーブルに記憶する動作を行い、前記ルックアップテーブルを参照して前記包絡線演算部で演算された包絡線の値に対応するルックアップテーブル係数を出力するルックアップテーブル係数設定部と、
    　前記第１の遅延回路からの出力に前記ルックアップテーブル係数設定部から出力されたルックアップテーブル係数を乗算してアンプに出力する乗算器とを有することを特徴とする歪み補償回路。
  2. 　フィルタは、使用周波数帯域の前又は後、若しくは前後両方の周波数の通過を制限するものであることを特徴とする請求項１記載の歪み補償回路。
  3. 　フィルタは、外部からの設定で通過特性を変更可能としたことを特徴とする請求項１又は２記載の歪み補償回路。
PCT/JP2011/068754 2010-12-27 2011-08-19 歪み補償回路 WO2012090547A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010289397A JP5755875B2 (ja) 2010-12-27 2010-12-27 歪み補償回路および歪み補償方法
JP2010-289397 2010-12-27

Publications (1)

Publication Number Publication Date
WO2012090547A1 true WO2012090547A1 (ja) 2012-07-05

Family

ID=46382672

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/068754 WO2012090547A1 (ja) 2010-12-27 2011-08-19 歪み補償回路

Country Status (2)

Country Link
JP (1) JP5755875B2 (ja)
WO (1) WO2012090547A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279775A (ja) * 2005-03-30 2006-10-12 Matsushita Electric Ind Co Ltd 歪み補償装置及び歪み補償方法
JP2008258713A (ja) * 2007-04-02 2008-10-23 Hitachi Kokusai Electric Inc 電力増幅装置
WO2009016686A1 (ja) * 2007-07-31 2009-02-05 Fujitsu Limited 歪補償装置および方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4183364B2 (ja) * 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
US6741662B1 (en) * 2000-04-17 2004-05-25 Intel Corporation Transmitter linearization using fast predistortion
JP4326673B2 (ja) * 2000-06-06 2009-09-09 富士通株式会社 非線形歪補償装置を有する通信装置の起動方法
JP4697778B2 (ja) * 2005-03-25 2011-06-08 パナソニック株式会社 歪み補償装置及び歪み補償方法
JP2007195056A (ja) * 2006-01-20 2007-08-02 Matsushita Electric Ind Co Ltd 歪み補償装置及び歪み補償方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279775A (ja) * 2005-03-30 2006-10-12 Matsushita Electric Ind Co Ltd 歪み補償装置及び歪み補償方法
JP2008258713A (ja) * 2007-04-02 2008-10-23 Hitachi Kokusai Electric Inc 電力増幅装置
WO2009016686A1 (ja) * 2007-07-31 2009-02-05 Fujitsu Limited 歪補償装置および方法

Also Published As

Publication number Publication date
JP2012138743A (ja) 2012-07-19
JP5755875B2 (ja) 2015-07-29

Similar Documents

Publication Publication Date Title
JP3844352B2 (ja) 送信装置
JP5137973B2 (ja) プレディストータ
JP4755651B2 (ja) 非線形歪検出方法及び歪補償増幅装置
EP1858158B1 (en) Strain compensation device
JP5605271B2 (ja) 合成型増幅器、送信機、及び合成型増幅器制御方法
JP4619827B2 (ja) 歪補償装置
JP2012531095A (ja) 無線通信のための高効率送信機
US8854128B2 (en) Amplifying device and signal processing device
WO2010061914A1 (ja) ピーク抑圧装置およびピーク抑圧方法
JP5707999B2 (ja) 歪補償装置、送信機及び歪補償方法
JP2008172544A (ja) ダイオードリニアライザを用いた歪補償回路
WO2011058843A1 (ja) 増幅装置、歪み補償回路および歪み補償方法
JP5673238B2 (ja) 電力増幅装置、送信機及び電力増幅装置制御方法
US9438177B2 (en) Pre-distortion method and associated apparatus and non-transitory machine readable medium
JP5755875B2 (ja) 歪み補償回路および歪み補償方法
JP6037493B2 (ja) 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置
JP5516368B2 (ja) 歪補償装置及び歪補償方法
JP2013021609A (ja) 送信装置及び送信装置で使用される制御方法及びチルト補償回路
JP2003142950A (ja) 電力増幅器
WO2009093396A1 (ja) 非線形歪補償回路、送信回路、及び非線形歪補償方法
JP2015220739A (ja) 歪補償装置及び歪補償方法
JP2011120067A (ja) 歪補償回路及び歪補償方法
JP4550302B2 (ja) 非線形歪み補償方法及び非線形歪み補償回路
JP2005236715A (ja) 歪補償回路
WO2018109862A1 (ja) 電力増幅回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11852530

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11852530

Country of ref document: EP

Kind code of ref document: A1