JP4755651B2 - 非線形歪検出方法及び歪補償増幅装置 - Google Patents

Description

本発明は、無線通信送信機の電力増幅器における非線形歪を検出する非線形歪検出方法及びそれを補償する歪補償増幅装置に係り、特に、変調信号が広帯域化しても、サンプリング周波数を上げずにすみ、回路規模及び消費電力を増大させることなく歪検出を行うことができる非線形歪検出方法及び歪補償増幅装置に関するものである。

送信装置における電力増幅器には、環境に対する配慮や消費電力の低減、及び小型化、軽量化等が要求されており、これらの要求を満足するために放熱を少なくして高効率化を図ることが必要となっている。一般に、電力増幅器の効率を上げるためには、変調信号のピーク電力が電力増幅器の飽和電力になるように設計するが、電力増幅器の非線形性のために送信信号の相互変調歪が発生し、他の無線機に妨害を与える

電力増幅器によって生じる相互変調歪について説明する。図７は、非線形特性を持つ電力増幅器の出力スペクトラムを示す説明図である（Ｗ−ＣＤＭＡ、２キャリア（離調周波数：５ＭＨｚ））。
図７に示すように、変調信号を入力したときに非線形歪によりスペクトラムが広がり、相互変調歪（ＩＭ３，ＩＭ５）が発生する。図からもわかるように、相互変調歪は、変調信号の離調周波数と同じ周波数間隔で出現する。この相互変調歪を改善するために歪補償が広く行われている。

ここで、歪補償方式の一つであるプリディストーションについて説明する。
プリディストーションは、電力増幅器の逆特性を前段に設けることで、相互変調歪を低減する方法であり、この逆特性を、温度変化や個体差に応じて適応的に制御する。

プリディストーションの適応制御に用いられている従来の歪検出方法について図８を用いて説明する。図８は、従来の歪検出方法を用いた電力増幅装置のブロック図である。
図８に示すように、従来の電力増幅器は、プリディストータ１と、Ｄ／Ａ変換器２と、直交変調器３と、発振器４と、電力増幅器５と、方向性結合器６と、ミキサ７と、発振器８と、Ａ／Ｄ変換器９と、歪検出部１２と、制御部１３とから構成されている。歪検出部１２は更に、ＦＦＴ演算部（図ではＦＦＴ）１０と、ＩＭ演算部１１とから構成されている。

プリディストータ１は、制御部１３からの指示に従って入力信号に対して非線形歪の逆特性を付加する歪補償を行うものである。
Ｄ／Ａ変換器２は、歪補償されたディジタル入力信号をアナログ信号に変換するものである。
発振器４は、ＲＦ周波数を発振するものである。
直交変調器３は、入力されたアナログ信号を直交変調して発振器４の周波数でアップコンバートするものである。
電力増幅器５は、入力されたＲＦ信号を所定の増幅率で増幅して出力するものである。

方向性結合器６は、電力増幅器５からの出力信号を分岐してフィードバックするものである。
ミキサ７は、発振器８からの信号と方向性結合器６から分岐された信号とを合成してＩＦ周波数にダウンコンバートするものである。
Ａ／Ｄ変換器９は、ダウンコンバートされた信号をクロック２（CLK2）でＡ／Ｄ変換してサンプリングするものである。

歪検出部１２は、入力されたサンプリング信号に含まれる歪を検出して歪値として制御部１３に出力するものである。
歪検出部１２のＦＦＴ演算部１０は、入力された信号をＦＦＴ（Fast Fourier Transform；高速フーリエ変換）によってスペクトラムを求めるものである。
ＩＭ演算部１１は、変調信号のキャリア数とその離調周波数から相互変調歪の周波数を算出し、スペクトラムに基づいて、当該周波数における電力値を歪値として制御部１３に出力するものである。
そして、制御部１３は、入力された歪値が小さくなるようにプリディストータを適応的に制御するものである。

上記構成の電力増幅器における動作について説明する。
デジタルＩ／Ｑ形式で入力されたＩＦ周波数の入力信号は、プリディストータ１で電力増幅器の非線形歪の逆特性が付加されて、Ｄ／Ａ変換器２でアナログ信号に変換され、直交変調器３で直交変調されると共にＲＦ周波数にアップコンバートされ、電力増幅器５で所定の増幅率で増幅されて出力される。

一方、電力増幅器５の出力の一部は、方向性結合器６によって取り出され、ミキサ７でＩＦ周波数にダウンコンバートされ、Ａ／Ｄ変換器９でディジタル信号に変換されて、歪検出部１２のＦＦＴ演算部１０によってスペクトラム検出され、ＩＭ演算部１１で算出された相互変調歪（ＩＭ３，ＩＭ５）における電力値を算出し、歪値として制御部１３に出力される。
そして、制御部１３が、歪値を小さくするよう、プリディストータを適応的に制御するようになっている。

電力増幅器の非線形特性が相互変調歪として現れるのは、奇数次歪であるため、電力増幅器の非線形の逆特性を付加するプリディストータにおける処理は式（１）で近似できる。
ｙ＝ｘ＋α・|ｘ|²・ｘ＋β・｜ｘ｜⁴・ｘ＋γ・｜ｘ｜⁶・ｘ 式（１）
ここで、ｘ、ｙはプリディストータの入力信号及び出力信号であり、複素数である。制御部１３は、歪検出部１２で得られた歪値が小さくなるように、摂動法を用いてα、β、γの値を制御する。

ここで、プリディストータ１の概略構成について図９を用いて説明する。図９は、プリディストータ１の概略構成を示すブロック図である。
図９に示すように、プリディストータ１は、複数の乗算器と加算器を備え、入力信号（ｘ）から、３乗、５乗、７乗の成分を算出し、各々に係数α、β、γを乗算して式（１）に基づいて出力信号（ｙ）を得る構成となっている。

α、β、γは複素数で、
α = Ａ３・ｅｘｐ（j*Φ３）
β = Ａ５・ｅｘｐ（j*Φ５）
γ = Ａ７・ｅｘｐ（j*Φ７） 式（２）
と表される。
そこで、制御部１３ではこれらの係数を、Φ３→Ａ３→Φ５→Ａ５→Φ７→Ａ７→Φ３の順番で摂動法によって循環的に制御する。

制御部１３における摂動法を用いた制御について図１０を用いて説明する。図１０は、制御部１３における摂動法を用いた制御を示すフローチャート図である。
図１０に示すように、制御部１３は、処理が開始されると、まず初期設定として更新対象係数（Ｋ、ここではまずΦ３）の設定、設定回数、前回の歪値の読み込みを行う（１００）。

そして、歪補償部１２において算出された現在の歪値が入力されると、制御部１３は、現在の歪値と前回の歪値との大小を比較し（１０１）、現在の歪値の方が小さくなっていれば（Ｙｅｓの場合）更に同じ方向に係数を更新する（Ｋ＝Ｋ＋Step）（１０３）。
また、処理１０１において歪値が大きくなっていれば（Ｎｏの場合）、制御部１３は、更新方向を反転（Step=Step * （−１））させて（１０２）、処理１０３に移行して係数の更新を行う。

次に、制御部１３は、同じ係数（ここではΦ３）を連続して何回更新したかをカウントし（１０４）、処理１０１において「現在の歪値」として検出した歪値を保存する（１０５）。ここで保存した歪値は次回の処理１０１で「前回の歪値」として用いるものである。
そして、制御部１３は、記憶されている更新回数と処理１００の初期設定において設定しておいた設定回数とを比較し（１０６）、更新回数が設定回数以下であれば処理１０１に戻って、Φ３の係数更新を繰り返す。

また、処理１０６において、更新回数が設定回数を超えた場合には、制御部１３は、更新対象係数を変更する（１０７）。ここでは、更新対象係数をΦ３からＡ３に変更する。そして、制御部１３は、記憶されている更新回数をクリアする（１０８）。
制御部１３では、このような摂動法を用いた制御によって歪値が小さくなるようにプリディストータの係数を制御する。このようにして、電力増幅器における非線形の逆特性を、べき級数を用いたプリディストータで近似することができ、歪補償が可能となるものである。

尚、歪補償を行う送信装置の従来技術としては、平成１７年１月２０日公開の特開２００５−２０５１５「適応プリディストータ型歪補償送信装置及びその遅延制御フィルタ係数の切替え方法」（出願人：富士通株式会社、発明者：濱野充晴）がある。
この従来技術は、適応プリディストータ型歪補償送信装置で、送信信号とフィードバック信号との位相を合わせる遅延制御フィルタのフィルタ係数を切り替える際に、予めフィルタ係数が格納されたメモリから、新たに設定されるフィルタ係数を読み出して、送信信号が伝達される主信号系経路から分岐され、折り返される試験系経路を経由してフィルタ係数設定レジスタに配送する方法であり、これにより、フィルタ係数の切替えを高速に行うことができるものである（特許文献１参照）。

また、別の従来技術としては、平成１７年４月１４日公開の特開２００５−１０２０２９「適応型プリディストータ」（出願人：三菱電機株式会社、発明者：堀口健一）がある。
この従来技術は、比較器が、歪補償回路からの出力信号と、歪補償回路への入力信号との誤差を検出し、正規化最小２乗平均回路が、入力信号の分散で正規化して誤差信号の２乗平均を最小化する正規化最小２乗平均アルゴリズムにより、歪補償回路での補償係数を更新するものであり、入力信号の振幅レベル等によらず安定した収束特性を得るものである（特許文献２参照）。

更にまた、別の従来技術として、平成１７年３月１７日公開の特開２００５−７３０３２「歪補償増幅装置及び歪補償方法」（出願人：株式会社日立国際電気、発明者：本江直樹）がある。
この従来技術は、制御部が、電力値に対応する予歪量を記憶する歪補償テーブル手段が記憶する複数の点を、一部が重複する複数の区間において曲線補間し、曲線補間にて得られる夫々の曲線を結合することにより歪補償テーブル手段が記憶する点を更新するものであり、変曲点を含む歪特性を補償するものである（特許文献３参照）。

また、等化器の等化誤差に基づいてプリディストータを制御するものとしてUS2005016249A1がある（特許文献４参照）。また、歪を抽出する等化器と歪を補償する等化器とを備えたものとして、「Lei Ding et al, Memory Polynomial Predistorter Based on the Indirect Learning Architecture, GLOBECOM 2002-IEEE Global Teleccommunications Conference, no.1, November 2002 pp.976-980」がある（非特許文献１参照）。その他、歪補償に関する技術として、US20050163250A1、US20050099230A1、US20050089125A1がある（特許文献５，６，７参照）。

特開２００５−２０５１５号公報（第４−８頁） 特開２００５−１０２０２９号公報 特開２００５−７３０３２号公報 US2005016249A1 Lei Ding et al, Memory Polynomial Predistorter Based on the Indirect Learning Architecture, GLOBECOM 2002-IEEE Global Telecommunications Conference, no.1, November 2002 pp.976-980 US20050163250A1 US20050099230A1 US20050089125A1

しかしながら、従来の電力増幅装置では、電力増幅部出力の信号をＦＦＴにより周波数変換し、相互変調歪の電力を計算により求めることにより、歪を検出するため、相互変調歪の帯域を含む周波数範囲についてサンプリングして、信号処理を行う必要がある。

広帯域の信号処理が必要な場合について図１１を用いて説明する。図１１は、非線形特性を持つ電力増幅器の別の出力スペクトラムを示す説明図である（Ｗ−ＣＤＭＡ、２キャリア（離調周波数：１５ＭＨｚ））。
図１１に示すように、相互変調歪（ＩＭ３、ＩＭ５）は、２キャリアの離調周波数と同じ周波数間隔で現れるために、離調周波数が大きくなると、歪検出部では、ＩＭ３及びＩＭ５のスペクトラムを検出して電力値を算出するために、より広帯域の信号を処理しなければならない。

今後、高速伝送の要求が高まるのは必至で、変調信号の周波数帯域はますます広がっていくと予想される。
更に、信号の広帯域化がすすめば、歪検出するためのＡ／Ｄ変換器（図４のＡ／Ｄ変換器９）では、サンプリング周波数を上げる必要があり、歪補償部のＦＦＴ演算部での演算量が多くなって回路規模が増大し、コスト高になり、消費電力が増大する等の問題点が生じる。
また、特許文献１のように、時間領域で送信信号とフィードバック信号とを比較して誤差を検出する場合、位相、振幅、遅延時間を正確に一致させるのが困難だった。

本発明は上記実状に鑑みて為されたもので、変調信号が広帯域化しても、サンプリング周波数を上げずにすみ、回路規模及び消費電力を増大させることなく歪検出を行うことができる非線形歪検出方法及び歪補償増幅装置を提供することを目的とする。

上記従来例の問題点を解決するための本発明は、入力信号を電力増幅する増幅器と、増幅対象となる入力された変調信号について、増幅器で発生する非線形歪を補償する歪補償手段と、増幅器出力のフィードバック信号を特定の周波数でサンプリングするＡ／Ｄ変換器と、Ａ／Ｄ変換器でＡ／Ｄ変換されたフィードバック信号に基づいて増幅器出力に含まれる歪成分を検出して歪を評価する歪検出部と、歪検出部から出力される歪値に基づいて歪補償手段を制御する制御部とを備えた歪補償増幅装置であって、Ａ／Ｄ変換器が、変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングし、歪検出部が、歪補償手段への入力信号を参照シンボルとして、増幅器出力のフィードバック信号を等化して、等化信号と参照シンボルとの等化誤差を求め、等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を求め、時間平均値を、相互変調歪を含む非線形歪の歪値として出力することを特徴としている。

また、本発明は、入力信号を電力増幅する電力増幅器と、入力された送信すべき変調信号について、前記電力増幅器で発生する非線形歪を補償するプリディストータと、電力増幅器出力のフィードバック信号を特定の周波数でサンプリングするＡ／Ｄ変換器と、Ａ／Ｄ変換されたフィードバック信号に基づいて電力増幅器出力に含まれる歪成分を検出して歪値として出力する歪検出部と、歪値に基づいてプリディストータを制御する制御部とを備えた歪補償増幅装置であって、Ａ／Ｄ変換器が、送信すべき変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングするＡ／Ｄ変換器であり、歪検出部が、プリディストータへの入力信号を参照シンボルとして入力し、電力増幅器出力のフィードバック信号をＦＩＲフィルタにより等化して、等化信号と参照シンボルとの等化誤差を出力する等化器と、等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を、相互変調歪を含む非線形歪の歪値として出力する絶対値平均化部とを備えた歪検出部であることを特徴としている。

また、本発明は、入力信号を電力増幅する電力増幅器と、入力された送信すべき変調信号について、前記電力増幅器で発生する非線形歪を補償するプリディストータと、電力増幅器出力のフィードバック信号を特定の周波数でサンプリングするＡ／Ｄ変換器と、Ａ／Ｄ変換されたフィードバック信号に基づいて電力増幅器出力に含まれる歪成分を検出して歪値として出力する歪検出部と、歪値に基づいてプリディストータを制御する制御部とを備えた歪補償増幅装置であって、Ａ／Ｄ変換器が、送信すべき変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングするＡ／Ｄ変換器であり、歪検出部が、プリディストータへの入力信号を参照シンボルとして入力し、前記電力増幅器出力のフィードバック信号をＦＩＲフィルタにより等化して、等化信号と参照シンボルとの等化誤差をベクトルとして算出し、前記等化誤差と参照シンボルとの複素共役演算の演算結果を前記参照シンボルの振幅成分の二乗で除すと共に、前記参照シンボルの振幅成分の二乗に基づいて前記参照シンボルの振幅のレベルを判定し、前記除算結果のベクトルを、前記判定された振幅のレベルに応じて出力する等化器と、参照シンボルの振幅のレベルに対応して設けられ、等化器から参照シンボルの振幅のレベルに応じて出力されたベクトルを平均化して、前記平均化されたベクトルを前記参照シンボルの振幅のレベルに対応した歪値として出力する複数の平均化部とを備えた歪検出部であることを特徴としている。

また、本発明は、上記歪補償増幅装置において、歪検出部が、ＬＭＳアルゴリズムによってＦＩＲフィルタのタップ係数を更新するＬＭＳ部を備えた歪検出部であることを特徴としている。

本発明によれば、入力信号を電力増幅する増幅器と、増幅対象となる入力された変調信号について、増幅器で発生する非線形歪を補償する歪補償手段と、増幅器出力のフィードバック信号を特定の周波数でサンプリングするＡ／Ｄ変換器と、Ａ／Ｄ変換器でＡ／Ｄ変換されたフィードバック信号に基づいて増幅器出力に含まれる歪成分を検出して歪を評価する歪検出部と、歪検出部から出力される歪値に基づいて歪補償手段を制御する制御部とを備えた歪補償増幅装置であって、Ａ／Ｄ変換器が、変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングし、歪検出部が、歪補償手段への入力信号を参照シンボルとして、増幅器出力のフィードバック信号を等化して、等化信号と参照シンボルとの等化誤差を求め、等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を求め、時間平均値を、相互変調歪を含む非線形歪の歪値として出力する歪補償増幅装置としているので、歪検出部においてＦＦＴを行わないため、広帯域にわたってサンプリングする必要がなく、サンプリング周波数及び演算量を増大させずに歪検出ができ、変調信号が広帯域化しても回路規模及び消費電力の増大を抑えることができる効果がある。

また、本発明によれば、電力増幅器出力のフィードバック信号を、送信すべき変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングするＡ／Ｄ変換器を備え、歪検出部が、プリディストータへの入力信号を参照シンボルとして入力し、電力増幅器出力のフィードバック信号をＦＩＲフィルタにより等化して、等化信号と参照シンボルとの等化誤差を出力する等化器と、等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を、相互変調歪を含む非線形歪の歪値として出力する絶対値平均化部とを備えた歪検出部である歪補償増幅装置としているので、サンプリング帯域を狭くすることによりサンプリング周波数を高くしなくてすみ、演算量を増大させずに歪検出ができ、変調信号が広帯域化しても回路規模及び消費電力の増大を抑えることができる効果がある。

また、本発明によれば、Ａ／Ｄ変換器が、送信すべき変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングするＡ／Ｄ変換器であり、歪検出部が、プリディストータへの入力信号を参照シンボルとして入力し、前記電力増幅器出力のフィードバック信号をＦＩＲフィルタにより等化して、等化信号と参照シンボルとの等化誤差をベクトルとして算出し、前記等化誤差と参照シンボルとの複素共役演算の演算結果を前記参照シンボルの振幅成分の二乗で除すと共に、前記参照シンボルの振幅成分の二乗に基づいて前記参照シンボルの振幅のレベルを判定し、前記除算結果のベクトルを、前記判定された振幅のレベルに応じて出力する等化器と、参照シンボルの振幅のレベルに対応して設けられ、等化器から参照シンボルの振幅のレベルに応じて出力されたベクトルを平均化して、前記平均化されたベクトルを前記参照シンボルの振幅のレベルに対応した歪値として出力する複数の平均化部とを備えた歪検出部である歪補償増幅装置としているので、歪がベクトルとして検出されるため、摂動法よりも高速な歪補償アルゴリズムを使用して、収束を高速化することができる効果がある。

本発明の第１の実施の形態に係る歪検出方法を用いた歪補償増幅装置（第１の増幅装置）の構成ブロック図である。 等化器１５の概略構成を示す説明図である。 ＬＭＳ部２５の構成ブロック図である。 プリディストータ１の入力信号と電力増幅部の包絡線を時間比較した波形を示す説明図である。 本発明の第２の増幅装置の構成を示す説明図である。 本発明の第３の増幅装置の誤差平均化部の構成ブロック図である。 非線形特性を持つ電力増幅器の出力スペクトラムを示す説明図である（Ｗ−ＣＤＭＡ、２キャリア（離調周波数：５ＭＨｚ））。 従来の歪検出方法を用いた電力増幅装置のブロック図である。 プリディストータ１の概略構成を示すブロック図である。 制御部１３における摂動法を用いた制御を示すフローチャート図である。 非線形特性を持つ電力増幅器の別の出力スペクトラムを示す説明図である（Ｗ−ＣＤＭＡ、２キャリア（離調周波数：１５ＭＨｚ））。 本発明の第４の増幅装置の構成ブロック図である。 第４の増幅装置のプリディストータ１００の構成ブロック図である。 本発明の一実施形態に係る歪制御機能付き増幅装置の全体の構成を示すブロック図である。 同実施形態におけるドハティ増幅器の詳細な構成を示すブロック図である。 同実施形態における制御部の処理動作を示すフローチャートである。 同実施形態におけるピーク増幅器のゲート電圧ＶｇをＡとした場合の３次相互変調歪特性を示す図である。 同実施形態におけるピーク増幅器のゲート電圧ＶｇをＢとした場合の３次相互変調歪特性を示す図である。 同実施形態におけるピーク増幅器のゲート電圧ＶｇをＣとした場合の３次相互変調歪特性を示す図である。 ピーク増幅器に供給するゲート電圧Ｖｇを変化させた場合のＡＭ−ＰＭ変換特性を示し、（ａ）はゲート電圧Ｖｇ＝Ａとした場合、（ｂ）はゲート電圧Ｖｇ＝Ｂとした場合、（ｃ）はゲート電圧Ｖｇ＝Ｃとした場合、（ｄ）はゲート電圧Ｖｇをキャリア増幅器のゲート電圧Ｖｇと等しくした場合の特性図である。 同実施形態におけるドハティ増幅器の第１構成例を示すブロック図である。 同実施形態におけるドハティ増幅器の第２構成例を示すブロック図である。 同実施形態におけるドハティ増幅器の第３構成例を示すブロック図である。 従来のドハティ増幅器の構成を示すブロック図である。

符号の説明

１ プリディストータ
２ Ｄ／Ａコンバータ
３ 直交変調器
４ 発振器
５ 電力増幅器
６ 方向性結合器
７ ミキサ
８ 発振器
９ Ａ／Ｄ変換器
１０ ＦＦＴ部
１１ ＩＭ演算部
１２ 歪検出部
１３ 制御部
１４ 直交復調器
１５ 等化器
１６ 絶対値平均化部
１７ 歪検出部
１８ 制御部
２０ ドハティ増幅器
２５ ＬＭＳ部
３１、３３、３４ 移相器
４０ キャリア増幅回路
４１ 入力整合回路
４２ 増幅素子
４３ 出力整合回路
５０ ピーク増幅回路
５１ 入力整合回路
５２ 増幅素子
５３ 出力整合回路
６０ ドハティ合成部
６１ 変成器
６２ ノード（合成点）
６４、６５、６６、６７ インピーダンス変換器
７０ 変成器
８０ 出力端子
９０ 負荷
１００ プリディストータ
１０１ ３次歪発生器
１０２ ５次歪発生器
１０３ ７次歪発生器
１０４ 遅延回路
１０５ 第１のＦＩＲフィルタ
１０６ 第２のＦＩＲフィルタ
１０７ 第３のＦＩＲフィルタ
１０８〜１１０ 加算器
１１１ 入力端子
１１２ 分配器
１１３ 移相器
１２０ ＣＰＵ
１３０ Ｉ／Ｏコントローラ
１５０ ゲート端子
１６１ 複素乗算器
１６２ 二乗化部
１６３ 除算器
１６４ 振幅判定部
１６５ 平均化部
２００ プリディストーション歪補償回路
２０１ 入力端子
２０２ プリディストータ
２０３ Ｄ／Ａ変換器
２０４ 直交変調器
２０５ 発振器
２０６ 電力増幅器
２０７ 出力端子
２０８ 方向性結合器
２０９ ミキサ
２１０ 発振器
２１１ Ａ／Ｄ変換器
２１２ 歪検出部
２１３ 高速フーリエ変換回路（ＦＦＴ）
２１４ ＩＭ演算回路
２１６ Ｄ／Ａ変換器
２１７ 制御部
２５１ 複素演算部
２５２ 乗算器
２５３ 加算器
２５４，２５５ 遅延素子

本発明の実施の形態について図面を参照しながら説明する。
本発明の非線形歪検出方法は、電力増幅部の出力をフィードバックした信号を、Ａ／Ｄ変換して直交復調し、歪検出部の等化器が、プリディストータの入力信号を参照シンボルとして当該直交復調信号の等化誤差を検出し、歪検出部の絶対値平均化部が、等化誤差の絶対値を時間的に平均化した値を、歪を評価する歪値として制御部に出力して、制御部が歪値に基づいてプリディストータを制御するものであり、歪検出部においてＦＦＴを行わないので広帯域にわたって信号処理をしなくてすみ、信号が広帯域化してもサンプリング周波数を上げることなく歪検出ができ、回路規模及び消費電力の増大を防ぐことができるものである。

また、本発明の歪補償増幅装置は、歪検出部に、プリディストータの入力信号を参照シンボルとして等化誤差を検出する等化器と、等化器出力の絶対値の時間平均を算出する絶対値平均化部とを備え、電力増幅部の出力を分岐した信号をダウンコンバートし、Ａ／Ｄ変換後直交復調し、歪検出部の等化器が、プリディストータの入力信号を参照シンボルとして当該直交復調信号の等化誤差を検出し、絶対値平均化部が、等化誤差の絶対値を時間的に平均化した値を歪値として制御部に出力して、制御部が歪値に基づいてプリディストータを制御するものであり、歪検出部においてＦＦＴを行わないので広帯域にわたって信号処理をしなくてすみ、サンプリング周波数を上げることなく歪検出ができ、回路規模及び消費電力の増大を防ぐことができるものである。

図１は、本発明の第１の実施の形態に係る歪検出方法を用いた歪補償増幅装置（第１の増幅装置）の構成ブロック図である。
図１に示すように、第１の増幅装置は、図６に示した従来の電力増幅装置と同様の部分として、プリディストータ１と、Ｄ／Ａ変換器２と、直交変調器３と、発振器４と、電力増幅器５と、方向性結合器６とを備え、第１の電力増幅器の特徴部分として、ミキサ７と、発振器８と、Ａ／Ｄ変換器９と、直交復調器１４と、歪検出部１７と、制御部１８と、デシメータ１９とを備えている。更に、歪検出部１７は、等化器１５と、絶対値平均化部（図では絶対値平均化）１６とから構成されている。
従来の電力増幅装置と同様の部分は、構成及び動作が従来と同様であるため、ここでは説明を省略する。

第１の増幅装置の特徴部分について具体的に説明する。
ミキサ７は、方向性結合器６によって分岐された電力増幅器５の出力信号と、発振器８からの信号を合成してＩＦ周波数にダウンコンバートするものである。また、このＩＦ周波数及びその帯域幅は、プリディストータ１への入力信号のＩＦ周波数と同じでよい。つまり、発振器８は、発振器４と同じでもよく、共用してもよい。尚、ミキサ７の代わりにアナログ直交復調器を設け、直交変調器３と同じローカル信号を与えてダイレクト復調を行い、２つのＡ／Ｄ変換器でサンプリングして歪検出部に入力しても構わない。

Ａ／Ｄ変換器９は、ダウンコンバートされた信号をクロック２でサンプリングしてＡ／Ｄ変換するものである。ここで、第１の電力増幅器の特徴として、歪変換にＦＦＴを用いないので、ＩＭ３やＩＭ５の相互変調歪まで含む広帯域をサンプリングしなくてよく、したがってクロック２は、本来の変調信号の周波数帯域のみを正常にサンプリングできる周波数であればよい。

例えば、ＷＣＤＭＡ信号の４キャリアを扱う増幅装置の場合、クロック１（Ｄ／Ａ変換器２のサンプルレート）は、チップレートの３２倍相当の１２２．８８ＭＨｚであるのに対し、クロック２は、その整数分の１（例えば３分の１）にすることができる。
従って、クロック周波数を高くしなくてすみ、コスト及び消費電力を増大させずにすむものである。これにより、ダウンコンバートされた信号が含んでいた変調信号及び相互変調歪は、ナイキスト周波数の帯域内に落とし込まれる。

また、直交復調器１４は、Ａ／Ｄ変換されたサンプリング信号を直交復調するものである。 また、デシメータ１９は、プリディストータ１への入力信号d(n)を、直交復調器１４からの直交復調信号のサンプリングレートまでダウンサンプリングし、d(n)を出力する。

歪検出部１７は、第１の増幅装置の特徴部分であって、等化器１５と絶対値平均化部１６とから構成され、直交復調されたサンプリング信号に含まれる歪を検出して、歪値として制御部１８に出力するものである。
歪検出部１７の等化器１５は、直交復調器１４からの直交復調信号u(n)と、参照信号としてプリディストータ１への入力信号d(n)を入力し、等化誤差e(n)を検出して絶対値平均化部１６に出力するものである。

ここで、等化器１５の構成について図２を用いて説明する。図２は、等化器１５の概略構成を示す説明図である。
等化器１５は、ＦＩＲ（Finite Impulse Response）フィルタと、ＦＩＲフィルタの出力と参照信号との差を等化誤差として出力する加算器２４と、適応アルゴリズムを実装するＬＭＳ部２５とを備えている。

ＦＩＲフィルタは、入力信号を１サンプル時間遅延させる遅延素子２１、設定された係数を乗算する乗算器２２、各乗算器からの出力を加算する加算器２３、加算器２３の出力と参照信号との差を等化誤差として出力する加算器２４から構成される。

ＬＭＳ部２５は、直交復調信号の１サンプル時間（クロック２に対応する）毎に［数１］に示すＬＭＳアルゴリズムによって等化誤差e(n)が最小となる最適なタップ係数を求めて各乗算器の係数を更新する。

ここで、nはサンプルのインデックス、u(n)は入力信号、h(n)はタップ係数、d(n)は参照シンボル、e(n)は等化誤差を表し、μはステップゲインである。
更に、h(n)及びu(n)を具体的に記載すると、［数２］に示すように表される。

等化器１５においては、u(n)は直交復調信号、d(n)はプリディストータの入力信号であり、共に複素信号である。

ここで、ＬＭＳ部２５の構成について図３を用いて説明する。図３は、等化器１５のＬＭＳ部２５の構成を示す構成ブロック図である。
図３に示すように、ＬＭＳ部２５は、複素共役演算部２５１と、乗算器２５２と、加算器２５３と、遅延器２５４及び遅延器２５５とから構成されている。
そして、複素共役演算部２５１で等化誤差e(n)の複素共役演算を行い、乗算器２５３で複素共役演算結果と入力信号u(n)とを乗算して、乗算結果を加算器２５３で前回のタップ係数h(n)に加算して新たなタップ係数h(n)を算出し、ＦＩＲフィルタの各乗算器２２に出力するものである。

また、絶対値平均化部１６は、等化器１５から出力された等化誤差e(n)の絶対値を求め、この絶対値を特定時間にわたって加算した値（時間平均した値）を歪値として制御部１８に出力するものである。 時間平均を取る間隔をＭサンプルとすると、絶対値平均化部１６から出力される歪値E(n)は、［数３］で表される。

すなわち、第１の増幅装置においては、歪検出部１７からこのE(n)が歪値として出力されて、制御部１８に与えられ、制御部１８において上述した摂動法によって歪値が小さくなるようにプリディストータの係数が設定されるようになっている。

歪検出部１７の等化器１５の役割としては、他にも、高周波のフィルタやマイクロストリップラインによる遅延によって生じるタイミングのずれを補正することや、直交変調器やミキサのローカル周波数の違いによる周波数オフセットに起因する位相回転に追従して、プリディストータ１の入力信号と電力増幅部出力信号とを、ベースバンドで波形比較するため同期をとることがある。

等化器で同期が取れた場合、仮に、電力増幅器に非線形歪がないとすると、等化誤差e(n)はほとんどゼロとなる。
しかしながら、実際の電力増幅器は非線形歪を持っているので、線形歪しか等化できないＦＩＲフィルタでは、非線形歪の成分が、等化誤差となって現れることになる。検出される等化誤差について図４を用いて説明する。図４は、プリディストータ１の入力信号と非線形歪が補償されていない電力増幅部の包絡線を時間比較した波形を示す説明図である。尚、図４においては、電力増幅器出力信号はゲインが１になるように補正している。

図４に示すように、同期が確立された状態では、電力増幅器５への入力レベルが大きいほど非線形歪の歪成分が大きくなるので、入力信号が比較的小さいレベルでは、等化誤差は現れず、ピーク電力に近い値が入力されたときに等化誤差が増大する。したがって、等化誤差の絶対値を計算したあと、電力変動の影響が無視できる程度に十分に長い時間（例えば１〜１０ms）平均化すれば、これを歪値として用いることができるものである。
第１の増幅装置では、このようにして求めた歪値に基づいて、制御部１８が従来と同様にプリディストータの係数を更新して適応制御を行うものである。

尚、第１の増幅装置では、Ａ／Ｄ変換器９のサンプリング周波数CLK2を、変調信号の周波数帯域幅のみをサンプリング可能な周波数に設定しているので、変調信号帯域外の相互変調歪は、エイリアシングによって変調信号の帯域に落ち込むことになる。

第１の増幅装置では、このことを利用して、変調信号の帯域に落ち込んだ相互変調歪の成分を、等化誤差の絶対値を十分長い時間平均化することによって、変調信号の帯域のみのサンプリングで検出可能とするものである。

本発明の第１の実施の形態に係る等化器１５は、等化誤差から歪値を評価するのが目的なので、電力増幅器等で発生する非線形歪が小さくなればなるほど、参照信号となるプリディストータの入力信号d(n)と、等化対象の直交復調信号u(n)との差が小さくなるものであればよく、より望ましくは、非線形歪がないときに差がゼロになるものである。従って、参照信号と直交復調信号が受ける周波数特性は、なるべく一致させたほうがよい。
また、直交復調信号のサンプリングレートは、変調信号帯域幅（本実施の形態の例では２０ＭＨｚ）の２倍より小さくすることも可能だが、なるべく２倍程度かそれ以上のほうがよい。

また、通常、電力増幅器５とプリディストータ１とは別の基板で構成して、後から調整するが、本発明の第１の増幅装置によれば、接続部の周波数特性の不確定性を等化器１５によって吸収することができ、調整工数が減って製造コストを安価にすることができる効果がある。

尚、第１の増幅装置では、等化器１５で用いるアルゴリズムとしてＬＭＳアルゴリズムを適用した例について説明したが、同期をとることが可能であれば、その他のアルゴリズムであっても構わない。
また、上述した例では原理を示したものであって、第１の増幅装置では参照信号として通常のＣＤＭＡ信号をそのまま使用するので、振幅が一定でなく、実際には、特許文献２と同様に、［数１］の第１式をh(n+1)=h(n)+μ・u(n)／｜u(n)｜²とする正規化ＬＭＳ法を適用したほうがよい。また、等化対象となる周波数特性や遅延はほとんど変動しないので、ＣＤＭＡ信号を常時参照する必要はなく、ＬＭＳ部２５は、複数サンプル時間おきに（複数サンプル時間毎に）参照信号を参照して、係数を更新してもよい。更新はリアルタイムではなく、バッチ処理で行ってもよい。
あるいは、ＣＤＭＡ信号の内、特定の振幅の信号のみを参照信号として適応等化を行えば、その特定の振幅を基準として歪が等化誤差となって検出できるものである。

次に、本発明の第２の実施の形態に係る第２の歪補償増幅装置（第２の増幅装置）について説明する。
上述した第１の増幅装置では、サンプリング周波数を上げずに、変調信号のみを含む狭い帯域のサンプリングを行って、等化器で検出した等化誤差の絶対値について十分長い時間の時間平均を算出してこれを歪値としてプリディストータの制御に用いたが、第２の増幅装置では、ＩＭ５を含む程度の範囲の十分広いサンプリング帯域を維持し、等化誤差を大きさのみで検出するのではなく、誤差ベクトルとして検出して、これに基づいてプリディストータの制御を行うものである。

第２の増幅装置について図５を用いて説明する。図５は、第２の増幅装置の構成を示す説明図である。
図５に示すように、第２の増幅装置は、図１に示した第１の増幅装置とほぼ同様の構成であるが、歪検出部１７、制御部１８、及びプリディストータ１の構成及び動作が第１の増幅装置とは一部異なっている。また、Ａ／Ｄ変換器９におけるサンプリング周波数も第１の増幅装置とは異なっている。その他の構成部分は第１の増幅装置と基本的に同様であるため説明を省略する。

Ａ／Ｄ変換器９は、分岐され、ダウンコンバートされた信号をCLK2でサンプリングして、直交復調器に出力するものである。ここで、Ａ／Ｄ変換器９のサンプリング周波数は、ＩＭ５程度までサンプリング可能な周波数であり、本実施の形態では、Ｄ／Ａ変換器２と同じである。

また、プリディストータ１には、例えば入力信号の電力値に対応する移相量と減衰量とが記憶されたルックアップテーブルが設けられており、ルックアップテーブルを参照して、入力信号の電力値に対応する歪補償値を乗算して、送信信号に電力増幅器の非線形歪を補償する歪を予め与えるものである。

制御部１８は、歪検出部１７の等化器１５から入力された等化誤差e(n)に基づいて、ＬＭＳ法により等化誤差が最小となるよう、e(n)が発生したときに用いられたプリディストータ１のルックアップテーブルの特定の値を直接更新するものである。具体的な制御方法は、特許文献１と同じでよい。

第２の増幅装置の特徴部分である歪検出部１７は、第１の増幅器と同様の等化器１５から構成されており、第１の電力増幅器において設けられていた絶対値平均化部１６は設けられていない。
等化器１５は、電力増幅器出力を分岐した入力信号をダウンコンバートしてサンプリングして直交復調した信号u(n)と、参照シンボルとしてのプリディストータの入力信号d(n)を入力し、検出した等化誤差(n)を制御部１８に出力するものである。等化器１５の構成及び動作は第１の増幅装置と同様である。

つまり第２の増幅装置では、歪検出自体にはＦＦＴを用いず、等化器で等化誤差を検出して、これをベクトルのまま歪値として制御部１８に出力するようになっている。第２の増幅装置は、十分広い周波数帯をサンプリングすることにより、等化誤差の時間平均をとらなくても、歪成分を検出可能としているものである。

本発明の第２の実施の形態に係る歪補償増幅装置（第２の増幅装置）によれば、電力増幅器５の出力を方向性結合器６によって分岐した信号をミキサ７でダウンコンバートし、Ａ／Ｄ変換器９で第５次歪（ＩＭ５）を含む程度の周波数帯域をサンプリングして、直交復調器１４で直交復調し、歪検出部１７の等化器１５が、参照シンボルとしてのプリディストータの入力信号d(n)と当該直交復調信号u(n)との等化誤差e(n)を検出し、これを歪値として制御部１８に出力して、制御部１８が歪値に基づいてプリディストータを制御して歪補償を行うものであり、遅延や周波数特性の補償が適切に行われた状態で時間波形を比較し、非線形歪成分を容易に検出することができる効果がある。

また、第２の増幅装置によれば、第１の増幅装置と同様に、接続部の周波数特性の不確定性を等化器１５によって吸収することができ、調整工数が減って製造コストを安価にすることができる効果がある。

次に、本発明の第３の実施の形態に係る歪補償増幅装置について説明する。
第３の歪補償増幅装置（第３の増幅装置）は、特定の振幅のＣＤＭＡ信号に対してのみ、誤差をベクトルのまま平均化し、これを歪値として用いてプリディストータを制御するものである。

第３の増幅装置の構成は、第１の増幅装置とほぼ同様であるため図示は省略するが、歪検出部に、等化器と、等化器から出力される誤差ベクトルをベクトルのまま平均化する平均化部（誤差平均化部）とを備えている。

第３の増幅装置の等化器は、特定の振幅のプリディストータ入力信号d(n)に対して誤差を検出するものであるが、一例として、「特定の振幅」を、予め設定された順で低レベルから高レベルまで巡回的に順次変化させ、各振幅に対して誤差ベクトルを検出して、平均化部に出力するものである。

ここで、歪検出部の平均化部においては、検出された誤差ベクトルe(n)に対して、e(n)／d(n)=（e(n)・d^*(n)）／｜d(n)｜²を平均化する（d(n)ではなくu(n)で正規化してもよい）。このとき、誤差ベクトルe(n)は、振幅の違いに対して相対的に表現されるものなので、等化器トレーニングは特定の振幅とは関係なく、常に同じ条件で行わなければならない。

このようにして検出された誤差ベクトルの平均値を歪値として、制御部がプリディストータを制御する。 ここで、誤差平均化部の構成について図６を用いて説明する。図６は、第３の実施の形態の誤差平均化部の構成ブロック図である。
図６に示すように、歪検出部の誤差平均化部は、複素共役乗算器１６１と、二乗化部１６２と、除算器１６３と、振幅判定部１６４と、代表点の数と等しい数の平均化部１６５-1〜１６５-16から構成されている。平均化部１６５-1〜１６５-16は、それぞれ振幅ｘ1〜ｘ16に対応した誤差ベクトルの平均化を行うものである。

そして、誤差平均化部では、等化器で検出された誤差ベクトルe(n)に、複素共役乗算器１６１が参照信号d(n)と複素共役乗算を行い、除算器１６３において複素乗算結果を参照信号d(n)の振幅成分の二乗で除すと共に、振幅判定部１６４が入力信号の振幅を判断し、除算結果を振幅に応じた平均化部１６５に出力して平均化し、その結果を歪値として制御部に出力するようになっている。

プリディストータに振幅値に対応する歪補償テーブルが設けられており、これを代表点の補間によって更新する構成の場合には、平均化部が、等化器からの誤差ベクトルを用いて代表点の数だけ歪値を検出し、制御部は、振幅に対応する歪値を用いて代表点を更新する。更新方法として、歪値に１以下のステップ係数を乗じたものを対応する代表点の値から減じる方法がある。代表点を補間してテーブルを作成する方法は、特開２００５−７３０３２と同じでよい。

また、歪補償テーブルをべき関数によって生成する構成の場合には、制御部は、誤差検出した特定の振幅と、それ以外の振幅におけるべき関数の各係数による偏微分値の比較から、当該係数を増減したときの当該振幅における歪の変化の方向がわかるので、その方向と当該誤差ベクトルの方向（位相の進み遅れと振幅の大小）とに基づいて、誤差が減少するように、各係数の更新方法を決定する制御を行う。

本発明の第３の実施の形態に係る歪補償増幅装置（第３の増幅装置）によれば、電力増幅器の出力を方向性結合器によって分岐した信号をミキサ７でダウンコンバートし、Ａ／Ｄ変換器でサンプリングして、直交復調器で直交復調し、歪検出部の等化器が、特定振幅のＣＤＭＡ信号を参照シンボルd(n)として、当該直交復調信号u(n)との誤差ベクトルe(n)を検出する際に、特定の振幅を低レベルから高レベルまで巡回的に変化させて各振幅について誤差ベクトルを検出して、e(n)／u(n)を平均化し、これを歪値として制御部に出力して、制御部が歪値に基づいてプリディストータを制御して歪補償を行うものであり、歪がベクトルとして検出されるので、摂動法よりも高速な歪補償アルゴリズムを使用して、収束を高速化することができる効果がある。

次に、本発明の第４の実施の形態に係る歪補償増幅装置（第４の増幅装置）について説明する。
第４の増幅装置は、プリディストータにＦＩＲフィルタを設け、制御部が、歪検出部の等化器で検出された等化誤差に基づいて、ＦＩＲフィルタのタップ係数を適応的に制御するものである。

第４の増幅装置の構成について図１２を用いて説明する。図１２は、本発明の第４の増幅装置の構成ブロック図である。
図１２に示すように、第４の増幅装置は、プリディストータ１００と、Ｄ／Ａ変換器２と、直交変調器３と、発振器４と、電力増幅器５と、方向性結合器６と、直交復調器７と、Ａ／Ｄ変換器９と、等化器（図では「線形等化器」）１５と、制御部１８とから構成されており、基本的な構成は、上述した第２の増幅装置とほぼ同様であるが、プリディストータ１００と、制御部１８の構成及び動作が第２の増幅装置とは一部異なっている。

そして、第４の増幅装置では、上述した第１〜第３の増幅装置と同様に、入力信号はプリディストータ１００によって電力増幅器５で発生する非線形歪が補償され、Ｄ／Ａ変換されて、直交変調器で直交変調されると共に発振器４からの無線周波数でアップコンバートされ、電力増幅器５で増幅されて出力信号となる。

電力増幅器５からの出力信号は、方向性結合器６で分岐されてフィードバックされ、直交復調器７でダウンコンバートされて直交復調され、Ａ／Ｄ変換器９でデジタル信号に変換され、等化器１５において、フィードバック信号の直交復調信号u(n)をプリディストータの入力信号d(n)で等化した等化誤差e(n)を算出し、制御部１８が、当該等化誤差を最小とするよう、プリディストータの制御を行うようになっている。ここで、等化器１５では方向性結合器６以降のアナログ素子で発生する線形歪が除去され、残った等化誤差e(n)は電力増幅器５で発生した非線形歪成分に起因するものとなる。

第４の増幅装置の特徴部分であるプリディストータ１００の構成について具体的に説明する。図１３は、第４の増幅装置のプリディストータ１００の構成ブロック図である。
図１３に示すように、第４の増幅装置のプリディストータ１００は、３次歪発生器１０１と、５次歪発生器１０２と、７次歪発生器１０３と、遅延回路１０４と、第１のＦＩＲフィルタ（ＦＩＲフィルタ（１））１０５と、第２のＦＩＲフィルタ（ＦＩＲフィルタ（２））１０６と、第３のＦＩＲフィルタ（ＦＩＲフィルタ（３））１０７と、加算器１０８〜１１０とを備えている。

３次歪発生器１０１は、図９に示した従来のプリディストータにおける１段目の構成と同様であり、|ｘ|²・ｘを算出するものである。同様に、５次歪発生器１０２は、｜ｘ｜⁴・ｘを算出するものであり、７次歪発生器１０３は、｜ｘ｜⁶・ｘを算出するものである。
遅延器１０４は、入力信号ｘ（ｎ）を一定時間遅延するものである。

第１のＦＩＲフィルタ１０５は、制御部１８から与えられた最適なタップ係数h1に基づいて３次歪について積和演算を行うフィルタである。同様に、第２のＦＩＲフィルタ１０６及び第３のＦＩＲフィルタ１０７には、それぞれ、制御部１８から最適なタップ係数h2、h3が与えられて演算が為されるようになっている。

すなわち、図９の従来のプリディストリビュータの構成と第４の増幅装置のプリディストータとの相違点は、第４の増幅装置のプリディストリビュータでは、各歪発生器からの出力に係数（α、β、γ）を乗算する代わりに、ＦＩＲフィルタを通している点である。

制御部１８は、等化器１５からの等化誤差e(n)と、３次歪信号、５次歪信号、７次歪信号を入力して、ＬＭＳ等の適応アルゴリズムによりＦＩＲフィルタ１０５，１０６，１０７の最適なタップ係数h1、h2、h3を算出して、各ＦＩＲフィルタに与えるものである。

加算器１１０は、第３のＦＩＲフィルタ１０７の出力と、第２のＦＩＲフィルタ１０６の出力とを加算するものであり、加算器１０９は、加算器１１０の出力と、第１のＦＩＲフィルタ１０５の出力とを加算するものである。
加算器１０８は、加算器１０９の出力と、遅延回路１０４で遅延された入力信号とを加算してプリディストータ１００の出力信号を生成するものである。

次に、制御部１８における上記構成のプリディストータの制御方法について説明する。
第１，第２，第３のＦＩＲフィルタにおける係数h1、h2、h3は、それぞれ、
h1(n+1)＝h1(n)＋μ1・u(n)・e(n)
h2(n+1)＝h2(n)＋μ2・u(n)・e(n)
h3(n+1)＝h3(n)＋μ3・u(n)・e(n)
で表される。上述したように、e(n)は、線形等化器１５で等化しきれなかった非線形歪による等化誤差であり、u(n)は、フィードバック信号の直交復調信号であり、μ1、μ2、μ3は、係数更新の応答特性を決めるステップゲインである。ステップゲインを大きくすると、収束速度は速くなるが残留誤差が大きくなり、ステップゲインを小さくすると、収束速度は遅くなるが残留誤差を小さくすることができるものである。

そして、第４の増幅装置では、図１０に示した従来のＬＭＳによる制御と同様にして、h1、h2、h3を更新するものである。
ステップゲインμ1、μ2、μ3の設定方法としては、h1(n)、h2(n)、h3(n)を更新する応答特性が全て同じになるように設定してもよいし、特定の順番、例えばh1(n)、h2(n)、h3(n)の順に係数が収束するように、μ1＞μ2＞μ3となるステップゲインを設定してもよい。又は、逆の順で、h3(n)、h2(n)、h1(n)の順に係数を収束させたい場合には、μ1＜μ2＜μ3とすればよい。
このように、順番に係数更新を動作させることで、収束の安定化を図ることができるものである。

ステップゲインの別の設定方法としては、線形等化器１５が収束するまでは、μ1、μ2、μ3を全て０に設定し、線形等化器１５が収束したら、まずμ1に適当な値を設定してh1(n)のみを更新し、e(n)の値がこれ以上０に近づかない状態になったら、μ1を０に戻してμ2に適当な値を設定してh2(n)のみを更新し、…というようにして、h1(n)→h2(n)→h3(n)→h1(n)…という順番で１つずつ係数を更新することも可能である。これにより、収束の安定を図ることができるものである。

本発明の第４の実施の形態に係る歪補償増幅装置（第４の増幅装置）によれば、プリディストータ１００の、３次歪発生器１０１、５次歪発生器１０２、７次歪発生器１０３の出力にそれぞれＦＩＲフィルタ１０５、１０６、１０７を設け、歪を検出する等化器１５が、参照シンボルとしてのプリディストータの入力信号d(n)と当該直交復調信号u(n)との等化誤差e(n)を検出し、これを歪値として制御部１８に出力して、制御部１８が歪値に基づいて各ＦＩＲフィルタの係数を適応アルゴリズムによって更新する歪補償増幅装置としているので、歪検出におけるＦＦＴを不要として処理量を低減し、回路規模を増大させることなく精度の高い歪補償を行うことができる効果がある。

また、第４の増幅装置によれば、各ＦＩＲフィルタにおける係数を収束させる際のステップゲインを、３次歪、５次歪、７次歪の順で収束するよう設定することにより、収束の安定性を向上させ、安定した歪補償を行うことができる効果がある。

次に、別の歪制御機能付き増幅装置について説明する。
近年、高効率増幅器としてドハティ増幅器が注目されている。

図２４は、従来のドハティ増幅器の構成を示すブロック図である。
入力端子１１１に入力された信号は、分配器１１２で分配され、その一方の信号はキャリア増幅回路４０に入力される。キャリア増幅回路４０は、増幅素子４２と、この増幅素子４２の入力側と整合を取る入力整合回路４１と、増幅素子４２の出力側と整合を取る出力整合回路４３から構成されている。キャリア増幅回路４０の出力は、λ／４変成器６１でインピーダンス変換される。

上記分配器１１２で分配されたもう一方の信号は、移相器１１３で位相が９０度遅延されてピーク増幅回路５０に入力される。ピーク増幅回路５はキャリア増幅回路４０と同様に、入力整合回路５１と、増幅素子５２と、出力整合回路５３から構成されている。λ／４変成器６１及びピーク増幅回路５の出力はノード（合成点）６２において合成される。λ／４変成器６１とノード６２とを合わせて、ドハティ合成部６０と呼ぶ。合成された信号は、出力負荷Ｚ_０に整合するため、λ／４変成器７０でインピーダンス変換され、出力端子８０を介して負荷９０に供給される。

キャリア増幅回路４０とピーク増幅回路５０は、増幅素子４２がＡＢ級にバイアスされ、増幅素子５２がＢ又はＣ級にバイアスされている点で異なる。そのため、増幅素子５２が動作する入力までは増幅素子４２は単独で動作し、増幅素子４２が飽和領域に入り、増幅素子４２の線形性が崩れ始めると、増幅素子５２が動作し始め、増幅素子５２の出力が負荷９０に供給され、増幅素子４２とともに負荷９０を駆動する。このとき出力整合回路４３の負荷線は、高い抵抗から低い抵抗へ移動するが、増幅素子４２は飽和領域にあるので効率は良い。入力端子１１１からの入力が更に増加すると、ピーク増幅回路５０の増幅素子５２も飽和し始めるが、増幅素子４２、５２ともに飽和しているので、このときも効率は良い。

また、関連する公知技術として、ドハティ増幅器において、ピーク増幅器における増幅素子のバイアスを制御し、あるいはキャリア増幅器及びピーク増幅器における両増幅素子のバイアスを制御し、歪の発生を低減するようにした歪制御機能付き増幅器が考えられている。公知技術としては、特開２００５−１１７５９９号公報、特開２００２−５０９３３号公報、特表２００５−５１６５２４号公報がある。

そして、従来のフィードフォワード歪補償やプリディストーション歪補償を備えた増幅装置では、歪を補償しきれない状態になるという問題や、歪補償後の相互変調歪にばらつきがあり、それを補うためにマージンを大きくとると効率が劣化し、結果的に効率を限界まで引き出せない状態になる。

また、従来のドハティ増幅器は、効率を良好にすればするほど、ＡＭ−ＡＭ（入力振幅レベル対出力振幅レベル）変換特性及びＡＭ−ＰＭ（入力振幅レベル対出力位相回転量）変換特性が劣化し、また、歪制御機能付き増幅器においても歪の低減が十分でなく、効率を限界まで引き出すことができないという問題がある。

そこで、別の歪補償機能付き増幅装置は、上記の課題を解決するためになされたもので、ＡＭ−ＡＭ変換特性及びＡＭ−ＰＭ変換特性を良好に保つと共に歪補償後の相互変調歪にばらつきを吸収でき、効率を限界まで引き出すことができる歪制御機能付き増幅装置を提供することを目的とする。

別の歪制御機能付き増幅装置は、ＡＢ級で動作する増幅素子を備えたキャリア増幅回路と、制御端子から入力される制御信号により増幅動作が制御される増幅素子を備えたピーク増幅回路と、前記キャリア増幅回路及びピーク増幅回路で増幅された信号を合成して出力する合成手段とからなるドハティ増幅器と、前記ドハティ増幅器の非線形歪を補償するプリディストータと、前記ドハティ増幅器の出力信号に含まれる相互変調歪を検出する歪検出部と、前記歪検出部で検出された歪値が小さくなるように前記プリディストータを制御すると共に、前記歪検出部で検出された相互変調歪が目標値になるように前記ピーク増幅回路内の増幅素子を制御する制御部とからなるプリディストーション歪補償回路とを具備することを特徴とする。

別の歪制御機能付き増幅装置によれば、ドハティ増幅器における相互変調歪を目標の相互変調歪に収束させることが可能になり、相互変調歪のばらつきを吸収でき、且つ相互変調歪の目標値を適切な値に設定することで効率を限界まで引き出すことが可能となる。

以下、図面を参照して別の歪制御機能付き増幅装置の一実施形態を説明する。
図１４は別の歪制御機能付き増幅装置の一実施形態に係る歪制御機能付き増幅装置の構成を示すブロック図であり、プリディストーション歪補償回路２００とドハティ増幅器２０を組み合わせて構成したものである。図１５はドハティ増幅器２０の詳細な構成を示すブロック図である。

図１４に示すように、プリディストーション歪補償回路２００の入力端子２０１には、信号が入力される。この入力信号は、プリディストータ２０２で非線形歪が補償され、Ｄ／Ａ変換器２０３へ送られる。上記プリディストータ２０２は、上記図１２に示したものと同様に構成される。上記Ｄ／Ａ変換器２０３は、クロック信号ＣＬＫ１に同期してデジタル信号をアナログ信号に変換し、直交変調器２０４へ出力する。この直交変調器２０４は、発振器２０５からの信号によって入力信号を直交変調する。上記直交変調器２０４で変調された信号は、ドハティ増幅器２０で増幅され、出力端子２０７から出力される。

又、ドハティ増幅器２０の出力信号の一部は、方向性結合器２０８を介して取り出され、ミキサ２０９に入力される。ミキサ２０９は、方向性結合器２０８から取り出された信号を発振器２１０からの発振周波数に基づいてＩＦ周波数にダウンコンバートする。ミキサ２０９でダウンコンバートされたＩＦ信号は、Ａ／Ｄ変換器２１１でデジタル信号に変換されて歪検出部２１２へ送られる。この歪検出部２１２は、高速フーリエ変換回路（ＦＦＴ）２１３及びＩＭ演算回路２１４からなり、上記ドハティ増幅器２０から出力される信号の歪値を求め、制御部２１７へ出力する。制御部２１７は、歪検出部２１２で検出された歪値が小さくなるようにプリディストータ２０２を適応的に制御すると共に、歪検出部２１２で検出された相互変調歪が目標値になるようにドハティ増幅器２０を制御する。この場合、制御部２１７から出力されるドハティ増幅器２０に対する制御信号は、Ｄ／Ａ変換器２１６によりアナログ信号に変換されてドハティ増幅器２０へ送られ、図１５に示すようにピーク増幅回路５０内の増幅素子５２のゲート端子１５０に入力される。

上記ドハティ増幅器２０は、図１５に示すように構成される。
ドハティ増幅器２０の入力端子１１１には、図１４に示した直交変調器２０４で変調された信号が入力端子１１１に入力される。この入力端子１１１に入力された信号は、分配器１１２で分配され、その一方の信号はキャリア増幅回路４０に入力される。キャリア増幅回路４０は、増幅素子４２と、この増幅素子４２の入力側と整合を取る入力整合回路４１と、増幅素子４２の出力側と整合を取る出力整合回路４３から構成されている。キャリア増幅回路４の出力は、λ／４変成器６１でインピーダンス変換される。

上記分配器１１２で分配されたもう一方の信号は、移相器１１３で位相が９０度遅延されてピーク増幅回路５０に入力される。ピーク増幅回路５０は、増幅素子５２と、この増幅素子５２の入力側と整合を取る入力整合回路５１と、増幅素子５２の出力側と整合を取る出力整合回路５３から構成される。上記増幅素子５２は、制御端子であるゲート端子１５０を備え、このゲート端子１５０に上記図１４に示したＤ／Ａ変換器２１６から出力されるゲート電圧が入力される。上記増幅素子４２、５２としては、通常、ＬＤ−ＭＯＳ（Lateral Diffused ＭＯＳ）、ＧａＡｓ−ＦＥＴ、ＨＥＭＴ、ＨＢＴ等の半導体デバイスが用いられる。なお、増幅素子５２としてＦＥＴを用いた場合は、ゲート電圧により動作が制御されるが、増幅素子５２としてトランジスタを用いた場合はベース電圧により動作が制御される。

そして、上記λ／４変成器６１及びピーク増幅回路５の出力は、ノード６２において合成される。上記λ／４変成器６１及びノード６２によりドハティ合成部６を構成している。ノード６２で合成された信号は、出力負荷Ｚ_０に整合するため、λ／４変成器７でインピーダンス変換され、出力端子８０を介して図１４に示した出力端子２０７へ送られる。

上記の構成において、ドハティ増幅器２０から出力される信号の一部が方向性結合器２０８を介して取り出され、ミキサ２０９によりＩＦ周波数にダウンコンバートされた後、Ａ／Ｄ変換器２１１でデジタル信号に変換されて歪検出部２１２へ送られる。歪検出部２１２は、高速フーリエ変換回路２１３でＩＦ信号のスペクトラムを求め、次いでＩＭ演算回路２１４にて変調信号のキャリア数とその離調周波数から計算されるＩＭ３（３次の相互変調歪）、ＩＭ５（５次の相互変調歪）の周波数における電力値を歪値とする。制御部２１７は、歪検出部２１２で検出された歪値が小さくなるようにプリディストータ２０２を適応的に制御すると共に、歪検出部２１２で検出された相互変調歪が目標値になるようにＤ／Ａ変換器２１６を介してドハティ増幅器２０内のピーク増幅回路５０を制御する。

上記プリディストータ１０２で歪補償された信号は、Ｄ／Ａ変換器２０３でアナログ信号に変換された後、直交変調器２０４で直交変調され、ドハティ増幅器２０へ送られて増幅される。このときドハティ増幅器２０は、制御部２１７からＤ／Ａ変換器２１６を介してゲート端子１５０に与えられるゲート電圧によってピーク増幅回路５０における増幅素子５２のゲートが制御され、相互変調歪の発生が抑制される。そして、上記ドハティ増幅器２０で増幅された信号が出力端子２０７から出力される。

次に、上記図１４おける制御部２１７の動作を図１６に示すフローチャートを参照して説明する。

先ず、更新対象係数、設定回数、前回の歪値を設定すると共に、ピーク増幅回路５０の増幅素子５２のゲート電圧ＶｇをＢに設定する等の初期設定を行なう（ステップＢ１）。例えば、更新する対象の係数ＫをΦ３に設定し、歪検出部２１２で計算された歪値を、前回の歪値と比較する（ステップＢ２）。歪値が前回の値より小さくなっていれば、更に同じ方向に係数を更新し、すなわち、「Ｋ＝Ｋ＋Step」の処理により係数を更新し（ステップＢ４）、歪値が大きくなっていれば「Step＝Step ＊ (−１)の処理により更新方向を反転させ（ステップＢ３）、その後、ステップＢ４に進んで係数の更新を行なう。次に同じ数Φ３を連続して何回更新したかをカウントし（ステップＢ５）、検出した歪値を保存する（ステップＢ６）。この保存した歪値は、次回の歪値比較で用いる。

次に、更新回数と予め設定した設定回数を比較し（ステップＢ７）、更新回数が設定回数以下であればステップＢ２に戻ってΦ３の係数更新を繰り返す。また、更新回数が設定回数を超えると、更新対象係数を変更する（ステップＢ８）。つまり、係数ＫをΦ３からＡ３に変更し、更新回数をクリアする（ステップＢ９）。

次に、歪が収束（安定）したかどうかを判定し（ステップＢ１０）、上記ステップＢ２〜Ｂ９の作業を継続させるかどうかを判断する。歪が収束しない場合はステップＢ２に戻ってステップＢ２〜Ｂ１０の処理を繰り返して実行する。

上記ステップＢ１０で歪が収束したと判定された場合は、現状の歪値と目標の歪値を比較する（ステップＢ１１）。すなわち、
ａ：目標の歪値＝現在の歪値
ｂ：目標の歪値＜現在の歪値
ｃ：目標の歪値＞現在の歪値
の何れであるかを判定する。

判定の結果、現状の歪値と目標の歪値が同等（ａ）であれば、ピーク増幅回路５内の増幅素子５２のゲート電圧を「Ｖｇ＝Ｖｇ」とし（ステップＢ１２）、現状の歪値が目標の歪値以上（ｂ）のときはピーク増幅回路５内の増幅素子５２のゲート電圧を「Ｖｇ＝Ｖｇ＋Ｖステップ（変化させる電圧のステップ幅）」に変更し（ステップＢ１３）、また、現状の歪値が目標の歪値以下（ｃ）のときはピーク増幅回路５内の増幅素子５２のゲート電圧Ｖｇを「Ｖｇ＝Ｖｇ−Ｖステップ」と変更する（ステップＢ１４）。その後、ステップＢ２に戻って処理を継続する。また、このゲート電圧Ｖｇの変化幅（ピーク増幅回路５の動作点の範囲）は、下限をＡ、上限をＣとする。

この様にすることにより自動的に規定値の歪以下にすることができるので、調整が容易となる。また、増幅素子５２のゲート電圧Ｖｇを手動で変えても良い。

図１７〜図１９は、図１４に示したピーク増幅回路５０における増幅素子５２のゲート電圧Ｖｇを変化させた場合の歪補償特性であり、図１７はゲート電圧ＶｇをＡとした場合の３次相互変調歪特性、図１８はゲート電圧ＶｇをＢとした場合の３次相互変調歪特性、図１９はゲート電圧ＶｇをＣとした場合の３次相互変調歪特性である。

図１７〜図１９は、横軸に周波数をとり、縦軸に信号レベルをとって示した。図中のａは歪補償前の特性、ｂは歪補償後の特性である。

上記歪制御機能付き増幅装置は、図１７に示すようにゲート電圧ＶｇをＡとすると効率４０％・３次相互変調歪（歪補償後）−４０ｄＢｃ、図１８に示すようにゲート電圧ＶｇをＢとすると効率３０％・３次相互変調歪（歪補償後）−４５ｄＢｃ、図１９に示すようにゲート電圧ＶｇをＣとすると効率２０％・３次相互変調歪（歪補償後）−５０ｄＢｃが得られた。このように効率と歪補償後の相互変調歪はトレードオフの関係であり、相互変調歪（歪補償後）の目標値を適切な値（設計値）に設定することで効率を限界まで引き出すことが可能である。

以上の説明から明らかなように、増幅素子５２のゲート電圧Ｖｇを調整することによって目標とする相互変調歪値とすることができる。例えば目標の相互変調歪値を−４５ｄＢｃと決めた場合、ゲート電圧はＢに設定する。但し、増幅器の仕様によっては、３次相互変調歪値が−４０ｄＢｃで良い場合もあり、その時はゲート電圧をＡに設定する。従って、目標の相互変調歪になるように、ゲート電圧Ｖｇを変化させることで歪補償後の相互変調歪をコントロールすることができる。すなわち、現状の相互変調歪（歪補償後）を目標の相互変調歪（歪補償後）に収束させることが可能になり、相互変調歪（歪補償後）のばらつきを吸収できる。

一例として、上記歪制御機能付き増幅装置のＡＭ−ＰＭ変換特性について説明する。図２０（ａ）〜（ｄ）は、ピーク増幅回路５の増幅素子５２に供給するゲート電圧Ｖｇを変化させた場合のＡＭ−ＰＭ変換特性で、（ａ）はゲート電圧Ｖｇ＝Ａとした場合、（ｂ）はゲート電圧Ｖｇ＝Ｂとした場合、（ｃ）はゲート電圧Ｖｇ＝Ｃとした場合、（ｄ）はゲート電圧Ｖｇをキャリア増幅回路４の増幅素子４２のゲート電圧Ｖｇと等しくした場合の特性である。なお、上記図７のＡＭ−ＰＭ変換特性は、横軸に入力をとり、縦軸に位相（）をとって示した。

上記のように増幅素子５２に供給するゲート電圧Ｖｇを上げていくとＡＢ級の２合成のＡＭ−ＰＭ変換特性に近づいていき最終的にＡＢ級と同等の性能になる。このためドハティ増幅器をＡＢ級の２合成回路としても使用でき、従来のＡＢ級２合成回路をドハティ回路で置き換えることが可能である。

なお、上記実施形態におけるプリディストーション歪補償回路２００は、一例を示したものであり、他の構成であっても良い。
また、ドハティ増幅器２０も一例を示したもので、他の構成であっても良い。
上記ドハティ増幅器２０の他の構成例について以下に説明する。
（第１構成例）
図２１は、ドハティ増幅器２０の第１構成例を示すブロック図である。このドハティ増幅器２０は、図１５におけるλ／４変成器６１を任意の電気長の伝送線路からなるインピーダンス変換器６４に置き換えると共に移相器１１３を移相器３１に置き換えたもので、その他の構成は定数等の違いはあるものの基本的に同じである。

インピーダンス変換器６４は、長さｌ＝０〜λ／２或いは以上の電気長を有する伝送線路により構成される。
移相器３１は、原理的にはインピーダンス変換器６４に相当する遅延を発生する伝送線路である。移相器３１は合成を同相で行なうためのものであり、キャリア増幅回路４０とピーク増幅回路５０の位相差も吸収しなければならないので、インピーダンス変換器６４の遅延と異なることもある。その他の構成は、定数等の違いはあるものの図１５に示した増幅器と基本的に同じである。

上記の構成によれば、インピーダンス変換器６４を構成する伝送線路の長さを調整することにより、増幅素子の種類などに依存することなく回路のインピーダンスを最適値に設定でき、増幅装置の性能を向上することができる。

（第２構成例）
図２２は、ドハティ増幅器２０の第２構成例を示すブロック図である。この第２構成例は、図２１に示したドハティ増幅器２０において、ピーク増幅回路５０とノード６２との間にインピーダンス変換器６５を設けると共に、移相器３１を移相器３３に置き換えたもので、その他の構成は基本的に同じである。

上記ノード６２は、出力整合回路４３及び５３からの出力信号をインピーダンス変換器６４とインピーダンス変換器６５を介して結合する。インピーダンス変換器６５は、例えばインピーダンス変換器６４と同様の任意長の伝送線路からなり、入力信号のレベルが低く増幅素子５２が動作していないときキャリア増幅回路４の信号が流れないように、出力整合回路５３の出力インピーダンスを、より大きなインピーダンスに変換する。

移相器３３は、インピーダンス変換器６５と同じ位相回転（遅延）を発生するもので、インピーダンス変換器６４の影響やキャリア増幅回路４０とピーク増幅回路５０の位相が異なったときに位相調整を行なう。

上記のようにインピーダンス変換器６５を設けることにより、ノード６２側からピーク増幅回路５をみたインピーダンスをより大きな値とすることができ、入力信号のレベルが小さくて出力整合回路５３の出力インピーダンスが十分大きくならないような場合であっても、キャリア増幅回路４０の損失を抑えて高効率な増幅器を構成することができる。

（第３構成例）
図２３（ａ）、（ｂ）は、ドハティ増幅器２０の第３構成例を示すブロック図である。
この第３構成例は、図２２に示したドハティ増幅器２０において、移相器３３、インピーダンス変換器６４、６５に代えて移相器３４、インピーダンス変換器６６、６７を使用したもので、その他の構成は基本的に同じである。

上記移相器３４、インピーダンス変換器６６、６７は、何れも長さの異なる複数の伝送線路（ここでは３種類）とスイッチとを組み合わせたものである。

各伝送線路は、予め使用が予想される複数の周波数に合わせて増幅器の性能が最も良くなるよう最適化された長さとなっており、また、配線板上に導体パターンをして形成されるものに限らず、装置毎に長さの微調整が容易なセミリジッドケーブルを用いてもよい。

移相器３４には、スイッチａ、ｂ及び端子Ａ、Ｂが設けられ、インピーダンス変換器６６には、スイッチｃ、ｄ及び端子Ｃ、Ｄが設けられ、インピーダンス変換器６７には、スイッチｅ、ｆ及び端子Ｅ、Ｆが設けられており、各スイッチａ〜ｆは、それぞれ対応する端子Ａ〜Ｆから入力される制御信号に従って何れかの伝送線路に接続するよう切り替えられるようになっている。

更に、図２３（ａ）に示した増幅器の制御を行なう制御部は、図２３（ｂ）に示すように、制御信号を発生するＣＰＵ（又はＲＯＭ）１２０と、Ｉ／Ｏコントローラ１３０とを備えており、図２３（ａ）に示した増幅器の各端子Ａ〜Ｆは、Ｉ／Ｏコントローラ１３０に接続されている。また、ＣＰＵ（又はＲＯＭ）１２０には、図示は省略するが、例えばテーブルとして、予め使用が予想される周波数とそれに対応する長さの伝送線路に接続するための各端子毎の制御信号のデータが記憶されている。

そして、ＣＰＵ（又はＲＯＭ）１２０に、周波数を指定する信号が入力されると、ＣＰＵ（又はＲＯＭ）１２０が、指定された周波数に対応して記憶されている制御信号を読み出して、端子Ａ〜Ｆに出力する。そして、スイッチａ〜ｆは、それぞれ端子Ａ〜Ｆに入力された制御信号に基づいて切り替えられ、使用される周波数に応じた最適な長さの伝送線路が選択されるものである。

第３構成例に係るドハティ増幅器２０によれば、使用周波数に応じて容易に最適な長さの伝送線路を選択して移相器３４、インピーダンス変換器６６、６７を構成するので、移相器３４、インピーダンス変換器６６、６７の周波数特性に起因する最適値からのずれが緩和され、周波数にかかわらず最適な整合を行なってドハティ増幅器の増幅効率を向上させることができ、適用可能な周波数帯を拡大できる効果があり、また、各周波数帯用に専用の配線板を準備する場合に比べ、コストを大幅に削減できる効果がある。

なお、別の歪制御機能付き増幅装置は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できるものである。

本発明は、無線通信送信機の電力増幅器に用いられ、特に、変調信号が広帯域化しても、サンプリング周波数を上げずにすみ、回路規模及び消費電力を増大させることなく歪検出を行うことができる非線形歪検出方法及び歪補償増幅装置に適している。

Claims (4)

1. 入力信号を電力増幅する増幅器と、
   増幅対象となる入力された変調信号について、前記増幅器で発生する非線形歪を補償する歪補償手段と、
   前記増幅器出力のフィードバック信号を特定の周波数でサンプリングするＡ／Ｄ変換器と、
   前記Ａ／Ｄ変換器でＡ／Ｄ変換された前記フィードバック信号に基づいて前記増幅器出力に含まれる歪成分を検出して歪を評価する歪検出部と、
   前記歪検出部から出力される歪値に基づいて歪補償手段を制御する制御部とを備えた歪補償増幅装置であって、
   前記Ａ／Ｄ変換器が、前記変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングし、
   前記歪検出部が、前記歪補償手段への入力信号を参照シンボルとして、前記増幅器出力のフィードバック信号を等化して、前記等化信号と前記参照シンボルとの等化誤差を求め、前記等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を求め、前記時間平均値を、前記相互変調歪を含む非線形歪の歪値として出力することを特徴とする歪補償増幅装置。
2. 入力信号を電力増幅する電力増幅器と、
   入力された送信すべき変調信号について、前記電力増幅器で発生する非線形歪を補償するプリディストータと、
   前記電力増幅器出力のフィードバック信号を特定の周波数でサンプリングするＡ／Ｄ変換器と、
   Ａ／Ｄ変換された前記フィードバック信号に基づいて前記電力増幅器出力に含まれる歪成分を検出して歪値として出力する歪検出部と、
   前記歪値に基づいて前記プリディストータを制御する制御部とを備えた歪補償増幅装置であって、
   前記Ａ／Ｄ変換器が、送信すべき変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングするＡ／Ｄ変換器であり、
   前記歪検出部が、前記プリディストータへの入力信号を参照シンボルとして入力し、前記電力増幅器出力のフィードバック信号をＦＩＲフィルタにより等化して、前記等化信号と前記参照シンボルとの等化誤差を出力する等化器と、前記等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を、相互変調歪を含む非線形歪の歪値として出力する絶対値平均化部とを備えた歪検出部である歪補償増幅装置。
3. 入力信号を電力増幅する電力増幅器と、
   入力された送信すべき変調信号について、前記電力増幅器で発生する非線形歪を補償するプリディストータと、
   前記電力増幅器出力のフィードバック信号を特定の周波数でサンプリングするＡ／Ｄ変換器と、
   Ａ／Ｄ変換された前記フィードバック信号に基づいて前記電力増幅器出力に含まれる歪成分を検出して歪値として出力する歪検出部と、
   前記歪値に基づいて前記プリディストータを制御する制御部とを備えた歪補償増幅装置であって、
   前記Ａ／Ｄ変換器が、送信すべき変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングするＡ／Ｄ変換器であり、
   前記歪検出部が、前記プリディストータへの入力信号を参照シンボルとして入力し、前記電力増幅器出力のフィードバック信号をＦＩＲフィルタにより等化して、前記等化信号と前記参照シンボルとの等化誤差をベクトルとして算出し、前記等化誤差と前記参照シンボルとの複素共役演算の演算結果を前記参照シンボルの振幅成分の二乗で除すと共に、前記参照シンボルの振幅成分の二乗に基づいて前記参照シンボルの振幅のレベルを判定し、前記除算結果のベクトルを、前記判定された振幅のレベルに応じて出力する等化器と、
   前記参照シンボルの振幅のレベルに対応して設けられ、前記等化器から参照シンボルの振幅のレベルに応じて出力されたベクトルを平均化して、前記平均化されたベクトルを前記参照シンボルの振幅のレベルに対応した歪値として出力する複数の平均化部とを備えた歪検出部である歪補償増幅装置。
4. 歪検出部が、ＬＭＳアルゴリズムによってＦＩＲフィルタのタップ係数を更新するＬＭＳ部を備えた歪検出部である請求項２又は３記載の歪補償増幅装置。

Images