JP2013021609A - 送信装置及び送信装置で使用される制御方法及びチルト補償回路 - Google Patents

Abstract

【課題】チルト補償機能の回路規模を削減する。
【解決手段】実施形態によれば、送信装置は、チルト補償回路１１と、制御手段２０とを備える。チルト補償回路１１は、Ｉ軸信号に与えられるチルト補償量を乗算し、この乗算出力から所定時間遅延しチルト補償量を乗算されたＱ軸信号を差し引くことでチルト補償後のＩ軸信号を生成するとともに、Ｑ軸信号に与えられるチルト補償量を乗算し、この乗算出力と所定時間遅延しチルト補償量を乗算されたＩ軸信号とを加算することでチルト補償後のＱ軸信号を生成する。制御手段２０は、バンドパスフィルタ１６の出力に基づいて、Ｉ軸信号及びＱ軸信号それぞれの帯域内の周波数特性がフラットになるように、チルト補償回路に対するチルト補償量を生成する。
【選択図】 図１

Description

本発明の実施形態は、例えばデジタル無線通信・放送システムに用いられる送信装置及びこの送信装置で使用される制御方法及びチルト補償回路に関する。

近年、地上波放送システムにおいては、デジタル放送が開始されている。このようなデジタル放送では、日本において標準方式（ＩＳＤＢ−Ｔ）が決定されている。

ところで、地上デジタル放送の送信装置から送出される伝送信号は、電力増幅器による非線形歪みの影響を受け、その出力段のＢＰＦ(Band Pass Filter)などにより線形歪みの影響を受ける。その線形歪みが、一次傾斜の振幅特性であれば容易に補正することが可能である。補正する機能は、さまざまな方法が考えられるが、電力増幅器（Power Amplifier：PA）の非線形歪み補償の機能との関係を考え、変調波をベースバンドで補正することが必要になる。この一次傾斜の振幅特性を補正する機能をここでは、チルト補償機能と呼ぶ。

特開２００３−２４４２５９号公報

上記チルト補償はデジタルフィルタで実現できるが、ベースバンドで補正することを考えると、正負の周波数で非対称の振幅特性を持つ必要がある。一般的に、非対称の振幅特性をもつフィルタは、複素フィルタを構成することになるが、複素フィルタはFIRフィルタを４つ使う必要があるため、回路規模が大きくなる。さらに、補正値をプリセットでもつことを考えると、傾斜のことなるフィルタ係数を複数もつ必要があり、回路規模が大きくなってしまう。

本発明の目的は、チルト補償機能の回路規模を削減し得る送信装置及び送信装置で使用される制御方法及びチルト補償回路を提供することにある。

実施形態によれば、Ｉ軸信号及びＱ軸信号を入力し、これらＩ軸信号及びＱ軸信号それぞれの帯域内の周波数特性のチルトを時間軸上で補償し、バンドパスフィルタに通して伝送信号を送出する送信装置を対象とし、チルト補償回路と、制御手段とを備える。チルト補償回路は、Ｉ軸信号に与えられるチルト補償量を乗算し、この乗算出力から所定時間遅延しチルト補償量を乗算されたＱ軸信号を差し引くことでチルト補償後のＩ軸信号を生成するとともに、前記Ｑ軸信号に与えられるチルト補償量を乗算し、この乗算出力と所定時間遅延しチルト補償量を乗算されたＩ軸信号とを加算することでチルト補償後のＱ軸信号を生成する。制御手段は、バンドパスフィルタの出力に基づいて、Ｉ軸信号及びＱ軸信号それぞれの帯域内の周波数特性がフラットになるように、チルト補償回路に対するチルト補償量を生成する。

一実施形態として、地上デジタル放送の送信装置を示すブロック図。 一実施形態として、チルト補償回路の周波数の傾きを示す周波数特性図。 一実施形態として、チルト補償回路の内部構成を示す回路図。 ルックアップテーブルの記憶内容の一例を示す図。 比較例として、複素フィルタを使用したチルト補償回路の内部構成を示す回路図。 一実施形態として、周波数時軸上でのサインカーブを変調波に掛け合わせた特性図。 一実施形態として、周波数軸上のチルトを時間軸上の信号に変換した場合の特性図。 一実施形態として、制御部によるチルトセルの生成処理制御手順を示すフローチャート。 地上デジタル放送の送信装置の他の実施形態を示すブロック図。

以下、実施の形態について、図面を参照して説明する。

図１は、一実施形態として、例えば地上デジタル放送の送信装置を示すブロック図である。この送信装置に入力されるデジタルベースバンド信号ＩBB,ＱBBは、チルト補償回路１１に供給される。

このチルト補償回路１１は、図２に示すように、ＢＰＦで生じる伝送帯域内の周波数特性の傾きを補償するものである。チルト補償後のＩ軸信号及びＱ軸信号は、デジタルプリディストータ１２を介してデジタル／アナログコンバータ（ＤＡＣ）１３１，１３２でアナログ信号に変換された後、変調部（ＱＭＯＤ）１４に供給される。

上記変調部１４では、デジタルプリディストータ１２の出力を直交変調して、増幅器１５に出力する。増幅器１５により電力増幅された信号は、バンドパスフィルタ１６により所定帯域の信号のみ抽出されて図示しないアンテナにより伝送信号として送信される。

一方、増幅器１５の出力は、復調部（ＱＤＥＭ）１７にて直交復調され、複素形式でのループバック信号Ｉ，Ｑとなる。これらループバック信号Ｉ，Ｑは、それぞれアナログ／デジタルコンバータ（ＡＤＣ）１８１，１８２によりデジタルループバック信号Ｉ，Ｑに変換された後、デジタルプリディストータ１２に供給される。

デジタルプリディストータ１２では、デジタルループバック信号Ｉ，Ｑから求められた歪補償量をチルト補償後のＩ軸信号及びＱ軸信号に加算することで、増幅器１５の非線形特性（ＡＭ−ＡＭ／ＰＭ）を補償するもので、その補償結果はデジタル／アナログコンバータ（ＤＡＣ）１３１，１３２でアナログ信号に変換された後、変調部（ＱＭＯＤ）１４に供給される。

上記変調部１４では、デジタルプリディストータ１２の出力を直交変調して、歪み補償されたアナログＲＦ信号として増幅器１５に出力する。なお、復調部１４及び変調部１７は、シンセサイザ１９により同期がとられる。

一方、ＢＰＦ１６の出力は、一部分配されて制御部２０に供給される。制御部２０には、基準信号記憶部２０１と、チルトセル演算部２０２とが備えられる。基準信号記憶部２０１には、帯域内の周波数特性がフラット、つまり傾きが無い基準伝送信号が記憶される。

チルトセル演算部２０２は、ＢＰＦ１６の出力と基準信号記憶部２０１に記憶される基準伝送信号とを比較し、比較結果に基づいて、チルト補償回路１１に対するチルトセルを生成する。この場合、基準伝送信号とＢＰＦ１６の出力との振幅特性の差に相当するΔＧ（デルタゲイン）をチルトセルとして生成する。

図３は、上記チルト補償回路１１の内部構成を示す回路図である。

デジタルベースバンド信号ＩBBは、乗算器１１１に供給されると共に、遅延器１１２で所定時間遅延されて乗算器１１３に供給される。デジタルベースバンド信号ＱBBは、乗算器１１４に供給されると共に、遅延器１１５で所定時間遅延されて乗算器１１６に供給される。

一方、制御部２０から送られてくるチルトセルは、ルックアップテーブル（ＬＵＴ）１１７，１１８に供給される。これらルックアップテーブル１１７，１１８の一例を図４に示す。

ルックアップテーブル１１７，１１８は、制御部２０により求められた基準伝送信号とＢＰＦ１６の出力との振幅特性の差に相当するΔＧに対応付けてタップ係数を記憶している。制御部２０からルックアップテーブル１１７，１１８にΔＧ「ａａ」が与えられた場合、ルックアップテーブル１１７はタップ係数「ｗｗ」を発生し、ルックアップテーブル１１８はタップ係数「ｘｘ」を発生する。一方、制御部２０からルックアップテーブル１１７，１１８にΔＧ「ｂｂ」が与えられた場合、ルックアップテーブル１１７はタップ係数「ｙｙ」を発生し、ルックアップテーブル１１８はタップ係数「ｚｚ」を発生する。

ルックアップテーブル１１７から発生したタップ係数（ｔａｐＩ）は、乗算器１１１，１１４に供給される。また、ルックアップテーブル１１８から発生したタップ係数（ｔａｐＱ）は、乗算器１１３，１１６に供給される。

乗算器１１１は、ベースバンド信号ＩBBとタップ係数（ｔａｐＩ）とを乗算し、乗算結果を加算器１１９に出力する。乗算器１１３は、遅延器１１２の出力とタップ係数（ｔａｐＱ）とを乗算し、乗算結果を加算器１１１０に出力する。

乗算器１１４は、ベースバンド信号ＱBBとタップ係数（ｔａｐＩ）とを乗算し、乗算結果を加算器１１１０に出力する。乗算器１１６は、遅延器１１５の出力とタップ係数（ｔａｐＱ）とを乗算し、乗算結果を加算器１１９に出力する。

加算器１１９は、乗算器１１１の出力と乗算器１１６の出力とを加算し、加算結果をチルト補償後のＩ軸信号として出力する。加算器１１１０は、乗算器１１３の出力と乗算器１１４の出力とを加算し、加算結果をチルト補償後のＱ軸信号として出力する。

これらチルト補償後のＩ軸信号及びＱ軸信号はＤＰＤ１２を介してデジタル／アナログコンバータ（ＤＡＣ）１３１，１３２でアナログ信号に変換された後、変調部（ＱＭＯＤ）１４に供給される。

上記変調部１４では、チルト補償回路１１の出力を直交変調して、線形歪み補償、つまりチルト補償されたアナログＲＦ信号として増幅器１５を介してＢＰＦ１６に出力する。

次に、上記構成における動作について説明する。
まず、チルト補償機能について説明する。チルト補償機能は、一次傾斜の振幅特性を持つフィルタで実現できる。しかし、ベースバンドで一次傾斜の振幅特性をもつためには、正負の周波数で非対称になり、複素フィルタを構成する必要がある。複素フィルタは、図５の構成になる。図中で、「ＦＩＲ」と書かれたブロックは、振幅特性の作り方によるが、現状では２４タップ程度の４個のＦＩＲフィルタ３１〜３４を備えている。ベースバンド信号ＩBBは、ＦＩＲフィルタ３１，３２に供給されてタップ係数が乗算される。ベースバンド信号ＱBBは、ＦＩＲフィルタ３３，３４に供給されてタップ係数が乗算される。

ＦＩＲフィルタ３１，３４の出力は、加算器３５で加算されてチルト補償後のＩ軸信号に生成される。ＦＩＲフィルタ３２，３３の出力は、加算器３６で加算されてチルト補償後のＱ軸信号に生成される。

したがって、図５の複素フィルタを構成するためには、24×４＝96タップ程度必要になってしまう。さらに、複数のフィルタ係数を切り替えられるようにしてあり（現状では11種類）規模が大きくなっている。

そこで、回路規模を削減するために、以下のような構成を考える。
チルト補償で実現する一次傾斜の振幅特性をサインカーブの傾斜を利用することにする。つまり、図６に示すように、周波数時軸上でのサインカーブを変調波に掛け合わせることを考える。この変調波は、ＢＰＦ１６で抽出される所要帯域の信号となる。すると、周波数軸上のチルトは、次式で表される。

上記周波数軸上のチルトは、時間軸上の信号に変換されると、図７に示すように、時間遅れのインパルスと信号の畳み込みになる。時間軸上のチルトは、次式で表される。

次に、離散時間軸上のたたみこみはデジタルフィルタになるので、次式で表されるフィルタを考える。

ここで、次式の伝達関数で表されるフィルタを考える。

ω=-π/2、π/2のときの所望の振幅値をg1、g2として、(g, ω)=(g1, -π/2)、(g2, π/2)を考える。すると、次式のようになる。

上記の２式から、h(0)=(g1+g2)/2、h(1)=j*(g1+g2)/2であり、所望の特性を得られる。また、h(0)は実数、h(1)は純虚数になる。

ｈ(ｍ)は複素フィルタであるが、上述から、ａ(１)、ｂ(０)を０とすればよいことが分かる。すると、ｈ（０）及びｈ（１）は、次式で表される。

そして、ａ(０)、ｂ(１)を所望の特性を得るように決めればよく、次式の回路でチルト補償を実現できる。

このように、チルト補償機能を実現させるために、以前は複素のフィルタが必要であったが、本実施形態により４個の乗算器１１１，１１３，１１４，１１６と、２個の加算器１１９，１１１０でチルト補償機能を実現できる。

一方、制御部２０は、図８に示す制御処理手順を実行する。
制御部２０は、ＢＰＦ１６の出力を受信すると（ステップＳＴ８ａ）、このＢＰＦ１６の出力と基準信号記憶部２０１に記憶された基準伝送信号とを比較し（ステップＳＴ８ｂ）、この比較結果からＢＰＦ１６から出力される伝送信号の帯域内にチルトが発生しているか否かの判断を行う（ステップＳＴ８ｃ）。例えばＯＦＤＭ信号等においては、伝送帯域において本来フラットであるはずだから、周波数特性を見れば減衰している周波数域がどこかを判別できる。

ここで、フラットな基準伝送信号に対しチルトが発生したと判断した場合（Ｙｅｓ）、制御部２０は基準伝送信号との振幅差に相当するチルトセルつまりΔＧを生成し（ステップＳＴ８ｄ）、このチルトセルをチルト補償回路１１に出力する（ステップＳＴ８ｅ）。

なお、上記ステップＳＴ８ｃにおいて、ＢＰＦ１６の出力の帯域内にチルトが発生していなければ（Ｎｏ）、制御部２０は処理をそのまま終了する。

以上のように上記実施形態では、チルト補償回路１１を実現させるために、複素のフィルタを必要とすることなく、チルト補償で実現する一次傾斜の振幅特性をサインカーブの傾斜を利用し、周波数軸上でのサインカーブを変調波であるＩ軸信号及びＱ軸信号に掛け合わせてチルト補償後のＩ軸信号及びＱ軸信号を生成し、これらチルト補償後のＩ軸信号及びＱ軸信号をＢＰＦ１６に供給することで、ＢＰＦ１６の線形特性を補償でき、これによりＢＰＦ１６から出力される伝送信号の帯域内の周波数特性をフラットにすることができる。

したがって、チルト補償回路１１を、４個の乗算器１１１，１１３，１１４，１１６と、２個の加算器１１９，１１１０で実現でき、回路規模の削減を図ることができる。

図９は、地上デジタル放送の送信装置の他の実施形態を示すブロック図である。図９において、上記図１と同一部分には同一符号を付して詳細な説明を省略する。

上記ＢＰＦ１６の分配出力側には、モニタ４１が接続される。上記ＢＰＦ１６の出力は、モニタ４１に表示される。

また、チルト補償回路１１の動作を制御する制御部４２が備えられる。この制御部４２には、入力部４３が接続される。すなわち、上記制御部４２は、入力部４３からの制御指示に応じて上記チルト補償回路１１の信号処理のＯＮ／ＯＦＦを制御する。

次に、この構成による動作について説明する。
上記ＢＰＦ１６の出力は、モニタ４１に供給されて表示される。従って、この表示により管理者はＢＰＦ１６の出力にチルトが発生しているか否かを知ることができる。

この状態で管理者が、チルトが発生していると判断し上記チルト補償回路１１の信号処理をＯＮさせるべく入力部４３において制御指示を入力したとする。そうすると制御部４２は、上記チルト補償回路１１の信号処理をＯＮさせ、基準伝送信号との振幅差に相当するチルトセルつまりΔＧを生成し、このチルトセルをチルト補償回路１１に出力する。

以上のように他の実施形態であれば、ＢＰＦ１６の出力を管理者が容易に知ることができ、管理者はＢＰＦ１６の出力を判断してチルト補償回路１１の信号処理の実行・停止を指示することができ、これにより必要なときにチルト補償回路１１に対するチルト補償量の生成処理、つまりチルトセルの生成処理を実行することが可能となる。

さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１１…チルト補償回路、１２…デジタルプリディストータ、１３１,１３２…デジタル／アナログコンバータ、１４…変調部（ＱＭＯＤ）、１５…増幅器、１６…ＢＰＦ、１７…復調部（ＱＤＥＭ）、１８１，１８２…アナログ／デジタルコンバータ、１９…シンセサイザ、２０…制御部、１１１，１１３，１１４，１１６…乗算器、１１２，１１５…遅延器、１１７，１１８…ルックアップテーブル、１１９，１１１０…加算器、４１…モニタ、４２…制御部、４３…入力部、２０１基準信号記憶部、２０２チルトセル演算部。

Claims (6)

1. Ｉ軸信号及びＱ軸信号を入力し、これらＩ軸信号及びＱ軸信号それぞれの帯域内の周波数特性のチルトを時間軸上で補償し、バンドパスフィルタに通して伝送信号を送出する送信装置において、
   前記Ｉ軸信号に与えられるチルト補償量を乗算し、この乗算出力から所定時間遅延しチルト補償量を乗算されたＱ軸信号を差し引くことでチルト補償後のＩ軸信号を生成するとともに、前記Ｑ軸信号に与えられるチルト補償量を乗算し、この乗算出力と所定時間遅延しチルト補償量を乗算されたＩ軸信号とを加算することでチルト補償後のＱ軸信号を生成するチルト補償回路と、
   前記バンドパスフィルタの出力に基づいて、前記Ｉ軸信号及びＱ軸信号それぞれの帯域内の周波数特性がフラットになるように、前記チルト補償回路に対するチルト補償量を生成する制御手段とを具備することを特徴とする送信装置。
2. Ｉ軸信号及びＱ軸信号を入力し、これらＩ軸信号及びＱ軸信号それぞれの帯域内の周波数特性のチルトを時間軸上で補償し、バンドパスフィルタに通して伝送信号を送出する送信装置において、
   前記Ｉ軸信号に与えられるチルト補償量を乗算し、この乗算出力から所定時間遅延しチルト補償量を乗算されたＱ軸信号を差し引くことでチルト補償後のＩ軸信号を生成するとともに、前記Ｑ軸信号に与えられるチルト補償量を乗算し、この乗算出力と所定時間遅延しチルト補償量を乗算されたＩ軸信号とを加算することでチルト補償後のＱ軸信号を生成するチルト補償回路と、
   前記バンドパスフィルタの出力を外部に報知する報知手段と、
   この報知手段による報知に対し前記チルト補償回路への制御指示情報が入力された場合に、この制御指示情報に基づいて、前記Ｉ軸信号及びＱ軸信号それぞれの帯域内の周波数特性がフラットになるように、前記チルト補償回路に対するチルト補償量を生成する制御手段とを具備することを特徴とする送信装置。
3. 前記チルト補償回路は、
   前記Ｉ軸信号と与えられるチルト補償量とを乗算する第１の乗算器と、
   前記Ｉ軸信号を所定時間遅延する第１の遅延器と、
   この第１の遅延器の出力と与えられるチルト補償量とを乗算する第２の乗算器と、
   前記Ｑ軸信号とを与えられるチルト補償量とを乗算する第３の乗算器と、
   前記Ｑ軸信号を所定時間遅延する第２の遅延器と、
   この第２の遅延器の出力と与えられるチルト補償量とを乗算する第４の乗算器と、
   前記第１の乗算器の出力と前記第４の乗算器の出力とを加算することで、前記チルト補償後のＩ軸信号を生成する第１の加算器と、
   前記第２の乗算器の出力と前記第３の乗算器の出力とを加算することで、前記チルト補償後のＱ軸信号を生成する第２の加算器とを備えることを特徴とする請求項１または２記載の送信装置。
4. 前記制御手段は、帯域内の周波数特性がフラットとなる基準伝送信号を記憶する記憶手段と、前記バンドパスフィルタの出力と前記記憶手段に記憶される基準伝送信号とを比較し、比較結果に基づいて、前記チルト補償量を生成する補償量生成手段とを備えることを特徴とする請求項１または２記載の送信装置。
5. Ｉ軸信号及びＱ軸信号を入力し、これらＩ軸信号及びＱ軸信号それぞれの帯域内の周波数特性のチルトを時間軸上で補償し、バンドパスフィルタに通して伝送信号を送出する送信装置で用いられる制御方法において、
   前記バンドパスフィルタの出力に基づいて、前記Ｉ軸信号及びＱ軸信号それぞれの帯域内の周波数特性がフラットになるように、チルト補償量を生成し
   前記Ｉ軸信号に前記チルト補償量を乗算し、この乗算出力から所定時間遅延し前記チルト補償量を乗算されたＱ軸信号を差し引くことでチルト補償後のＩ軸信号を生成し、
   前記Ｑ軸信号に前記チルト補償量を乗算し、この乗算出力と所定時間遅延し前記チルト補償量を乗算されたＩ軸信号とを加算することでチルト補償後のＱ軸信号を生成することを特徴とする制御方法。
6. Ｉ軸信号及びＱ軸信号を入力し、これらＩ軸信号及びＱ軸信号それぞれの帯域内の周波数特性のチルトを時間軸上で補償するチルト補償回路において、
   前記Ｉ軸信号と与えられるチルト補償量とを乗算する第１の乗算器と、
   前記Ｉ軸信号を所定時間遅延する第１の遅延器と、
   この第１の遅延器の出力と与えられるチルト補償量とを乗算する第２の乗算器と、
   前記Ｑ軸信号とを与えられるチルト補償量とを乗算する第３の乗算器と、
   前記Ｑ軸信号を所定時間遅延する第２の遅延器と、
   この第２の遅延器の出力と与えられるチルト補償量とを乗算する第４の乗算器と、
   前記第１の乗算器の出力と前記第４の乗算器の出力とを加算することで、前記チルト補償後のＩ軸信号を生成する第１の加算器と、
   前記第２の乗算器の出力と前記第３の乗算器の出力とを加算することで、前記チルト補償後のＱ軸信号を生成する第２の加算器とを備えることを特徴とするチルト補償回路。

Images