JP2009540672A - 高速同相直交不平衡校正 - Google Patents

高速同相直交不平衡校正 Download PDF

Info

Publication number
JP2009540672A
JP2009540672A JP2009514382A JP2009514382A JP2009540672A JP 2009540672 A JP2009540672 A JP 2009540672A JP 2009514382 A JP2009514382 A JP 2009514382A JP 2009514382 A JP2009514382 A JP 2009514382A JP 2009540672 A JP2009540672 A JP 2009540672A
Authority
JP
Japan
Prior art keywords
phase
signal
gain
calculating
quadrature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009514382A
Other languages
English (en)
Other versions
JP5054101B2 (ja
Inventor
リー、チャクワン
トンプソン、ピーター・エイ．
ゼナキス、ビル
ハン、キュン・スプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2009540672A publication Critical patent/JP2009540672A/ja
Application granted granted Critical
Publication of JP5054101B2 publication Critical patent/JP5054101B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863—Compensation for quadrature error in the received signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本発明の一実施形態は、通信システムにおいて受信機および送信機を校正する技法を含む。Ｎ個のディジタル化サンプルＩ（ｎ）およびＱ（ｎ）が記憶される。Ｎ個のディジタル化サンプルは、受信機からのダウンコンバート信号の同相および直交（Ｉ−Ｑ）成分をそれぞれ表す。Ｉ−Ｑ成分は、Ｉ−Ｑ不平衡を有する直交復調器または直交変調器から生成される。閉形式解を使用して、Ｉ−Ｑ不平衡を補償するために、位相および利得調整定数が、Ｎ個のディジタル化サンプルから計算される。本発明の別の実施形態は、校正された基準受信機を使用することなく、通信システムにおいてトランシーバを校正する技法を含む。第１の周波数にある第１の試験信号が、Ｉ−Ｑ不平衡を有する直交変調器を有する送信機に注入される。直交変調器は、搬送周波数を有する。送信機は、送信機信号を生成する。第１の試験信号と第１の周波数の２倍の第２の周波数にある第２の試験信号とを有する合成信号を生成するために、送信機信号が検出される。合成信号はディジタル化される。閉形式解を使用して、Ｉ−Ｑ不平衡を補正するために、ディジタル化合成信号からＩ−Ｑ直流（ＤＣ）オフセット補正と、位相補正と、利得補正とが計算される。

Description

関連出願
本出願は、２００６年６月６日に出願された「Ｆａｓｔ Ｉｎ−ｐｈａｓｅ ａｎｄ Ｑｕａｄｒａｔｕｒｅ ｉｍｂａｌａｎｃｅ ｃａｌｉｂｒａｔｉｏｎ」と題する仮出願第６０／８１１，５７９号の利益を主張する。
本発明の実施形態は、通信の分野に関し、より詳細には、同相直交不平衡校正（in-phase and quadrature imbalance calibration）に関する。
ダイレクトコンバージョン構成を利用する無線周波（ＲＦ）受信機または送信機は、同相および直交（Ｉ−Ｑ）アナログ信号を生成する。これらの信号は通常、復調器性能または変調器性能を制限するひずみを有する。直交誤差と呼ばれるこれらのひずみは、Ｉ−Ｑ信号成分間の利得不平衡および位相不平衡によって引き起こされる。Ｉ−Ｑ信号における不平衡は、イメージ周波数および直流（ＤＣ）オフセットを誘導することがあり、それらは、復調器プロセスまたは変調器プロセスの妨げとなる。Ｉ−Ｑ不平衡を補正するには、通信サブシステムを校正することが必要である。既存の校正方法は一般に、反復手法を利用する。これらの技法は、反復掃引において反復的に、位相誤差を補正し、次に利得誤差を補正する。
既存の校正技法は、多くの不都合を有する。第１に、反復手法は、複数の処理パスを必要とし、長い処理時間をもたらす。この長い処理時間は、通信受信機または送信機をサービス停止にさせることがある。電話通信またはリアルタイムビデオなど、一定のビットレートを必要とする通信サービスの場合、サービス停止による中断は、望ましくない性能の原因となることがある。第２に、技法の反復的性質は、正確ではなく、貧弱な結果しか達成せず、悪化した性能をもたらす。
本発明の一実施形態は、通信システムにおいて受信機および送信機を校正する技法を含む。Ｎ個のディジタル化サンプルＩ（ｎ）およびＱ（ｎ）が記憶される。Ｎ個のディジタル化サンプルは、受信機からのダウンコンバート信号の同相および直交（Ｉ−Ｑ）成分をそれぞれ表す。Ｉ−Ｑ成分は、Ｉ−Ｑ不平衡を有する直交変調器または直交復調器から生成される。閉形式解（closed form solution）を使用して、Ｉ−Ｑ不平衡を補償するために、位相および利得調整定数がＮ個のディジタル化サンプルから計算される。
本発明の別の実施形態は、校正された基準受信機を使用することなく、通信システムにおいてトランシーバを校正する技法を含む。第１の周波数にある第１の試験信号が、Ｉ−Ｑ不平衡を有する直交変調器を有する送信機に注入される。直交変調器は、搬送周波数を有する。送信機は、送信機信号を生成する。第１の試験信号と第１の周波数の２倍の第２の周波数にある第２の試験信号とを有する合成信号を生成するために、送信機信号が検出される。合成信号はディジタル化される。閉形式解を使用して、Ｉ−Ｑ不平衡を補正するために、Ｉ−Ｑ直流（ＤＣ）オフセット補正、位相補正、および利得補正が、ディジタル化合成信号から計算される。
以下の説明では、多くの具体的な詳細が説明される。しかし、本発明の実施形態がこれらの具体的な詳細を備えずに実施され得ることは理解されよう。他の場合には、よく知られた回路、構造、および技法は、本説明の理解を不明瞭にしないために示されていない。
本発明の一実施形態は、流れ図、フロー図、構造図、またはブロック図として通常は描かれるプロセスとして説明されることができる。流れ図は、動作を順次プロセスとして説明することができるが、動作の多くは、並列または同時に実行されることができる。加えて、動作の順序は、並び替えられてよい。プロセスは、その動作が完了したときに終了する。プロセスは、方法、プログラム、手順、製造または製作方法などに対応することができる。
本発明の実施形態は、直交復調器または変調器回路におけるＩ−Ｑ不平衡を補償するために、通信システムにおいて受信機または送信機を校正する技法を含む。高速校正を提供するため、校正は、閉形式解を使用してディジタル領域で実行される。閉形式解は、調整定数または不平衡補正を計算するための公式または式の適用を含む。校正後、Ｉ−Ｑ不平衡を補償するために、調整定数または不平衡補正が、補償器回路において適用されることができる。補償はディジタル領域で実行される。
一実施形態では、本発明の技法は、受信機を校正するために使用される。入力信号が、ＲＦ受信機の入力に注入される。信号は、直交復調器回路の混合プロセスを通過し、ベースバンド信号にダウンコンバートされる。ベースバンド信号は、その後、ディジタルサンプルに変換される。ディジタル化サンプルは、処理ユニットによって処理されるために、メモリに記憶される。処理ユニットは、閉形式解を使用して記憶ディジタル化サンプルから調整定数を計算する。調整定数の計算は、したがって、１つの単一パスで行われ、公式を使用した定数の直接計算を含む。したがって、校正は、高速で、効率的で、正確である。
同じ手順が、送信機を校正するために使用されることができる。この方式は、信号用の受信機経路を提供するために、校正された基準受信機が必要とされる。基準試験信号が、補償される必要があるＩ−Ｑ不平衡を有する送信機直交変調器を通過される。生成された送信信号は、校正された基準受信機にループバックされる。校正された基準受信機はひずみを導入しないので、受信信号中のひずみは送信機直交変調器によって引き起こされる。受信機校正用の位相および利得調整定数を計算するのにも同じ手順が使用される。
調整定数が計算された後、それらは、直交復調器または直交変調器におけるＩ−Ｑ不平衡を補償するために、受信機または送信機に適用される。受信機の場合、これらの定数は、ＲＦ直交復調器によるダウンコンバージョンの後にＩ−Ｑ信号に対して適用される。送信機の場合、Ｉ−Ｑ不平衡を事前補償するために、これらの定数は、ＲＦ直交変調器によるアップコンバージョンの前にＩ−Ｑ信号に対して適用される。どちらの場合も、補償はディジタル領域において実行される。
代替方法は、校正された基準受信機を使用することなく送信機を校正する。この技法はＲＦトランシーバ回路に組み込まれた送信機電力検出器を利用する。第１の試験信号が生成され、送信機内の直交変調器を通過する。送信機信号は検出器を通過する。検出器は自乗器とローパスフィルタとを含む。ローパスフィルタは直交変調器の搬送周波数を除去する。検出器は第１の信号と第１の周波数の２倍の第２の周波数にある第２の信号とを有する合成信号を生成する。合成信号はその後、アナログ−ディジタル変換器によってディジタル化される。合成信号のディジタル化サンプルは記憶される。処理ユニットは、閉形式解を使用して、Ｉ−Ｑ ＤＣオフセット補正、位相補正、および利得補正をディジタル化合成信号から計算する。直交変調器回路の前の事前補償回路において、Ｉ−Ｑ ＤＣオフセット補正、位相補正、および利得補正が、Ｉ−Ｑ不平衡を事前補償するために使用される。補正の計算はしたがって、１つの単一パスで行われ、公式を使用した補正の直接計算を含む。したがって、校正は高速で、効率的で、正確である。
本発明の実施形態は、以下の説明と、本発明の実施形態を説明するために使用される添付の図面とを参照することによって、最も良く理解され得る。
本発明の一実施形態による、受信機サブシステムを示すブロック図。 本発明の一実施形態による、受信機サブシステム用の補償器を示すブロック図。 本発明の一実施形態による、校正された基準受信機を使用する校正用の送信機サブシステムを示すブロック図。 本発明の一実施形態による、送信機サブシステム用の補償器を示すブロック図。 本発明の一実施形態による、校正された基準受信機を使用することのない校正用の送信機サブシステムを示すブロック図。 本発明の一実施形態による、事前補償回路を示すブロック図。 本発明の一実施形態による、誤差回路を示すブロック図。 本発明の一実施形態による、校正を実行するプロセスを示す流れ図。 本発明の一実施形態による、位相および利得調整定数を計算するプロセスを示す流れ図。 本発明の一実施形態による、Ｉ−Ｑ平均電力およびＩ−Ｑ相関を計算するプロセスを示す流れ図。 本発明の一実施形態による、利得差分および位相差分を推定するプロセスを示す流れ図。 本発明の一実施形態による、調整定数の行列Ａを計算するプロセスを示す流れ図。 本発明の一実施形態による、校正された基準受信機を使用することなく送信機を校正するプロセスを示す流れ図。 本発明の一実施形態による、送信機信号を検出するプロセスを示す流れ図。 本発明の一実施形態による、Ｉ−Ｑ ＤＣオフセット補正と、位相補正と、利得補正とを計算するプロセスを示す流れ図。 本発明の一実施形態による、処理ユニットを示すブロック図。
発明の詳細な説明
図１Ａは本発明の一実施形態による受信機サブシステム１００を示すブロック図である。受信機サブシステム１００は、バンドパスフィルタ（ＢＰＦ）１１０と、低雑音増幅器（ＬＮＡ）１１５と、直交復調器回路１２０と、Ｉ−Ｑアナログ−ディジタル変換器１５０、１５５と、Ｉ−Ｑ不平衡補償器１６０と、ディジタル復調器１７０と、メモリ１８０と、処理ユニット１９０とを含む。受信機サブシステム１００は、上記の構成要素より多いまたは少ない構成要素を含んでもよい。
入力信号がＲＦアンテナから受け取られる。ＢＰＦ１１０は対象の周波数帯域から望ましくない周波数を除去する。ＬＮＡ１１５は、フィルタリングされた信号を適切な利得で増幅する。
直交復調器１２０は、受け取った信号をベースバンド信号にダウンコンバートする。直交復調器１２０は、局部発振器１２５と、スプリッタ１２７と、２つの混合器１３０、１３５と、２つのバッファ１４０、１４５とを含む。局部発振器１２５は搬送周波数を有する搬送波波形を生成する。スプリッタ１２７は搬送波波形を９０°だけ位相偏移させられた２つの波形に分割する。混合器１３０、１３５は、受け取った信号に位相偏移信号を混合すなわち乗算して、同相（Ｉ）チャネルと直交（Ｑ）チャネルの２つのチャネルを提供する。２つのバッファ１４０、１４５は、直交復調信号の結果のＩ−Ｑ成分をバッファリングする。直交復調器１２０は、信号ひずみの原因となるＩ−Ｑ不平衡を有することがある。
Ｉ−Ｑ ＡＤＣ１５０、１５５は、直交復調器１２０からのＩ−Ｑ成分それぞれをディジタルデータに変換する。Ｉ−Ｑ補償器１６０は、直交変調器１２０におけるＩ−Ｑ不平衡を補償して、補正Ｉ−Ｑ成分を提供する。Ｉ−Ｑ補償器１６０は、補償を実行するために、処理ユニット１９０によって計算された調整定数を使用する。校正中、Ｉ−Ｑ補償器１６０はディジタル化Ｉ−Ｑ成分を変更せずに通過させる校正モードにある。校正後、Ｉ−Ｑ補償器１６０は、補償機能を実行するために、調整定数をロードされ、活性化(activate)される。ディジタル復調器１７０は、受信機機能に従って、補正Ｉ−Ｑ成分にディジタル復調を適用する。
メモリ１８０は、処理用のＮ個のディジタル化Ｉ−Ｑサンプルを記憶する。メモリは、ディジタル化Ｉ−Ｑサンプルをリアルタイム速度で記憶できる任意の記憶デバイス（例えば、高速スタティックランダムアクセスメモリ）でよい。メモリのサイズは、記憶されるディジタル化サンプルの所望数に従って選択される。
処理ユニット１９０は、Ｉ−Ｑ不平衡を補償するための調整定数を計算するプログラムまたは命令を実行するプログラム可能プロセッサを含む。処理ユニット１９０は調整定数をＩ−Ｑ補償器１６０に提供する。
図１Ｂは、本発明の一実施形態による、図１Ａの受信機サブシステム用の補償器１６０を示すブロック図である。補償器１６０は調整定数ａ１１、ａ１２、ａ２１、ａ２２ １０、１５、２０、２５と、２つの加算器１６２、１６３と、４つの乗算器１６４、１６５、１６６、１６７とを含む。
調整定数ａ１１、ａ１２、ａ２１、ａ２２ １０、１５、２０、２５は、校正手順中に処理ユニット１９０によって閉形式解を用いて計算される、Ｉ−Ｑ不平衡を補償するための利得および位相調整定数または補正である。調整定数は、レジスタ、バッファメモリ、またはハードワイヤードデータを含む他の任意の記憶エレメントなど、記憶エレメント内に記憶されることができる。調整定数は、図８Ｃに示されるプロセス７３０で説明される、処理ユニット１９０によって計算される行列Ａの成分である。
加算器１６２は、第１の積Ｐ１を第２の積Ｐ２に加算して、受信機サブシステム１００の通信経路におけるＩ成分を生成する。上で説明されたように、通信経路は、受け取った信号の周波数を変換する直交復調器を有する。直交復調器は、利得調整定数および位相調整定数ａ１１、ａ１２、ａ２１、ａ２２によって補償または補正され得るＩ−Ｑ不平衡またはひずみを有する。加算器１６３は、第３の積Ｐ３を第４の積Ｐ４に加算して、通信経路におけるＱ成分を生成する。
乗算器１６４、１６６は、通信経路における入力のＩ’成分およびＱ’成分を調整定数ａ１１ １０およびａ１２ １５でそれぞれ乗算して、第１の積Ｐ１および第２の積Ｐ２をそれぞれ生成し、それらを加算器１６２に渡す。乗算器１６５、１６７は、通信経路における入力のＱ’成分およびＩ’成分を調整定数ａ２２ ２０およびａ２１ ２５でそれぞれ乗算して、第３の積Ｐ３および第４の積Ｐ４をそれぞれ生成する。
図２Ａは、本発明の一実施形態による、校正された基準受信機を使用する校正用の送信機サブシステム２００を示すブロック図である。送信機サブシステム２００は、ディジタル変調器２１０と、Ｉ−Ｑ補償器２２０と、Ｉ−Ｑディジタル−アナログ変換器（ＤＡＣ）２３０、２３５と、Ｉ−Ｑローパスフィルタ（ＬＰＦ）２４０、２４５と、直交変調器２５０と、電力増幅器（ＰＡ）２８５と、校正された基準受信機２９０と、メモリ２９２と、処理ユニット２９５とを含む。送信機サブシステム２００は、上記の構成要素より多いまたは少ない構成要素を含んでもよい。校正中、校正された基準受信機２９０、メモリ２９２、および処理ユニット２９５は、Ｉ−Ｑ補償器２２０で使用される調整定数を計算するために使用される。調整定数が計算された後、処理ユニット２９５は、これらの定数を補償器２２０にロードする。校正された基準受信機２９０、メモリ２９２、および処理ユニット２９５は、その後、除去されてもよい。
ディジタル変調器２１０は、送信機機能に従って、ディジタル変調を実行する。これは、誤り符号化など、様々な符号化機能を含むことができる。Ｉ−Ｑ補償器２２０は、調整定数または不平衡補正を適用して、直交変調器２５０におけるＩ−Ｑ不平衡またはひずみを事前補償する。Ｉ−Ｑ ＤＡＣ２３０、２３５は、Ｉ−Ｑディジタルデータをアナログベースバンド信号に変換する。ＬＰＦ２４０、２４５は、望ましくない周波数を除去するために、Ｉ−Ｑチャネルそれぞれの上でアナログベースバンド信号をローパスフィルタリングする。
直交変調器２５０は、ベースバンド信号を所望の周波数にアップコンバートする。直交変調器２５０は、局部発振器２５５と、スプリッタ２６０と、２つの混合器２７０、２７５と、結合器２８０とを含む。局部発振器２５５は搬送周波数を有する搬送波波形を生成する。スプリッタ２６０は搬送波波形を９０°だけ位相偏移させられた２つの波形に分割する。混合器２７０、２７５は、ベースバンド信号に位相偏移信号を混合すなわち乗算して、送信されるＲＦ信号のＩ−Ｑ成分を提供する。直交変調器２５０は信号ひずみの原因となるＩ−Ｑ不平衡を有することがある。結合器２８０は、ＲＦ信号のＩ−Ｑ成分を結合すなわち加算して、合成ＲＦ出力信号にする。
ＰＡ２８５は、ＲＦアンテナへの伝送用に合成ＲＦ信号を増幅する。校正された基準受信機２９０は、その直交復調器におけるＩ−Ｑ不平衡を補償するために構成されている受信機サブシステムである。校正された基準受信機は、受信機サブシステム１００と同様である。メモリ２９２および処理ユニット２９５は、図１Ａに示されたメモリ１８０および処理ユニット１９０とそれぞれ同様である。メモリ２９２は、受け取った信号のディジタル化サンプルを記憶する。処理ユニット２９５は、Ｉ−Ｑ補償器２２０で使用される調整定数を計算する。
図２Ｂは、本発明の一実施形態による、送信機サブシステム用の補償器２２０を示すブロック図である。補償器２２０は、調整定数ａ１１、ａ１２、ａ２１、ａ２２ １０、１５、２０、２５と、２つの加算器２２２、２２３と、４つの乗算器２２４、２２５、２２６、２２７とを含む。
調整定数ａ１１、ａ１２、ａ２１、ａ２２ １０、１５、２０、２５は、校正手順中に処理ユニット２９５によって閉形式解を用いて計算される、Ｉ−Ｑ不平衡を補償するための利得および位相調整定数または補正である。これらは、図１Ｂに示された定数と同様である。調整定数は、レジスタ、バッファメモリ、またはハードワイヤードデータを含む他の任意の記憶エレメントなど、記憶エレメント内に記憶されることができる。調整定数は、図８Ｃに示されるプロセス７３０で説明される、処理ユニット２９５によって計算される行列Ａの成分である。
加算器２２２は、第１の積Ｐ１を第２の積Ｐ２に加算して、送信機サブシステム２００の通信経路におけるＩ’成分を生成する。上で説明されたように、通信経路はベースバンド信号の周波数を変換する直交変調器を有する。直交復調器は、利得調整定数および位相調整定数ａ１１、ａ１２、ａ２１、ａ２２によって事前補償または補正され得るＩ−Ｑ不平衡またはひずみを有する。加算器２２３は、第３の積Ｐ３を第４の積Ｐ４に加算して、通信経路におけるＱ’成分を生成する。
乗算器２２４、２２６は、通信経路における入力のＩ成分およびＱ成分を調整定数ａ１１ １０およびａ１２ １５でそれぞれ乗算して、第１の積Ｐ１および第２の積Ｐ２をそれぞれ生成し、それらを加算器２２２に渡す。乗算器２２５、２２７は、通信経路における入力のＱ成分およびＩ成分を調整定数ａ２２ ２０およびａ２１ ２５でそれぞれ乗算して、第３の積Ｐ３および第４の積Ｐ４をそれぞれ生成する。
送信機サブシステム２００の校正は、校正された基準受信機２９０を使用して実行される。そのような受信機が利用可能でない場合、代替校正技法が利用されることができる。この技法が図３において説明される。
図３は、本発明の一実施形態による、校正された基準受信機を使用することのない校正用の送信機サブシステム３００を示すブロック図である。送信機サブシステム３００は、信号発生器３１０と、移相器３１５と、事前補償回路３２０と、２つのＩ−Ｑ ＤＡＣ３３０、３３５と、誤差回路３５０と、直交変調器３５５と、検出器３８０と、アナログ−ディジタル変換器３９０と、メモリ３９２と、処理ユニット３９５とを含む。送信機サブシステム３００は、上記の構成要素より多いまたは少ない構成要素を含んでもよい。
信号発生器３１０は、所定の周波数にある試験信号を生成する。試験信号は、通信経路におけるＩ成分、すなわちＩ１となる。移相器３１５は、試験信号を９０°位相偏移させて、Ｑ成分、例えばＱ１を提供する。信号発生器３１０および移相器３１５は、通常は送信機で使用されるディジタル変調器をエミュレートするために使用される。信号発生器３１０は、したがって、ディジタルデータを生成するディジタル信号発生器として実施される。試験信号は、単一の周波数を有するシングルトーン信号とすることができる。言い換えると、試験信号は、所定の周波数にある正弦波形として生成される。
事前補償回路３２０は、信号発生器３１０および移相器３１５によってエミュレートされた変調器のＩ−Ｑ成分Ｉ１およびＱ１を受け取って、事前補償Ｉ−Ｑ成分Ｉ２およびＱ２を生成し、それらをＩ−Ｑ ＤＡＣ３３０、３３５にそれぞれ渡す。事前補償回路３２０は、直交変調器３５５におけるＩ−Ｑ不平衡を補正するために、補償定数を使用する。補償定数は、校正手順において閉形式解を使用して計算される。
Ｉ−Ｑ ＤＡＣ２ ３３０、３３５は、事前補償回路３２０からのＩ−ＱディジタルデータＩ２およびＱ２それぞれを、Ｉ−Ｑベースバンド信号Ｉ３およびＱ３にそれぞれ変換する。誤差回路３５０は、ＤＣオフセット誤差、利得誤差、および位相誤差に関するＩ−Ｑ不平衡をモデル化する。
直交変調器３５５は、ベースバンド信号を所望の周波数にアップコンバートする。直交変調器３５５は、局部発振器３４０と、移相器３４５と、２つの混合器３６０、３６５と、結合器３７０とを含む。局部発振器３４０は、搬送周波数を有する搬送波波形を生成する。元の搬送波波形は、Ｉ成分に一致する。移相器３４５は、Ｑ成分に一致するように搬送波波形を９０°だけ位相偏移させる。混合器３６０、３６５は、誤差回路３５０によって渡されたベースバンド信号に、元の信号と位相偏移信号とを混合すなわち乗算して、送信されるＲＦ信号のＩ−Ｑ成分を提供する。直交変調器３５５は、信号ひずみの原因となるＩ−Ｑ不平衡を有することがある。結合器３７０は、ＲＦ信号のＩ−Ｑ成分を結合すなわち加算して、送信機信号にする。
校正中、直交変調器３５５からの送信機信号は、検出器３８０に供給される。検出器３８０は、試験信号として第１の信号を有する、第１および第２の周波数を有する合成信号を送信機信号から生成し、第２の周波数は第１の周波数の２倍である。検出器３８０は、アナログ乗算器３８２と、ローパスフィルタ（ＬＰＦ）３８４とを含む。アナログ乗算器３８２は、送信機信号をそれ自体に乗算し、すなわち送信機を自乗する。送信機信号がシングルトーン正弦信号である試験信号を含む場合、自乗は、試験信号の２倍の周波数である第２の周波数を有する追加の第２の試験信号を導入する。ＬＰＦ３８４は、第２の周波数の上側近くにコーナ周波数を有する。第１の周波数は搬送周波数よりはるかに低いので、第２の周波数も搬送周波数よりはるかに低い。ＬＰＦ３８４は、したがって、第１および第２の信号を通過させるときに搬送周波数を除去する。第１および第２の信号の振幅および位相は、Ｉ−Ｑ不平衡に起因するＤＣオフセット誤差、位相誤差、および利得誤差との関係を提供する。ＡＤＣ３９０は、検出器からのアナログ信号をディジタルデータに変換して、合成信号のディジタル化サンプルを提供する。ディジタル化サンプルは、補償定数を計算するために使用される。
メモリ３９２および処理ユニット３９５は、図２Ａに示されたメモリ２９２および処理ユニット２９５とそれぞれ同様である。メモリ３９２は、合成信号のディジタル化サンプルを記憶する。処理ユニット３９５は、事前補償器３２０で使用される補償定数を計算する。
図４は、本発明の一実施形態による、図３に示された事前補償回路３２０を示すブロック図である。それはＩ−Ｑ利得不平衡回路４１０と、Ｉ−Ｑ位相不平衡回路４４０と、ＤＣオフセット回路４７０とを含む。
Ｉ−Ｑ利得不平衡回路４１０は、Ｉ−Ｑ利得事前補償成分を生成する。Ｉ−Ｑ利得不平衡回路は、変調器Ｉ−Ｑ成分Ｉ１およびＱ１をＩ−Ｑ利得補償定数４３０、４３５で乗算してＩ−Ｑ利得事前補償成分を生成するＩ−Ｑ利得乗算器４２０、４２５を含む。利得補償定数４３０、４３５は、それぞれＧＡＩＮ／２および−ＧＡＩＮ／２である。ＧＡＩＮの値は図１０Ｂに示されるΔＧＣであり、関連説明で説明されるように計算される。
Ｉ−Ｑ位相不平衡回路４４０はＩ−Ｑ利得事前補償成分からＩ−Ｑ利得および位相事前補償成分を生成する。Ｉ−Ｑ位相不平衡回路は乗算器４４２、４４６、４５２、４５６と、２つの加算器４６０、４６５とを含む。
乗算器４４２、４５６は、Ｉ−Ｑ利得事前補償成分をＩ−Ｑ位相補償定数４４４、４６４でそれぞれ乗算して、第１の積および第２の積をそれぞれ生成する。Ｉ−Ｑ位相補償定数４４４、４６４はそれぞれｃｏｓθおよびｓｉｎθである。位相θの値は図１０Ｂに示されるΔφＣであり、関連説明で説明されるように計算される。
乗算器４５２、４４６は、Ｑ−Ｉ成分をＱ−Ｉ位相補償定数４５４、４６２でそれぞれ乗算して第３の積および第４の積をそれぞれ生成する。Ｑ−Ｉ位相補償定数４５４、４６２はそれぞれｃｏｓθおよびｓｉｎθである。位相θの値は図１０Ｂに示されるΔφＣであり、関連説明で説明されるように計算される。
加算器４６０は、第１の積を第２の積に加算して、Ｉ利得および位相事前補償成分を生成する。加算器４６５は、第３の積を第４の積に加算して、Ｑ利得および位相事前補償成分を生成する。
ＤＣオフセット回路４７０は、不平衡事前補償Ｉ−Ｑ成分を生成する。ＤＣオフセット回路は、Ｉ−Ｑ利得および位相事前補償成分をＩ−Ｑ ＤＣオフセット補償定数４８５、４９５にそれぞれ加算して、事前補償Ｉ−Ｑ成分を生成する、Ｉ−Ｑ ＤＣオフセット加算器４８０、４９０を含む。Ｉ−Ｑ ＤＣオフセット補償定数４８５、４９５は、それぞれＶＩＣおよびＶＱＣである。ＶＩＣおよびＶＱＣは、それぞれ図１０Ｂに示されるＶＩＣおよびＶＱＣであり、関連説明で説明されるように計算される。
図５は、本発明の一実施形態による、図３に示された誤差回路３５０を示すブロック図である。誤差回路３４０は、２つの加算器５１０、５２０と、２つの乗算器５３０、５４０と、２つのＩ−Ｑ遅延エレメント５５０、５６０とを含む。
加算器は、Ｉ−Ｑ ＤＣオフセット補償定数５１５、５２５をＩ−Ｑ ＤＡＣ３３０、３３５の対応する出力から減算して、第１の差分および第２の差分をそれぞれ生成する。Ｉ−Ｑ ＤＣオフセット補償定数５１５、５２５は、それぞれＶＩＣおよびＶＱＣである。
乗算器５３０、５４０は、第１および第２の差分をＩ−Ｑ利得補償定数５３５、５４５の負値でそれぞれ乗算して、直交変調器３５５の混合器回路へのＩ−Ｑ入力Ｉ４およびＱ４を生成する。Ｉ−Ｑ利得補償定数５３５、５４５は、それぞれＧＡＩＮ／２および−ＧＡＩＮ／２である。Ｉ−Ｑ遅延エレメント５５０、５６０は、Ｉ−Ｑ位相誤差を発振器３４０からのＩ−Ｑ搬送波波形成分に提供する。
図６は、本発明の一実施形態による、校正を実行するプロセス６００を示す流れ図である。
開始すると、プロセス６００は、校正が受信機用であるか、それとも送信機用であるかを判定する。校正が受信機用である場合、プロセス６００は、単一の非変調信号を受信機に注入する（ブロック６１０）。受信機は、信号をベースバンド信号にダウンコンバートする直交復調器を有する。直交復調器は、補償または調整される必要があり得るＩ−Ｑ不平衡を有する。次に、プロセス６００は、受信機からのダウンコンバート信号のＩ−Ｑ成分をそれぞれ表す、Ｎ個のディジタル化サンプルＩ（ｎ）およびＱ（ｎ）を記憶し（ブロック６２０）、ここで、ｎはサンプルインデックスである。Ｉ−Ｑ成分は、直交復調器から生成される。
その後、プロセス６００は、閉形式解を使用して、Ｉ−Ｑ不平衡を補償するために、位相および利得調整定数をＮ個のディジタル化サンプルから計算する（ブロック６３０）。プロセス６３０は、図７で説明される。プロセス６００は、その後、終了させられる。
校正が送信機用である場合、プロセス６００は、送信機の変調器から信号を生成する（ブロック６４０）。送信機は、Ｉ−Ｑ不平衡を有する直交変調器を送信機経路上に有する。次に、プロセス６００は、信号を校正された基準受信機を有する受信機経路にループバックさせる（ブロック６５０）。校正された基準受信機は、信号をベースバンド信号にダウンコンバートする受信機混合器を有する。受信機混合器は、Ｉ−Ｑ不平衡を有さないように校正されている。信号内に埋め込まれたＩ−Ｑ不平衡は、したがって、校正される送信機からのものである。プロセス６００は、その後、受信機校正用の解法と同じ方式で、閉形式解を使用して、送信機用の調整定数を計算するためにブロック６２０に進むが、調整定数が今回は送信機用に使用される点だけが異なる。
図７は、本発明の一実施形態による、位相および利得調整定数を計算する、図６に示されたプロセス６３０を示す流れ図である。
開始すると、プロセス６３０は、Ｎ個のディジタル化サンプルＩ（ｎ）およびＱ（ｎ）から、同相平均電力ＰＩ，ａｖｇと、直交平均電力ＰＱ，ａｖｇと、Ｉ−Ｑ相関ＲＩＱとを計算する（ブロック７１０）。次に、プロセス６３０は、同相平均電力ＰＩ，ａｖｇ、直交平均電力ＰＱ，ａｖｇ、およびＩ−Ｑ相関ＲＩＱを使用して、利得差分Δｇおよび位相差分Δφを推定する（ブロック７２０）。その後、プロセス６３０は、利得差分Δｇおよび位相差分Δφを使用して、行列
Figure 2009540672
を計算する（ブロック７３０）。行列Ａは、位相および利得調整定数である成分ａ１１、ａ１２、ａ２１、ａ２２を有する。プロセス６３０は、その後、終了される。
図８Ａは、本発明の一実施形態による、Ｉ−Ｑ平均電力およびＩ−Ｑ相関を計算する、図７に示されたプロセス７１０を示す流れ図である。
開始すると、プロセス７１０は、以下の式に従って、同相平均電力ＰＩ，ａｖｇ（ブロック８１０）と、直交平均電力ＰＱ，ａｖｇ（ブロック８２０）と、Ｉ−Ｑ相関ＲＩＱ（ブロック８３０）とを計算する。
Figure 2009540672
Figure 2009540672
Figure 2009540672
プロセス７１０は、その後、終了される。
図８Ｂは、本発明の一実施形態による、利得差分および位相差分を推定するプロセス７２０を示す流れ図である。
開始すると、プロセス７２０は、以下のように、利得差分Δｇを推定する。
Figure 2009540672
式（４）の導出は、以下で後ほど与えられる。次に、プロセス７２０は、以下のように、位相差分Δφを推定する。
Figure 2009540672
式（５）の導出は、以下で後ほど与えられる。プロセス７２０は、その後、終了される。
図８Ｃは、本発明の一実施形態による、調整定数の行列Ａを計算する、図７に示されたプロセス７３０を示す流れ図である。
開始すると、プロセス７３０は、式（４）で計算された利得差分Δｇを使用して、以下のように、利得行列Ｇを計算する。
Figure 2009540672
次に、プロセス７３０は、式（５）で計算された位相差分Δφを使用して、以下のように、位相行列Ｐを計算する。
Figure 2009540672
その後、プロセス７３０は、以下のように、行列ＧとＰを乗算することによって、積行列Ｍを計算する。
Figure 2009540672
次に、プロセス７３０は、以下のように、式（８）で計算された積行列Ｍの逆行列として行列Ａを計算する。
Figure 2009540672
行列Ａは、したがって、受信機補償器１６０（図１Ａ）または送信機補償器２２０（図２Ａ）で使用される位相および利得調整定数または不平衡補正である、成分ａ１１、ａ１２、ａ２１、ａ２２を含む。
プロセス７３０はまた、上記の計算を繰り返し、以下のように行列Ａを更新することによって、任意選択的に行列Ａを更新する。
Figure 2009540672
ここで、Ｂ（０）＝Ｉであり、Ｉは単位行列である。
プロセス７３０は、その後、終了される。
式（４）および式（５）は、位相および利得調整定数の計算用の式を提供する。これらの式は、下記のようにして導出される。
Ｉ−Ｑ不平衡は、以下の式を使用してモデル化される。
Figure 2009540672
式（４）に示された利得調整定数Δｇの導出
Δφ＝０と仮定すると、ＩＱ不平衡は、以下のようになる。
Figure 2009540672
Figure 2009540672
これらの式を用いると、導出は以下のようになる。
Figure 2009540672
Figure 2009540672
Figure 2009540672
式（１６）から、Δｇが取得できる。
Figure 2009540672
式（５）に示された位相調整定数Δφの導出
Δｇ＝０およびΔφ＜＜１と仮定すると、ＩＱ不平衡は、以下のようになる。
Figure 2009540672
これが、
Figure 2009540672
を与える。
ＲＩＱは、
Figure 2009540672
のように表されることができ、これが、
Figure 2009540672
を与える。
図９は、本発明の一実施形態による、校正された基準受信機を使用することなく送信機を校正するプロセス９００を示す流れ図である。
開始すると、プロセス９００は、第１の周波数にある第１の試験信号を、Ｉ−Ｑ不平衡を有する直交変調器を有する送信機に注入する（ブロック９１０）。直交変調器は搬送周波数を有する。送信機は送信機信号を生成する。次に、プロセス９００は、第１の試験信号と第１の周波数の２倍の第２の周波数にある第２の試験信号とを有する合成信号を生成するために、送信機信号を検出する（ブロック９２０）。
その後、プロセス９００は合成信号をディジタル化する（ブロック９３０）。これは、適切なサンプリング周波数ｆｓを有する適切なＡＤＣによって実行される。次に、プロセス９００は、閉形式解を使用して、Ｉ−Ｑ不平衡を補正するために、ディジタル化合成信号から、Ｉ−Ｑ ＤＣオフセット補正ＶＩｃ、ＶＱｃと、位相補正Δφｃと、利得補正ΔＧｃとを計算する（ブロック９４０）。プロセス９００は、その後、終了される。
図１０Ａは、本発明の一実施形態による、送信機信号を検出する、図９に示されたプロセス９２０を示す流れ図である。
開始すると、プロセス９２０は、アナログ乗算器を使用して、送信機信号を自乗する（ブロック１０１０）。自乗は、第１の試験信号内の第１のトーンの周波数の２倍のところに現れる第２の信号またはトーンを効果的に導入する。次に、プロセス９２０は、第２の周波数の近くにコーナ周波数を有するローパスフィルタを用いて、自乗信号をフィルタリングする（ブロック１０１５）。ローパスフィルタは、搬送周波数を除去し、第１および第２の試験信号を通過させる。プロセス９２０は、その後、終了される。
図１０Ｂは、本発明の一実施形態による、Ｉ−Ｑ ＤＣオフセット補正と、位相補正と、利得補正とを計算するプロセス９４０を示す流れ図である。
開始すると、プロセス９４０は、検出およびディジタル化からの、すなわち、検出器３８０からＡＤＣ３９０までの経路遅延Ｄを計算する（ブロック１０２０）。経路遅延Ｄは、度を単位として測定される。これは、Ｑチャネル入力をゼロに設定することによって、すなわち、図３の移相器３１５の後の入力Ｑ１をゼロに設定し、校正を行うことによって実行される。第２の試験信号の位相の出力、すなわち、第２のトーンが、経路遅延Ｄに等しい。
次に、プロセス９４０は、第１および第２の試験信号の第１および第２の振幅Ｍ１、Ｍ２をそれぞれ計算する（ブロック１０２５）。その後、プロセス９４０は、第１および第２の試験信号の第１および第２の位相Φ１、Φ２をそれぞれ計算する（ブロック１０３０）。次に、プロセス９４０は、Ｉ ＤＣオフセット補正ＶＩｃ＝Ｍ１ｃｏｓ（（Φ１−Ｄ／２）π／１８０）を計算する（ブロック１０３５）。その後、プロセス９４０は、Ｑ ＤＣオフセット補正ＶＱｃ＝−Ｍ１ｓｉｎ（（Φ１−Ｄ／２）π／１８０）を計算する（ブロック１０４０）。次に、プロセス９４０は、位相補正Δφｃ＝−Ｍ２ｃｏｓ（（Φ２−Ｄ／２）π／１８０）を計算する（ブロック１０４５）。その後、プロセス９４０は、利得補正ΔＧｃ＝−２Ｍ２ｓｉｎ（（Φ２−Ｄ／２）π／１８０）（１８０／π）を計算する（ブロック１０５０）。プロセス９４０は、その後、終了される。
Ｉ−Ｑ ＤＣオフセット補正ＶＩｃ、ＶＱｃ、位相補正Δφｃ、および利得補正ΔＧｃの計算は、図４に示された送信機および誤差回路モデルに基づいている。Ｉ−Ｑ ＤＣオフセット補正ＶＩｃ、ＶＱｃ、位相補正Δφｃ、および利得補正ΔＧｃについての式を提供するため、図４に示された回路モデルからＩ−Ｑ成分の式が取得される。
ｉは、ボルトを単位とするＩチャネル、
ｑは、ボルトを単位とするＱチャネル、
Ｉは、ボルトを単位とする混合器の後のＩチャネル、
Ｑは、ボルトを単位とする混合器の後のＱチャネル、
Ｖは、ボルトを単位とする送信機の出力、
ｆｍは、変調周波数、
ｆｃは、搬送周波数、
ｆｓは、１００ｐｓを単位とするサンプリング周波数、
Δｔは、１００ｐｓを単位とする時間、
ΔＳは、Δｔを単位とする経路遅延、
ＶＩｃは、ボルトを単位とするＤＣオフセットＩ補正、
ＶＱｃは、ボルトを単位とするＤＣオフセットＱ補正、
ΔＧｃは、ボルトを単位とする利得不平衡補正、
Δφｃは、度を単位とする位相不平衡補正、
ＶＩＰは、ボルトを単位とする物理的ＤＣオフセットＩ、
ＶＱＰは、ボルトを単位とする物理的ＤＣオフセットＱ、
ΔＧＰは、ボルトを単位とする物理的利得不平衡、
ΔφＰは、度を単位とする物理的位相不平衡
とする。
図３に示された送信機における様々な量についての式。
Figure 2009540672
Figure 2009540672
Figure 2009540672
Figure 2009540672
Figure 2009540672
補正用の式は、
Figure 2009540672
Figure 2009540672
Figure 2009540672
Figure 2009540672
であり、ここで、
Ｍ１は、ボルトを単位とする第１の試験信号またはトーンの振幅、
Φ１は、度を単位とする第１の試験信号またはトーンの位相、
Ｍ２は、ボルトを単位とする第２の試験信号またはトーンの振幅、
Φ２は、度を単位とする第２の試験信号またはトーンの位相、
Ｄは、度を単位とする経路遅延
である。
図１１は、本発明の一実施形態による、図１Ａ、図２Ａ、および図３にそれぞれ示された処理ユニット１９０、２９５、または３９５を示すブロック図である。処理ユニット１９０／２９５／３９５は、プロセッサユニット１１１０と、メモリコントローラ（ＭＣ）１１２０と、メインメモリ１１３０と、グラフィックスプロセッサ１１４０と、入出力コントローラ（ＩＯＣ）１１５０と、相互接続１１５５と、大容量記憶インターフェース１１７０と、入出力（Ｉ／Ｏ）デバイス１１８０１から１１８０Ｋとを含む。処理ユニット１９０／２９５／３９５は、上記の構成要素より多いまたは少ない構成要素を含んでもよい。
プロセッサユニット１１１０は、ハイパースレッディング(hyper threading)技術、セキュリティ技術、ネットワーク技術、ディジタルメディア技術を使用するプロセッサ、シングルコアプロセッサ、マルチコアプロセッサ、埋め込みプロセッサ、モバイルプロセッサ、マイクロコントローラ、ディジタル信号プロセッサ、スーパースカラコンピュータ、ベクトルプロセッサ、単一命令複数データ（ＳＩＭＤ）コンピュータ、複合命令セットコンピュータ（ＣＩＳＣ）、縮小命令セットコンピュータ（ＲＩＳＣ）、超長命令語（ＶＬＩＷ）、またはハイブリッドアーキテクチャなど、任意のタイプのアーキテクチャの中央処理装置を表す。
ＭＣ１１２０は、メインメモリ１１３０およびＩＯＣ１１４０など、メモリおよび入出力デバイスの制御および構成を提供する。ＭＣ１１２０は、グラフィックス、メディア、独立実行モード、ホスト−周辺装置バスインターフェース、メモリ制御、電力管理などの複数の機能を統合するチップセットに統合されてよい。ＭＣ１１２０またはＭＣ１１２０中のメモリコントローラ機能は、プロセッサユニット１１１０に統合されてよい。いくつかの実施形態では、プロセッサユニット１１１０の内部または外部にあるメモリコントローラは、プロセッサユニット１１１０内のすべてのコアまたはプロセッサのために働くことができる。他の実施形態では、メモリコントローラは、プロセッサユニット１１１０内の異なるコアまたはプロセッサのために別々に働くことができる異なる部分を含んでもよい。
メインメモリ１１３０は、システムコードおよびデータを記憶する。メインメモリ１１３０は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、またはリフレッシュする必要がないメモリを含む他の任意のタイプのメモリを用いて一般に実施される。メインメモリ１１３０は、複数のチャネルのＤＲＡＭなどのメモリデバイスを含むことができる。メインメモリ１１３０は、校正モジュール１１３５を含むことができる。校正モジュール１１３５は、上で説明された校正機能を実行するためのプログラム命令およびデータを含む。校正モジュール１１３５は、調整定数もしくは補正の計算を実行する適切な数学的または信号処理ソフトウェアパッケージ（例えば、ＭａｔｈＬａｂ）を含むこと、またはそのようなソフトウェアパッケージとインターフェースをとることができる。
グラフィックスプロセッサ１１４０は、グラフィックス機能を提供する任意のプロセッサである。グラフィックスプロセッサ１１４０は、グラフィックス／メモリコントローラ（ＧＭＣ）を形成するために、ＭＣ１１２０に統合されてもよい。グラフィックスプロセッサ１１４０は、アクセラレーテッドグラフィックスポート（ＡＧＰ）または周辺コンポーネント相互接続（ＰＣＩ）エクスプレス相互接続などのグラフィックスポートを介してＭＣ１１２０とインターフェースをとる、グラフィックスパフォーマンスアクセラレータ（ＧＰＡ）カードなどのグラフィックスカードとすることができる。グラフィックスプロセッサ１１４０は、標準的なプログレッシブスキャンモニタ、テレビ（ＴＶ）出力デバイス、および遷移最小差分信号（ＴＭＤＳ：Transition Minimized Differential Signaling controller）コントローラなど、外部表示デバイスにインターフェースを提供する。
ＩＯＣ１１５０は、Ｉ／Ｏ機能をサポートするために設計された多くの機能を有する。ＩＯＣ１１５０も、Ｉ／Ｏ機能を実行するために、ＭＣ１１２０と一緒にまたはＭＣ１１２０とは別にチップセットに統合されてよい。ＩＯＣ１１５０は、周辺コンポーネント相互接続（ＰＣＩ）バスインターフェース、プロセッサインターフェース、割込みコントローラ、ダイレクトメモリアクセス（ＤＭＡ）コントローラ、電力管理ロジック、タイマ、システム管理バス（ＳＭＢｕｓ）、ユニバーサルシリアルバス（ＵＳＢ）インターフェース、大容量記憶インターフェース、少ピン数（ＬＰＣ：low pin count）インターフェース、無線相互接続、ダイレクトメディアインターフェース（ＤＭＩ）など、多くのインターフェースおよびＩ／Ｏ機能を含むことができる。
相互接続またはバス１１５５は、周辺デバイスへのインターフェースを提供する。相互接続１１５５は、ポイントツーポイントでもよく、または複数デバイスに接続されてもよい。明瞭にするため、相互接続のすべてが示されているわけではない。相互接続１１５５は、周辺コンポーネント相互接続（ＰＣＩ）、ＰＣＩエクスプレス、ユニバーサルシリアルバス（ＵＳＢ）、小型コンピュータシステムインターフェース（ＳＣＳＩ）、シリアルＳＣＳＩ、およびダイレクトメディアインターフェース（ＤＭＩ）など、任意の相互接続またはバスを含み得ることが企図されている。
大容量記憶インターフェース１１７０は、コード、プログラム、ファイル、データ、アプリケーションなどのアーカイブ情報を記憶する大容量記憶デバイスとインターフェースをとる。大容量記憶インターフェースは、ＳＣＳＩ、シリアルＳＣＳＩ、アドバンストテクノロジアタッチメント（ＡＴＡ）（パラレルおよび／またはシリアル）、統合ドライブエレクトロニクス（ＩＤＥ）、拡張ＩＤＥ、ＡＴＡパケットインターフェース（ＡＴＡＰＩ）などを含むことができる。大容量記憶装置は、コンパクトディスク（ＣＤ）リードオンリメモリ（ＲＯＭ）１１７２、ディジタル多用途ディスク（ＤＶＤ）１１７３、フロッピドライブ１１７４、ハードドライブ１１７５、テープドライブ１１７６、および他の任意の磁気的または光学的記憶デバイスを含むことができる。大容量記憶装置は、機械アクセス可能媒体を読むための機構を提供する。
Ｉ／Ｏデバイス１１８０１から１１８０Ｋは、Ｉ／Ｏ機能を実行する任意のＩ／Ｏデバイスを含むことができる。Ｉ／Ｏデバイス１１８０１から１１８０Ｋの例は、入力デバイス（例えば、キーボード、マウス、トラックボール、ポインティングデバイス、およびリモートコントロールユニット）用のコントローラ、メディアカード（例えば、オーディオ、ビデオ、およびグラフィックス）、ネットワークカード、ならびに他の任意の周辺コントローラを含む。
本発明の一実施形態のエレメントは、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組み合わせによって実装されることができる。ハードウェアという用語は、電子的、電磁気的、光学的、電気光学的、機械的、電気機械的部品など、物理構造を有するエレメントのことを一般に指す。ソフトウェアという用語は、論理構造、メソッド、プロシージャ、プログラム、ルーチン、プロセス、アルゴリズム、公式、関数、式などのことを一般に指す。ファームウェアという用語は、ハードウェア構造（例えば、フラッシュメモリ、ＲＯＭ、ＥＰＲＯＭ）内に実装または埋め込まれた、論理構造、メソッド、プロシージャ、プログラム、ルーチン、プロセス、アルゴリズム、公式、関数、式などのことを一般に指す。ファームウェアの例は、マイクロコード、書き込み可能制御記憶、マイクロプログラム化構造を含むことができる。ソフトウェアまたはファームウェアで実装される場合、本発明の一実施形態のエレメントは、基本的に、必要なタスクを実行するコードセグメントである。ソフトウェア／ファームウェアは、本発明の一実施形態で説明された動作を実施する実コード、または動作をエミュレートもしくはシミュレートするコードを含むことができる。プログラムまたはコードセグメントは、プロセッサアクセス可能媒体もしくは機械アクセス可能媒体に記憶されることができ、または搬送波に埋め込まれたコンピュータデータ信号もしくは搬送波によって変調された信号によって伝送媒体を介して伝送されることができる。「プロセッサ可読もしくはアクセス可能媒体」または「機械可読もしくはアクセス可能媒体」は、情報を記憶、伝送、または転送することができる任意の媒体を含むことができる。プロセッサ可読または機械アクセス可能媒体の例は、電子回路、半導体メモリデバイス、リードオンリメモリ（ＲＯＭ）、フラッシュメモリ、消去可能プログラマブルＲＯＭ（ＥＰＲＯＭ）、フロッピディスケット、コンパクトディスク（ＣＤ）ＲＯＭ、光ディスク、ハードディスク、光ファイバ媒体、無線周波（ＲＦ）リンクなどを含む。コンピュータデータ信号は、電子ネットワークチャネル、光ファイバ、エアリンク、電磁気リンク、ＲＦリンクなどの伝送媒体上を伝播できる任意の信号を含むことができる。コードセグメントは、インターネット、イントラネットなどのコンピュータネットワークを介してダウンロードされることができる。機械アクセス可能媒体は、製造物品内に埋め込まれることができる。機械アクセス可能媒体は、機械によってアクセスされたときに上で説明された動作またはアクションを機械に実行させる、情報またはデータを含むことができる。機械アクセス可能媒体は、そこに埋め込まれたプログラムコードを含むこともできる。プログラムコードは、上で説明された動作を実行する機械可読コードを含むことができる。本明細書における「情報」または「データ」という用語は、機械が読めるように符号化された任意のタイプの情報を指す。したがって、「情報」または「データ」は、プログラム、コード、データ、ファイルなどを含むことができる。
本発明の一実施形態の全部または一部は、ハードウェア、ソフトウェア、もしくはファームウェア、またはそれらの任意の組み合わせによって実装されることができる。ハードウェア、ソフトウェア、またはファームウェアエレメントは、互いに結合された複数のモジュールを有することができる。ハードウェアモジュールは、機械的、電気的、光学的、電磁気的、または任意の物理的接続によって別のモジュールに結合されることができる。ソフトウェアモジュールは、関数呼出し、プロシージャ呼出し、メソッド呼出し、サブプログラム呼出し、またはサブルーチン呼出し、ジャンプ、リンク、パラメータ受渡し、変数受渡し、および引数受渡し、関数復帰などによって別のモジュールに結合される。ソフトウェアモジュールは、変数、パラメータ、引数、ポインタなどを受け取るため、および／または結果、更新された変数、ポインタなどを生成する、もしくは渡すために、別のモジュールに結合される。ファームウェアモジュールは、上記のハードウェアおよびソフトウェア結合方法の任意の組み合わせによって、別のモジュールに結合される。ハードウェア、ソフトウェア、またはファームウェアモジュールは、別のハードウェア、ソフトウェア、またはファームウェアモジュールのいずれか１つに結合されることができる。モジュールは、プラットフォーム上で動作するオペレーティングシステムと対話するためのソフトウェアドライバまたはインターフェースとすることもできる。モジュールは、構成、設定、初期化を行うため、ハードウェアデバイスにデータを送るため、およびハードウェアデバイスからデータを受け取るためのハードウェアドライバとすることもできる。装置は、ハードウェア、ソフトウェア、およびファームウェアモジュールの任意の組み合わせを含むことができる。
本発明がいくつかの実施形態に関して説明されたが、本発明が説明された実施形態に限定されず、添付の特許請求の範囲の主旨および範囲内で修正および変更を施して実施され得ることは当業者であれば理解されよう。本説明は、したがって、限定的なものではなく例示的なものと見なされるべきである。

Claims (36)

  1. 受信機からのダウンコンバート信号の同相および直交（Ｉ−Ｑ）成分をそれぞれ表すＮ個のディジタル化サンプルＩ（ｎ）およびＱ（ｎ）を記憶することと、なお、前記Ｉ−Ｑ成分はＩ−Ｑ不平衡を有する直交復調器または直交変調器から生成される；
    閉形式解を使用して、前記Ｉ−Ｑ不平衡を補償するために、前記Ｎ個のディジタル化サンプルから位相および利得調整定数を計算することと；
    を備える方法。
  2. 前記位相および利得調整定数を計算することは、
    前記Ｎ個のディジタル化サンプルＩ（ｎ）およびＱ（ｎ）から、同相平均電力ＰＩ，ａｖｇと、直交平均電力ＰＱ，ａｖｇと、Ｉ−Ｑ相関ＲＩＱとを計算することと；
    前記同相平均電力ＰＩ，ａｖｇ、前記直交平均電力ＰＱ，ａｖｇ、および前記Ｉ−Ｑ相関ＲＩＱを使用して、利得差分Δｇおよび位相差分Δφを推定することと；
    前記利得差分Δｇおよび前記位相差分Δφを使用して、行列
    Figure 2009540672
     を計算することと、なお、前記行列Ａは前記位相および利得調整定数である成分ａ１１、ａ１２、ａ２１、ａ２２を有する；
    を備える、請求項１に記載の方法。
  3. 前記同相平均電力ＰＩ，ａｖｇと、前記直交平均電力ＰＱ，ａｖｇと、前記Ｉ−Ｑ相関ＲＩＱとを計算することは、
    前記同相平均電力
    Figure 2009540672
     を計算することと；
    前記直交平均電力
    Figure 2009540672
     を計算することと；
    前記Ｉ−Ｑ相関
    Figure 2009540672
     を計算することと；
    を備える、請求項２に記載の方法。
  4. 前記利得差分Δｇおよび前記位相差分Δφを推定することは、
    前記利得差分
    Figure 2009540672
     を推定することと、なお、
    Figure 2009540672
     である；
    前記位相差分
    Figure 2009540672
     を推定することと；
    を備える、請求項２に記載の方法。
  5. 前記行列
    Figure 2009540672
     を計算することは、
    利得行列
    Figure 2009540672
     を計算することと；
    位相行列
    Figure 2009540672
     を計算することと；
    積行列Ｍ＝ＧＰを計算することと；
    前記積行列Ｍの逆行列として前記行列Ａを計算すること、すなわち、Ａ＝Ｍ−１を計算することと；
    を備える、請求項２に記載の方法。
  6. 前記積行列の前記逆行列として前記行列Ａを計算することは、
    Ｂ（０）＝Ｉとし、Ｂ（ｎ）＝Ａ・Ｂ（ｎ−１）を使用して、行列Ａを更新することを備える、請求項５に記載の方法。
  7. 前記信号をベースバンド信号にダウンコンバートするために、単一の非変調信号を前記直交復調器を有する前記受信機に注入すること、なお、前記直交復調器は前記Ｉ−Ｑ不平衡を有する、をさらに備える、請求項１に記載の方法。
  8. 前記Ｉ−Ｑ不平衡を有する直交変調器を送信機経路上に有する送信機で信号を生成することと；
    前記信号を校正された基準受信機の受信機経路にループバックさせることと、なお、前記校正された基準受信機は、前記信号をベースバンド信号にダウンコンバートする受信機混合器を有し、前記受信機混合器は校正されている；
    をさらに備える、請求項１に記載の方法。
  9. 第１の周波数にある第１の信号を、同相および直交（Ｉ−Ｑ）不平衡を有する直交変調器を有する送信機に注入することと、なお、前記直交変調器は搬送周波数を有し、前記送信機は送信機信号を生成する；
    前記第１の信号と前記第１の周波数の２倍の第２の周波数にある第２の信号とを有する合成信号を生成するために、前記送信機信号を検出することと；
    前記合成信号をディジタル化することと；
    閉形式解を使用して、前記Ｉ−Ｑ不平衡を補正するために、前記ディジタル化合成信号から、Ｉ−Ｑ直流（ＤＣ）オフセット補正ＶＩＣ、ＶＱＣと、位相補正Δφｃと、利得補正ΔＧｃとを計算することと；
    を備える方法。
  10. 前記送信機信号を検出することは、
    アナログ乗算器を使用して、前記送信機信号を自乗することと；
    前記第２の周波数の近くにコーナ周波数を有するローパスフィルタを用いて、前記自乗信号をフィルタリングすることと、なお、前記ローパスフィルタは前記搬送周波数を除去し、前記第１および第２の信号を通過させる；
    を備える、請求項９に記載の方法。
  11. 前記Ｉ−Ｑ ＤＣオフセット補正と、前記位相補正と、前記利得補正とを計算することは、
    検出およびディジタル化からの経路遅延Ｄを計算することと；
    前記第１および第２の信号の第１および第２の振幅Ｍ１、Ｍ２をそれぞれ計算することと；
    前記第１および第２の信号の第１および第２の位相Φ１、Φ２をそれぞれ計算することと；
    前記経路遅延Ｄ、前記第１および第２の振幅Ｍ１、Ｍ２、ならびに前記第１および第２の位相Φ１、Φ２を使用して、前記Ｉ−Ｑ ＤＣオフセット補正ＶＩＣ、ＶＱＣと、前記位相補正Δφｃと、前記利得補正ΔＧｃとを計算することと；
    を備える、請求項９に記載の方法。
  12. 前記Ｉ−Ｑ ＤＣオフセット補正ＶＩＣ、ＶＱＣと、前記位相補正Δφｃと、前記利得補正ΔＧｃとを計算することは、
    前記Ｉ ＤＣオフセット補正ＶＩｃ＝Ｍ１ｃｏｓ（（Φ１−Ｄ／２）π／１８０）を計算することと；
    前記Ｑ ＤＣオフセット補正ＶＱｃ＝−Ｍ１ｓｉｎ（（Φ１−Ｄ／２）π／１８０）を計算することと；
    前記位相補正Δφｃ＝−Ｍ２ｃｏｓ（（Φ２−Ｄ／２）π／１８０）を計算することと；
    前記利得補正ΔＧｃ＝−２Ｍ２ｓｉｎ（（Φ２−Ｄ／２）π／１８０）（１８０／π）を計算することと；
    を備える、請求項１１に記載の方法。
  13. 第１の積を第２の積に加算して、通信デバイスの通信経路における第１の同相（Ｉ）成分を生成する第１の加算器と、なお、前記通信経路は信号の周波数を変換する直交復調器または直交変調器を有し、前記直交復調器または前記直交変調器はＩおよび直交（Ｑ）不平衡を有する；
    第３の積を第４の積に加算して、前記通信経路における第１の直交（Ｑ）成分を生成する第２の加算器と；
    前記通信経路における第２のＩおよびＱ成分を第１および第２の調整定数でそれぞれ乗算して、前記第１および第２の積をそれぞれ生成する、前記第１の加算器に結合された第１および第２の乗算器と；
    前記通信経路における第２のＩおよびＱ成分を第３および第４の調整定数でそれぞれ乗算して、前記第３および第４の積をそれぞれ生成する、前記第２の加算器に結合された第３および第４の乗算器と；
    を備え、
    前記第１、第２、第３、および第４の調整定数が、前記Ｉ−Ｑ不平衡を補正するために、閉形式解を使用して計算される、
    装置。
  14. 前記通信経路は受信機経路であり、前記第１のＩおよびＱ成分は前記Ｉ−Ｑ不平衡について補正されており、前記第２のＩおよびＱ成分は前記Ｉ−Ｑ不平衡によってゆがめられている、請求項１３に記載の装置。
  15. 前記通信経路は送信機経路であり、前記第１のＩおよびＱ成分は前記Ｉ−Ｑ不平衡について事前にゆがめられており、前記第２のＩおよびＱ成分は正しい、請求項１３に記載の装置。
  16. 送信機信号を生成するための送信機内の直交変調器回路と、なお、前記直交変調器回路は同相および直交（Ｉ−Ｑ）不平衡を有する；
    前記直交変調器回路およびＩ−Ｑディジタル−アナログ変換器（ＤＡＣ）に結合され、前記Ｉ−Ｑ不平衡をモデル化する誤差回路と；
    前記送信機の変調器の変調器同相および直交（Ｉ−Ｑ）成分に結合され、前記Ｉ−Ｑ不平衡を補償するために、補償定数を使用して、前記Ｉ−Ｑ ＤＡＣへの事前補償Ｉ−Ｑ成分をそれぞれ生成する事前補償回路と、なお、前記補償定数は校正手順において閉形式解を使用して計算される；
    を備える装置。
  17. 前記直交変調器回路に結合され、第１および第２の周波数を有する合成信号を前記送信機信号から生成する検出器と、なお、前記第２の周波数は前記第１の周波数の２倍である；
    前記検出器に結合され、前記合成信号のディジタル化サンプルを提供するアナログ−ディジタル変換器（ＡＤＣ）と、なお、前記ディジタル化サンプルは補償定数を計算するために使用される；
    をさらに備える、請求項１６に記載の装置。
  18. 前記直交変調器回路は、
    Ｉ−Ｑ補償成分を生成するために搬送波信号のＩ−Ｑ搬送波成分を用いてＩ−Ｑ成分を混合するＩ−Ｑ混合器と；
    前記Ｉ−Ｑ混合器に結合され、前記Ｉ−Ｑ補償成分を前記送信機信号に結合する結合器と；
    を備える、請求項１６に記載の装置。
  19. 前記誤差回路は、
    第１および第２の差分をそれぞれ生成するために、Ｉ−Ｑ ＤＣオフセット補償定数を前記ＤＡＣの対応する出力から減算する第１および第２の加算器と；
    前記第１および第２の加算器に結合され、前記第１および第２の差分をＩ−Ｑ利得補償定数の負値で乗算して前記直交変調器へのＩ−Ｑ入力を生成する、第１および第２の乗算器と；
    Ｉ−Ｑ位相誤差を前記Ｉ−Ｑ搬送波波形成分に提供するＩ−Ｑ遅延エレメントと；
    を備える、請求項１８に記載の装置。
  20. 前記事前補償回路は、
    Ｉ−Ｑ利得事前補償成分を生成するＩ−Ｑ利得不平衡回路と、なお、前記Ｉ−Ｑ利得不平衡回路は前記変調器Ｉ−Ｑ成分をＩ−Ｑ利得補償定数で乗算して前記Ｉ−Ｑ利得事前補償成分を生成するＩ−Ｑ利得乗算器を含む；
    前記Ｉ−Ｑ利得不平衡回路に結合され、Ｉ−Ｑ利得および位相事前補償成分を生成するＩ−Ｑ位相不平衡回路と；
    前記Ｉ−Ｑ位相不平衡回路に結合され、不平衡事前補償Ｉ−Ｑ成分を生成する直流（ＤＣ）オフセット回路と、なお、前記ＤＣオフセット回路は、前記Ｉ−Ｑ利得および位相事前補償成分をＩ−Ｑ ＤＣオフセット補償定数に加算して前記不平衡事前補償Ｉ−Ｑ成分を生成するＩ−Ｑ ＤＣオフセット加算器を含む；
    を備える、請求項１６に記載の装置。
  21. 前記Ｉ−Ｑ位相不平衡回路は、
    第１の積を第２の積に加算して前記Ｉ利得および位相事前補償成分を生成する第１の加算器と；
    第３の積を第４の積に加算して前記Ｑ利得および位相事前補償成分を生成する第２の加算器と；
    前記第１の加算器に結合され、前記Ｉ−Ｑ利得事前補償成分をＩ−Ｑ位相補償定数でそれぞれ乗算して前記第１および第２の積をそれぞれ生成する第１および第２の乗算器と；
    前記第２の加算器に結合され、Ｉ−Ｑ成分をＩ−Ｑ位相補償定数でそれぞれ乗算して前記第３の積および第４の積をそれぞれ生成する第３および第４の乗算器と；
    を備える、請求項１８に記載の装置。
  22. 機械によってアクセスされたとき、
    受信機からのダウンコンバート信号の同相および直交（Ｉ−Ｑ）成分をそれぞれ表すＮ個のディジタル化サンプルＩ（ｎ）およびＱ（ｎ）を記憶することと、なお、前記Ｉ−Ｑ成分はＩ−Ｑ不平衡を有する直交復調器または直交変調器から生成される；
    閉形式解を使用して、前記Ｉ−Ｑ不平衡を補償するために、前記Ｎ個のディジタル化サンプルから位相および利得調整定数を計算することと；
    を備える動作を前記機械に実行させる情報を含む、機械アクセス可能記憶媒体
    を備える製造物。
  23. 前記位相および利得調整定数の計算を前記機械に実行させる前記情報は、前記機械によってアクセスされたとき、
    前記Ｎ個のディジタル化サンプルＩ（ｎ）およびＱ（ｎ）から、同相平均電力ＰＩ，ａｖｇと、直交平均電力ＰＱ，ａｖｇと、Ｉ−Ｑ相関ＲＩＱとを計算することと；
    前記同相平均電力ＰＩ，ａｖｇ、前記直交平均電力ＰＱ，ａｖｇ、および前記Ｉ−Ｑ相関ＲＩＱを使用して、利得差分Δｇおよび位相差分Δφを推定することと；
    前記利得差分Δｇおよび前記位相差分Δφを使用して、行列
    Figure 2009540672
     を計算することと、なお、前記行列は前記位相および利得調整定数である成分ａ１１、ａ１２、ａ２１、ａ２２を有する；
    を備える動作を前記機械に実行させる情報を備える、請求項２２に記載の製造物。
  24. 前記同相平均電力ＰＩ，ａｖｇと、前記直交平均電力ＰＱ，ａｖｇと、前記Ｉ−Ｑ相関ＲＩＱとの計算を前記機械に実行させる前記情報は、前記機械によってアクセスされたとき、
    前記同相平均電力
    Figure 2009540672
     を計算することと；
    前記直交平均電力
    Figure 2009540672
     を計算することと；
    前記Ｉ−Ｑ相関
    Figure 2009540672
     を計算することと；
    を備える動作を前記機械に実行させる情報を備える、請求項２３に記載の製造物。
  25. 前記利得差分Δｇおよび前記位相差分Δφの推定を前記機械に実行させる前記情報は、前記機械によってアクセスされたとき、
    前記利得差分
    Figure 2009540672
     を推定することと、なお、
    Figure 2009540672
     である；
    前記位相差分
    Figure 2009540672
     を推定することと；
    を備える動作を前記機械に実行させる情報を備える、請求項２３に記載の製造物。
  26. 行列
    Figure 2009540672
     の計算を前記機械に実行させる前記情報は、、前記機械によってアクセスされたとき、
    利得行列
    Figure 2009540672
     を計算することと；
    位相行列
    Figure 2009540672
     を計算することと；
    積行列Ｍ＝ＧＰを計算することと；
    前記積行列Ｍの逆行列として前記行列Ａを計算すること、すなわち、Ａ＝Ｍ−１を計算することと；
    を備える動作を前記機械に実行させる情報を備える、請求項２３に記載の製造物。
  27. 前記積行列の逆行列として前記行列Ａの計算を前記機械に実行させる前記情報は、前記機械によってアクセスされたとき、
    Ｂ（０）＝Ｉとし、Ｂ（ｎ）＝Ａ・Ｂ（ｎ−１）を使用して、行列Ａを更新すること、
    を備える動作を前記機械に実行させる情報を備える、請求項２６に記載の製造物。
  28. 前記情報は、
    単一の非変調信号を、前記信号をベースバンド信号にダウンコンバートする前記直交復調器を有する前記受信機に注入すること、なお、前記直交復調器は前記Ｉ−Ｑ不平衡を有する；
    を備える動作を前記機械に実行させる情報をさらに備える、請求項２２に記載の製造物。
  29. 前記情報は、
    前記Ｉ−Ｑ不平衡を有する前記直交変調器を送信機経路上に有する送信機で信号を生成することと；
    前記信号を校正された基準受信機の受信機経路にループバックさせること、なお、前記校正された基準受信機は前記信号をベースバンド信号にダウンコンバートする受信機混合器を有し、前記受信機混合器は校正されている；
    を備える動作を前記機械に実行させる情報をさらに備える、請求項２２に記載の製造物品。
  30. 機械によってアクセスされたとき、
    第１の周波数にある第１の信号を、同相および直交（Ｉ−Ｑ）不平衡を有する直交変調器を有する送信機に注入することと、なお、前記直交変調器は搬送周波数を有し、前記送信機は送信機信号を生成する；
    前記第１の信号と前記第１の周波数の２倍の第２の周波数にある第２の信号とを有する合成信号を生成するために、前記送信機信号を検出することと；
    前記合成信号をディジタル化することと；
    閉形式解を使用して、前記Ｉ−Ｑ不平衡を補正するために、前記ディジタル化合成信号から、Ｉ−Ｑ直流（ＤＣ）オフセット補正ＶＩＣ、ＶＱＣと、位相補正Δφｃと、利得補正ΔＧｃとを計算することと；
    を備える動作を前記機械に実行させる情報を含む、機械アクセス可能記憶媒体
    を備える製造物。
  31. 前記送信機信号の検出を前記機械に実行させる前記情報は、前記機械によってアクセスされたとき、
    アナログ乗算器を使用して、前記送信機信号を自乗することと；
    前記第２の周波数の近くにコーナ周波数を有するローパスフィルタを用いて、前記自乗信号をフィルタリングすること、なお、前記ローパスフィルタは前記搬送周波数を除去し、前記第１および第２の信号を通過させる；
    を備える動作を前記機械に実行させる情報を備える、請求項３０に記載の製造物。
  32. 前記Ｉ−Ｑ ＤＣオフセット補正と、前記位相補正と、前記利得補正との計算を前記機械に実行させる前記情報は、前記機械によってアクセスされたとき、
    検出およびディジタル化からの経路遅延Ｄを計算することと；
    前記第１および第２の信号の第１および第２の振幅Ｍ１、Ｍ２をそれぞれ計算することと；
    前記第１および第２の信号の第１および第２の位相Φ１、Φ２をそれぞれ計算することと；
    前記経路遅延Ｄ、前記第１および第２の振幅Ｍ１、Ｍ２、ならびに前記第１および第２の位相Φ１、Φ２を使用して、前記Ｉ−Ｑ ＤＣオフセット補正ＶＩＣ、ＶＱＣと、前記位相補正Δφｃと、前記利得補正ΔＧｃとを計算することと；
    を備える動作を前記機械に実行させる情報を備える、請求項３０に記載の製造物。
  33. 前記Ｉ−Ｑ ＤＣオフセット補正ＶＩＣ、ＶＱＣと、前記位相補正Δφｃと、前記利得補正ΔＧｃとの計算を前記機械に実行させる前記情報は、前記機械によってアクセスされたとき、
    前記Ｉ ＤＣオフセット補正ＶＩｃ＝Ｍ１ｃｏｓ（（Φ１−Ｄ／２）π／１８０）を計算することと；
    前記Ｑ ＤＣオフセット補正ＶＱｃ＝−Ｍ１ｓｉｎ（（Φ１−Ｄ／２）π／１８０）を計算することと；
    前記位相補正Δφｃ＝−Ｍ２ｃｏｓ（（Φ２−Ｄ／２）π／１８０）を計算することと；
    前記利得補正ΔＧｃ＝−２Ｍ２ｓｉｎ（（Φ２−Ｄ／２）π／１８０）（１８０／π）を計算することと；
    を備える動作を前記機械に実行させる情報を備える、請求項３２に記載の製造物。
  34. 受信機サブシステムで受け取った無線周波（ＲＦ）信号をダウンコンバートする直交復調器と、なお、前記直交復調器は、同相および直交（Ｉ−Ｑ）不平衡を有するアナログＩ−Ｑ成分を提供し、かつ、混合器を有する；
    前記直交復調器に結合され、前記Ｉ−Ｑ成分をディジタルＩ−Ｑ成分に変換するアナログ−ディジタル変換器（ＡＤＣ）と；
    前記ＡＤＣに結合され、前記Ｉ−Ｑ不平衡を補償する補償器と、なお前記補償器は、
    第１の積を第２の積に加算して、出力Ｉ成分を生成する第１の加算器と、
    第３の積を第４の積に加算して、出力Ｑ成分を生成する第２の加算器と、
    前記第１の加算器に結合され、前記ディジタルＩおよびＱ成分を第１および第２の調整定数でそれぞれ乗算して前記第１および第２の積をそれぞれ生成する第１および第２の乗算器と、
    前記第２の加算器に結合され、前記ディジタルＩおよびＱ成分を第３および第４の調整定数でそれぞれ乗算して前記第３および第４の積をそれぞれ生成する第３および第４の乗算器と、
    を備え、前記第１、第２、第３、および第４の調整定数は、前記Ｉ−Ｑ不平衡を補正するために閉形式解を使用して計算される；
    を備えるシステム。
  35. ベースバンド信号のアナログ同相および直交（Ｉ−Ｑ）成分を送信信号にアップコンバートする直交変調器と、なお、前記直交変調器はＩ−Ｑ不平衡を生成する混合器を有する；
    前記直交変調器に結合され、事前補償Ｉ−Ｑ成分を前記アナログＩ−Ｑ成分に変換するディジタル−アナログ変換器（ＤＡＣ）と；
    前記ＤＡＣに結合され、変調器Ｉ−Ｑ成分からの前記Ｉ−Ｑ不平衡を補償する補償器と、なお、前記補償器は、
    第１の積を第２の積に加算して、前記事前補償Ｉ成分を生成する第１の加算器と、
    第３の積を第４の積に加算して、前記事前補償Ｑ成分を生成する第２の加算器と、
    前記第１の加算器に結合され、前記変調器ＩおよびＱ成分を第１および第２の調整定数でそれぞれ乗算して前記第１および第２の積をそれぞれ生成する第１および第２の乗算器と、
    前記第２の加算器に結合され、前記変調器ＩおよびＱ成分を第３および第４の調整定数でそれぞれ乗算して前記第３および第４の積をそれぞれ生成する第３および第４の乗算器と、
    を備え、前記第１、第２、第３、および第４の調整定数は前記Ｉ−Ｑ不平衡を補正するために閉形式解を使用して計算される；
    を備えるシステム。
  36. 前記直交変調器に結合され、前記Ｉ−Ｑ不平衡の補償のためのループバック経路を提供する、校正された基準受信機をさらに備える、請求項３５に記載のシステム。
JP2009514382A 2006-06-06 2007-06-06 高速同相直交不平衡校正 Expired - Fee Related JP5054101B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US81157906P 2006-06-06 2006-06-06
US60/811,579 2006-06-06
US11/810,371 US8654885B2 (en) 2006-06-06 2007-06-05 Fast in-phase and quadrature imbalance calibration
US11/810,371 2007-06-05
PCT/US2007/013459 WO2007146090A2 (en) 2006-06-06 2007-06-06 Fast in-phase and quadrature imbalance calibration

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012048016A Division JP5512718B2 (ja) 2006-06-06 2012-03-05 高速同相直交不平衡校正

Publications (2)

Publication Number Publication Date
JP2009540672A true JP2009540672A (ja) 2009-11-19
JP5054101B2 JP5054101B2 (ja) 2012-10-24

Family

ID=38832387

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009514382A Expired - Fee Related JP5054101B2 (ja) 2006-06-06 2007-06-06 高速同相直交不平衡校正
JP2012048016A Expired - Fee Related JP5512718B2 (ja) 2006-06-06 2012-03-05 高速同相直交不平衡校正

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012048016A Expired - Fee Related JP5512718B2 (ja) 2006-06-06 2012-03-05 高速同相直交不平衡校正

Country Status (10)

Country Link
US (1) US8654885B2 (ja)
EP (1) EP2033392B1 (ja)
JP (2) JP5054101B2 (ja)
KR (2) KR101096848B1 (ja)
CN (1) CN101461201B (ja)
BR (1) BRPI0712313A2 (ja)
CA (1) CA2652695C (ja)
RU (1) RU2407199C2 (ja)
TW (1) TWI441492B (ja)
WO (1) WO2007146090A2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296308A (ja) * 2008-06-05 2009-12-17 Fujitsu Ltd 直交信号出力回路
JP2012532523A (ja) * 2009-06-30 2012-12-13 アルカテル−ルーセント トランシーバ障害を補償する方法および装置
JP2013021609A (ja) * 2011-07-13 2013-01-31 Toshiba Corp 送信装置及び送信装置で使用される制御方法及びチルト補償回路
JP2013528995A (ja) * 2010-04-21 2013-07-11 アルカテル−ルーセント コヒーレント光受信機における位相スキュー補正
WO2013145762A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 送信機、信号生成装置、キャリブレーション方法、及び信号生成方法
JP2013207575A (ja) * 2012-03-28 2013-10-07 Panasonic Corp 送信機、信号生成装置、及び信号生成方法
US8792593B2 (en) 2011-03-14 2014-07-29 Kabushiki Kaisha Toshiba Radio receiver and method for controlling radio receiver
JP2015186236A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 信号処理装置、信号処理方法、及び、プログラム
JP2016523042A (ja) * 2013-05-08 2016-08-04 ノルディック セミコンダクタ アーエスアーＮｏｒｄｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＡＳＡ 受信器の低周波数変換時の二重ｃｏｒｄｉｃアーキテクチャを用いる直交位相の不釣り合いと利得の不釣り合いの補正
JP2017511007A (ja) * 2013-12-19 2017-04-13 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｉ−ｑ不均衡較正のためのシステムおよび方法
JP2019205159A (ja) * 2018-04-18 2019-11-28 シバース イーエムアー アクティエボラーグ 無線周波数トランシーバ

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7536238B2 (en) * 2003-12-31 2009-05-19 Sd3, Llc Detection systems for power equipment
US7804204B1 (en) 2005-05-19 2010-09-28 Power Tool Institute Capacitive sensing system for power cutting tool
US8654885B2 (en) 2006-06-06 2014-02-18 Qualcomm Incorporated Fast in-phase and quadrature imbalance calibration
US7877070B2 (en) * 2006-09-29 2011-01-25 Broadcom Corp. Method and system for tuning an antenna using injection
KR100847801B1 (ko) * 2007-02-21 2008-07-23 지씨티 세미컨덕터 인코포레이티드 Ｉｑ 불일치 측정 장치 및 방법
US8036319B2 (en) * 2007-11-01 2011-10-11 Intel Corporation Direct conversion receiver and method for correcting phase imbalance therein
WO2009069066A1 (en) * 2007-11-27 2009-06-04 Nxp B.V. Device for receiving a rf signal and method for compensating signal distortions in such a device
EP2222045A1 (en) * 2007-12-10 2010-08-25 NEC Corporation Wireless communication device and dc offset adjustment method
US7739934B2 (en) 2008-09-08 2010-06-22 Power Tool Institute Detection system for power tool
KR101622251B1 (ko) 2008-10-07 2016-05-20 삼성전자주식회사 이동통신 시스템에서 아이큐 불일치를 보상하기 위한 장치 및 방법
TWI402820B (zh) * 2008-11-27 2013-07-21 Tangtop Technology Co Ltd 訊號補償方法及其架構
JP5587210B2 (ja) * 2008-12-04 2014-09-10 パナソニック株式会社 サンプリング回路およびこれを用いた受信機
TW201027953A (en) * 2009-01-09 2010-07-16 Ralink Technology Corp Method and circuit for calibrating analog circuit components
US8792590B2 (en) * 2009-02-25 2014-07-29 Harris Corporation Communications device with in-phase/quadrature (I/Q) DC offset, gain and phase imbalance compensation and related method
US8953663B2 (en) 2009-09-25 2015-02-10 Intel Corporation Calibration of quadrature imbalance via loopback phase shifts
JP2011188436A (ja) * 2010-03-11 2011-09-22 Advantest Corp 測定装置、測定方法およびプログラム
US8711905B2 (en) 2010-05-27 2014-04-29 Intel Corporation Calibration of quadrature imbalances using wideband signals
TWI448156B (zh) * 2011-02-25 2014-08-01 Mstar Semiconductor Inc 校正影音訊號之校正裝置及方法
US9479203B2 (en) * 2011-04-14 2016-10-25 Mediatek Inc. Transceiver capable of IQ mismatch compensation on the fly and method thereof
US8380145B2 (en) * 2011-06-08 2013-02-19 Mediatek Singapore Pte. Ltd. Integrated circuit, wireless communication unit and method for quadrature power detection
KR101220390B1 (ko) * 2011-08-30 2013-01-09 현대자동차주식회사 Ｄｃ-ｄｃ컨버터의 전류 불평형 판정장치 및 방법
CN103021470B (zh) * 2011-09-21 2016-08-03 瑞昱半导体股份有限公司 取样相位校正方法和使用此取样相位校正方法的储存系统
EP2761746B1 (en) 2011-09-26 2017-12-20 Aviat Networks, Inc. Systems and methods for asynchronous re-modulation with adaptive i/q adjustment
TWI466506B (zh) * 2012-02-22 2014-12-21 Realtek Semiconductor Corp 用以補償傳送器／接收器中同相訊號與正交訊號不匹配的方法
US9100078B2 (en) * 2012-04-10 2015-08-04 Mediatek Inc. RF receiver and digitally-assisted calibration method applicable thereto
EP2651087B1 (en) * 2012-04-10 2016-07-20 ST-Ericsson SA IQ mismatch compensation
KR101196390B1 (ko) 2012-04-27 2012-11-05 (주)에스티앤씨 Ｉ／ｑ 신호 오차 보상 방법 및 이를 이용한 레이더 시스템
US9702916B2 (en) * 2012-09-28 2017-07-11 Robert Bosch Tool Corporation System and method for reducing false positive detection between a human and a moving implement in a power tool
CN103731382B (zh) * 2012-10-12 2017-06-30 北京信威通信技术股份有限公司 一种终端iq不平衡的校正方法
US8873608B2 (en) * 2012-11-21 2014-10-28 Tektronix, Inc. Measurement of IQ imbalance in a vector modulator
CN104184696B (zh) * 2013-05-22 2018-02-06 瑞昱半导体股份有限公司 通讯系统校正方法以及通讯系统校正装置
US9160586B1 (en) * 2013-07-24 2015-10-13 Marvell International Ltd. Method and apparatus for estimating and compensating for in-phase and quadrature (IQ) mismatch in a receiver of a wireless communication device
TWI544814B (zh) 2013-11-01 2016-08-01 聯詠科技股份有限公司 載波頻率偏移校正方法與載波頻率偏移校正系統
JP6235899B2 (ja) * 2013-12-25 2017-11-22 パナソニック株式会社 送信装置及び歪み補償方法
EP2894823B1 (en) * 2014-01-10 2016-04-06 Nxp B.V. Coefficient estimation for digital IQ calibration
US9379929B2 (en) * 2014-03-20 2016-06-28 Qualcomm Incorporated Phase imbalance calibration
US9479142B1 (en) * 2015-02-25 2016-10-25 Linear Technology Corporation Phase error compensation circuit
KR102354060B1 (ko) * 2015-05-06 2022-01-25 주식회사 케이엠더블유 다중 경로 rf 송수신기의 교정 방법 및 이를 이용한 장치
TWI575912B (zh) * 2015-07-01 2017-03-21 晨星半導體股份有限公司 不匹配補償裝置與方法以及不匹配偵測裝置
US9438178B1 (en) * 2015-09-02 2016-09-06 Intel IP Corporation Mixer impairment correction based on volterra series
RU2613843C1 (ru) * 2016-02-11 2017-03-21 Акционерное общество "Научно-производственное объединение "Правдинский радиозавод" (АО "НПО "ПРЗ") Способ преобразования аналогового сигнала в цифровой квадратурный код и устройство для его осуществления
US9780891B2 (en) 2016-03-03 2017-10-03 Electronics And Telecommunications Research Institute Method and device for calibrating IQ imbalance and DC offset of RF tranceiver
JP6209239B2 (ja) * 2016-03-28 2017-10-04 アンリツ株式会社 信号調整システム及び信号調整方法
US10192607B2 (en) * 2016-05-31 2019-01-29 Qualcomm Incorporated Periodic ZQ calibration with traffic-based self-refresh in a multi-rank DDR system
US10056941B2 (en) * 2016-06-20 2018-08-21 Qualcomm Incorporated Wireless communication impairments correction
JP6315040B2 (ja) 2016-08-29 2018-04-25 Ｎｔｔエレクトロニクス株式会社 光伝送歪補償装置、光伝送歪補償方法及び通信装置
US10181943B2 (en) * 2016-09-29 2019-01-15 Blue Danube Systems, Inc. Distributing coherent signals to large electrical distances over serial interconnections
US10348364B2 (en) 2017-02-01 2019-07-09 Roshmere, Inc. Crosstalk correction using pre-compensation
US10110263B2 (en) 2017-02-01 2018-10-23 Roshmere, Inc. Crosstalk-correction in digitizers using coupling coefficients
IT201700031177A1 (it) 2017-03-21 2018-09-21 St Microelectronics Srl Demodulatore compensato per segnali modulati in fase e quadratura, giroscopio mems includente il medesimo e metodo di demodulazione
IT201700031167A1 (it) * 2017-03-21 2018-09-21 St Microelectronics Srl Demodulatore per segnali modulati in fase e quadratura, giroscopio mems includente il medesimo e metodo di demodulazione
US10754005B2 (en) * 2017-05-31 2020-08-25 Google Llc Radar modulation for radar sensing using a wireless communication chipset
US10782390B2 (en) 2017-05-31 2020-09-22 Google Llc Full-duplex operation for radar sensing using wireless communication chipset
KR102001739B1 (ko) * 2017-12-20 2019-07-18 국립 중산 과학 기술 연구원 I/q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템
CN110365428B (zh) * 2018-04-09 2021-09-07 富士通株式会社 损伤监测装置、损伤监测及补偿系统及方法
US10735115B2 (en) 2018-07-31 2020-08-04 Nxp B.V. Method and system to enhance accuracy and resolution of system integrated scope using calibration data
KR102195541B1 (ko) * 2018-08-10 2020-12-28 주식회사 다빈시스템스 다중 rf 채널 시스템의 캘리브레이션 방법 및 장치
US10778344B2 (en) 2018-11-14 2020-09-15 Texas Instruments Incorporated Channel tracking method and module
US11374669B2 (en) 2018-11-28 2022-06-28 Texas Instruments Incorporated Phase spectrum based delay estimation method and module
US10812294B2 (en) * 2018-11-28 2020-10-20 Texas Instruments Incorporated Channel estimation method and system for IQ imbalance and local oscillator leakage correction
US11095485B2 (en) 2018-11-30 2021-08-17 Texas Instruments Incorporated Frequency-domain IQ mismatch estimation
WO2020256692A1 (en) 2019-06-17 2020-12-24 Google Llc Mobile device-based radar system for applying different power modes to a multi-mode interface
CN112532260B (zh) * 2019-09-19 2023-06-23 上海新岸线电子技术有限公司 一种接收机iq失衡估计和补偿方法及装置
US11012273B1 (en) * 2019-12-31 2021-05-18 Hughes Network Systems, Llc Compensating for frequency-dependent I-Q phase imbalance
CN111314264B (zh) * 2020-02-18 2022-08-26 广州全盛威信息技术有限公司 一种校准iq信号的方法和装置
CN111934791B (zh) * 2020-08-17 2023-01-13 南京英锐创电子科技有限公司 失配校准电路、方法、系统和射频系统
CN112083227B (zh) * 2020-08-27 2021-05-14 电子科技大学 一种基于fpa的i/q失衡相位误差补偿方法
CN112994712B (zh) * 2021-01-19 2022-12-02 上海擎昆信息科技有限公司 一种接收机iq不平衡补偿方法和装置
CN113381761B (zh) * 2021-06-28 2022-11-08 合肥工业大学 用于相位量化adc的iq不平衡的校准模块及校准方法
CN113259286B (zh) * 2021-07-07 2021-10-15 易兆微电子(杭州)股份有限公司 一种发射机及其iq失衡和直流偏置的补偿方法和装置
CN113676432B (zh) * 2021-09-09 2023-05-16 深圳市兆驰数码科技股份有限公司 一种iq信号校准方法、系统及存储介质
EP4270795A1 (en) * 2022-04-28 2023-11-01 Nokia Solutions and Networks Oy Rf chain offset estimation and reduction
CN115086135B (zh) * 2022-06-09 2023-12-29 深圳市领创星通科技有限公司 一种iq失衡的校准方法、装置、电子设备及存储介质
CN115242256B (zh) * 2022-07-21 2024-01-02 珠海泰芯半导体有限公司 Iq通道的校正方法、电子设备和计算机存储介质
CN115184716B (zh) * 2022-09-13 2022-11-29 苏州畅恒通信科技有限公司 用于射频滤波器或双工器电性能检测的载具差异修正方法
US11973630B1 (en) 2022-11-28 2024-04-30 International Business Machines Corporation Calibrating a quadrature receive serial interface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04275746A (ja) * 1991-03-01 1992-10-01 Toshiba Corp 直交変調器
JPH05130156A (ja) * 1991-11-08 1993-05-25 Nec Corp 直交変調器
JP2001211220A (ja) * 2000-01-26 2001-08-03 Nec Corp 自動直交制御機能を備えた復調器
US20050123064A1 (en) * 2003-12-04 2005-06-09 Moshe Ben-Ayun Wireless communication unit linearised transmitter circuit and method of linearising therein

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0305603B1 (en) * 1987-09-03 1993-03-10 Koninklijke Philips Electronics N.V. Gain and phase correction in a dual branch receiver
JP3228358B2 (ja) 1992-12-21 2001-11-12 日本電信電話株式会社 直交位相誤差補償回路
US5966668A (en) 1995-09-01 1999-10-12 Telefonaktiebolaget Lm Ericsson Methods for handling reconfiguration of radio base stations in radio local loop systems
FR2755335B1 (fr) * 1996-10-24 1998-11-27 Alsthom Cge Alcatel Estimateur du defaut de balance d'un modulateur en quadrature et etage de modulation l'utilisant
US5930689A (en) * 1997-10-24 1999-07-27 Motorola, Inc. Apparatus and method for producing a plurality of output signals with fixed phase relationships therebetween
US6298096B1 (en) * 1998-11-19 2001-10-02 Titan Corporation Method and apparatus for determination of predistortion parameters for a quadrature modulator
US6765623B1 (en) * 2000-04-18 2004-07-20 Conexant Systems, Inc. Method and apparatus for correcting phase imbalance in received in-phase and quadrature signals
JP2001339452A (ja) 2000-05-26 2001-12-07 Hitachi Kokusai Electric Inc 直交変調装置及び直交変調誤差検出方法
US7145962B2 (en) * 2000-08-04 2006-12-05 Lg-Nortel Co., Ltd. Predistortion digital linearizer and gain controlling method thereof
US7177372B2 (en) * 2000-12-21 2007-02-13 Jian Gu Method and apparatus to remove effects of I-Q imbalances of quadrature modulators and demodulators in a multi-carrier system
US7035345B2 (en) * 2001-06-08 2006-04-25 Polyvalor S.E.C. Adaptive predistortion device and method using digital receiver
KR100441616B1 (ko) * 2001-12-14 2004-07-23 한국전자통신연구원 직교 복조 장치에서의 ｉ 채널 및 ｑ 채널 간 진폭 및위상 불일치 검출 및 보상 방법과 그 방법을 사용하는직교 복조 장치
US6680648B2 (en) * 2002-03-08 2004-01-20 The Aerospace Corporation High power amplifier predistorter system
US7313198B2 (en) * 2002-03-12 2007-12-25 Motorola Inc. Self calibrating transmit path correction system
US7020220B2 (en) * 2002-06-18 2006-03-28 Broadcom Corporation Digital estimation and correction of I/Q mismatch in direct conversion receivers
US20040165678A1 (en) * 2002-08-27 2004-08-26 Zivi Nadiri Method for measuring and compensating gain and phase imbalances in quadrature modulators
US7280612B2 (en) * 2003-07-25 2007-10-09 Zarbana Digital Fund Llc Digital branch calibrator for an RF transmitter
US6931343B2 (en) * 2003-09-19 2005-08-16 Globespanvirata, Incorporated On-signal quadrature modulator calibration
KR100581059B1 (ko) * 2003-09-26 2006-05-22 한국전자통신연구원 직교 복조 수신 시스템에서 가변루프이득을 이용한 동위상채널과 직교 채널 간 위상 및 이득 불일치 보상 장치 및그 방법
US7139536B2 (en) * 2003-12-02 2006-11-21 Mediatek Inc. Method and apparatus for I/Q imbalance calibration of a transmitter system
JP4051037B2 (ja) 2004-02-09 2008-02-20 日本無線株式会社 準同期検波回路
DE102004029932A1 (de) 2004-06-21 2006-01-05 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur gleichzeitigen Kompensation von Signalfehlern in IQ-Modulatoren
US7197087B2 (en) * 2004-07-09 2007-03-27 Powerwave Technologies, Inc. System and method for differential IQ delay compensation in a communications system utilizing adaptive AQM compensation
US8654885B2 (en) 2006-06-06 2014-02-18 Qualcomm Incorporated Fast in-phase and quadrature imbalance calibration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04275746A (ja) * 1991-03-01 1992-10-01 Toshiba Corp 直交変調器
JPH05130156A (ja) * 1991-11-08 1993-05-25 Nec Corp 直交変調器
JP2001211220A (ja) * 2000-01-26 2001-08-03 Nec Corp 自動直交制御機能を備えた復調器
US20050123064A1 (en) * 2003-12-04 2005-06-09 Moshe Ben-Ayun Wireless communication unit linearised transmitter circuit and method of linearising therein

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296308A (ja) * 2008-06-05 2009-12-17 Fujitsu Ltd 直交信号出力回路
JP2012532523A (ja) * 2009-06-30 2012-12-13 アルカテル−ルーセント トランシーバ障害を補償する方法および装置
JP2013528995A (ja) * 2010-04-21 2013-07-11 アルカテル−ルーセント コヒーレント光受信機における位相スキュー補正
US8792593B2 (en) 2011-03-14 2014-07-29 Kabushiki Kaisha Toshiba Radio receiver and method for controlling radio receiver
JP2013021609A (ja) * 2011-07-13 2013-01-31 Toshiba Corp 送信装置及び送信装置で使用される制御方法及びチルト補償回路
WO2013145762A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 送信機、信号生成装置、キャリブレーション方法、及び信号生成方法
JP2013207575A (ja) * 2012-03-28 2013-10-07 Panasonic Corp 送信機、信号生成装置、及び信号生成方法
US9166707B2 (en) 2012-03-28 2015-10-20 Panasonic Corporation Transmitter, signal generation device, calibration method, and signal generation method
JP2016523042A (ja) * 2013-05-08 2016-08-04 ノルディック セミコンダクタ アーエスアーＮｏｒｄｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＡＳＡ 受信器の低周波数変換時の二重ｃｏｒｄｉｃアーキテクチャを用いる直交位相の不釣り合いと利得の不釣り合いの補正
JP2017511007A (ja) * 2013-12-19 2017-04-13 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｉ−ｑ不均衡較正のためのシステムおよび方法
JP2015186236A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 信号処理装置、信号処理方法、及び、プログラム
JP2019205159A (ja) * 2018-04-18 2019-11-28 シバース イーエムアー アクティエボラーグ 無線周波数トランシーバ
JP7356254B2 (ja) 2018-04-18 2023-10-04 シバース ワイヤレス アクティエボラーグ 無線周波数トランシーバ

Also Published As

Publication number Publication date
US8654885B2 (en) 2014-02-18
EP2033392A2 (en) 2009-03-11
JP5512718B2 (ja) 2014-06-04
WO2007146090A3 (en) 2008-03-06
EP2033392A4 (en) 2014-03-19
KR101076970B1 (ko) 2011-10-26
CN101461201A (zh) 2009-06-17
EP2033392B1 (en) 2016-07-20
CA2652695C (en) 2015-05-19
TW200814653A (en) 2008-03-16
KR20090021374A (ko) 2009-03-03
KR101096848B1 (ko) 2011-12-22
US20080025381A1 (en) 2008-01-31
BRPI0712313A2 (pt) 2012-01-17
JP2012182793A (ja) 2012-09-20
TWI441492B (zh) 2014-06-11
JP5054101B2 (ja) 2012-10-24
KR20110053493A (ko) 2011-05-23
RU2008152807A (ru) 2010-07-20
CA2652695A1 (en) 2007-12-21
CN101461201B (zh) 2013-07-17
WO2007146090A2 (en) 2007-12-21
RU2407199C2 (ru) 2010-12-20

Similar Documents

Publication Publication Date Title
JP5512718B2 (ja) 高速同相直交不平衡校正
TWI551038B (zh) 用於振幅調變至相位調變失真補償之裝置及方法
TWI530134B (zh) 一種通訊裝置，爲其產生同相／正交失衡校正資料之方法以及相關之非暫態電腦可讀取儲存媒體
US20150350000A1 (en) Calibration method and calibration apparatus for calibrating mismatch between first signal path and second signal path of transmitter/receiver
WO2019137253A1 (zh) 接收机iq两路不平衡的补偿方法、装置及设备
US8971829B2 (en) Convergence estimation for iterative predistortion factor determination for predistortion in power amplifiers
US20140301501A1 (en) Method for compensating the frequency dependent phase imbalance
CN107547458B (zh) Iq调制中镜像抑制参数的设置方法、装置及射频拉远单元
US8971446B2 (en) Predistortion factor determination for predistortion in power amplifiers
CN116192169A (zh) 发射机及信号发射方法、电子设备和计算机可读存储介质
TWI760716B (zh) 用於極座標傳送器中進行非線性失真估計與補償的裝置以及方法
US20110222592A1 (en) Measurement apparatus, measurement method and recording medium
US8913693B2 (en) Quadrature modulator balancing system
Juárez-Cázares et al. Comparison of Two Methods for I/Q Imbalance Compensation Applied in RF Power Amplifiers
EP4186164A1 (en) Determining lo leakage and quadrature error parameters of an rf front end
US20100153042A1 (en) Measurement apparatus and program
CN104052699A (zh) 射频混频器的dc偏移估计
US20170048096A1 (en) Time-alignment of signals suffering from quadrature errors
JP2013153309A (ja) 信号処理回路、送信装置、信号処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees