JP2016523042A

JP2016523042A - 受信器の低周波数変換時の二重ｃｏｒｄｉｃアーキテクチャを用いる直交位相の不釣り合いと利得の不釣り合いの補正

Info

Publication number: JP2016523042A
Application number: JP2016512408A
Authority: JP
Inventors: ヴィヒルント、シュヴェレ; ヴェーベルク、シュタイン、エーリック; ズンドショ、インギル
Original assignee: Nordic Semiconductor ASA
Current assignee: Nordic Semiconductor ASA
Priority date: 2013-05-08
Filing date: 2014-01-21
Publication date: 2016-08-04
Anticipated expiration: 2034-01-21
Also published as: JP6602748B2; EP2995052A1; US20140334573A1; CN105191245B; TW201444325A; GB2513882A; US9100080B2; CN105191245A; EP2995052B1; KR20160006728A; GB201308258D0; WO2014181075A1

Abstract

アナログ無線信号を受信し、受信したアナログ無線信号からデジタル中間周波数のＩチャネルサンプルとＱチャネルサンプルとを生成する第一部分と、前記Ｉチャネルサンプルと前記Ｑチャネルサンプルとを低周波のベースバンド周波数に変換する第二部分と、を有するデジタル無線受信機であって、前記第二部分は、前記Ｉチャネルサンプルの複素回転を行う第一座標回転デジタルコンピュータ（ＣＯＲＤＩＣ）と、前記Ｑチャネルサンプルの複素回転を行う第二座標回転デジタルコンピュータと、前記Ｉチャネルサンプルと前記Ｑチャネルサンプルとのそれぞれに対してなされる複素回転を表す出力信号を与える位相累算機と、を有し、前記第二部分において、前記位相累算機の前記出力信号は、前記第一座標回転デジタルコンピュータと前記第二座標回転デジタルコンピュータとのいずれかに送られる前に、位相オフセット信号によって修正されるデジタル無線受信機を開示する。

Description

本願発明はデジタル無線およびさらに具体的にはデジタル複素回転器に関するものである。

デジタル複素回転モジュールは、受信器アーキテクチャからなる既知の部品の一つである。このアーキテクチャが非ゼロの中間周波数（ＩＦ）を含む場合、当該モジュールの役割の一つは入力される複数の直交サンプルを（イメージ周波数除去により）ダウンミックスして、より低いベースバンド周波数にすることである。このようなモジュールのもう一つの役割はＩサンプルとＱサンプルを逆に位相回転させて、推定される搬送波周波数のオフセットと搬送波の位相のオフセットとを補償することにより、ＩサンプルとＱサンプルの位相が一致するように復調させることである。搬送波周波数のオフセットと搬送波の位相のオフセットを推定を行うモジュールと複素回転器モジュールとは、（デジタル）搬送波を回復させる回路を構成する。

前記した複素回転器モジュールは座標回転デジタルコンピュータ（ＣＯＲＤＩＣ）により実装できる。ＣＯＲＤＩＣは三角関数の計算用の効率的な反復アルゴリズムであり、アルゴリズム自体は公知のものである。アルゴリズムを効率化するのに重要な要因は、ＣＯＲＤＩＣが用いる動作が通常、足し算、ビットシフトと表検索のみであることである。しかし、ＣＯＲＤＩＣが実装された場合、ＩサンプルとＱサンプルの両者の間のアナログ利得の不釣り合いと位相の不釣り合いの問題が必ず生じる。ＩチャネルとＱチャネルの間の利得の不釣り合いと位相の不釣り合いは、イメージ周波数を適切に除去するために補償されなければならない。このような補償を行うことは可能であるが、例えば複数の異なる中間周波数に対して行うことが容易ではない表検索と複素数の掛け算を行わなければならない。

本願発明は、従来技術の代わりとなるものであり、その第一の特徴にしたがう発明は、
アナログ無線信号を受信し、受信したアナログ無線信号からデジタル中間周波数のＩチャネルサンプルとＱチャネルサンプルとを生成する第一部分と、
前記Ｉチャネルサンプルと前記Ｑチャネルサンプルとを低周波のベースバンド周波数に変換する第二部分と、を有するデジタル無線受信機であって、
前記第二部分は、
前記Ｉチャネルサンプルの複素回転を行う第一座標回転デジタルコンピュータモジュールと、
前記Ｑチャネルサンプルの複素回転を行う第二座標回転デジタルコンピュータモジュールと、
前記Ｉチャネルサンプルと前記Ｑチャネルサンプルとのそれぞれに対してなされる複素回転を表す出力信号を与える位相累算機と、を有し、
前記第二部分において、前記位相累算機の前記出力信号は、前記第一座標回転デジタルコンピュータと前記第二座標回転デジタルコンピュータとのいずれかに送られる前に、位相オフセット信号によって修正されるデジタル無線受信機を提供する。

本願発明によれば、２つのデジタル座標回転コンピュータモジュール（以下、「ＣＯＲＤＩＣ」という）を用い、直交チャネルのそれぞれに一つのＣＯＲＤＩＣを割り当てている。この構成によれば、２つのＣＯＲＤＩＣのうちの一つに適切な位相オフセット信号を印加することにより、位相の不釣り合いを補償することが可能であることが当業者にはわかる。前記位相オフセット信号を印加することによって、前記した２つのＣＯＲＤＩＣのそれぞれが指令を受けて行う複素回転に正味の差が生じることがわかる。この構成を用いれば、従来技術で提案されている方法より簡明な方法で位相の不釣り合いを補償することができる。したがって、アナログ無線信号とその無線信号の所定の位相との間の測定された位相オフセットによって前記複素回転を決定することが好ましい。本願発明の実施形態によれば、中間周波数が０となる場合も含めてサンプリングレートに適した中間周波数を選択することが可能である。

前記デジタル無線受信機は、前記Ｉチャネルと前記Ｑチャネルの間の位相の不釣り合いを測定し、測定された位相の不釣り合いを用いて前記位相オフセット信号を生成する手段を含む、または同手段と通信できる。この構成により、位相の不釣り合いの補償を動的に行うことが可能になる。また、別の実施形態では、位相の不釣り合いは前記デジタル無線受信機の較正段階で測定される。例えば、生産工場または測定施設において生産中に測定される。そのような場合、前記位相オフセット信号は固定される。

所定の実施形態では、デジタル無線受信機は、第一および第二デジタル座標回転コンピュータのうちのいずれかの入力または出力に補償利得を加える増幅器を含む。このような実施形態によれば、前記Ｉチャネルと前記Ｑチャネルの利得の不釣り合いを補償できる。理論的には、利得を前記２つのＣＯＲＤＩＣの一つまたは両方の入力および／もしくは出力に与えて、前記２つのＣＯＲＤＩＣの間で全体の正味の利得が異なるようにすることができる。しかし、ある実施形態では、前記２つのＣＯＲＤＩＣのうちの一つのみに、所定の利得を与える。この所定の利得を与えるＣＯＲＤＩＣは、便宜的に位相オフセット信号を印加するＣＯＲＤＩＣと同じとすることができるが、そうでなくてもよい。ある実施形態では、前記補償利得は前記ＣＯＲＤＩＣの入力に与えられる。

好ましくは、前記２つのＣＯＲＤＩＣの各々の複数の入力の一つは０に保持される。後記する内容からわかるように、この構成により単一のＣＯＲＤＩＣの動作を再現することができ、さらに位相の不釣り合いを補償できる。論理合成では前記２つのＣＯＲＤＩＣの各々の一つの入力が常に０であるという事実を利用できるので、この構成によれば実施態様を単純化することができる。

位相の不釣り合いの補償に関して、前記デジタル無線受信機は、前記Ｉチャネルと前記Ｑチャネルの間の利得の不釣り合いを測定し、測定した利得の不釣り合いを用いて補償利得を決定する手段を含むか、、または同手段と通信できる。この構成によれば、利得の不釣り合いの補償を動的に行うことができる。また別の実施形態では、利得の不釣り合いは前記デジタル無線受信機の較正段階で測定される。例えば、生産工場または測定施設において生産中に測定される。そのような場合、前記補償利得は固定値となる。

少なくとも個別部品を一部用いて前記デジタル無線受信機を実現できる。しかし、所定の実施形態では前記デジタル無線受信機が集積回路を含むものでもよい。

図１は、デジタル無線受信機の基本アーキテクチャの一部の概略図である。図２は、従来技術のデジタル複素回転器の構成の概略図である。図３は、本発明にしたがう構成の概略図である。図４は、位相の不釣り合いと利得の不釣り合いを補償するために複数のデジタル無線受信機実行する、より詳細な機能構成図である。

図１を参照すると、デジタル無線受信機のアーキテクチャの部分がわかる。アンテナ１と、入力されるＲＦ信号を受信して増幅し、増幅した信号をダウンミックスして中間周波数（ＩＦ）に変換して、さらにこの中間周波数信号をデジタルサンプリングして同位相チャネルＩ（ｎ）とＩチャネルと概ね９０°位相がずれた直交位相チャネルＱ（ｎ）とを生成する処理部２とを有する受信機からなる第一部分が、図１の上部にある。当業者ならば、第一部分の動作自体はよくわかるものである。

受信機の第二部分が、図１の下部に示されている。デジタルサンプルＩ（ｎ）、Ｑ（ｎ）が、以下説明するデジタル複素回転器ブロック８への入力４、６となる。デジタルサンプルＩ（ｎ）、Ｑ（ｎ）はさらに搬送波周波数オフセット推定機１４へ入力１０、１２を与える。搬送波周波数オフセット推定機１４は、実際の搬送波周波数と理論的な搬送波周波数の差を見積もる。搬送波周波数オフセット推定機１４は、複素回転器ブロック８が周波数のオフセットを考慮するために用いる周波数オフセットの補償の程度を示す信号１６を複素回転器ブロック８に送る。

複素回転器ブロック８のＩ出力とＱ出力は、ビットリカバリを行なってデジタル信号の出力２２を出力するベースバンド処理モジュール２０への入力１６、１８となる。複素回転器ブロック８はまた位相オフセット推定モジュール２８への複数の入力信号を送る。位相オフセット推定機１４は搬送波周波数と理論的な搬送波周波数の差を見積もり、複素回転器ブロック８が用いるべき位相オフセット補償の程度を示す信号３０を複素回転器ブロック８に送る。

ベースバンド処理モジュール２０はさらに搬送波周波数オフセット推定機１４と位相オフセット推定モジュール２８へそれぞれ入力３２、３４を与える。

複素回転器ブロック８はＩＦのＩサンプルとＩＦのＱサンプルをダウンミックスしてベースバンドに変換し（ＩＦは非０と仮定する）、さらに、搬送波周波数推定機１４と位相オフセット推定機２８によって見積もられる推定された搬送波周波数オフセットと搬送波位相オフセットに相当する分、推定したＩサンプルとＱサンプルとを逆回転させて、位相の不釣り合いが生じない復調を行う。位相累算機は複素回転器ブロック８中に配置される。

図２は典型的な従来技術のデジタル複素回転器の構成の概略図である。このデジタル複素回転器は一つの座標回転デジタルコンピュータ（ＣＯＲＤＩＣ）Ａと一つの位相累算機Ｂとを有している。位相累算機Ｂはクロック入力を受信し、複素数のＩとＱに行う逆回転を決める。ＣＯＲＤＩＣＡがこれらサンプルに適用する逆回転行列はボックス内に示されている。したがって、出力は、Ｉｃｏｓ（ω_ＩＦｎ）＋Ｑｓｉｎ（ω_ＩＦｎ）と
−Ｉｓｉｎ（ω_ＩＦｎ）＋Ｑｃｏｓ（ω_ＩＦｎ）になる。

図２に示す構成は、必要とされる複素回転を実行するのに理論的には有効である。しかし、この構成が有効であるには、前提としてＩチャネルとＱチャネルの間で位相の不釣り合いと利得の不釣り合いがないことが必要である。一般的に、これらの不釣り合いが実機のデバイスには存在する可能性が高い。

図３は、上記した問題を解決する本発明の一実施形態の一般的な構成を表す。ＩサンプルとＱサンプルをダウンミックスして複素回転を行うために、これらサンプルは単一のＣＯＲＤＩＣによって処理されるのではなく、本実施形態では第二入力が０に保持されている異なる複数のＣＯＲＤＩＣ３６、３８によって、それぞれ処理される。第一ＣＯＲＤＩＣ３６の出力４０、４２は、第二ＣＯＲＤＩＣ３８の出力４４、４６に、それぞれ加算器４８、５０を用いて、加算される。以下、図４を参照して示すように、この構成によれば、単一のＣＯＲＤＩＣの所望の複素回転動作が与えられる。

しかし、本実施形態によれば、さらにＩチャネルとＱチャネルの間の位相の不釣り合いおよび利得の不釣り合いを補償することが可能である。共通の位相累算機５２を用いて複数のＣＯＲＤＩＣ３６、３８をともに制御しているが、加算される位相シフト信号５４が位相累算機５２から複数のＣＯＲＤＩＣの一つのＣＯＲＤＩＣ３６への出力に、加算器５６によって加算されことがわかる。これによって、Ｑチャネルに対してなされる複素回転に比べて、Ｉチャネルに対してなされる複素回転を、見積もられる位相の不釣り合いに等しい分（φ）だけ異ならせることができる。

利得の不釣り合いの補償は、複数のＣＯＲＤＩＣの一つのＣＯＲＤＩＣ３６への入力を増幅する増幅器５８によって行われる。この構成によれば、補償利得係数ｇをＩチャネルのみに与えることができ、ＩチャネルとＱチャネルの間の利得の不釣り合いを補償することが可能である。本実施形態において、利得の不釣り合いの補償は、位相の不釣り合いの補償を行うＣＯＲＤＩＣ３６に対して行っているが、同じＣＯＲＤＩＣ３６に限るものではない。

図４は図３で示される構成によって実行される計算を示す。複数のＣＯＲＤＩＣ３６、３８は、図２中の構成Ａによって示される計算と同じ行列計算を実行する。ただし、各ＣＯＲＤＩＣに対する０入力は対角成分の一つのみが非０である。したがって、第一ＣＯＲＤＩＣ３６（図３参照）からの出力４０は、Ｉｇｃｏｓ（ω_ＩＦｎ＋φ）となる。換言すれば、Ｉチャネルには利得係数ｇが乗算され、位相の不釣り合いを補償するオフセットφにより修正された位相累算器からの信号の余弦成分がさらに乗算される。第二ＣＯＲＤＩＣ３８からの第一出力４４はＱｓｉｎ（ω_ＩＦｎ）となる。

これらの出力を加算器４８で加算するとその出力はＩｇｃｏｓ（ω_ＩＦｎ＋φ）＋Ｑｓｉｎ（ω_ＩＦｎ）となる。この出力は図２中のＣＯＲＤＩＣＡの第一出力に相当するものであるが、この出力は、利得不釣り合い補償係数ｇと位相不釣り合い補償係数φを含む出力になっている。

同様に、第一ＣＯＲＤＩＣ３６の第二出力４２は−Ｉｓｉｎ（ω_ＩＦｎ＋φ）であり、第二ＣＯＲＤＩＣ３８の第二出力４６はＱｃｏｓ（ω_ＩＦｎ）である。これらの出力を加算器５０によって加算すると、その出力は−Ｉｇｓｉｎ（ω_ＩＦｎ＋φ）＋Ｑｃｏｓ（ω_ＩＦｎ）となる。この場合もまた、この出力は図２中のＣＯＲＤＩＣＡの第二出力に相当するものであり、この出力は、利得の不釣り合いと位相の不釣り合いが補償された出力になっている。

以上説明した本願発明の実施形態は、２つの並列なＣＯＲＤＩＣを用いることにより、Ｉ／Ｑの位相の不釣り合いと利得の不釣り合いとを補償して、複素回転を同時に行うことによって位相が一致する復調を行うことを可能にする。本実施形態には所定の冗長度があるが、論理合成によって各ＣＯＲＤＩＣの入力の一つは常に０としているので、この冗長度は完全なＣＯＲＤＩＣを加えるものではない。

位相の不釣り合いの補償が、ダウンミックス処理の複素回転の一部の信号に行われる。２つの並列なＣＯＲＤＩＣを用いてダウンミックス処理の一部となる補償を行うことにより、中間周波数の選択が極めて柔軟にできる。

Claims

アナログ無線信号を受信し、受信したアナログ無線信号からデジタル中間周波数のＩチャネルサンプルとＱチャネルサンプルとを生成する第一部分と、
前記Ｉチャネルサンプルと前記Ｑチャネルサンプルとを低周波のベースバンド周波数に変換する第二部分と、を有するデジタル無線受信機であって、
前記第二部分は、
前記Ｉチャネルサンプルの複素回転を行う第一座標回転デジタルコンピュータモジュールと、
前記Ｑチャネルサンプルの複素回転を行う第二座標回転デジタルコンピュータモジュールと、
前記Ｉチャネルサンプルと前記Ｑチャネルサンプルとのそれぞれに対してなされる複素回転を表す出力信号１６、３０を与える位相累算機５２と、を有し、
前記第二部分において、前記位相累算機の前記出力信号は、前記第一座標回転デジタルコンピュータと前記第二座標回転デジタルコンピュータとのいずれかに送られる前に、位相オフセット信号によって修正されるデジタル無線受信機。
請求項１に記載するデジタル無線受信機であって、
前記Ｉチャネルと前記Ｑチャネルの間の位相の不釣り合いを測定し、測定した位相の不釣り合いを用いて前記位相オフセット信号を生成する手段を有するデジタル無線受信機。
請求項１または請求項２に記載するデジタル無線受信機であって、
前記複素回転は前記アナログ無線信号と前記信号の所定の位相との間の測定された位相オフセットによって定まるデジタル無線受信機。
請求項１から請求項３のいずれか１項に記載するデジタル無線受信機であって、
前記第一座標回転デジタルコンピュータと前記第二座標回転デジタルコンピュータとのいずれかの入力または出力に対して補償利得を与える増幅機を有するデジタル無線受信機。
請求項４に記載するデジタル無線受信機であって、
前記Iチャネルと前記Ｑチャネルの間の利得の不釣り合いを測定し、測定した利得の不釣り合いを用いて前記補償利得を決定する手段を有するデジタル無線受信機。
請求項１から請求項５のいずれか１項に記載するデジタル無線受信機であって、
各ＣＯＲＤＩＣは２つの入力を有し、各ＣＯＲＤＩＣのこれら２つの入力のうちの一つは０に保持されているデジタル無線受信機。