KR102001739B1 - I/q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템 - Google Patents

I/q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템 Download PDF

Info

Publication number
KR102001739B1
KR102001739B1 KR1020170176573A KR20170176573A KR102001739B1 KR 102001739 B1 KR102001739 B1 KR 102001739B1 KR 1020170176573 A KR1020170176573 A KR 1020170176573A KR 20170176573 A KR20170176573 A KR 20170176573A KR 102001739 B1 KR102001739 B1 KR 102001739B1
Authority
KR
South Korea
Prior art keywords
calibration signal
signal
calibration
phase
imbalance
Prior art date
Application number
KR1020170176573A
Other languages
English (en)
Other versions
KR20190074881A (ko
Inventor
옌-청 콴
헝-팅 초우
Original Assignee
국립 중산 과학 기술 연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립 중산 과학 기술 연구원 filed Critical 국립 중산 과학 기술 연구원
Priority to KR1020170176573A priority Critical patent/KR102001739B1/ko
Publication of KR20190074881A publication Critical patent/KR20190074881A/ko
Application granted granted Critical
Publication of KR102001739B1 publication Critical patent/KR102001739B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/10—Compensating for variations in line balance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

I/Q 불균형 교정 방법은 제1 및 제2 교정 신호 강도를 획득하고 델타 추정을 사용하여 추정하기 위해 연속하여 제1 동위상 및 직교 신호 교정 신호를 송신기 시스템의 프론트 엔드 회로에 입력하는 단계; 추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하는 단계; 제1 교정 신호 강도에서 제4 교정 신호 강도를 연속으로 획득하고 추정하기 위해 연속하여 제2 동위상 교정 신호 및 제2 동위상 및 직교 교정 신호를 송신기 시스템의 프론트 엔드 회로에 입력하는 단계로서 상기에서 I/Q 이득 불균형 보상이 제2 동위상 및 직교 교정 신호를 발생시키기 위해 제1 동위상 및 직교 교정 신호에 대해 형성되도록 하는 단계; 및 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형 계산하는 단계를 포함한다.

Description

I/Q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템{I/Q IMBALANCE CALIBRATION APPARATUS, METHOD AND TRANSMITTER SYSTEM USING THE SAME}
본 개시는 송신기 시스템, 및 특히 동위상/직교(I/Q) 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기에 관한 것이다.
송신기 시스템에서, 기저대역 신호는 무선주파수 (RF) 신호를 발생시키기 위해 디지털-아날로그 변환, 저주파 통과 필터링, 로컬 오실레이팅 (LO), 신호 혼합, 동위상과 직교 신호 결합, 대역 통과 필터링, 중간 주파수 (IF) 신호 혼합으로 처리된다. 이러한 처리는 복수의 회로 및 동위상 회로에 의해 구현되며 동위상 및 직교 채널 (I 및 Q 채널)의 회로에 의해 처리되는 동위상 및 직교 기저대역 신호는 반도체 프로세스 변형으로 인해 상쇄될 수 있다. 이런 상쇄를 I/Q 불균형이라고 하며, 이 I/Q 불균형 (I/Q 이득 및 위상 불균형 포함)을 처리하기 위해 교정 또는 수정을 해야 한다.
아날로그-디지털 변환기 (ADC)는 I/Q 불균형 교정을 위해 처리된 RF 신호를 샘플링하는데 사용할 수 있으며, ADC의 샘플링 속도는 RF 신호의 신호 대역폭보다 커야 한다. 그러나 밀리미터파의 통신 대역을 채택하는 송신기 시스템의 경우, 신호 대역폭이 몇 기가 헤르츠 (GHz) 등으로 매우 크며, 따라서 ADC는 초당 몇 기가 바이트 (Gb/s)의 샘플링 속도를 가져야 한다. 초고속 샘플링 속도의 ADC를 설계하는 것은 어려운 일이며, 설사 초고속 샘플링 속도의 ADC를 잘 설계할 수 있다 해도 초고속 샘플링 속도로 인한 큰 전력 소모는 송신기 시스템은 열소산에 영향을 미친다.
본 개시의 목적은 초고속 샘플링 속도의 ADC를 사용하지 않고 I와 Q 채널의 이득 불균형 및 위상 불균형 (즉 (I/Q 이득 및 위상 불균형)을 추정하고 보상하고 방법과 I/Q 불균형 교정 장치를 제공하여 비용 및 전력 소비를 감소시킬 수 있도록 하는 것이다.
본 개시의 또 하나의 목적은 I/Q 불균형 교정 장치 또는 5세대 모바일 통신 시스템 같은 밀리미터파 통신 대역을 적용하는 방법을 사용하는 송신기 시스템을 제공하는 것이다.
적어도 상기의 목적을 달성하기 위해, 본 개시는 제1 동위상 교정 신호, 제1 직교 교정 신호, 또는 제1 동위상과 직교 교정 신호를 선택적으로 발생시키는 교정 신호 발생기; I/Q 불균형 교정기로서 I/Q 이득 불균형을 수신한 후에 제2 동위상 및 직교 교정 신호를 발생시키기 위해 제1 동위상 및 직교 교정 신호에 대해 I/Q 이득 불균형 보상을 수행하는데 사용되는 교정 신호 발생기에 전기적으로 연결되며, 송신기 시스템의 프론트 엔드 회로에 대한 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호 또는 제2 동위상과 직교 교정 신호를 선택적으로 출력하는 I/Q 불균형 교정기; 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나를 선택적으로 획득하여 출력하는데 사용되는 송신기 시스템의 프론트 엔드 회로에 전기적으로 연결되는 신호 강도 획득 회로로 상기에서 제1 교정 신호 강도에서 제4 교정 신호 강도는 각각 제1 교정 신호에서 제4 교정 신호에 상응하며, 제1 교정 신호에서 제4 교정 신호가 각각 프론트 엔드 회로가 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호, 제2 동위상 및 직교 교정 신호를 처리하는 신호 강도 회로; 신호 강도 획득 회로에 전기적으로 연결되어, 델타 추정을 통해 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나를 선택적으로 추정하고, 추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하며, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 추정기를 포함하는 I/Q 불균형 교정 모드로 작동되는 송신기 시스템에 사용되는 I/Q 불균형 교정 장치를 제공한다.
적어도 상기의 목적을 달성하기 위해, 본 개시는 프론트 엔드 회로와 I/Q 불균형 교정 장치를 포함하는 송신기 시스템을 제공한다.
적어도 상기의 목적을 달성하기 위해, 본 개시는 I/Q 불균형 교정 모드로 작동되는 송신기 시스템에 사용되는 I/Q 불균형 교정 방법을 제공한다.
본 개시의 일 실시예에서, I/Q 위상 불균형 계산은 I/Q 이득 불균형 계산 후에 수행되고, I/Q 이득 불균형 계산 후에 I/Q 이득 불균형은 I/Q 이득 불균형 보상 결정을 위해 I/Q 불균형 교정기로 전송되며, I/Q 위상 불균형 계산 후에 I/Q 위상 불균형은 I/Q 위상 불균형 보상 결정을 위해 I/Q 불균형 교정기로 전송된다.
본 개시의 일 실시예에서, 신호 강도 획득 회로는 제1 교정 신호에서 제4 교정 신호 중 수신된 하나에 대해 제곱 계산을 수행하기 위해 사용되는 프론트 엔드 회로에 전기적으로 연결되는 제곱 계산 회로와 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나를 발생시키기 위해 제1 교정 신호에서 제4 교정 신호 중 제곱 계산된 하나에 대해 저주파 통과 필터링을 수행하는데 사용되는 제곱 계산 회로 및 I/Q 불균형 추정기에 전기적으로 연결되는 저주파 통과 필터를 포함한다.
본 개시의 일 실시예에서, I/Q 불균형 추정기는 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 참조 신호 강도를 비교하여 누적된 데이터 신호에 따라 참조 신호 강도를 발생시키는데 사용되는 신호 획득 회로에 전기적으로 연결되는 델타 추정기로서, 누적된 데이터 신호는 참조 신호 강도가 제1 교정 신호에서 제4 교정 신호 중 하나보다 이상이면서 근접하게 될 때까지 점차적으로 증가하는 델타 추정기; 및 추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하고, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 교정기 및 교정 신호 발생기와 전기적으로 연결되는 컨트롤러를 포함한다.
본 개시의 일 실시예에서, 델타 추정기는 컨트롤러에 전기적으로 연결되며, 누적된 신호에 따라 컨트롤러에서 발생된 누적된 데이터 신호를 수신하는데 사용되며, 참조 신호 강도를 발생시키는 누적된 데이터 신호에 대해 디지털-아날로그 변환을 수행하기 위해 컨트롤러의 제1 클럭 신호에 의해 트리거되는 DAC; 참조 신호 강도를 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교하는데 사용되며, 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 보다 적을 경우 델타 신호를 출력하고, 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상일 경우 제로 (0)를 출력하는 신호 강도 획득 회로와 DAC에 전기적으로 연결되는 비교기; 지연 장치; 지연 장치와 비교기에 전기적으로 연결되는 애더 (adder)를 포함하며, 상기에서 지연 장치는 애더로부터 누적된 신호 출력을 지연시키기 위해 컨트롤러에서 제2 클럭 신호에 의해 트리거되고, 애더는 누적된 신호를 발생시키기 위해 지연 장치의 출력 신호와 비교기의 출력 신호를 더한다.
본 개시의 일 실시예에서, 추정된 제1 교정 신호 강도에 상응하는 누적된 데이터 신호는 M0로 표시되며, 추정된 제2 교정 신호 강도에 상응하는 누적된 데이터 신호는 M1로 표시되고, I/Q 이득 불균형은 ΔG, 및 ΔG=SQRT(M1/M0)-1 (i.e. ΔG=(M1/M0)1/2-1)로 표시되는데,여기서 추정된 제3 교정 신호 강도에 상응하는 누적된 데이터 신호는 K0로 표시되고, 추정된 제4 교정 신호 강도에 상응하는 누적된 데이터 신호는 K1로 표시되며 I/Q 위상 불균형은 Δθ, 및 Δθ=sin-1{[1-(K1/2K0)]}로 표시된다.
요컨대, 제공된 I/Q 불균형 교정 장치는 비용이 낮고 전력 소비가 적으며 하드웨어가 덜 복잡하다는 장점이 있으며, 제공된 I/Q 불균형 교정 장치 및 방법을 사용하는 제공된 송신기 시스템은 밀리미터파의 통신 대역을 채택할 수 있다.
도 1은 본 개시의 일 실시예에 따라 I/Q 불균형 교정 장치가 있는 송신기 시스템의 블록 선도이다.
도 2는 본 개시의 일 실시예에 따라 누적된 신호의 오실로그래프이다.
도 3은 본 개시의 일 실시예에 따라 I/Q 불균형 교정 방법의 송신기 시스템의 흐름도이다.
심사관이 본 개시의 목적, 특성 및 효과에 대해 더 쉽게 이해할 수 있도록, 실시예들이 본 개시에 대한 상세한 설명을 위한 첨부 도면과 함께 제공된다.
본 게시의 일 실시예는 초고속 샘플링 속도 ADC를 사용하지 않고 I/Q 이득 및 위상 불균형을 보상할 수 있는 I/Q 불균형 교정 장치 및 방법을 제공하는데. 여기에서 본 명세서에 사용되는 DAC는 낮은 샘플링 속도 및 낮은 복잡성을 가질 수 있다.
제공된 I/Q 불균형 교정 장치 및 방법은 송신기 시스템, 특히 밀리터리파의 통신 대역을 채택한 송신기 시스템에 사용될 수 있다. 데이터 신호를 전송하기 전에, 송신기 시스템을 I/Q 불균형 교정 모드로 작동된다. I/Q 불균형 교정 모드가 완료된 후에 송신기 시스템을 정상 모드로 작동하여 데이터 신호를 전송한다.
I/Q 불균형 교정 모드에서, 먼저, 단순히 제1 동위상 교정 신호를 동위상 채널(I 채널)로 입력하여 제1 교정 신호를 발생시키고 델타 추정을 사용하여 제1 교정 신호 강도를 추정한 다음, 단순히 제1 직교 교정 신호를 직교 채널 (Q 채널)로 입력하여 제2 교정 신호를 생성하고 델타 추정을 사용하여 제2 교정 신호 강도를 추정한다. I/Q 이득 불균형은 추정된 제1 및 제2 교정 신호 강도에 따라 보상받을 수 있다.
다음으로 단순히 제2 동위상 교정 신호를 I 채널로 입력하여 제3 교정 신호를 발생시키고, 델타 추정을 사용하여 제3 교정 신호 강도를 추정하는데, 여기서 I/Q 이득 불균형 보상이 제2 동위상 교정 신호를 발생시키기 위해 제1 동위상 교정 신호에 대해 수행된다. 다음으로 제2 동위상 및 직교 교정 신호를 I 와 Q채널로 각각 입력하여 제4 교정 신호를 발생시키고, 델타 추정을 사용하여 제4 교정 신호 강도를 추정하는데, 여기서 I/Q 이득 불균형 보상이 제2 직교 교정 신호를 발생시키기 위해 제1 직교 교정 신호에 대해 수행된다. I/Q 위상 불균형은 추정된 제3 및 제4 교정 신호 강도에 따라 보상받을 수 있다.
다음으로, 도 1을 참조하면, 본 개시의 일 실시예에 따라 I/Q 불균형 교정 장치가 있는 송신기 시스템의 블록 선도이다. 송신기 시스템 1은 기저대역 송신기 11, I/Q 불균형 교정기 12, 프론트 엔드 회로 13, 신호 강도 획득 회로 14 및 I/Q 불균형 추정기 15를 포함한다. 기저대역 송신기 11은 I/Q 불균형 교정기 12에 전기적으로 연결되며, 프론트 엔드 회로 13은 I/Q 불균형 교정기와 신호 강도 획득 회로 14에 전기적으로 연결된다. I/Q 불균형 추정기 15는 기저대역 송신기 11, I/Q 불균형 교정기 12 및 신호 강도 획득 유닛 14에 전기적으로 연결된다.
기저대역 송신기 11은 송신기 시스템 1이 I/Q 불균형 교정 모드로 작동할 경우 제1 동위상 및/또는 직교 교정 신호를 I/Q 불균형 교정기 12로 전송하는데 사용되는 교정 신호 발생기 111을 가진다. 송신기 시스템 1이 정상 모드로 작동할 경우, 교정 신호 발생기 111이 비활성화되고, 기저대역 송신기 11이 동위상 및 직교 데이터 신호를 I/Q 불균형 교정기 12로 전송한다. 교정 신호 발생기 111, I/Q 불균형 교정기 12, 신호 강도 획득 유닛 14 및 I/Q 불균형 추정기가 송신기 시스템 1의 I/Q 불균형 교정 장치를 형성한다.
정상 모드와 I/Q 불균형 교정 모드 모두에서, I/Q 불균형 교정기 12는 기저대역 송신기 11로부터 출력 신호 I(n)와 Q(n)를 수신하고, 수신한 신호 I(n)와 Q(n)에 대해 I/Q 이득 불균형 보상과 I/Q 위상 불균형 보상을 수행하여 각각 프론트 엔드 회로 13의 I 채널과 Q 채널로 각각 신호 I’(n)와 Q’(n)를 발생시킨다.
정상 모드와 I/Q 불균형 교정 모드 모두 에서, 프론트 엔드 회로 13의 I 채널은 일반적으로 신호 I’(n)에 대해 디지털-아날로그 변환, 저주파 통과 필터링 및 동위상 LO 신호 혼합을 수행하고, 프론트 엔드 회로 13의 Q 채널은 일반적으로 신호 Q’(n)에 대해 디지털-아날로그 변환, 저주파 통과 필터링 및 직교 LO 혼합을 수행하고, 다음으로 프론트 엔드 회로 13은 I 및 Q 채널로부터 처리된 신호들을 결합하여 신호 강도 획득 회로 14로 신호 S(t)를 출력한다. 프론트 엔드 회로 13은 송신기 시스템 1이 정상 모드로 작동될 경우, 신호 S(t)에 대해 대역 통과 필터링과 (IF) 신호 혼합을 추가로 수행하여 무선 주파수 신호 RF(t)를 발생시킨다.
신호 강도 획득 회로 14는 I/Q 불균형 교정 모드에서 활성화되어, 신호 S(t)에 대해 제곱 계산과 저주파 통과 필터링을 수행하여 신호 강도 S2(t)LP를 발생시킨다.
I/Q 불균형 추정기 15는 I/Q 불균형 교정 모드에서 활성화되고, 기저대역 송신기 11을 제어하여 동위상 및 직교 데이터 신호보다는 교정 신호 발생기 111로부터 제1 동위상 및/또는 직교 교정 신호를 출력한다. I/Q 불균형 추정기 15는 델타 추정을 통해 신호 강도 S2(t)LP를추정하고,I/Q이득불균형보상없이제1동위상및직교교정신호와관련된추정된신호강도에따라I/Q이득불균형을계산한다. I/Q 불균형 추정기 15는 I/Q 이득 불균형을 I/Q 불균형 교정기 12로 I/Q 이득 불균형을 전송하여 I/Q 불균형 교정기 12가 그에 따라 신호 I(n) 및 Q(n)에 대해 I/Q 이득 불균형 보상을 수행할 수 있도록 한다.
더 나아가, I/Q 불균형 추정기 15는 I/Q 이득 불균형 보상과 함께 제1 위상 교정 신호와 관련된 추정된 신호 강도와 I/Q 이득 불균형 보상과 함께제1 동위상 및 직교 교정 신호 모두와 관련된 추정된 신호 강도에 따라 I/Q 위상 불균형을 계산할 수 있다. I/Q 불균형 추정기 15는 I/Q 위상 불균형을 I/Q 불균형 교정기 12로 I/Q 이득 불균형을 전송하여 I/Q 불균형 교정기 12가 그에 따라 신호 I(n) 및 Q(n)에 대해 I/Q 위상 불균형 보상을 수행할 수 있도록 한다.
상기의 델타 추정은 신호 강도 S2(t)LP를참조신호강도와비교하여참조신호강도가증가하는지여부를결정하는것이다. 참조 신호 강도가 신호 강도 S2(t)LP에근접하다면,참조신호강도가신호강도S2(t)LP와관련된추정된신호강도이다.
프론트 엔드 회로 13은 동위상 디지털-아날로그 변환기 (DAC) I-DAC, 동위상 저주파 통과 필터 I-LPF, 동위상 혼합기 -MIX, DAC Q-DAC, 직교 저주파 통과 필터 Q-LPF, 직교 혼합기 Q-MIX, 동위상 및 직교 위상 잠금 루프 회로 IQ-PLL, I/Q 결합기 COMB, IF 대역 통과 필터 IF-BPF, IF 혼합기 IF-MIX 및 IF 위상 잠금 루프 회로 IF-PLL를 포함한다. 동위상 DAC I-DAC, 동위상 저주파 통과 필터 I-LPF 및 동위상 혼합기 I-MIX는 프론트 엔드 회로 13의 I 채널을 형성하고, 직교 DAC Q-DAC, 직교 저주파 통과 필터 Q-LPF 및 직교 혼합기 Q-MIX는 프론트 엔드 회로 13의 Q 채널을 형성한다.
동위상 DAC I-DAC는 신호 I’(n)를 수신하고 신호 I’(n)에 대해 디지털-아날로그 변환을 수행하기 위해 I/Q 불균형 교정기 12에 전기적으로 연결된다. 동위상 저주파 통과 필터 I-LPF는 동위상 DAC I-DAC의 출력 신호에 대해 저주파 통과 필터링을 수행하기 위해 동위상 DAC I-DAC에 전기적으로 연결된다. 동위상 혼합기 I-MIX는 동위상 저주파 통과 필터 I-LPF와 동위상 및 직교 위상 잠금 루프 회로 IQ-PLL에 전기적으로 연결되어, 동위상 및 직교 위상 잠금 루프 회로 IQ-PLL로부터 동위상 저주파 통과 필터 I-LPF의 출력 신호와 동위상 LO 신호를 혼합하는데 사용된다.
직교 DAC Q-DAC는 신호 Q’(n)를 수신하고 신호 Q’(n)에 대해 디지털-아날로그 변환을 수행하기 위해 I/Q 불균형 교정기 12에 전기적으로 연결된다. 직교 저주파 통과 필터 Q-LPF는 직교 DAC Q-DAC의 출력 신호에 대해 저주파 통과 필터링을 수행하기 위해 직교 DAC Q-DAC에 전기적으로 연결된다. 직교 혼합기 Q-MIX는 동위상 저주파 통과 필터 Q-LPF와 동위상 및 직교 위상 잠금 루프 회로 IQ-PLL에 전기적으로 연결되어, 동위상 및 직교 위상 잠금 루프 회로 IQ-PLL로부터 직교 저주파 통과 필터 Q-LPF의 출력 신호와 직교 LO 신호를 혼합하는데 사용된다.
I/Q 결합기 COMB는 동위상 및 직교 혼합기 I-MIX, Q-MIX와 전기적으로 연결되어, 동위상 및 직교 혼합기 I-MIX, Q-MIX의 출력 신호에 대해 동위상 및 직교 신호 결합을 수행하여 신호 S(t)를 출력하는데 사용된다. I/Q 결합기 COMB는 예를 들면 일종의 감산기(즉, 신호 S(t)는 동위상 및 직교 혼합기 I-MIX, Q-MIX에서 출력 신호를 뺀 것이다), 본 개시는 이에 한정되지 않는다.
IF 대역 통과 필터 IF-BPF는 신호 S(t)에 대한 대역 통과 필터링을 수행하기 위해 I/Q 결합기 COMB에 전기적으로 연결된다. IF 혼합기 IF-MIX는 IF 대역 통과 필터 IF-BPF와 IF 위상 잠금 루프 회로 IF-PLL에 전기적으로 연결되어 무선 주파수 신호 RF(t)를 발생시키기 위해 IF 위상 잠금 루프 회로 IF-PLL로부터 IF 대역 통과 필터 IF-BPF의 출력 신호와 IF 신호를 혼합하는데 사용된다.
신호 강도 획득 회로 14는 제곱 계산 회로 SQ 와 제곱 신호 저주파 통과 필터 SQ-LPF를 포함한다. 제곱 계산 회로 SQ는 S2(t)을발생시키기위한신호S(t)에대한제곱계산을수행하기위해I/Q결합기COMB에전기적으로연결된다. 제곱 신호 저주파 통과 필터 SQ-LPF는 신호 강도 S2(t)LP를발생시키기위한신호S2(t)에대한저주파통과필터링을수행하기위해제곱계산회로SQ에전기적으로연결된다.
I/Q 불균형 추정기 15는 컨트롤러 CTRL 델타 추정기 151을 포함한다. 델타 추정기 151는 제곱 신호 저주파 통과 필터 SQ-LPF에 전기적으로 연결되며 델타 추정을 사용하여 신호 강도 S2(t)LP을추정한다. 컨트롤러 CTRL는 델타 추정기 151, 교정 신호 발생기 111 및 I/Q 불균형 교정기 12에 전기적으로 연결되어 교정 신호 발생기 111를 제어하고 I/Q 이득 및 위상 불균형을 I/Q 불균형 교정기 12로 전송한다.
특히 I/Q 불균형 교정 모드에서, 첫째로, 교정 신호 발생기 111 이 단순히 제1 동위상 신호 (A*cos(w*n)라고 가정)를 즉 I(n)=A*cos(w*n), Q(n)=0인 I/Q 불균형 교정기 12로 전송하도록 제어되는데, 여기서 n은 이산 시간 변수이고 A는 진폭이고 w는 방사주파수이다. I/Q 불균형 교정기 12는 이제 I/Q 이득 및 위상 불균형을 수신하지 않으므로 I/Q 불균형 교정기 12는 신호 I(n), Q(n)를 우회한다. 즉 I’(n)=I(n)이고 Q’(n)=Q(n)이다.
신호 I’(n)와 Q’(n)가 프론트 엔드 회로 13에 의해 처리된 후에, 제1 동위상 교정 신호와 관련된 신호 강도 S2(t)LP가델타추정기151로출력된다. 따라서 컨트롤러 CRTL은 델타 추정기 151을 사용하여 제1 동위상 교정 신호와 관련된 추정된 신호 강도를 얻는다.
다음으로, 교정 신호 발생기 111는 단순히 제1 직교 교정 신호 (A*cos(w*n)라고 가정)를 I/Q 불균형 교정기 12로 전송하도록 제어되며 이는 I(n)=0, Q(n)=A*cos(w*n)이 된다. I/Q 불균형 교정기 12는 이제 I/Q 이득 및 위상 불균형을 수신하지 않으므로 I/Q 불균형 교정기 12는 신호 I(n), Q(n)를 우회한다. 즉 I’(n)=I(n)이고 Q’(n)=Q(n)이다.
신호 I’(n)와 Q’(n)가 프론트 엔드 회로 13에 의해 처리된 후에, 제1 직교 교정 신호와 관련된 신호 강도 S2(t)LP가델타추정기151로출력된다. 따라서 컨트롤러 CRTL은 델타 추정기 151을 사용하여 제1 직교 교정 신호와 관련된 추정된 신호 강도를 얻는다. 컨트롤러 CTRL은 각각 제1 동위상 및 직교 교정 신호와 관련된 추정된 신호 강도에 따라 I/Q 이득 불균형을 계산할 수 있다.
다음으로, 교정 신호 발생기 111는 단순히 제1 동위상 교정 신호 (A*cos(w*n)라고 가정)를 I/Q 불균형 교정기 12로 전송하도록 제어되며 이는 I(n)=A*cos(w*n), Q(n)=0 이 된다. I/Q 불균형 교정기 12는 이제 I/Q 이득 불균형을 수신하므로 I/Q 불규형 교정기 12는 신호 I(n), Q(n)에 대해 I/Q 이득 불균형 보상을 수행한다. 즉 신호 I’(n)는 제1 동위상 교정 신호에 대한 I/Q 이득 불균형 보상을 통해 발생된 제2 동위상 교정 신호이다.
신호 I’(n)와 Q’(n)가 프론트 엔드 회로 13에 의해 처리된 후에, 제2 동위상 교정 신호와 관련된 신호 강도 S2(t)LP가델타추정기151로출력된다. 따라서 컨트롤러 CRTL은 델타 추정기 151을 사용하여 제2 동위상 교정 신호와 관련된 추정된 신호 강도를 얻는다.
다음으로, 교정 신호 발생기 111는 제1 동위상 및 직교 교정 신호 (A*cos(w*n)라고 가정)를 I/Q 불균형 교정기 12로 전송하도록 제어되며 이는 I(n)=A*cos(w*n), Q(n)= A*cos(w*n) 이 된다. I/Q 불균형 교정기 12는 이제 I/Q 이득 불균형을 수신하므로 I/Q 불규형 교정기 12는 신호 I(n), Q(n)에 대해 I/Q 이득 불균형 보상을 수행한다. 즉 신호 I’(n)는 제1 동위상 교정 신호에 대한 I/Q 이득 불균형 보상을 통해 발생된 제2 동위상 교정 신호이며, 신호 Q’(n)는 제1 직교 교정 신호에 대한 I/Q 이득 불균형 보상을 통해 발생된 제2 직교 교정 신호이다.
신호 I’(n)와 Q’(n)가 프론트 엔드 회로 13에 의해 처리된 후에, 제2 동위상 및 직교 교정 신호와 관련된 신호 강도 S2(t)LP가델타추정기151로출력된다. 따라서 컨트롤러 CRTL은 델타 추정기 151을 사용하여 제2 동위상 및 직교 교정 신호와 관련된 추정된 신호 강도를 얻는다. 컨트롤러 CTRL은 제2 동위상 교정 신호와 관련된 추정 신호 강도와 제2 동위상 및 직교 교정 신호 모두와 관련된 추정된 신호 강도에 따라 the I/Q 위상 불균형을 계산할 수 있다.
또한 델타 추정기 151의 상세한 설명을 다음과 같이 예시한다. 델타 추정기 151은 COMP, 애더 ACC-ADD, 지연 장치 D 및 DAC DAC-1을 포함한다. 비교기 COMP은 제곱 신호 저주파 통과 필터 SQ-LPF에 전기적으로 연결되는 양극 입력단과 DAC DAC-1에 전기적으로 연결되는 음극 입력단을 가지며, 신호 강도 S2(t)LP와DACDAC-1에의한참조신호강도출력을비교한다.
애더 ACC-ADD는 지연 장치 D와 비교기 COMP의 입력단에 전기적으로 연결되며 애더 ACC-ADD는 비교기 COMP의 출력 신호와 지연 장치 D의 출력 신호를 추가한다. 지연 장치 D는 클럭 신호 REG-CLK에 의해 트리거되는 컨트롤러 CTRL 전기적으로 연결되어 애더 ACC-ADD에 의해 발생된 누적된 신호 ACC(n)를 지연시킨다. DAC DAC-1는 클럭 신호 DAC-CLK에 의해 트리거되는 컨트롤러에 연결되어 참조 신호 강도를 발생시키는 누적된 신호 ACC(n)와 관련된 누적된 데이터 신호 DAC-DATA(n)에 대해 디지털-아날로그 변환을 수행한다.
델타 추정은 ADC 없이 사용된다. 또한 DAC DAC-1는 초고속 샘플링 속도를 가질 필요가 없기 때문에 전력 소비, 하드웨어 복잡성 및 비용이 감소한다.
비교기 COMP는 참조 신호 강도가 신호 강도 S2(t)LP미만일경우,델타신호를출력하고,참조신호강도가신호강도S2(t)LP이상일경우제로(0)를출력한다. 도 1과 도 2를 참조하면, 도 2는 본 개시의 일 실시예에 따라 누적된 신호의 오실로그래프이다. 따라서, 누적된 신호 ACC(n)는 참조 신호 강도 (또는 누적된 신호 ACC(n))가 신호 강도 S2(t)LP이상이면서이신호강도에근접하며참조신호강도(또는누적된신호ACC(n))가증가하지않을때경우,포화상태가되어참조신호강도(또는누적된데이터신호DAC-DATA(n))는신호강도S2(t)LP와관련된추정신호강도가될수있다.
다음으로, 도 1과 도 3을 참조하면, 도 3은 본 개시의 일 실시예에 따라 I/Q 불균형 교정 방법의 송신기 시스템의 흐름도이다. I/Q 불균형 교정 방법은 I/Q 불규형 교정 모드로 실행된다. 스텝 S301에서, 누적된 신호 AAC(n)와 누적된 데이터 신호 DAC-DATA(n)가 초기화되며 (즉 DAC-DATA(n)=0, ACC(n)=0), 단순히 제1 동위상 교정 신호 (즉 I(n)=A*cos(w*n), Q(n)=0)가 디지털-아날로그 변환, 저주파 통과 필터링 및 프론트 엔드 회로 13의 I 채널에 의한 동위상 LO 신호 혼합으로 처리된 다음, 제1 교정 신호 (즉, 신호 S(t)는 제1 교정 신호임)를 발생시키는 프론트 엔드 회로 13에 의한 I/Q 결합을 통해 처리된다. 여전히 스텝 S301에서, 제1 교정 신호는 제1 교정 신호 강도를 얻기 위해 제곱 계산 및 신호 강도 획득 회로 14에 의한 저주파 통과 필터링으로 처리된다 (즉, 신호 강도 S2(t)LP는제1교정신호강도임).
그런 다음 스텝 S302에서, I/Q 불균형 추정기 15는 델터 추정을 사용하여 제1 교정 신호 강도를 추정하는데 사용된다. 즉 도 2처럼 누적된 신호 ACC(n)가 포화 상태가 될 때까지 누적된 데이터 신호 DAC-DATA(n)가 점차적으로 증가한다. 그런 다음, 스텝 S303에서, 컨트롤러 CTRL은 추정된 제1 교정 신호 강도 또는 추정된 제1 교정 신호 강도에 상응하는 누적된 데이터 신호 (즉 M0=DAC-DATA(n))를기록한다.
다음으로, 스텝 S304에서, 누적된 신호 AAC(n)와 누적된 데이터 신호 DAC-DATA(n)가 초기화되며 (즉 DAC-DATA(n)=0, ACC(n)=0), 단순히 제1 직교 교정 신호 (즉 I(n)=0, Q(n)=A*cos(w*n))가 디지털-아날로그 변환, 저주파 통과 필터링 및 프론트 엔드 회로 13의 Q 채널에 의한 직교 LO 신호 혼합으로 처리된 다음, 제2 교정 신호 (즉, 신호 S(t)는 제2 교정 신호임)를 발생시키는 프론트 엔드 회로 13에 의한 I/Q 결합을 통해 처리된다. 여전히 스텝 S304에서, 제2 교정 신호는 제2 교정 신호 강도를 얻기 위해 제곱 계산 및 신호 강도 획득 회로 14에 의한 저주파 통과 필터링으로 처리된다 (즉, 신호 강도 S2(t)LP는제2교정신호강도임).
그런 다음 스텝 S305에서, I/Q 불균형 추정기 305는 델터 추정을 사용하여 제2 교정 신호 강도를 추정하는데 사용된다. 즉 도 2처럼 누적된 신호 ACC(n)가 포화 상태가 될 때까지 누적된 데이터 신호 DAC-DATA(n)가 점차적으로 증가한다. 그런 다음, 스텝 S306에서, 컨트롤러 CTRL은 추정된 제2 교정 신호 강도 또는 추정된 제2 교정 신호 강도에 상응하는 누적된 데이터 신호 (즉 M1=DAC-DATA(n))를기록한다.
다음으로 스텝 S307에서, 컨트롤러 CTRL는 추정된 제1 및 제2 교정 신호 강도 (또는 추정된 제1 및 제2 교정 신호 강도에 상응하는 누적된 데이터 신호)에 따라 I/Q 이득 불균형 (ΔG)을 결정한다. 즉 ΔG=SQRT(M1/M0)-1이다. 다음으로, 스텝 S308에서, I/Q 이득 불균형이 I/Q 불균형 교정기 12로 전송되므로 I/Q 불균형 교정기 12는 수신된 I/Q 이득 불균형에 기초하여 I/Q 이득 불균형 보상을 설정할 수 있다. 스텝 S301에서 S303까지”의 실행 순서 및 스텝 “304에서 306까지”의 실행 순서는 변경될 수 있으며, 본 개시는 이에 한정되지 않거나 또는 대신에 단순히 스텝 S301과 S304을 교환하고, 스텝 S307의 공식을 ΔG=SQRT(M0/M1)-1로수정할수있다.
다음으로, 스텝 S309에서 누적된 신호 AAC(n)와 누적된 데이터 신호 DAC-DATA(n)에 초기화되며 (즉 DAC-DATA(n)=0, ACC(n)=0), 단순히 제1 동위상 교정 신호 (즉. I(n)=A*cos(w*n), Q(n)=0)는 I/Q 불균형 교정기 12에 의해 I/Q 이득 불균형 보상을 통해 보상되고, 제2 동위상 교정 신호는 디지털- 아날로그 변환, 저주파 통과 필터링 및 프론트 엔드 회로 13의 I 채널에 의한 동위상 LO 신호 혼합으로 처리된 다음, 제3 교정 신호 (즉 신호 S(t)는 제3 교정 신호)를 발생시키기 위해 프론트 엔드 회로 13에 의해 I/Q 결합으로 처리된다. 여전히 스텝 S309에서, 제3 교정 신호는 제3 교정 신호 강도를 얻기 위해 제곱 계산 및 신호 강도 획득 회로 14에 의한 저주파 통과 필터링으로 처리된다 (즉, 신호 강도 S2(t)LP는제3교정신호강도임).
그런 다음 스텝 S310에서, I/Q 불균형 추정기 303은 델터 추정을 사용하여 제3 교정 신호 강도를 추정하는데 사용된다. 즉 도 2처럼 누적된 신호 ACC(n)가 포화 상태가 될 때까지 누적된 데이터 신호 DAC-DATA(n)가 점차적으로 증가한다. 그런 다음, 스텝 S311에서, 컨트롤러 CTRL은 추정된 제3 교정 신호 강도 또는 추정된 제3 교정 신호 강도에 상응하는 누적된 데이터 신호 (즉 K0=DAC-DATA(n))를기록한다.
다음으로, 스텝 S312에서 누적된 신호 AAC(n)와 누적된 데이터 신호 DAC-DATA(n)가 초기화되고 (즉 DAC-DATA(n)=0, ACC(n)=0), 제2 동위상 및 직교 교정 신호 모두 (즉 I(n)=A*cos(w*n), Q(n)= A*cos(w*n))는 프론트 엔드 회로 13의 I 및 Q 채널로 제2 동위상 및 직교 교정 신호를 발생시키기 위해 I/Q 불균형 교정기를 통해 I/Q 이득 불균형 보상으로 보상 받으며, 제2 동위상 교정 신호는 디지털-아날로그 변환, 저주퍼 통과 필터링, 프로트 엔드 I 채널에 의한 동위성 LO 신호 믹싱을 통해 처리되며, 제2 직교 교정 신호는 디지터-아닐로그 변환, 저주파 통과 필터링 및 프론트 엔드 회로 13의 Q 채널에 의한 직교 LO 신호 혼합으로 처리되고, 처리된 두 신호 모두 제4 교정 신호 (즉 신호 S(t)이 제3 교정 신호)를 발생시키기 위해 프론트-엔드 회로 13에 의한 I/Q 결합으로 처리된다. 여전히 스텝 S31에서, 제4 교정 신호는 제곱 계산과 제4 교정 신호 강도를 얻기 위한 신호 강도 획득 회로 14에 의한 저주파 통과 필터링으로 처리된다 (즉 시호 강도 S2(t)LP는제4교정신호강도임).
그런 다음, 스텝 S313에서 I/Q 뷸균형 추정기 15는 델타 추정을 사용하여 제4 교정 신호 강도를 추정하는데 사용된다. 즉 축적된 신호 ACC(n)가 그림 2처럼 포화 상태가 될 때까지 축적된 데이터 신호 DAC-DATA(n)가 점차적으로 증가한다. 그리고 스텝 S314에서 컨트롤러 CTRL은 추정된 제4 교정 신호 강도 또는 추정된 제4 신호 강도 (즉 K1=DAC-DATA(n))에상응하는누적된데이터신호를기록한다.
다음으로, 스텝 S315에서, 컨트롤러 CTRL은 추정된 제3 및 제4 교정 신호 강도에 따라 (또는 추정된 제3 및 제4 교정 신호 강도에 상응하는 누적된 데이터 신호)에 따라 I/Q 위상 불균형 (Δθ)을 결정한다. 즉 Δθ=sin-1{[1-(K1/2K0)]}이다. 다음으로, 스텝 S306에서, I/Q 위상 불균형이 I/Q 불균형 교정기 12로 전송되므로 I/Q 불균형 교정기 12는 수신된 I/Q 위상 불균형에 기초하여 I/Q 위상 불균형 보상을 설정할 수 있다. 스텝 “S309에서 S311까지”의 실행 순서 및 스텝 “312에서 314까지”의 실행 순서는 변경될 수 있으며, 본 개시는 이에 한정되지 않거나 또는 대신에 단순히 스텝 S309 와 S312를 교환하고, 스텝 S307의 공식을 Δθ=sin-1{[1-(K0/2K1)]}로수정할수있다.
결론적으로, 제공된 I/Q 불균형 교정 장치 및 방법은 초고속 샘플링 속도 ADC가 필요 없기 때문에 비용, 전력 소비 및 하드웨어 복잡성을 줄일 수 있다. 더 나아가, 제공된 I/Q 불균형 교정 장치 및 방법을 사용하는 송신기 시스템은 밀리미터파의 통신 대역을 채택할 수 있다.
본 개시는 구체적인 실시예를 들어 설명하였지만, 해당 기술 분야의 숙련된 당업자라면 청구항에 기술된 본 개시의 범위와 정신을 벗어나지 않고 그에 대한 무수한 수정 및 변형이 가능하다.

Claims (10)

  1. 제1 동위상 교정 신호, 제1 직교 교정 신호, 또는 제1 동위상과 직교 교정 신호를 모두 선택적으로 발생시키는 교정 신호 발생기;
    I/Q 이득 불균형을 수신한 후에 제2 동위상 및 직교 교정 신호를 발생시키기 위해 제1 동위상 및 직교 교정 신호에 대해 I/Q 이득 불균형 보상을 수행하는데 사용되고, 교정 신호 발생기에 전기적으로 연결되며, 송신기 시스템의 프론트 엔드 회로에 대한 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호 또는 제2 동위상과 직교 교정 신호를 선택적으로 출력하는 I/Q 불균형 교정기;
    제1 교정 신호 강도에서부터 제4 교정 신호 강도 중 하나를 선택적으로 획득하여 출력하는데 사용되고, 송신기 시스템의 프론트 엔드 회로에 전기적으로 연결되며, 제1 교정 신호 강도에서부터 제4 교정 신호 강도는 각각 제1 교정 신호에서부터 제4 교정 신호에 상응하며, 제1 교정 신호에서부터 제4 교정 신호가 각각 프론트 엔드 회로가 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호, 제2 동위상 및 직교 교정 신호를 처리한 처리 신호들인 신호 강도 획득 회로; 및
    신호 강도 획득 회로, I/Q 불균형 교정기, 및 교정 신호 발생기에 전기적으로 연결되어, 델타 추정을 통해 제1 교정 신호 강도에서부터 제4 교정 신호 강도 중 하나를 선택적으로 추정하고, 추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하며, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 추정기를 포함하고,
    상기 I/Q 불균형 추정기는 누적된 데이터 신호에 따라 참조 신호 강도를 발생시키고, 참조 신호 강도를 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교하는 델타 추정을 수행하며, 그리고 누적된 데이터 신호는 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상이면서 해당 신호 강도에 근접해질 때까지 점차적으로 증가하는, I/Q 불균형 교정 모드로 작동되는 송신기 시스템에 사용되는, I/Q 불균형 교정 장치.
  2. 제1항에 있어서,
    I/Q 위상 불균형에 대한 계산이 I/Q 이득 불균형 계산 후에 수행되고, I/Q 이득 불균형 계산은 I/Q 이득 불균형이 계산된 후 I/Q 이득 불균형 보상을 정하기 위해 I/Q 불균형 교정기로 전송되며, I/Q 위상 불균형은 I/Q 위상 불균형이 계산된 후 I/Q 위상 불균형 보상을 정하기 위해 I/Q 불균형 교정기로 전송되는, I/Q 불균형 교정 장치.
  3. 제1항에 있어서,
    상기 신호 강도 획득 회로는
    프론트 엔드 회로에 전기적으로 연결되어 있으며, 제1교정 신호부터 제4 교정 신호 중 하나를 수신하여 제곱 계산을 수행하는데 사용되는 제곱 계산 회로; 및
    제곱 계산 회로와 I/Q 불균형 추정기에 전기적으로 연결되어 있으며, 제1 교정 신호에서부터 제4 교정 신호 중 제곱된 하나의 신호에 대해 저주파 통과 필터링을 수행하여 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나를 발생시키는데 사용되는 저주파 통과 필터를 포함하는, I/Q 불균형 교정 장치.
  4. 제1항에 있어서,
    상기 I/Q 불균형 추정기는
    신호 강도 획득 회로에 전기적으로 연결되어 있으며, 누적된 데이터 신호에 따라 참조 신호 강도를 발생시키고, 참조 신호 강도를 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교하는데 사용되며, 누적된 데이터 신호는 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상이면서 해당 신호 강도에 근접해질 때까지 점차적으로 증가하는 델타 추정을 위한 델타 추정기; 및
    추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하고, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 교정기 및 교정 신호 발생기와 전기적으로 연결되는 컨트롤러를 포함하는, I/Q 불균형 교정 장치.
  5. 제4항에 있어서,
    상기 델타 추정기는
    컨트롤러에 전기적으로 연결되며, 누적된 신호에 따라 컨트롤러에서 발생된 누적된 데이터 신호를 수신하는데 사용되며, 참조 신호 강도를 발생시키는 누적된 데이터 신호에 대해 디지털-아날로그 변환을 수행하기 위해 컨트롤러의 제1 클럭 신호에 의해 트리거되는 DAC;
    참조 신호 강도를 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교하는데 사용되며, 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 보다 적을 경우 델타 신호를 출력하고, 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상일 경우 제로 (0)를 출력하는 신호 강도 획득 회로와 DAC에 전기적으로 연결되는 비교기;
    지연 장치; 및
    애더로부터 지연 장치가 누적된 신호 출력을 지연시키기 위해 컨트롤러에서 제2 클럭 신호에 의해 트리거되고, 누적된 신호를 발생시키기 위해 지연 장치의 출력 신호와 비교기의 출력 신호를 더하는 지연 장치와 비교기에 전기적으로 연결되는 애더(adder)를 포함하는, I/Q 불균형 교정 장치.
  6. 제1항에 있어서,
    상기 I/Q 불균형 교정 장치에서 추정된 제1 교정 신호 강도에 상응하는 누적된 데이터 신호는 M0로 표시되며, 추정된 제2 교정 신호 강도에 상응하는 누적된 데이터 신호는 M1로 표시되고, I/Q 이득 불균형은 ΔG, 및 ΔG=SQRT(M1/M0)-1(i.e. ΔG=(M1/M0)^1/2-1)로 표시되며, 추정된 제3 교정 신호 강도에 상응하는 누적된 데이터 신호는 K0로 표시되고, 추정된 제4 교정 신호 강도에 상응하는 누적된 데이터 신호는 K1로 표시되며 I/Q 위상 불균형은 Δθ, 및 Δθ=sin-1{[1-(K1/2K0)]}로 표시되는, I/Q 불균형 교정 장치.
  7. 교정 신호 발생기를 가지고 있으며, I/Q 균형 교정 모드에서 제1 동위상 교정 신호, 제1 직교 교정 신호 또는 제1동위상 및 직교 교정 신호 모두를 선택적으로 발생시키는데 교정 신호 발생기를 사용하는 기저밴드 송신기;
    교정 신호 발생기에 전기적으로 연결되며, I/Q 균형 교정 모드에서 I/Q 이득 불균형을 수신한 후에 제2 동위상 및 직교 교정 신호를 발생시키기 위해 제1 동위상 및 직교 교정 신호에 대해 I/Q 이득 불균형 보상을 수행하는데 사용되고, 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호 또는 제2 동위상 및 직교 교정 신호 모두를 선택적으로 출력하는 I/Q 불균형 교정기;
    I/Q 불균형 교정기에 전기적으로 연결되며, I/Q 균형 교정 모드에서 제1 동위상 교정 신호, 제1 직교 교정 신호, 제2 동위상 교정 신호 또는 제2 동위상 및 직교 교정 신호 모두를 선택적으로 수신 및 처리하여 그에 따라 제1 교정 신호에서 제4 교정 신호 중 하나를 발생시키는데 사용되는 프론트 엔드 회로;
    송신기 시스템의 프론트 엔드 회로에 전기적으로 연결되며, I/Q 균형 교정 모드에서, 제1교정 신호 강도에서 제4 교정 신호 강도 중 하나를 선택적으로 획득 및 출력하는데 사용되며, 제1교정 신호 강도에서 제4 교정 신호 강도가 각각 제1교정 신호에서 제4 교정 신호에 상응하는 신호 강도 획득 회로; 및
    신호 강도 획득 회로, I/Q 불균형 교정기, 및 교정 신호 발생기에 전기적으로 연결되어, I/Q 균형 교정 모드에서, 델타 추정을 통해 제1 교정 신호 강도에서부터 제4 교정 신호 강도 중 하나를 선택적으로 추정하고, 추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하며, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 추정기를 포함하고,
    상기 I/Q 불균형 추정기는 누적된 데이터 신호에 따라 참조 신호 강도를 발생시키고, 참조 신호 강도를 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교하는 델타 추정을 수행하며, 그리고 누적된 데이터 신호는 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상이면서 해당 신호 강도에 근접해질 때까지 점차적으로 증가하는, 송신기 시스템.
  8. 제7항에 있어서,
    I/Q 위상 불균형 계산이 I/Q 이득 불균형 계산 후에 수행되고, I/Q 이득 불균형 계산 후에 I/Q 이득 불균형 보상 결정을 위해 I/Q 불균형 계산기로 I/Q 이득 불균형을 전송하며, I/Q 위상 불균형 계산 후에 I/Q 위상 불균형 보상 결정을 위해 I/Q 불균형 계산기로 I/Q 위상 불균형을 전송하는, 송신기 시스템.
  9. 제7항에 있어서,
    상기 신호 강도 획득 회로는
    프론트 엔드 회로에 전기적으로 연결되어 있으며, 제1교정 신호부터 제4 교정 신호 중 하나를 수신하여 제곱 계산을 수행하는데 사용되는 제곱 계산 회로; 및
    제곱 계산 회로와 I/Q 불균형 추정기에 전기적으로 연결되어 있으며, 제1 교정 신호에서부터 제4 교정 신호 중 제곱된 하나의 신호에 대해 저주파 통과 필터링을 수행하여 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나를 발생시키는데 사용되는 저주파 통과 필터를 포함하고,
    상기 I/Q 불균형 추정기는
    신호 강도 획득 회로에 전기적으로 연결되어 있으며, 누적된 데이터 신호에 따라 참조 신호 강도를 발생시키고, 참조 신호 강도를 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교하는데 사용되며, 누적된 데이터 신호는 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상이면서 해당 신호 강도에 근접해질 때까지 점차적으로 증가하는 델타 추정기; 및
    추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형을 계산하고, 추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형을 계산하는데 사용되는 I/Q 불균형 교정기 및 교정 신호 발생기와 전기적으로 연결되는 컨트롤러를 포함하는, 송신기 시스템.
  10. 제1 교정 신호 강도를 획득하고, 델타 추정을 사용하여 제1 교정 신호 강도를 추정하여 제1 교정 신호를 생성하기 위해 송신기 시스템의 프론트 엔드 회로에 제1 동위상 교정 신호를 입력하는 단계;
    제2 교정 신호 강도를 획득하고, 델타 추정을 사용하여 제2 교정 신호 강도를 추정하여 제2 교정 신호를 생성하기 위해 송신기 시스템의 프론트 엔드 회로에 제1 직교 교정 신호를 입력하는 단계;
    추정된 제1 및 제2 교정 신호 강도에 따라 I/Q 이득 불균형 계산을 입력하는 단계;
    델타 추정을 사용하여 제3 교정 신호 강도를 획득하고 제3 교정 신호 강도를 추정하여 제3 교정 신호를 발생시키기 위해 송신기 시스템의 프론트 엔드 회로에 제2 동위상 교정 신호를 입력하는 단계로 상기의 I/Q 이득 불균형 보상이 제2 동위상 교정 신호를 발생시키기 위해 제1 동위상 교정 신호에 대해 형성되는 단계;
    델타 추정을 사용하여 제4 교정 신호 강도를 획득하고 제4 교정 신호 강도를 추정하여 제4 교정 신호를 발생시키기 위해 송신기 시스템의 프론트 엔드 회로에 제2 동위상 교정 신호와 제2 직교 교정 신호를 입력하는 단계로 상기의 I/Q 이득 불균형 보상이 제2 직교 교정 신호를 발생시키기 위해 제1 직교 교정 신호에 대해 형성되는 단계; 및
    추정된 제3 및 제4 교정 신호 강도에 따라 I/Q 위상 불균형 계산하는 단계를 포함하고,
    델타 추정을 위해, 참조 신호 강도가 누적된 데이터 신호에 따라 발생되고, 참조 신호 강도는 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나와 비교되며, 그리고 누적된 데이터 신호는 참조 신호 강도가 제1 교정 신호 강도에서 제4 교정 신호 강도 중 하나 이상이면서 해당 신호 강도에 근접해질 때까지 점차적으로 증가하는, I/Q 불균형 교정 모드로 작동되는 송신기 시스템에 사용되는, I/Q 불균형 교정 방법.
KR1020170176573A 2017-12-20 2017-12-20 I/q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템 KR102001739B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170176573A KR102001739B1 (ko) 2017-12-20 2017-12-20 I/q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170176573A KR102001739B1 (ko) 2017-12-20 2017-12-20 I/q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템

Publications (2)

Publication Number Publication Date
KR20190074881A KR20190074881A (ko) 2019-06-28
KR102001739B1 true KR102001739B1 (ko) 2019-07-18

Family

ID=67066375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170176573A KR102001739B1 (ko) 2017-12-20 2017-12-20 I/q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템

Country Status (1)

Country Link
KR (1) KR102001739B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8654885B2 (en) * 2006-06-06 2014-02-18 Qualcomm Incorporated Fast in-phase and quadrature imbalance calibration
US9641126B2 (en) * 2013-12-19 2017-05-02 Qualcomm Incorporated Systems and methods for I-Q imbalance calibration

Also Published As

Publication number Publication date
KR20190074881A (ko) 2019-06-28

Similar Documents

Publication Publication Date Title
US9106402B2 (en) Signal delay estimator with absolute delay amount and direction estimation
US9210535B2 (en) Systems and methods for active interference cancellation to improve coexistence
US10097284B1 (en) I/Q imbalance calibration apparatus, method and transmitter system using the same
CN108040029B (zh) 接收机iq两路不平衡的补偿方法、装置及设备
US20090310711A1 (en) Transmitter and receiver capable of reducing in-phase/quadrature-phase (I/Q) mismatch and an adjusting method thereof
WO2018098634A1 (zh) 一种收发信机、基站及信号处理方法
TWI449385B (zh) 補償傳輸載波洩漏之方法及其收發電路
CN104767575A (zh) 两点调制发射机中高通通路数模转换器的增益校准方法
TW202243419A (zh) 發送器電路、補償值校正裝置與同相與正交不平衡補償值校正方法
WO2019137254A1 (zh) 基于iq两路不平衡产生的信号校准方法、装置及设备
WO2008085690A1 (en) A method and circuit for estimating in-phase/quadrature signal amplitude imbalance
US7983632B2 (en) Feedback control loop for amplitude modulation in a polar transmitter with a translational loop
KR102001739B1 (ko) I/q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템
US10069577B1 (en) I/Q imbalance calibration apparatus, method and transmitter system using the same
JP2004072336A (ja) 送信信号補償機能付き無線機
US8532590B2 (en) Digital phase feedback for determining phase distortion
KR102069424B1 (ko) I/q 불균형 교정 장치, 해당 교정 장치를 이용한 방법 및 송신기 시스템
JP6469827B1 (ja) Ｉ／ｑ不均衡較正の装置、方法および、それを用いたトランスミッタシステム
TWI657670B (zh) 一種ｉ／ｑ不平衡校準裝置
CN212992309U (zh) 信号发射系统及通信系统
EP3503488B1 (en) I/q imbalance calibration apparatus, method and transmitter system using the same
TWI657671B (zh) 一種ｉ／ｑ不平衡校準裝置
Dan et al. Measurement of complex transfer function of analog transmit-receive frontends for terahertz wireless communications
EP3503440A1 (en) I/q imbalance calibration apparatus, method and transmitter system using the same
JP6526780B1 (ja) Ｉ／ｑ不均衡較正の装置、方法および、それを用いたトランスミッタシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right