TWI466506B - 用以補償傳送器／接收器中同相訊號與正交訊號不匹配的方法 - Google Patents

用以補償傳送器／接收器中同相訊號與正交訊號不匹配的方法 Download PDF

Info

Publication number
TWI466506B
TWI466506B TW101105797A TW101105797A TWI466506B TW I466506 B TWI466506 B TW I466506B TW 101105797 A TW101105797 A TW 101105797A TW 101105797 A TW101105797 A TW 101105797A TW I466506 B TWI466506 B TW I466506B
Authority
TW
Taiwan
Prior art keywords
signal
multiplier
determining
delay unit
combination
Prior art date
Application number
TW101105797A
Other languages
English (en)
Other versions
TW201336273A (zh
Inventor
Yuan Shuo Chang
Hong Ta Hsu
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW101105797A priority Critical patent/TWI466506B/zh
Priority to US13/761,129 priority patent/US8879677B2/en
Publication of TW201336273A publication Critical patent/TW201336273A/zh
Priority to US14/497,334 priority patent/US8982993B2/en
Application granted granted Critical
Publication of TWI466506B publication Critical patent/TWI466506B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0033—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Transmitters (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Noise Elimination (AREA)

Description

用以補償傳送器/接收器中同相訊號與正交訊號不匹配的方法
本發明係有關於一種用以補償一接收器或一傳送器中同相訊號與正交訊號不匹配的方法，尤指一種可以補償一接收器或一傳送器中同相訊號與正交訊號增益/相位/路徑延遲不匹配的方法。
在一般的零中頻(Zero-IF)接收器中，可以直接將射頻信號直接降至基頻，其優點為由於沒有中頻需要選擇，所以沒有超外差架構的鏡相頻率干擾的問題，不需用到高品質的濾波器，此外，零中頻接收器僅有一個本地震盪器，亦即僅有一個相位雜訊來源，所以不需使用體積大且昂貴的濾波器，所以便於積體化。然而，零中頻接收器的缺點之一是解調時比較會因為本地震盪器所產生給同相通道與正交通道的震盪訊號不匹配，而發生解調後所產生之同相訊號與正交訊號有增益/相位不匹配(I/Q mismatch)的情形，另外，由於同相通道與正交通道的路徑延遲也會有差異，因此，同相訊號與正交訊號也會有路徑延遲不匹配的問題。
因為同相訊號與正交訊號的增益/相位/路徑延遲不匹配有可能會造成後續在訊號處理上的問題，例如位元錯誤率上升，因此，如何在接收器中設計一種具有同相訊號與正交訊號之增益/相位/路徑延遲的估測及補償方法為一重要的課題。
因此，本發明的目的之一在於提供一種可以補償一接收器或一傳送器中同相訊號與正交訊號增益/相位/路徑延遲不匹配的方法，以解決上述的問題。
依據本發明一實施例，揭露一種用以補償一接收器中同相訊號與正交訊號不匹配的方法，其中該接收器包含有一第一通道、一第二通道以及一第二乘法器，其中該第一通道至少包含有：一第一混波器，用以對一接收訊號進行混波操作以產生一第一訊號；一第一乘法器耦接於該第一混波器，且用以依據該第一訊號以產生一調整後第一訊號；以及一加法器，耦接於該第一乘法器；該第二通道至少包含有：一第二混波器，用以對該接收訊號進行混波操作以產生一第二訊號；以及一可調式延遲單元，耦接於該第二混波器，用以對該第二訊號進行延遲操作，以產生一延遲後第二訊號；該第二乘法器，耦接於該可調式延遲單元以及該加法器之間，用以依據該延遲後第二訊號以產生一調整後第二訊號，其中該加法器將該調整後第一訊號與該調整後第二訊號相加以得到一補償後第一訊號；其中該補償後第一訊號為同相訊號與正交訊號中之其一，且該延遲後第二訊號為同相訊號與正交訊號中之另一；以及該方法包含有：關閉該可調式延遲單元；接收一第一測試訊號以作為該接收訊號，並據以決定出該第一乘法器與該第二乘法器的一第一乘數組合；接收一第二測試訊號以作為該接收訊號，並據以決定出該第一乘法器與該第二乘法器的一第二乘數組合；以及依據該第一乘數組合與該第二乘數組合以計算出該可調式延遲單元的一延遲量。
依據本發明另一實施例，揭露一種用以補償一接收器中同相訊號與正交訊號不匹配的方法，其中該接收器包含有一第一通道、一第二通道以及一第二乘法器，其中該第一通道至少包含有：一第一混波器，用以對一接收訊號進行混波操作以產生一第一訊號；一可調式延遲單元，耦接於該第一混波器，用以對該第一訊號進行延遲操作，以產生一延遲後第一訊號；一第一乘法器，耦接於該可調式延遲單元，用以依據該延遲後第一訊號以產生一調整後第一訊號；以及一加法器，耦接於該第一乘法器；該第二通道，至少包含有：一第二混波器，用以對該接收訊號進行混波操作以產生一第二訊號；以及該第二乘法器，耦接於該第二混波器以及該加法器之間，用以依據該第二訊號以產生一調整後第二訊號，其中該加法器將該調整後第一訊號與該調整後第二訊號相加以得到一補償後第一訊號；其中該補償後第一訊號為同相訊號與正交訊號中之其一，且該第二訊號為同相訊號與正交訊號中之另一；以及該方法包含有：關閉該可調式延遲單元；接收一第一測試訊號以作為該接收訊號，並據以決定出該第一乘法器與該第二乘法器的一第一乘數組合；接收一第二測試訊號以作為該接收訊號，並據以決定出該第一乘法器與該第二乘法器的一第二乘數組合；以及依據該第一乘數組合與該第二乘數組合以計算出該可調式延遲單元的一延遲量。
依據本發明另一實施例，揭露一種用以補償一傳送器中同相訊號與正交訊號不匹配的方法，其中該傳送器包含有一第一通道、一第二乘法器以及一第二通道，其中該第一通道至少包含有：一第一乘法器，用以依據一第一訊號以產生一第一調整後第一訊號；以及一第一混波器，用以對該第一調整後第一訊號進行混波操作以產生一混波後第一訊號；該第二乘法器耦接於該加法器，用以依據該第一訊號以產生一第二調整後第一訊號；該第二通道至少包含有：一加法器，用以將該第二調整後第一訊號與該第二訊號相加以得到一調整後第二訊號；以及一可調式延遲單元，耦接於該加法器，用以對該調整後第二訊號進行延遲操作，以產生一延遲後第二訊號；一第二混波器，耦接於該可調式延遲單元，用以對該延遲後第二訊號進行混波操作以產生一混波後第二訊號；以及其中該第一調整後第一訊號為同相訊號與正交訊號中之其一，且該延遲後第二訊號為同相訊號與正交訊號中之另一；以及該方法包含有：關閉該可調式延遲單元；傳送一第一測試訊號與一第二測試訊號以分別作為該第一訊號與該第二訊號，並據以決定出該第一乘法器與該第二乘法器的一第一乘數組合；傳送一第三測試訊號與一第四測試訊號以分別作為該第一訊號與該第二訊號，並據以決定出該第一乘法器與該第二乘法器的一第二乘數組合；以及依據該第一乘數組合與該第二乘數組合以計算出該可調式延遲單元的一延遲量。
依據本發明另一實施例，揭露一種用以補償一傳送器中同相訊號與正交訊號不匹配的方法，其中該傳送器包含有一第一通道、一第二乘法器以及一第二通道，其中該第一通道至少包含有：一第一乘法器，用以依據一第一訊號以產生一第一調整後第一訊號；一可調式延遲單元，耦接於該第一乘法器，用以對該第一調整後第一訊號進行延遲操作，以產生一延遲後第一訊號；一第一混波器，用以對該延遲後第一訊號進行混波操作以產生一混波後第一訊號；該第二乘法器，用以依據該第一訊號以產生一第二調整後第一訊號；該第二通道至少包含有：一加法器，用以將該第二調整後第一訊號與該第二訊號相加以得到該一調整後第二訊號；以及一第二混波器，，用以對該調整後第二訊號進行混波操作以產生一混波後第二訊號；以及其中該延遲後第一訊號為同相訊號與正交訊號中之其一，且該調整後第二訊號為同相訊號與正交訊號中之另一；以及該方法包含有：關閉該可調式延遲單元；傳送一第一測試訊號與一第二測試訊號以分別作為該第一訊號與該第二訊號，並據以決定出該第一乘法器與該第二乘法器的一第一乘數組合；傳送一第三測試訊號與一第四測試訊號以分別作為該第一訊號與該第二訊號，並據以決定出該第一乘法器與該第二乘法器的一第二乘數組合；以及依據該第一乘數組合與該第二乘數組合以計算出該可調式延遲單元的一延遲量。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第1圖，第1圖為習知一接收器100所產生之同相訊號與正交訊號增益/相位/路徑延遲不匹配的示意圖，其中接收器100包含有兩個混波器110以及120，且圖式中的路徑延遲130係代表同相通道與正交通道的延遲差異，而並非一實際的元件。如第1圖所示，接收器100接收一訊號，其可表示為cos((wLO +wm )*t)，且該訊號分別經過混波器110以及120以及路徑延遲130後，會產生一同相訊號I以及一正交訊號Q，其中同相訊號I可以表示為(1+G)cos(wm t-P)，而正交訊號可以表示為sin(wm (t-dt))，其中G為增益不匹配的值、P為相位不匹配的值、以及dt為路徑延遲不匹配的量，且G、P值是由於本地震盪器所供應給混波器110以及120的兩個震盪訊號不匹配所產生的。
因此，本發明的目的在於提供一種接收器以使得所產生的同相訊號I與正交訊號Q可以儘可能地接近其理想值，亦即分別為cos(wm t)及sin(wm t)。
請參考第2圖，第2圖為依據本發明一實施例之接收器200的示意圖。如第2圖所示，接收器200包含有一第一通道210、一第二通道220以及一乘法器230，其中第一通道210包含有一混波器212、一乘法器214以及一加法器216，以及第二通道220包含有一混波器222以及一可調式延遲單元224。此外，接收器200另包含有一控制單元(未繪示)，其用以依據第一通道210與第二通道220的輸出以產生控制訊號以調整乘法器214的乘數X、乘法器230的乘數Y以及可調延遲單元224的延遲量。此外，於本實施例中，接收器200係為一零中頻(Zero-IF)接收器，但本發明並不以此為限。
在接收器200的操作上，混波器212依據一本地震盪訊號OS1對接收訊號Vin進行混波操作以產生一同相訊號I，乘法器214將同相訊號I與乘數X相乘以得到一調整後同相訊號Iadj；另一方面，混波器222依據一本地震盪訊號OS2對接收訊號Vin進行混波操作以產生一正交訊號Q，且可調式延遲單元224對正交訊號Q進行延遲操作以產生一延遲後正交訊號Qmatch，接著，乘法器230將延遲後正交訊號Qmatch與乘數Y相乘以得到一調整後正交訊號Qadj；最後，加法器216將調整後同相訊號Iadj以及調整後正交訊號Qadj相加以得到一補償後同相訊號Imatch。
請同時參考第2圖以及第3圖，第3圖為依據本發明一實施例之補償接收器200中同相訊號I與正交訊號Q不匹配的方法的流程圖。參考第3圖，流程敘述如下：於步驟300中，關閉(disable)可調式延遲單元224，亦即將可調式延遲單元224的延遲量設為0。接著，在步驟302中，接收器200接收一第一測試訊號，其中該第一測試訊號為具有頻率f1之單頻訊號，接著，該控制單元(未繪示)依據一後端電路依據補償後同相訊號Imatch與延遲後正交訊號Qmatch所計算出的鏡像抑制比(Image Rejection Ratio，IRR)來調整乘法器214的乘數X以及乘法器230的乘數Y，以得到具有最佳鏡像抑制比的一第一乘數組合(X1、Y1)。參考第1圖以及第2圖，假設第2圖所示之混波器212、222的輸出分別為第1圖所示之(1+G)cos(wm t-P)與sin(wm (t-dt))，則若是第2圖所示之補償後同相訊號Imatch與延遲後正交訊號Qmatch具有最佳鏡像抑制比，Y1的值應該是很逼近(-tan(P+2πf1*dt))。
接著，於步驟304中，接收器200接收一第二測試訊號，其中該第二測試訊號為具有頻率f2之單頻訊號，接著，該控制單元(未繪示)依據一後端電路依據補償後同相訊號Imatch與延遲後正交訊號Qmatch所計算出的鏡像抑制比來調整乘法器214的乘數X以及乘法器230的乘數Y，以得到具有最佳鏡像抑制比的一第二乘數組合(X2、Y2)。參考第1圖以及第2圖，假設第2圖所示之混波器212、222的輸出分別為第1圖所示之(1+G)cos(wm t-P)與sin(wm (t-dt))，則若是第2圖所示之補償後同相訊號Imatch與延遲後正交訊號Qmatch具有最佳鏡像抑制比，Y2的值應該是很逼近(-tan(P+2πf2*dt))。
接著，於步驟306中，該控制單元依據第一乘數組合(X1、Y1)與第二乘數組合(X2、Y2)以計算出可調式延遲單元224的一延遲量。詳細來說，由於在步驟302、304中已經計算出Y1(-tan(P+2πf1*dt))，且Y2(-tan(P+2πf2*dt))，因此，同相訊號I與正交訊號Q的路徑延遲量dt可以由以下公式計算出：dt(Y1-Y2)/(2π(f2-f1))；並由於dt=Δ*Ts=Δ/Fs，其中Ts、Fs分別為接收器200中一類比數位轉換器所使用的一取樣時脈週期及頻率，則可調式延遲單元224所使用的一延遲參數Δ可以計算如下：Δ=，其中FFT_pts為將該第一、第二測試訊號進行快速傅立葉轉換時所使用的點數，且tone_index為頻道索引值。
接著，在步驟308中，該控制單元(未繪示)開啟(enable)可調式延遲單元224並依據延遲參數Δ(或是延遲量dt)以設定可調式延遲單元224。
於步驟310中，接收器200接收一第三測試訊號，其中該第三測試訊號為具有頻率f3之單頻訊號，接著，該控制單元(未繪示)依據一後端電路依據補償後同相訊號Imatch與延遲後正交訊號Qmatch所計算出的鏡像抑制比來調整乘法器214的乘數X以及乘法器230的乘數Y，以得到具有最佳鏡像抑制比的一第三乘數組合(X3、Y3)。第三乘數組合(X3、Y3)為接收器200在後續使用時所使用之乘法器214與乘法器230的乘數。
如上所述，在決定出可調式延遲單元224所使用的延遲參數Δ、乘法器214的乘數X3以及乘法器230的乘數Y3之後，接收器200便可以消除同相訊號I與正交訊號Q的增益/相位/路徑延遲，而補償後同相訊號Imatch與延遲後正交訊號Qmatch則會在增益/相位/路徑延遲上能夠匹配。特別地，接收器200在消除同相訊號I與正交訊號Q的路徑延遲上，可以同時消除與頻率相關(frequency-dependent)以及與頻率不相關(frequency-independent)的相位不匹配問題。
此外，需注意的是，於第2圖所示之實施例中，第一通道210為同相通道，而第二通道220為正交通道，然而，與本發明之其他實施例中，第一通道210可以作為正交訊號通道而第二通道220則作為同相通道，而決定出延遲參數Δ、乘法器214的乘數X3以及乘法器230的乘數Y3的方式與第3圖所示的流程類似，所差異僅在於步驟306中計算出延遲參數Δ的計算公式，由於本發明領域中具有通常知識者應該能在閱讀過上述內容後輕易推導出計算方式，因此，細節在此不予贅述。
請參考第4圖，第4圖為依據本發明另一實施例之接收器400的示意圖。如第4圖所示，接收器400包含有一第一通道410、一第二通道420以及一乘法器430，其中第一通道410包含有一混波器412、一可調式延遲單元414、一乘法器416以及一加法器418，以及第二通道420包含有一混波器422。此外，接收器400另包含有一控制單元(未繪示)，其用以依據第一通道410與第二通道420的輸出以產生控制訊號以調整乘法器416的乘數X、乘法器430的乘數Y以及可調延遲單元414的延遲量。
在接收器400的操作上，混波器412依據一本地震盪訊號OS1對一接收訊號Vin進行混波操作以產生一同相訊號I，接著可調式延遲單元414對同相訊號I進行延遲操作以產生一延遲後同相訊號Id，接著，乘法器416將延遲後同相訊號Id與乘數X相乘以得到一調整後同相訊號Iadj；另一方面，混波器422依據一本地震盪訊號OS2對接收訊號Vin進行混波操作以產生一正交訊號Q，接著，乘法器430將正交訊號Q與乘數Y相乘以得到一調整後正交訊號Qadj；最後，加法器418將調整後同相訊號Iadj與調整後正交訊號Qadj相加以得到一補償後同相訊號Imatch。
接收器400中決定出可調式延遲單元414的延遲參數、乘法器416的乘數X以及乘法器430的乘數Y的方法可以參見第3圖所示的流程圖，其與第2圖所示之接收器200在決定上述延遲參數及乘數的差異僅在於步驟306中計算出延遲參數Δ的計算公式，由於本發明領域中具有通常知識者應該能在過上述揭露內容後輕易得知後續的計算方式(例如，可調式延遲單元224所使用的延遲參數Δ可以計算如下：Δ=，亦即第2圖實施例中計算延遲參數Δ的公式取負值)，因此，細節在此不予贅述。
此外，需注意的是，於第4圖所示之實施例中，第一通道410為同相通道，而第二通道420為正交通道，然而，與本發明之其他實施例中，第一通道410可以作為正交訊號通道而第二通道420可作為同相通道，而決定出延遲參數Δ、乘法器214的乘數X3以及乘法器230的乘數Y3的方式與第3圖所示的流程類似，所差異僅在於步驟306中計算出延遲參數Δ的計算公式，由於本發明領域中具有通常知識者應該能在閱讀過上述內容後輕易推導出計算方式，因此，細節在此不予贅述。
請參考第5圖，第5圖為習知一傳送器500所產生之輸出訊號中所包含的一同相訊號與一正交訊號增益/相位/路徑延遲不匹配的示意圖，其中傳送器500包含有兩個混波器510、520以及一加法器530，且圖式中的路徑延遲540係代表同相通道與正交通道的路徑延遲差異，而並非一實際的元件。如第5圖所示，傳送器500接收一同相訊號I與一正交訊號Q，其分別經過混波器510以及520以及路徑延遲530後相加，會產生一輸出訊號Vout以經由天線輸出，而其中本地震盪器所供應給混波器510以及520的兩個震盪訊號分別為(1+G)cos(wLO t+P)以及-sin(wLO t)，上述G為增益不匹配的值、P為相位不匹配的值、以及dt為路徑延遲不匹配的量。由於前述之輸出訊號Vout所包含的同相訊號與正交訊號具有增益/相位/路徑延遲的不匹配現象，因此，在後續接收器接收輸出訊號Vout並進行處理時有可能會產生錯誤。
請參考第6圖，第6圖為依據本發明一實施例之傳送器600的示意圖。如第6圖所示，傳送器600包含有一第一通道610、一第二通道620、一乘法器630以及一加法器640，其中第一通道610包含有一混波器612以及一乘法器614，以及第二通道620包含有一混波器622、一可調式延遲單元624以及一加法器626。。此外，傳送器600另包含有一控制單元(未繪示)，其用以依據傳送器600的一輸出訊號Vout以產生控制訊號以調整乘法器614的乘數X、乘法器630的乘數Y以及可調延遲單元624的延遲量。
在傳送器600的操作上，乘法器614將一同相訊號I與乘數X相乘以產生一第一調整後同相訊號Iadj1，接著，混波器612依據一本地震盪訊號OS1對第一調整後同相訊號Iadj1進行混波操作以產生一混波後同相訊號Imix；同時，乘法器630將同相訊號I與乘數Y相乘以產生一第二調整後同相訊號Iadj2，接著，加法器626將第二調整後同相訊號Iadj2與一正交訊號Q相加以得到一調整後正交訊號Qadj，可調式延遲單元624接著對調整後正交訊號Qadj進行延遲操作以產生一延遲後正交訊號Qd，混波器622接著依據一本地震盪訊號OS2對延遲後正交訊號Qd進行混波操作以產生一混波後正交訊號Qmix；最後，加法器640將混波後同相訊號Imix與混波後正交訊號Qmix相加以得到輸出訊號Vout。
請同時參考第6圖以及第7圖，第7圖為依據本發明一實施例之補償傳送器600中同相訊號與正交訊號不匹配的方法的流程圖。參考第7圖，流程敘述如下：於步驟700中，關閉(disable)可調式延遲單元624，亦即將可調式延遲單元624的延遲量設為0。接著，在步驟702中，傳送器600傳送一第一、第二測試訊號，其中該第一、第二測試訊號分別為具有頻率f1之同相與正交訊號，接著，該控制單元(未繪示)依據一後端電路依據傳送器600之輸出訊號Vout所計算出的鏡像抑制比(Image Rejection Ratio，IRR)來調整乘法器614的乘數X以及乘法器630的乘數Y，以得到具有最佳鏡像抑制比的一第一乘數組合(X1、Y1)。參考第5圖以及第6圖，假設第6圖所示之混波器612、622所接收到的兩個震盪訊號分別為(1+G)cos(wLO t+P)以及-sin(wLO t)，則若是第6圖所示之輸出訊號Vout具有最佳鏡像抑制比，Y1的值應該是很逼近(-tan(P+2πf1*dt))。
接著，在步驟704中，傳送器600傳送一第三、第四測試訊號，其中該第三、第四測試訊號分別為具有頻率f2之同相與正交訊號，接著，該控制單元(未繪示)依據一後端電路依據傳送器600之輸出訊號Vout所計算出的鏡像抑制比來調整乘法器614的乘數X以及乘法器630的乘數Y，以得到具有最佳鏡像抑制比的一第二乘數組合(X2、Y2)。參考第5圖以及第6圖，假設第6圖所示之混波器612、622所接收到的兩個震盪訊號分別為(1+G)cos(wLO t+P)以及-sin(wLO t)，則若是第6圖所示之輸出訊號Vout具有最佳鏡像抑制比，Y2的值應該是很逼近(-tan(P+2πf2*dt))。
接著，於步驟706中，該控制單元依據第一乘數組合(X1、Y1)與第二乘數組合(X2、Y2)以計算出可調式延遲單元624的一延遲量。詳細來說，由於在步驟702、704中已經計算出Y1(-tan(P+2πf1*dt))，且Y2(-tan(P+2πf2*dt))，因此，第一通道610與第二通道620的路徑延遲量dt可以由以下公式計算出：dt(Y1-Y2)/(2π(f2-f1))；並由於dt=Δ*Ts=Δ/Fs，其中Ts、Fs分別為傳送器600中一類比數位轉換器所使用的一取樣時脈週期及頻率，則可調式延遲單元624所使用的一延遲參數Δ可以計算如下：
其中FFT_pts為將該第一、第二測試訊號進行快速傅立葉轉換時所使用的點數，且tone_index為頻道索引值。
接著，在步驟708中，該控制單元(未繪示)開啟(enable)可調式延遲單元624並依據延遲參數Δ(或是延遲量dt)以設定可調式延遲單元624。
於步驟710中，傳送器200傳送一第五、第六測試訊號，其中該第五、第六測試訊號分別為具有頻率f3之同相與正交訊號，接著，該控制單元(未繪示)依據一後端電路依據傳送器600之輸出訊號Vout所計算出的鏡像抑制比來調整乘法器614的乘數X以及乘法器630的乘數Y，以得到具有最佳鏡像抑制比的一第三乘數組合(X3、Y3)。第三乘數組合(X3、Y3)為傳送器200在後續使用時所使用之乘法器614與乘法器630的乘數。
如上所述，在決定出可調式延遲單元624所使用的延遲參數Δ、乘法器614的乘數X3以及乘法器630的乘數Y3之後，傳送器600便可以消除輸出訊號Vout中同相訊號與正交訊號的增益/相位/路徑延遲，而輸出訊號Vout後續被接收器接收並解調產生之同相訊號與正交訊號在增益/相位/路徑延遲上也能夠匹配。
此外，需注意的是，於第6圖所示之實施例中，第一通道610為同相通道，而第二通道620為正交通道，然而，與本發明之其他實施例中，第一通道610可以作為正交訊號通道而第二通道620則作為同相通道，而決定出延遲參數Δ、乘法器614的乘數X3以及乘法器630的乘數Y3的方式與第7圖所示的流程類似，所差異僅在於步驟706中計算出延遲參數Δ的計算公式，由於本發明領域中具有通常知識者應該能在閱讀過上述內容後輕易推導出計算方式，因此，細節在此不予贅述。
請參考第8圖，第8圖為依據本發明另一實施例之傳送器800的示意圖。如第8圖所示，傳送器800包含有一第一通道810、一第二通道820、一乘法器830以及一加法器840，其中第一通道810包含有一混波器812、一可調式延遲單元814以及一乘法器816，以及第二通道820包含有一混波器822以及一加法器824。此外，傳送器800另包含有一控制單元(未繪示)，其用以依據傳送器800的一輸出訊號Vout以產生控制訊號以調整乘法器816的乘數X、乘法器830的乘數Y以及可調延遲單元814的延遲量。
在傳送器800的操作上，乘法器816將一同相訊號I與乘數X相乘以得到一第一調整後同相訊號Iadj1，接著，可調式延遲單元814對第一調整後同相訊號Iadj1進行延遲操作，以產生一延遲後同相訊號Id，混波器812接著依據一本地震盪訊號OS1以對延遲後同相訊號Id進行混波操作以產生一混波後同相訊號Imix；同時，乘法器830將同相訊號I與乘數Y相乘以得到一第二調整後同相訊號Iadj2，接著，加法器824將第二調整後第一訊號Iadj2與一正交訊號Q相加以得到一調整後正交訊號Qadj，混波器822接著依據一本地震盪訊號OS2以對調整後正交訊號Qadj進行混波操作以產生一混波後正交訊號Qmix；最後，加法器840將混波後同相訊號Imix與混波後正交訊號Qmix相加以得到輸出訊號Vout。
傳送器800中決定出可調式延遲單元814的延遲參數、乘法器816的乘數X以及乘法器830的乘數Y的方法可以參見第7圖所示的流程圖，其與第6圖所示之傳送器600在決定上述延遲參數及乘數的差異僅在於步驟706中計算出延遲參數Δ的計算公式，由於本發明領域中具有通常知識者應該能在過上述揭露內容後輕易得知後續的計算方式(例如，可調式延遲單元224所使用的延遲參數Δ可以計算如下：Δ=，亦即第6圖實施例中計算延遲參數Δ的公式取負值)，因此，細節在此不予贅述。
此外，需注意的是，於第8圖所示之實施例中，第一通道810為同相通道，而第二通道820為正交通道，然而，與本發明之其他實施例中，第一通道810可以作為正交訊號通道而第二通道820可作為同相通道，而決定出延遲參數Δ、乘法器816的乘數X3以及乘法器830的乘數Y3的方式與第3圖所示的流程類似，所差異僅在於步驟706中計算出延遲參數Δ的計算公式，由於本發明領域中具有通常知識者應該能在閱讀過上述內容後輕易推導出計算方式，因此，細節在此不予贅述。
簡要歸納本發明，於本發明之補償一接收器或一傳送器中同相訊號與正交訊號不匹配的方法中，其可以正確有效地決定出補償增益/相位/路徑延遲的參數，以避免訊號在進行後續處理上的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、400．．．接收器
110、120、212、222、412、422、510、520、612、622、812、822．．．混波器
130、540．．．路徑延遲
210、410、610、810．．．第一通道
214、230、416、430、614、630、816、830．．．乘法器
216、418、530、626、640、824、840．．．加法器
220、420、620、820．．．第二通道
224、414、624、814．．．可調式延遲單元
300~310、700~710．．．步驟
500、600、800．．．傳送器
第1圖為習知一接收器所產生之同相訊號與正交訊號增益/相位/路徑延遲不匹配的示意圖。
第2圖為依據本發明一實施例之接收器的示意圖。
第3圖為依據本發明一實施例之補償接收器中同相訊號與正交訊號不匹配的方法的流程圖。
第4圖為依據本發明另一實施例之接收器的示意圖。
第5圖為習知一傳送器所產生之輸出訊號中所包含的一同相訊號與一正交訊號增益/相位/路徑延遲不匹配的示意圖。
第6圖為依據本發明一實施例之傳送器的示意圖。
第7圖為依據本發明一實施例之補償傳送器中同相訊號與正交訊號不匹配的方法的流程圖。
第8圖為依據本發明另一實施例之傳送器的示意圖。
200．．．接收器
210．．．第一通道
212、222．．．混波器
214、230．．．乘法器
216．．．加法器
220．．．第二通道
224．．．可調式延遲單元

Claims (18)

  1. 一種用以補償一接收器中同相(in-phase)訊號與正交(quadrature)訊號不匹配的方法，其中該接收器包含有：一第一通道，至少包含有：一第一混波器，用以對一接收訊號進行混波操作以產生一第一訊號；一第一乘法器，耦接於該第一混波器，用以依據該第一訊號以產生一調整後第一訊號；以及一加法器，耦接於該第一乘法器；以及一第二通道，至少包含有：一第二混波器，用以對該接收訊號進行混波操作以產生一第二訊號；以及一可調式延遲單元，耦接於該第二混波器，用以對該第二訊號進行延遲操作，以產生一延遲後第二訊號；以及一第二乘法器，耦接於該可調式延遲單元以及該加法器之間，用以依據該延遲後第二訊號以產生一調整後第二訊號，其中該加法器將該調整後第一訊號與該調整後第二訊號相加以得到一補償後第一訊號；其中該補償後第一訊號為同相訊號與正交訊號中之其一，且該延遲後第二訊號為同相訊號與正交訊號中之另一；以及該方法包含有：關閉(disable)該可調式延遲單元；接收一第一測試訊號以作為該接收訊號，並據以決定出該第一乘法器與該第二乘法器的一第一乘數組合；接收一第二測試訊號以作為該接收訊號，並據以決定出該第一乘法器與該第二乘法器的一第二乘數組合；以及依據該第一乘數組合與該第二乘數組合以計算出該可調式延遲單元的一延遲量。
  2. 如申請專利範圍第1項中所述之方法，其中該第一測試訊號與該第二測試訊號分別為具有不同頻率之單頻訊號。
  3. 如申請專利範圍第1項中所述之方法，其中決定該第一乘數組合的步驟包含有：接收該第一測試訊號，並依據一鏡像抑制比(Image Rejection Ratio，IRR)以決定出該第一乘法器與該第二乘法器的該第一乘數組合；以及決定該第二乘數組合的步驟包含有：接收該第二測試訊號，並依據另一鏡像抑制比以決定出該第一乘法器與該第二乘法器的該第二乘數組合；其中每一鏡像抑制比係依據該補償後第一訊號以及該延遲後第二訊號所計算得到。
  4. 如申請專利範圍第1項中所述之方法，另包含有：於計算出該可調式延遲單元的該延遲量之後，開啟該可調式延遲單元並依據該延遲量以設定該可調式延遲單元；以及接收一第三測試訊號以作為該接收訊號，並據以決定出該第一乘法器與該第二乘法器的一第三乘數組合。
  5. 如申請專利範圍第4項中所述之方法，其中決定該第三乘數組合的步驟包含有：接收該第三測試訊號，並依據一鏡像抑制比以決定出該第一乘法器與該第二乘法器的該第三乘數組合。
  6. 一種用以補償一接收器中同相(in-phase)訊號與正交(quadrature)訊號不匹配的方法，其中該接收器包含有：一第一通道，至少包含有：一第一混波器，用以對一接收訊號進行混波操作以產生一第一訊號；一可調式延遲單元，耦接於該第一混波器，用以對該第一訊號進行延遲操作，以產生一延遲後第一訊號；一第一乘法器，耦接於該可調式延遲單元，用以依據該延遲後第一訊號以產生一調整後第一訊號；以及一加法器，耦接於該第一乘法器；以及一第二通道，至少包含有：一第二混波器，用以對該接收訊號進行混波操作以產生一第二訊號；以及一第二乘法器，耦接於該第二混波器以及該加法器之間，用以依據該第二訊號以產生一調整後第二訊號，其中該加法器將該調整後第一訊號與該調整後第二訊號相加以得到一補償後第一訊號；其中該補償後第一訊號為同相訊號與正交訊號中之其一，且該第二訊號為同相訊號與正交訊號中之另一；以及該方法包含有：關閉(disable)該可調式延遲單元；接收一第一測試訊號以作為該接收訊號，並據以決定出該第一乘法器與該第二乘法器的一第一乘數組合；接收一第二測試訊號以作為該接收訊號，並據以決定出該第一乘法器與該第二乘法器的一第二乘數組合；以及依據該第一乘數組合與該第二乘數組合以計算出該可調式延遲單元的一延遲量。
  7. 如申請專利範圍第6項中所述之方法，其中該第一測試訊號與該第二測試訊號分別為具有不同頻率之單頻訊號。
  8. 如申請專利範圍第6項中所述之方法，其中決定該第一乘數組合的步驟包含有：接收該第一測試訊號，並依據一鏡像抑制比(Image Rejection Ratio，IRR)以決定出該第一乘法器與該第二乘法器的該第一乘數組合；以及決定該第二乘數組合的步驟包含有：接收該第二測試訊號，並依據另一鏡像抑制比以決定出該第一乘法器與該第二乘法器的該第二乘數組合；其中每一鏡像抑制比係依據該補償後第一訊號以及第二訊號所計算得到。
  9. 如申請專利範圍第6項中所述之方法，另包含有：於計算出該可調式延遲單元的該延遲量之後，開啟該可調式延遲單元並依據該延遲量以設定該可調式延遲單元；以及接收一第三測試訊號以作為該接收訊號，並據以決定出該第一乘法器與該第二乘法器的一第三乘數組合。
  10. 如申請專利範圍第9項中所述之方法，其中決定該第三乘數組合的步驟包含有：接收該第三測試訊號，並依據一鏡像抑制比以決定出該第一乘法器與該第二乘法器的該第三乘數組合。
  11. 一種用以補償一傳送器中同相(in-phase)訊號與正交(quadrature)訊號不匹配的方法，其中該傳送器包含有：一第一通道，至少包含有：一第一乘法器，用以依據一第一訊號以產生一第一調整後第一訊號；以及一第一混波器，用以對該第一調整後第一訊號進行混波操作以產生一混波後第一訊號；一第二乘法器，耦接於該加法器，用以依據該第一訊號以產生一第二調整後第一訊號；以及一第二通道，至少包含有：一加法器，用以將該第二調整後第一訊號與該第二訊號相加以得到一調整後第二訊號；以及一可調式延遲單元，耦接於該加法器，用以對該調整後第二訊號進行延遲操作，以產生一延遲後第二訊號；一第二混波器，耦接於該可調式延遲單元，用以對該延遲後第二訊號進行混波操作以產生一混波後第二訊號；以及其中該第一調整後第一訊號為同相訊號與正交訊號中之其一，且該延遲後第二訊號為同相訊號與正交訊號中之另一；以及該方法包含有：關閉(disable)該可調式延遲單元；傳送一第一測試訊號與一第二測試訊號以分別作為該第一訊號與該第二訊號，並據以決定出該第一乘法器與該第二乘法器的一第一乘數組合；傳送一第三測試訊號與一第四測試訊號以分別作為該第一訊號與該第二訊號，並據以決定出該第一乘法器與該第二乘法器的一第二乘數組合；以及依據該第一乘數組合與該第二乘數組合以計算出該可調式延遲單元的一延遲量。
  12. 如申請專利範圍第11項中所述之方法，其中決定該第一乘數組合的步驟包含有：傳送該第一測試訊號與該第二測試訊號，並依據一鏡像抑制比(Image Rejection Ratio，IRR)以決定出該第一乘法器與該第二乘法器的該第一乘數組合；以及決定該第二乘數組合的步驟包含有：傳送該第三測試訊號與該第四測試訊號，並依據另一鏡像抑制比以決定出該第一乘法器與該第二乘法器的該第二乘數組合；其中每一鏡像抑制比係依據該混波後第一訊號以及該混波後第二訊號所計算得到。
  13. 如申請專利範圍第11項中所述之方法，另包含有：於計算出該可調式延遲單元的該延遲量之後，開啟該可調式延遲單元並依據該延遲量以設定該可調式延遲單元；以及傳送一第五測試訊號與一第六測試訊號以分別作為該第一訊號與該第二訊號，並據以決定出該第一乘法器與該第二乘法器的一第三乘數組合。
  14. 如申請專利範圍第13項中所述之方法，其中決定該第三乘數組合的步驟包含有：傳送該第五測試訊對與該第六測試訊號，並依據一最佳鏡像抑制比以決定出該第一乘法器與該第二乘法器的該第三乘數組合。
  15. 一種用以補償一傳送器中同相(in-phase)訊號與正交(quadrature)訊號不匹配的方法，其中該傳送器包含有：一第一通道，至少包含有：一第一乘法器，用以依據一第一訊號以產生一第一調整後第一訊號；一可調式延遲單元，耦接於該第一乘法器，用以對該第一調整後第一訊號進行延遲操作，以產生一延遲後第一訊號；一第一混波器，用以對該延遲後第一訊號進行混波操作以產生一混波後第一訊號；一第二乘法器，用以依據該第一訊號以產生一第二調整後第一訊號；一第二通道，至少包含有：一加法器，用以將該第二調整後第一訊號與該第二訊號相加以得到一調整後第二訊號；以及一第二混波器，用以對該第二訊號進行混波操作以產生一混波後第二訊號；以及其中該延遲後第一訊號為同相訊號與正交訊號中之其一，且該調整後第二訊號為同相訊號與正交訊號中之另一；以及該方法包含有：關閉(disable)該可調式延遲單元；傳送一第一測試訊號與一第二測試訊號以分別作為該第一訊號與該第二訊號，並據以決定出該第一乘法器與該第二乘法器的一第一乘數組合；傳送一第三測試訊號與一第四測試訊號以分別作為該第一訊號與該第二訊號，並據以決定出該第一乘法器與該第二乘法器的一第二乘數組合；以及依據該第一乘數組合與該第二乘數組合以計算出該可調式延遲單元的一延遲量。
  16. 如申請專利範圍第15項中所述之方法，其中決定該第一乘數組合的步驟包含有：傳送該第一測試訊號與該第二測試訊號，並依據一鏡像抑制比(Image Rejection Ratio，IRR)以決定出該第一乘法器與該第二乘法器的該第一乘數組合；以及決定該第二乘數組合的步驟包含有：傳送該第三測試訊號與該第四測試訊號，並依據另一鏡像抑制比以決定出該第一乘法器與該第二乘法器的該第二乘數組合；其中每一鏡像抑制比係依據該混波後第一訊號以及該混波後第二訊號所計算得到。
  17. 如申請專利範圍第15項中所述之方法，另包含有：於計算出該可調式延遲單元的該延遲量之後，開啟該可調式延遲單元並依據該延遲量以設定該可調式延遲單元；以及傳送一第五測試訊號與一第六測試訊號以分別作為該第一訊號與該第二訊號，並據以決定出該第一乘法器與該第二乘法器的一第三乘數組合。
  18. 如申請專利範圍第17項中所述之方法，其中決定該第三乘數組合的步驟包含有：傳送該第五測試訊對與該第六測試訊號，並依據一鏡像抑制比以決定出該第一乘法器與該第二乘法器的該第三乘數組合。
TW101105797A 2012-02-22 2012-02-22 用以補償傳送器／接收器中同相訊號與正交訊號不匹配的方法 TWI466506B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101105797A TWI466506B (zh) 2012-02-22 2012-02-22 用以補償傳送器／接收器中同相訊號與正交訊號不匹配的方法
US13/761,129 US8879677B2 (en) 2012-02-22 2013-02-06 Method for compensating mismatch of in-phase signal and quadrature signal of transmitter/receiver
US14/497,334 US8982993B2 (en) 2012-02-22 2014-09-26 Method for compensating mismatch of in-phase signal and quadrature signal of transmitter/receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101105797A TWI466506B (zh) 2012-02-22 2012-02-22 用以補償傳送器／接收器中同相訊號與正交訊號不匹配的方法

Publications (2)

Publication Number Publication Date
TW201336273A TW201336273A (zh) 2013-09-01
TWI466506B true TWI466506B (zh) 2014-12-21

Family

ID=48982253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105797A TWI466506B (zh) 2012-02-22 2012-02-22 用以補償傳送器／接收器中同相訊號與正交訊號不匹配的方法

Country Status (2)

Country Link
US (2) US8879677B2 (zh)
TW (1) TWI466506B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110868227B (zh) * 2018-08-28 2022-02-25 瑞昱半导体股份有限公司 可量测传送端镜像抑制比的传送电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143966A1 (en) * 2002-01-25 2003-07-31 Youngjin Kim Mixer circuit with spurious rejection by using mismatch compensation
TW201002002A (en) * 2008-06-16 2010-01-01 Realtek Semiconductor Corp Transmitter, receiver and adjusting method for reducing I/Q mismatch
TW201039550A (en) * 2009-04-30 2010-11-01 Richwave Technology Corp Method and apparatus for signal reception

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265949B1 (en) * 1999-12-22 2001-07-24 Lg Information & Communications, Ltd. Phase compensation apparatus and method for a digital modulator
US6940916B1 (en) * 2000-01-27 2005-09-06 Pmc-Sierra, Inc. Wideband analog quadrature modulator/demodulator with pre-compensation/post-compensation correction
US6704551B2 (en) * 2001-02-21 2004-03-09 Koninklijke Philips Electronics N.V. Calibration of in-phase and quadrature transmit branches of a transmitter
DE10114779A1 (de) * 2001-03-26 2002-10-24 Infineon Technologies Ag Sende-und Empfangseinheit
US20020181611A1 (en) * 2001-06-01 2002-12-05 Lg Electronics Inc. Analog quadrature modulator (AQM) error compensating apparatus and method
WO2003003686A1 (en) * 2001-06-29 2003-01-09 Nokia Corporation Iq-imbalance
US7346313B2 (en) * 2002-03-04 2008-03-18 Cafarella John H Calibration of I-Q balance in transceivers
US6892060B2 (en) * 2002-06-28 2005-05-10 Institute Of Microelectronics Fully integrated self-tuned image rejection downconversion system
KR100457924B1 (ko) * 2002-10-07 2004-11-18 한국전자통신연구원 Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치
US7184714B1 (en) * 2003-11-04 2007-02-27 Advanced Micro Devices, Inc. Frequency domain estimation of IQ imbalance in a wireless OFDM direct conversion receiver using loopback connection
US7333582B2 (en) 2004-03-02 2008-02-19 Matsushita Electric Industrial Co., Ltd. Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus
US7633994B2 (en) * 2004-07-30 2009-12-15 Rearden, LLC. System and method for distributed input-distributed output wireless communications
US7463864B2 (en) * 2004-04-09 2008-12-09 Broadcom Corporation Modified dual band direct conversion architecture that allows extensive digital calibration
US7570923B2 (en) * 2004-05-18 2009-08-04 Agere Systems Inc. I/Q compensation of frequency dependent response mismatch in a pair of analog low-pass filters
US20060109893A1 (en) * 2004-11-24 2006-05-25 Hsin-Hung Chen Inphase/quadrature phase imbalance compensation
US7831220B2 (en) * 2005-07-26 2010-11-09 Broadcom Corporation Methods and systems for calibrating for gain and phase imbalance and local oscillator feed-through
KR100710088B1 (ko) * 2006-02-23 2007-04-20 지씨티 세미컨덕터 인코포레이티드 Ｉｑ 불일치를 보상하는 수신 회로 및 방법
US7580692B2 (en) * 2006-05-16 2009-08-25 Research In Motion Limited Mobile wireless communications device having low-IF receiver circuitry that adapts to radio environment
US8654885B2 (en) * 2006-06-06 2014-02-18 Qualcomm Incorporated Fast in-phase and quadrature imbalance calibration
TWI327851B (en) 2006-07-28 2010-07-21 Mstar Semiconductor Inc Apparatus and method for detecting signal polarity
US7881402B2 (en) * 2006-09-07 2011-02-01 Via Technologies, Inc. Compensation for gain imbalance, phase imbalance and DC offsets in a transmitter
US8478222B2 (en) * 2007-01-05 2013-07-02 Qualcomm Incorporated I/Q calibration for walking-IF architectures
FR2914515B1 (fr) * 2007-04-02 2009-07-03 St Microelectronics Sa Calibration dans un module d'emission radio frequence
CN101743730B (zh) * 2007-07-10 2014-02-12 日本电气株式会社 信号处理装置和信号处理方法
CN101631096B (zh) 2008-07-16 2012-03-21 瑞昱半导体股份有限公司 降低同相/正交相不匹配的发射机、接收机及调整方法
EP2237413B1 (en) * 2009-03-31 2013-05-08 Sony Corporation Compensator unit and compensation method for I/Q imbalance errors
US8953663B2 (en) * 2009-09-25 2015-02-10 Intel Corporation Calibration of quadrature imbalance via loopback phase shifts
US8311083B2 (en) * 2009-12-29 2012-11-13 Texas Instruments Incorporated Joint transmit and receive I/Q imbalance compensation
US8711905B2 (en) * 2010-05-27 2014-04-29 Intel Corporation Calibration of quadrature imbalances using wideband signals

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143966A1 (en) * 2002-01-25 2003-07-31 Youngjin Kim Mixer circuit with spurious rejection by using mismatch compensation
TW201002002A (en) * 2008-06-16 2010-01-01 Realtek Semiconductor Corp Transmitter, receiver and adjusting method for reducing I/Q mismatch
TW201039550A (en) * 2009-04-30 2010-11-01 Richwave Technology Corp Method and apparatus for signal reception

Also Published As

Publication number Publication date
US8982993B2 (en) 2015-03-17
US20130215999A1 (en) 2013-08-22
US8879677B2 (en) 2014-11-04
US20150010109A1 (en) 2015-01-08
TW201336273A (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
TWI528764B (zh) 校正傳送器／接收器的第一、第二訊號路徑之間的不匹配的校正方法與校正裝置
US20160359614A1 (en) Adaptive I/Q Mismatch Calibration
US8135094B2 (en) Receiver I/Q group delay mismatch correction
TWI536779B (zh) 校正傳送器／接收器的第一、第二訊號路徑之間的不匹配的校正方法與校正裝置
JP4573062B2 (ja) 位相雑音補正装置及びその方法
TWI524706B (zh) 具有同相正交信號失衡估測及校正技術的無線通信接收器
TWI416899B (zh) 校正通訊電路中同相／正交訊號間之不匹配的方法與裝置
US9385822B2 (en) Wideband calibration method and wideband calibration apparatus for calibrating mismatch between first signal path and second signal path of transmitter/receiver
US9281907B2 (en) Quadrature error correction using polynomial models in tone calibration
TWI463847B (zh) 傳接器的同相與正交校正系統與方法
WO2019137253A1 (zh) 接收机iq两路不平衡的补偿方法、装置及设备
TWI385913B (zh) 接收器與無線訊號接收方法
CN104980388B (zh) 用于窄带信号正交误差校正的系统和方法
JP5068109B2 (ja) 直接変換構造のデジタルクワドラチャ送受信器で不整合を補償する方法及び装置
TW201315186A (zh) 失衡補償器與失衡補償方法以及直接降頻接收裝置
TWI280002B (en) Apparatus and method for calibrating IQ mismatch
Khandelwal et al. A novel gain, phase and offset calibration scheme for wideband direct-conversion transmitters
TWI466506B (zh) 用以補償傳送器／接收器中同相訊號與正交訊號不匹配的方法
WO2018057320A1 (en) Wideband residual sideband calibration
CN103297070B (zh) 补偿传送器/接收器中同相信号与正交信号不匹配的方法
US10924320B2 (en) IQ mismatch correction module
TWI657670B (zh) 一種ｉ／ｑ不平衡校準裝置
TWI657671B (zh) 一種ｉ／ｑ不平衡校準裝置
US8200171B1 (en) Square wave testing of two-point polar amplifiers
JP2010183222A (ja) Ｆｍ復調装置とｆｍ受信装置および電子機器