KR100457924B1 - Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치 - Google Patents

Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치 Download PDF

Info

Publication number
KR100457924B1
KR100457924B1 KR10-2002-0060990A KR20020060990A KR100457924B1 KR 100457924 B1 KR100457924 B1 KR 100457924B1 KR 20020060990 A KR20020060990 A KR 20020060990A KR 100457924 B1 KR100457924 B1 KR 100457924B1
Authority
KR
South Korea
Prior art keywords
signal
phase
gain
mismatch
output
Prior art date
Application number
KR10-2002-0060990A
Other languages
English (en)
Other versions
KR20040031522A (ko
Inventor
송윤정
김영완
김내수
오덕길
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0060990A priority Critical patent/KR100457924B1/ko
Priority to US10/406,094 priority patent/US7010059B2/en
Publication of KR20040031522A publication Critical patent/KR20040031522A/ko
Application granted granted Critical
Publication of KR100457924B1 publication Critical patent/KR100457924B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3809—Amplitude regulation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0028—Correction of carrier offset at passband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase

Abstract

본 발명은 I 채널과 Q 채널 간 이득 및 위상 불일치를 보상하는 직교 복조 장치에 관한 것으로, 고속 무선 통신을 위한 직교 복조 장치로서, 수신 신호를 디지털 신호로 변환하기 위한 A/D 변환부; 상기 A/D 변환부에 의해 변환된 신호로부터 반송파 및 심볼 타이밍을 복원하기 위한 신호 복원부; 상기 신호 복원부에서 출력되는 복원 신호를 검출하여 결정하기 위한 결정부; 상기 복원 신호에서 I 채널 및 Q 채널의 이득 불일치를 검출하고, 상기 이득 불일치를 보상하기 위한 I/Q 이득 보상값을 출력하는 I/Q 이득 불일치 검출부; 상기 복원 신호와 상기 결정부에서 출력되는 신호간의 신호 크기 차이를 상기 복원 신호의 부호에 따라 I 채널 및 Q 채널에 각각 적용하여 상기 복원 신호의 I 채널과 Q 채널간 위상 불일치를 검출하고, 상기 위상 불일치를 보상하기 위한 I/Q 위상 보상값을 출력하는 I/Q 위상 불일치 검출부; 상기 A/D 변환부와 상기 신호 복원부 사이에 위치하며, 상기 I/Q 이득 불일치 검출부에서 출력되는 I/Q 이득 보상값을 상기 수신 신호에 반영하기 위한 I/Q 이득 보상부; 및 상기 I/Q 이득 보상부와 상기 신호 복원부 사이에 위치하며, 상기 I/Q 위상 불일치 검출부에서 출력되는 I/Q 위상 보상값을 상기 수신 신호에 반영하기 위한 I/Q 위상 보상부를 포함한다. 본 발명에 따르면, 직교 복조기에서 나타나는 I 채널 및 Q 채널 간 불일치를 검출하고 이를 보정하는 기능을 제공하여 I 채널 및 Q 채널 간 불일치로 인해 발생하는 복조기의 성능 저하를 막아주는 효과가 있다.

Description

Ｉ 채널 및 Ｑ 채널 간 이득 및 위상 불일치를 보상하는 직교 복조 장치 {QUADRATURE DEMODULATING APPARATUS FOR COMPENSATING GAIN AND PHASE IMBALANCES BETWEEN IN-PHASE AND QUADRATURE-PHASE COMPONENTS}
본 발명은 고속 무선통신 시스템에서 사용되는 직교 복조 장치에 관한 것으로, 특히 복원된 신호를 이용하여 직교 복조 장치에서 발생하는 복소 신호의 I 채널 및 Q 채널 간의 이득 및 위상 불일치를 검출하여 보상하는 직교 복조 장치에 관한 것이다.
고속 무선통신 시스템에서는 안테나로부터 수신된 신호를 RF 단과 IF 단을 거쳐 복조한 후 신호를 복원하는 과정을 수행한다. 안테나로부터 수신된 신호를 처리하는 각 단에서는 희망 신호를 획득하기 위하여 주파수 하향 기능과 신호 크기 증폭기능을 수행한다.
이를 위해 RF 및 IF 단에서는 믹서와 증폭기를 포함한 여러 가지 아날로그 소자를 사용하는데, 이들 소자는 어느 정도의 규격을 만족하는 것을 사용하게 되나 그 규격은 한계를 가지고 있으며,이들 소자간의 절연성과 직교성의 불완전성으로 인해 입력신호의 열화가 발생한다.
이와 같이 신호 열화의 한 원인이 되는 직교성의 불완전성으로서 흔히 나타나는 것은 I 채널 및 Q 채널 간의 이득 및 위상 불일치(imbalance)이다. 이와 같은I 채널 및 Q 채널 간의 이득 및 위상 불일치는 각 소자의 절연 상태 및 신호 생성이 I 채널과 Q 채널 간에 완벽하게 90 위상을 제공하지 못하기 때문에 발생하는 것이다. I 채널 및 Q 채널 간의 이득 및 위상 불일치는 신호 복원을 목적으로 하는 모뎀의 복조기 성능 열화 요인으로 작용한다. 따라서, I 채널 및 Q 채널 간의 이득 및 위상 불일치를 제거하기 위한 방안이 필요하다.
I 채널 및 Q 채널 간의 이득 및 위상 불일치를 제거하기 위한 방안으로서 RF 직접 변환 수신기(RF Direct Conversion Receiver)에서 몇 가지 방법이 제안되어 있다. 그 중에서 Joshua L. Koslov에게 2000년 3월 28일자로 허여된 미국특허 제6,044,112호(발명의 명칭: Method and apparatus for correcting amplitude and phase imbalances in demodulators)에는 복조기에서 몇 개의 복소수 덧셈기, 곱셈기 및 카운터를 이용하여 이득과 위상의 불일치를 보정해 주는 방법이 제시되어 있다. 그러나, Joshua L. Koslov가 제시한 방식은 복소수의 곱셈기를 사용함으로써 구현상의 복잡도가 증가할 뿐만 아니라 단순한 카운터를 사용하여 구현하기 때문에 잡음을 동반한 복조기에서는 잡음에 민감하게 된다. 그리고 이 방식은 I 채널 및 Q 채널 간의 진폭 및 위상의 불일치양을 카운트 증감에 따라 설정하므로, 그 응답 속도는 카운트의 증감 폭에 따라 변화하는 형태를 갖는다. 이는 실제 수신신호의 형태를 그대로 반영되는 것이 아니라 카운트의 증감 간격에 따라 결정되는 단점이 있다.
이외에도 Shahriar Emami 등에게 1999년 9월 7일자로 허여된 미국특허 제5,949,821호(발명의 명칭: Method and apparatus for correcting phase and gainimbalances between in-phase(I) and Quadrature(Q) components of a received signal based on a determination of peak amplitudes)에는 복조된 I 채널 및 Q 채널의 진폭 피크치(peak)를 검출하고 이를 이용하여 I 채널 및 Q 채널 간의 진폭 및 위상 불일치를 보정하는 방법이 개시되어 있다. 이 특허에는 기준 I/Q 채널 중 하나를 기준 채널로 설정하고 다른 채널을 불일치 채널로 설정 후 각 채널의 진폭 피크치를 구하고 위상 불일치를 사인(sine) 함수를 이용하여 구하는 방법이 제시되어 있다. 그러나 shahriar Emami 등의 특허에는 I 채널 및 Q 채널 간의 위상 불일치를 획득하는 방법으로 arcsine 함수를 사용하였는데, 이 함수를 실제 디지털 회로를 통하여 구현 시 회로의 복잡도가 증가하게 되고 구현상 정밀도가 낮아지게 되는 단점이 있다.
따라서, I 채널과 Q 채널 간의 이득 및 위상 불일치의 검출 및 보상에 있어서 위 특허들에서 나타나는 회로 구현상의 복잡성과 잡음 민감성 등의 문제를 해소할 수 있는 개선된 방식이 요구되고 있다.
본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 고속 무선 통신 시스템의 직교 복조기에서 입력된 수신 신호에 대해 I 채널 및 Q 채널 간 이득 불일치를 검출하고 보상하는 직교 복조 장치를 제공하는데 있다.
본 발명의 다른 목적은 입력된 수신 신호의 부호에 따라 독립된 자동 이득 제어 기능을 사용하여 I 채널 및 Q 채널 간 위상 불일치를 보상하는 직교 복조 장치를 제공하는데 있다.
도 1은 본 발명의 실시예에 따른 I 채널 및 Q 채널 간 이득 및 위상 불일치 보상 기능을 구현하는 직교 복조 수신기의 구성을 나타낸 블록도이다.
도 2는 I 채널 및 Q 채널간 위상 불일치를 포함하는 I/Q 성상도이다.
도 3은 도 1에 도시된 I/Q 이득 불일치 검출기의 상세 블록도이다.
도 4는 I 채널 및 Q 채널간 위상 불일치에 따른 신호 크기 차이를 나타내는 I/Q 성상도이다.
도 5는 도 1에 도시된 AGC(I/Q 위상 불일치 검출기)의 상세 블록도이다.
도 6은 도 1에 도시된 I/Q 위상 보상기의 상세 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
101, 107 : 복소수 곱셈기 102 : A/D 변환기
103 : I/Q 이득 보상기 104 : I/Q 위상 보상기
105 : 정합 필터 106 : 보간기
108 : AGC(I/Q 위상 불일치 검출기) 110 : 결정기
109 : I/Q 이득 불일치 검출기 111 : 위상 검출기
112 : 루프 필터 113 : NCO
114 : 심볼 타이밍 복원기 115 : AFC
116 : D/A 변환기
상기한 목적을 달성하기 위한 본 발명의 특징에 따른 직교 복조 장치는,
고속 무선 통신을 위한 직교 복조 장치로서,
수신 신호를 디지털 신호로 변환하기 위한 A/D 변환부; 상기 A/D 변환부에 의해 변환된 신호로부터 반송파 및 심볼 타이밍을 복원하기 위한 신호 복원부; 상기 신호 복원부에서 출력되는 복원 신호를 검출하여 결정하기 위한 결정부; 상기 복원 신호에서 I 채널 및 Q 채널 각각의 절대값의 평균값을 산출하고, 상기 산출된 각 평균값의 나눗셈 연산을 통해 상기 I/Q 채널 간의 이득 불일치를 검출하여, 상기 검출된 이득 불일치를 보상하기 위한 I/Q 이득 보상값을 출력하는 I/Q 이득 불일치 검출부; 및 상기 A/D 변환부와 상기 신호 복원부 사이에 위치하며, 상기 I/Q 이득 불일치 검출부에서 출력되는 I/Q 이득 보상값을 상기 수신 신호에 반영하기 위한 I/Q 이득 보상부를 포함한다.
여기서, 상기 I/Q 이득 불일치 검출부는, 상기 신호 복원부에서 출력되는 I 채널 신호 및 Q 채널 신호 각각에 대해 절대값 연산을 수행하는 절대값 연산기; 상기 절대값 연산기에서 출력되는 I 채널 신호 및 Q 채널 신호에 대한 절대값을 각각 평균하는 평균값 연산기; 및 상기 평균값 연산기로부터 출력되는 신호 I 채널 평균값 출력을 Q 채널 평균값 출력으로 나누는 나눗셈 연산을 하여 상기 I/Q 이득 보상부로 출력하는 나눗셈 연산기를 포함한다.
본 발명의 다른 특징에 따른 직교 복조 장치는,
고속 무선 통신을 위한 직교 복조 장치로서,
수신 신호를 디지털 신호로 변환하기 위한 A/D 변환부; 상기 A/D 변환부에 의해 변환된 신호로부터 반송파 및 심볼 타이밍을 복원하기 위한 신호 복원부; 상기 신호 복원부에서 출력되는 복원 신호를 검출하여 결정하기 위한 결정부; 상기 복원 신호와 상기 결정부에서 출력되는 신호간의 신호 크기 차이를 상기 복원 신호의 부호에 따라 결정되는 사분면에 따라 독립적으로 자동 이득 제어(AGC) 동작을 수행하여 상기 복원 신호의 I 채널과 Q 채널간 위상 불일치를 사분면별로 검출하고, 상기 위상 불일치를 보상하기 위한 I/Q 위상 보상값을 출력하는 I/Q 위상 불일치 검출부; 및 상기 A/D 변환부와 상기 신호 복원부 사이에 위치하며, 상기 I/Q 위상 불일치 검출부에서 사분면별로 검출된 상기 복원 신호에 대한 I/Q 위상 보상값을 상기 수신 신호에 반영하기 위한 I/Q 위상 보상부를 포함한다.
또한, 상기 I/Q 위상 불일치 검출부는, 상기 복원 신호에 대한 부호를 판별하여 선택 신호를 출력하는 제1 부호 판별기; 상기 제1 부호 판별기에서 출력되는 선택 신호에 따라 상기 복원 신호의 출력 위치를 결정하여 출력하는 역다중화기; 상기 역다중화기에서 출력되는 신호에 대한 자동 이득 제어 동작을 수행하되, 상기 복원 신호의 부호에 따라 독립적으로 자동 이득 제어 동작을 수행하는 자동 이득 제어기; 상기 수신 신호에 대한 부호를 판별하여 선택 신호를 출력하는 제2 부호 판별기; 상기 자동 이득 제어기가 자동 이득 제어 동작을 수행하는 시간만큼 상기 제2 부호 판별기에서 출력되는 선택 신호를 지연시키는 시간 지연기; 및 상기 자동이득 제어기에서 출력되는 신호를 합체하여 상기 시간 지연기에서 출력되는 신호에 따라 다중화하여 상기 I/Q 위상 보상부로 출력하는 다중화기를 포함한다.
또한, 상기 I/Q 위상 보상기는, 상기 복원 신호의 시간을 지연시켜 출력하는 시간 지연기; 및 상기 시간 지연기에서 출력되는 신호에 상기 I/Q 위상 불일치 검출기에서 출력되는 I/Q 위상 보상값을 곱하여 상기 신호 복원부로 출력하는 곱셈기를 포함한다.
본 발명의 또 다른 특징에 따른 직교 복조 장치는,
고속 무선 통신을 위한 직교 복조 장치로서,
수신 신호를 디지털 신호로 변환하기 위한 A/D 변환부; 상기 A/D 변환부에 의해 변환된 신호로부터 반송파 및 심볼 타이밍을 복원하기 위한 신호 복원부; 상기 신호 복원부에서 출력되는 복원 신호를 검출하여 결정하기 위한 결정부; 상기 복원 신호에서 I 채널 및 Q 채널의 이득 불일치를 검출하고, 상기 이득 불일치를 보상하기 위한 I/Q 이득 보상값을 출력하는 I/Q 이득 불일치 검출부; 상기 복원 신호와 상기 결정부에서 출력되는 신호간의 신호 크기 차이를 상기 복원 신호의 부호에 따라 I 채널 및 Q 채널에 각각 적용하여 상기 복원 신호의 I 채널과 Q 채널간 위상 불일치를 검출하고, 상기 위상 불일치를 보상하기 위한 I/Q 위상 보상값을 출력하는 I/Q 위상 불일치 검출부; 상기 A/D 변환부와 상기 신호 복원부 사이에 위치하며, 상기 I/Q 이득 불일치 검출부에서 출력되는 I/Q 이득 보상값을 상기 수신 신호에 반영하기 위한 I/Q 이득 보상부; 및 상기 I/Q 이득 보상부와 상기 신호 복원부 사이에 위치하며, 상기 I/Q 위상 불일치 검출부에서 출력되는 I/Q 위상 보상값을 상기 수신 신호에 반영하기 위한 I/Q 위상 보상부를 포함한다.
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 I 채널 및 Q 채널 간 이득 및 위상 불일치 보상 기능을 구현하는 직교 복조 수신기의 구성을 나타낸 블록도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 직교 복조 수신기는 수신 신호(안테나(도시하지 않음)와 RF단 및 IF단(도시하지 않음), 그리고 직교 변환기(도시하지 않음)를 거쳐서 생성된 복소수 신호)와 D/A 변환기(116)의 출력 신호를 입력으로 하는 복소수 곱셈기(101), 복소수 곱셈기(101)의 출력 신호를 입력으로 하는 A/D 변환기(102), A/D 변환기(102)의 출력 신호와 I/Q 이득 불일치 검출기(109)의 출력 신호를 입력으로 하는 I/Q 이득 보상기(103), I/Q 이득 보상기(103)의 출력 신호와 AGC(I/Q 위상 불일치 검출기)(108)의 출력 신호를 입력으로 하는 I/Q 위상 보상기(104), I/Q 위상 보상기(104)의 출력 신호를 입력으로 하는 정합 필터(105), 정합 필터(105)의 출력 신호와 심볼 타이밍 복원기(114)의 출력 신호를 입력으로 하는 보간기(interpolator, 106), 보간기(106)의 출력 신호와 디지털 회로에서 아날로그 회로에서의 VCO(Voltage Controlled Oscillator, 전압 제어 발진기) 기능을 수행하는 NCO(Numerical Controlled Oscillator, 수치 제어 발진기)(113)의 출력 신호를 입력으로 하는 복소수 곱셈기(107), 복소수 곱셈기(107)의 출력 신호를 입력으로 하는 결정기(110), 복소수 곱셈기(107)의 출력 신호와 결정기(110)의 출력 신호를 입력으로 하는 AGC(I/Q 위상 불일치 검출기)(108), 복소수 곱셈기(107)의 출력 신호와 결정기(110)의 출력 신호를 입력으로 하는 I/Q 이득 불일치 검출기(109), 복소수 곱셈기(107)의 출력 신호와 결정기(110)의 출력 신호를 입력으로 하는 위상 검출기(111), 위상 검출기(111)의 출력 신호를 입력으로 하는 루프 필터(112), 루프 필터(112)의 출력 신호를 입력으로 하는 NCO(113), 복소수 곱셈기(107)의 출력 신호를 입력으로 하는 심볼 타이밍 복원기(114), 복소수 곱셈기(107)의 출력 신호를 입력으로 하는 AFC(자동 주파수 제어기)(115) 및 AFC(115)의 출력 신호를 입력으로 하는 D/A 변환기(116)를 포함한다.
도 3은 도 1에 도시된 I/Q 이득 불일치 검출기(109)의 상세 블록도이다.
도 3에 도시된 바와 같이, I/Q 이득 불일치 검출기(109)는 복소수 곱셈기(107)의 출력 신호(r(k)), 즉 I 채널 출력과 Q 채널 출력을 각각 입력으로 하는 절대값 연산기(301, 302), 절대값 연산기(301, 302)의 출력 신호를 각각 입력으로 하는 평균값 필터(303, 304) 및 I 채널의 평균값 필터(303)의 출력을 Q 채널의 평균값 필터(304)의 출력으로 나누는 나눗셈 연산기(305)를 포함한다.
도 5는 도 1에 도시된 AGC(I/Q 위상 불일치 검출기)(108)의 상세 블록도이다.
도 5에 도시된 바와 같이, AGC(I/Q 위상 불일치 검출기)(108)는 복소수 곱셈기(107)의 출력 신호(r(k))를 입력으로 하는 부호 판별기(501), 복소수 곱셈기(107)의 출력 신호(r(k))와 부호 판별기(501)의 출력 신호(sel)를 입력으로 하는 역다중화기(502), 역다중화기(502)의 출력 신호 중 하나((k))를 입력으로 하는 AGC(I)(503), 역다중화기(502)의 출력 신호 중 하나((k))를 입력으로 하는AGC(II)(504), 역다중화기(502)의 출력 신호 중 하나((k))를 입력으로 하는 AGC(III)(505), 역다중화기(502)의 출력 신호 중 하나((k))를 입력으로 하는 AGC(IV)(506), 입력되는 수신 신호(p(k))를 입력으로 하는 부호 판별기(509), 부호 판별기(509)의 출력 신호(sel)를 입력으로 하는 시간 지연기()(507) 및 (AGC(I)(503)의 출력 신호((k))와 AGC(II)(504)의 출력 신호((k))와, AGC(III)(505)의 출력 신호((k))와 AGC(IV)(506)의 출력 신호((k))를 입력으로 하는 다중화기(508)를 포함한다.
도 6은 도 1에 도시된 I/Q 위상 보상기(104)의 상세 블록도이다.
도 6에 도시된 바와 같이, I/Q 위상 보상기(104)는 I/Q 이득 보상기(103)의 출력 신호(r(k))를 입력으로 하는 시간 지연기()(601) 및 시간 지연기(601)의 출력 신호와 AGC(I/Q 위상 불일치 검출기)(108)의 출력 신호(z(k))를 입력으로 하는 복소수 곱셈기(602)를 포함한다.
이하, 본 발명의 실시예에 따른 I 채널 및 Q 채널 간 이득 및 위상 불일치 보상 기능을 구현하는 직교 복조 수신기의 동작에 대해 설명한다.
먼저, 안테나(도시하지 않음)와 RF 및 IF단(도시하지 않음)을 거쳐서 입력된 신호를 직교 변환기(도시하지 않음)를 거쳐서 생성된 복소수 신호(수신 신호)는 복소수 곱셈기(101)에서 AFC(115)에서 출력되어 D/A 변환기(116)에서 변환되어 출력되는 아날로그 신호에 의해 반송파 주파수 오프셋 보상이 수행된 A/D 변환기(102)에 의해 디지털 신호로 변환된다.
디지털 신호로 변환된 신호는 I/Q 이득 불일치 검출기(109)에서 출력되는 I/Q 이득 불일치 보상값을 받는 I/Q 이득 보상기(103)에서 I 채널 및 Q 채널 간 이득 불일치가 보상되어 출력된다.
이와 같이, I/Q 이득 불일치가 보상된 신호는 위상 AGC(I/Q 위상 불일치 검출기)(108)에서 출력되는 I/Q 위상 불일치 보상값을 받는 I/Q 위상 보상기(104)에서 I 채널 및 Q 채널 간 위상 불일치가 보상되어 출력된다.
I/Q 위상 불일치가 보상된 신호는 정합 필터(105)에서 정합필터링되어 출력되고, 이 정합필터링된 신호는 심볼 타이밍 복원기(114)에서 제공되는 심볼 타이밍 보정값에 따라 보간되어 출력된다.
한편, 보간되어 출력되는 신호는 복소수 곱셈기(107), 위상 검출기(111), 루프 필터(112) 및 NCO(113)로 이루어지는 반송파 루프에 의해 반송파 복원이 수행된다.
보다 상세하게, 복소수 곱셈기(107)는 보간된 신호와 NCO(113)의 출력 신호를 곱하여 출력하고, 위상 검출기(111)는 복소수 곱셈기(107)의 출력 신호와 결정기(110)의 출력 신호를 입력으로 하여 두 신호 간의 위상차를 검출하며, 루프 필터(112)는 위상 검출기(111)의 출력 신호의 평균을 취하고, NCO(113)는 루프 필터(112)에 의해 출력되는 평균에 대응되는 발진 출력을 복소수 곱셈기(107)로 출력한다.
이와 같이 반송파 루프에 의해 복원된 신호는 결정기(110)에서 신호를 결정하여 심볼값으로 추출된다.
한편, I/Q 이득 불일치 검출기(109)는 복원된 신호로부터 I/Q 채널간 이득 불일치를 검출한다.
이득 불일치를 구하기 위하여 입력 신호를 r(t), 이에 대한 시간 t=kT에서 샘플값을 r(k)라고 정의할 때, 입력 신호에 대한 I 채널 및 Q 채널에 대한 절대값 의 평균은이다.
이 때 출력 신호(r(k))의 절대값 연산기(301, 302)에서 I 채널 및 Q 채널의 절대값을 연산한다.
한편, 평균값 필터(303)는 절대값 연산기(301)에서 출력되는 I 채널 신호()에 대한 평균값 연산을 수행하고, 평균값 필터(304)는 절대값 연산기(302)에서 출력되는 Q 채널 신호()에 대한 평균값 연산을 수행한다.
나눗셈 연산기(305)는 평균값 필터(303)의 출력인 I 채널 평균 값 필터 출력을 평균값 필터(304)의 출력인 Q 채널 필터 출력으로 나누는 나눗셈 연산을 통해 이득 불일치양을 검출하고, 이를 I/Q 채널간 이득 불일치 보상값으로 출력한다.
이와 같이 복원 신호에 대해 검출된 I/Q 채널간 이득 불일치 보상값은 I/Q 이득 보상기(103)로 보내지고, I/Q 이득 보상기(103)는 A/D 변환기(102)에서 출력되는 신호에 대하여 I/Q 이득 불일치 보상값을 I 채널에 곱하여 줌으로써 I 및 Q 채널간의 이득 불일치가 해소될 수 있다.
한편, I/Q 위상 불일치 검출기(108)는 복원 신호(r(k))의 I/Q 채널간 위상 불일치를 검출한다.
첨부한 도 2는 I 채널 및 Q 채널간 위상 불일치를 포함하는 I/Q 성상도이고, 도 4는 I 채널 및 Q 채널간 위상 불일치에 따른 신호 크기 차이를 나타내는 I/Q 성상도이다.
도 2에서 도트(●)로 나타난 점은 희망하는 복원 신호의 위치이고 원(○)으로 나타난 점은 I/Q 채널간 불일치로 나타난 신호를 나타낸다.
도 2의 (a) 와 (b)는 I채널을 기준으로 했을 때 나타나는 Q 채널의 위상 불일치를 나타내고, (c) 와 (d)는 Q채널을 기준으로 했을 때 나타나는 I 채널의 위상 불일치를 나타낸다.
도 4에서 I/Q 채널간의 위상 불일치는 수신 신호의 복원된 신호(r(k))와 결정 신호()의 I 및 Q의 부호에 대한 신호 크기 차이로 인식된다.
I/Q 채널간 위상 불일치 검출기(108)는 복원 신호(r(k))의 부호에 따라 적용되는 AGC 기능을 분리하여 제공함으로써, 위상 불일치를 부호에 따른 신호 크기 차이 형태로 인식하여 보상한다.
예를 들어, 복원 신호의 I 및 Q의 부호가 모두 양인 경우, 즉 도 4에서 1사분면에 위치하는 경우, 선택 신호의 출력은 00이 되고, 이러한 출력에 따라 역다중화기(502)는 복원 신호를(k)로 출력하고, 이 신호는 AGC(I)(503)에 의해 AGC 동작이 수행된다.
결국, 복원 신호(r(k))의 부호에 따라 독립적인 AGC 동작이 수행될 수 있다.
AGC(I)(503), AGC(II)(504), AGC(III)(505) 및 AGC(IV)(506)는 도 4에 도시된 바와 같이, 복원 신호의 부호에 따라 분리되어 독립적으로 AGC 동작을 수행하며, 결정 신호()를 기준으로 AGC 기능을 수행하여 복원 신호의 I/Q 채널간 위상 불일치 보상값을 검출하여 각각(k),(k),(k) 및(k)로 출력한다.
한편, 시간 지연기(507)는 AGC(I)(503), AGC(II)(504), AGC(III)(505) 및 AGC(IV)(506) 각각이 AGC 동작을 수행하는 동안 부호 판별기(509)의 출력 신호(sel)를 한 스텝 지연시켜 다중화기(508)로 출력한다.
다중화기(508)는 AGC(I)(503), AGC(II)(504), AGC(III)(505) 및 AGC(IV)(506)에서 각각 출력되는 신호((k),(k),(k) 및(k))를 합체하여 I/Q 위상 불일치 보상값(z(k))을 I/Q 위상 보상기(104)로 출력한다.
I/Q 위상 보상기(104)는 AGC(I/Q 위상 불일치 검출기)(108)에서 출력되는 I/Q 위상 불일치 보상값(z(k))을 I/Q 이득 보상기(103)에서 출력되는 신호에 적용하여 I 채널 및 Q 채널간 위상 불일치를 보상한다.
보다 상세하게, 시간 지연기(601)는 I/Q 이득 보상기(103)에서 출력되는 신호(r(k))를 한 스텝 지연시켜 출력하고, 복소수 곱셈기(602)는 시간 지연기(601)에서 출력되는 신호에 I/Q 위상 불일치 보상값(z(k))을 곱하여 I 및 Q 채널간 위상 불일치가 보상된 신호를 정합 필터(105)로 출력한다.
비록, 본 발명이 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 본 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 특허청구범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
본 발명에 따르면, 직교 복조기에서 나타나는 I 채널 및 Q 채널 간 불일치를 검출하고 이를 보정하는 기능을 제공하여 I 채널 및 Q 채널 간 불일치로 인해 발생하는 복조기의 성능 저하를 막아주는 효과가 있다.
또한, I 채널 및 Q 채널간 이득 불일치에 대해서는 수신 신호와 희망 신호인 결정 신호간의 신호 크기 차이를 I/Q 채널에 각각 적용하여 보상하고, 위상 불일치에 대해서는 수신 신호의 위상 불일치를 신호 크기 변화로 인식하여 수신 신호의 부호에 따라 AGC 동작을 별도로 제공하여 결정 신호에 대한 신호 크기를 보정하도록 하여 I 채널 및 Q 채널간 위상 불일치 양의 검출없이도 I/Q 채널간 위상 불일치를 보정함으로써, 고속 무선 통신에서의 활용도를 높이는 효과가 있다.

Claims (8)

  1. 고속 무선 통신을 위한 직교 복조 장치에 있어서,
    수신 신호를 디지털 신호로 변환하기 위한 A/D 변환부;
    상기 A/D 변환부에 의해 변환된 신호로부터 반송파 및 심볼 타이밍을 복원하기 위한 신호 복원부;
    상기 신호 복원부에서 출력되는 복원 신호를 검출하여 결정하기 위한 결정부;
    상기 복원 신호에서 I 채널 및 Q 채널 각각의 절대값의 평균값을 산출하고, 상기 산출된 각 평균값의 나눗셈 연산을 통해 상기 I/Q 채널 간의 이득 불일치를 검출하여, 상기 검출된 이득 불일치를 보상하기 위한 I/Q 이득 보상값을 출력하는 I/Q 이득 불일치 검출부; 및
    상기 A/D 변환부와 상기 신호 복원부 사이에 위치하며, 상기 I/Q 이득 불일치 검출부에서 출력되는 I/Q 이득 보상값을 상기 수신 신호에 반영하기 위한 I/Q 이득 보상부
    를 포함하는 직교 복조 장치.
  2. 제1항에 있어서,
    상기 I/Q 이득 불일치 검출부가,
    상기 신호 복원부에서 출력되는 I 채널 신호 및 Q 채널 신호 각각에 대해 절대값 연산을 수행하는 절대값 연산기;
    상기 절대값 연산기에서 출력되는 I 채널 신호 및 Q 채널 신호에 대한 절대값을 각각 평균하는 평균값 연산기; 및
    상기 평균값 연산기로부터 출력되는 신호 I 채널 평균값 출력을 Q 채널 평균값 출력으로 나누는 나눗셈 연산을 하여 상기 I/Q 이득 보상부로 출력하는 나눗셈 연산기
    를 포함하는 직교 복조 장치.
  3. 고속 무선 통신을 위한 직교 복조 장치에 있어서,
    수신 신호를 디지털 신호로 변환하기 위한 A/D 변환부;
    상기 A/D 변환부에 의해 변환된 신호로부터 반송파 및 심볼 타이밍을 복원하기 위한 신호 복원부;
    상기 신호 복원부에서 출력되는 복원 신호를 검출하여 결정하기 위한 결정부;
    상기 복원 신호와 상기 결정부에서 출력되는 신호간의 신호 크기 차이를 상기 복원 신호의 부호에 따라 결정되는 사분면에 따라 독립적으로 자동 이득 제어(AGC) 동작을 수행하여 상기 복원 신호의 I 채널과 Q 채널간 위상 불일치를 사분면별로 검출하고, 상기 위상 불일치를 보상하기 위한 I/Q 위상 보상값을 출력하는 I/Q 위상 불일치 검출부; 및
    상기 A/D 변환부와 상기 신호 복원부 사이에 위치하며, 상기 I/Q 위상 불일치 검출부에서 사분면별로 검출된 상기 복원 신호에 대한 I/Q 위상 보상값을 상기 수신 신호에 반영하기 위한 I/Q 위상 보상부
    를 포함하는 직교 복조 장치.
  4. 삭제
  5. 제3항에 있어서,
    상기 I/Q 위상 불일치 검출부가,
    상기 복원 신호에 대한 부호를 판별하여 선택 신호를 출력하는 제1 부호 판별기;
    상기 제1 부호 판별기에서 출력되는 선택 신호에 따라 상기 복원 신호의 출력 위치를 결정하여 출력하는 역다중화기;
    상기 역다중화기에서 출력되는 신호에 대한 자동 이득 제어 동작을 수행하되, 상기 복원 신호의 부호에 따라 독립적으로 자동 이득 제어 동작을 수행하는 자동 이득 제어기;
    상기 수신 신호에 대한 부호를 판별하여 선택 신호를 출력하는 제2 부호 판별기;
    상기 자동 이득 제어기가 자동 이득 제어 동작을 수행하는 시간만큼 상기 제2 부호 판별기에서 출력되는 선택 신호를 지연시키는 시간 지연기; 및
    상기 자동 이득 제어기에서 출력되는 신호를 합체하여 상기 시간 지연기에서 출력되는 신호에 따라 다중화하여 상기 I/Q 위상 보상부로 출력하는 다중화기
    를 포함하는 직교 복조 장치.
  6. 제3항에 있어서,
    상기 복원 신호의 부호는 I 및 Q의 부호에 따라 4종류로 구분되고,
    상기 역다중화기는 상기 제1 부호 판별기의 선택 신호에 따라 상기 복원 신호를 4개의 출력 중 하나로 출력하며,
    상기 자동 이득 제어기는 상기 역다중화기에서 출력되는 4개의 출력에 대해 각각 자동 이득 제어 동작을 수행하도록 4개의 자동 이득 제어 모듈로 이루어지는
    것을 특징으로 하는 직교 복조 장치.
  7. 제3항에 있어서,
    상기 I/Q 위상 보상기가,
    상기 복원 신호의 시간을 지연시켜 출력하는 시간 지연기; 및
    상기 시간 지연기에서 출력되는 신호에 상기 I/Q 위상 불일치 검출기에서 출력되는 I/Q 위상 보상값을 곱하여 상기 신호 복원부로 출력하는 곱셈기
    를 포함하는 직교 복조 장치.
  8. 고속 무선 통신을 위한 직교 복조 장치에 있어서,
    수신 신호를 디지털 신호로 변환하기 위한 A/D 변환부;
    상기 A/D 변환부에 의해 변환된 신호로부터 반송파 및 심볼 타이밍을 복원하기 위한 신호 복원부;
    상기 신호 복원부에서 출력되는 복원 신호를 검출하여 결정하기 위한 결정부;
    상기 복원 신호에서 I 채널 및 Q 채널 각각의 절대값의 평균값을 산출하고, 상기 산출된 각 평균값의 나눗셈 연산을 통해 상기 I/Q 채널 간의 이득 불일치를 검출하여, 상기 검출된 이득 불일치를 보상하기 위한 I/Q 이득 보상값을 출력하는 I/Q 이득 불일치 검출부;
    상기 복원 신호와 상기 결정부에서 출력되는 신호간의 신호 크기 차이를 상기 복원 신호의 부호에 따라 결정되는 사분면에 따라 독립적으로 자동 이득 제어(AGC) 동작을 수행하여 상기 복원 신호의 I 채널과 Q 채널간 위상 불일치를 사분면별로 검출하고, 상기 위상 불일치를 보상하기 위한 I/Q 위상 보상값을 출력하는 I/Q 위상 불일치 검출부;
    상기 A/D 변환부와 상기 신호 복원부 사이에 위치하며, 상기 I/Q 이득 불일치 검출부에서 출력되는 I/Q 이득 보상값을 상기 수신 신호에 반영하기 위한 I/Q 이득 보상부; 및
    상기 I/Q 이득 보상부와 상기 신호 복원부 사이에 위치하며, 상기 I/Q 위상 불일치 검출부에서 사분면별로 검출된 상기 복원 신호에 대한 I/Q 위상 보상값을 상기 수신 신호에 반영하기 위한 I/Q 위상 보상부
    를 포함하는 직교 복조 장치.
KR10-2002-0060990A 2002-10-07 2002-10-07 Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치 KR100457924B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0060990A KR100457924B1 (ko) 2002-10-07 2002-10-07 Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치
US10/406,094 US7010059B2 (en) 2002-10-07 2003-04-02 Quadrature demodulator for compensating for gain and phase imbalances between in-phase and quadrature-phase components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0060990A KR100457924B1 (ko) 2002-10-07 2002-10-07 Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치

Publications (2)

Publication Number Publication Date
KR20040031522A KR20040031522A (ko) 2004-04-13
KR100457924B1 true KR100457924B1 (ko) 2004-11-18

Family

ID=32040986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0060990A KR100457924B1 (ko) 2002-10-07 2002-10-07 Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치

Country Status (2)

Country Link
US (1) US7010059B2 (ko)
KR (1) KR100457924B1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533021B1 (ko) * 2002-11-14 2005-12-02 엘지전자 주식회사 무선 주파수 통신 시스템의 자동 이득 조정 장치
SE0301824D0 (sv) * 2003-06-24 2003-06-24 Infineon Technologies Ag Adjacent channel rejection device, receiving apparatus and method of operating a receiving apparatus
US7154966B2 (en) * 2003-06-30 2006-12-26 Telefonaktiebolaget L M Ericsson (Publ) Method and system for M-QAM detection in communication systems
KR100581059B1 (ko) * 2003-09-26 2006-05-22 한국전자통신연구원 직교 복조 수신 시스템에서 가변루프이득을 이용한 동위상채널과 직교 채널 간 위상 및 이득 불일치 보상 장치 및그 방법
KR100587951B1 (ko) * 2003-10-09 2006-06-08 한국전자통신연구원 직교복조수신시스템에서의 동위상채널과 직교채널 간이득불일치 보상 및 자동이득조절 장치 및 그 방법
KR100524326B1 (ko) * 2003-12-08 2005-10-31 한밭대학교 산학협력단 직접변환 낮은 중간주파수 방식 상향변환에 의한 동위상채널과 직교채널간 부정합 추출 장치와 그를 이용한 직접변환 디지털 직교 송신 시스템 및 그 방법
US7310387B2 (en) * 2003-12-26 2007-12-18 Electronics And Telecommunications Research Institute Apparatus for compensating DC offsets, gain and phase imbalances between I-channel and Q-channel in quadrature transceiving system
US8578434B2 (en) * 2004-05-21 2013-11-05 Broadcom Corporation Integrated cable modem
US8732788B2 (en) * 2004-05-21 2014-05-20 Broadcom Corporation Integrated set-top box
US20060023811A1 (en) * 2004-07-29 2006-02-02 Weon-Ki Yoon Digital I/Q demodulator suitable for use in wireless networks and an associated method of demodulating an RF signal
US7535976B2 (en) * 2004-07-30 2009-05-19 Broadcom Corporation Apparatus and method for integration of tuner functions in a digital receiver
US7154346B2 (en) * 2004-07-30 2006-12-26 Broadcom Corporation Apparatus and method to provide a local oscillator signal
EP1624636B1 (en) * 2004-08-05 2008-07-09 STMicroelectronics S.r.l. Method and apparatus for receiving an OFDM signal and compensating IQ imbalance and frequency offset
TWI284472B (en) * 2005-10-12 2007-07-21 Sunplus Technology Co Ltd Apparatus and method for adaptively correcting I/Q imbalance
US8345801B2 (en) * 2005-11-10 2013-01-01 Weon-Ki Yoon Apparatus and method for signal mismatch compensation in a wireless receiver
US7889820B2 (en) * 2006-01-05 2011-02-15 Qualcomm Incorporated Phase compensation for analog gain switching in OFDM modulated physical channel
US20080049823A1 (en) * 2006-06-28 2008-02-28 Samsung Electronics Co., Ltd. Methods and apparatuses for processing complex signals
KR100801871B1 (ko) * 2006-06-30 2008-02-11 지씨티 세미컨덕터 인코포레이티드 송신 반송파 누설 보상 방법 및 이를 이용하는 송수신 회로
DE102006030582B4 (de) * 2006-07-03 2010-12-02 Infineon Technologies Ag Verfahren zur Kompensation eines Phasen- und/oder Amplitudenfehlers in einem Empfänger
KR100809206B1 (ko) * 2006-11-30 2008-02-29 삼성전기주식회사 직교 주파수 분할 다중 수신기의 시간영역 ｉｑ 부정합검출 장치
US7894552B1 (en) * 2007-07-16 2011-02-22 Rockwell Collins, Inc. Ultra-efficient hardware-based decimation technique
US8559571B2 (en) * 2007-08-17 2013-10-15 Ralink Technology Corporation Method and apparatus for beamforming of multi-input-multi-output (MIMO) orthogonal frequency division multiplexing (OFDM) transceivers
US7986755B2 (en) * 2007-08-17 2011-07-26 Ralink Technology Corporation Method and apparatus for calibration for beamforming of multi-input-multi-output (MIMO) orthogonol frequency division multiplexing (OFDM) transceivers
US8014444B1 (en) 2007-10-30 2011-09-06 Itt Manufacturing Enterprises, Inc. System and method for DC offset, amplitude and phase imbalance correction for I and Q baseband calibration
US8135094B2 (en) * 2008-08-27 2012-03-13 Freescale Semiconductor, Inc. Receiver I/Q group delay mismatch correction
EP2224611A1 (en) * 2009-02-27 2010-09-01 Astrium Limited Compensation apparatus
US20100306814A1 (en) * 2009-05-26 2010-12-02 Broadcom Corporation Integrated Set-Top Box with Daisy-Chaining
US8953663B2 (en) 2009-09-25 2015-02-10 Intel Corporation Calibration of quadrature imbalance via loopback phase shifts
US8532237B2 (en) * 2010-02-09 2013-09-10 Provigent Ltd Correction of alternating I/Q imbalance and frequency offset impairments
US8711905B2 (en) * 2010-05-27 2014-04-29 Intel Corporation Calibration of quadrature imbalances using wideband signals
JP5361927B2 (ja) * 2011-03-14 2013-12-04 株式会社東芝 無線受信装置
US20120300818A1 (en) * 2011-03-31 2012-11-29 Qualcomm Incorporated Self-calibration i/q imbalance reduction
TWI466506B (zh) * 2012-02-22 2014-12-21 Realtek Semiconductor Corp 用以補償傳送器／接收器中同相訊號與正交訊號不匹配的方法
TWI463847B (zh) * 2012-02-29 2014-12-01 Mstar Semiconductor Inc 傳接器的同相與正交校正系統與方法
US9590745B2 (en) 2014-11-20 2017-03-07 Mediatek Inc. Scheme for performing beamforming calibration by measuring joint signal path mismatch
KR20160069163A (ko) 2014-12-08 2016-06-16 한국전자통신연구원 듀티 신호 보상 장치 및 그 방법
EP3086478B1 (en) * 2015-04-23 2018-09-19 Nxp B.V. Wireless receiver and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188928A (ja) * 1992-12-21 1994-07-08 Nippon Telegr & Teleph Corp <Ntt> 直交位相誤差補償回路
JPH07327059A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp 移動通信端末機
US6044112A (en) * 1997-07-03 2000-03-28 Hitachi America, Ltd. Methods and apparatus for correcting amplitude and phase imbalances in demodulators
US6330290B1 (en) * 1998-09-25 2001-12-11 Lucent Technologies, Inc. Digital I/Q imbalance compensation
US6337888B1 (en) * 1997-06-10 2002-01-08 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry In-phase and quadrature signal regeneration

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949821A (en) 1996-08-05 1999-09-07 Motorola, Inc. Method and apparatus for correcting phase and gain imbalance between in-phase (I) and quadrature (Q) components of a received signal based on a determination of peak amplitudes
US5705949A (en) * 1996-09-13 1998-01-06 U.S. Robotics Access Corp. Compensation method for I/Q channel imbalance errors
US6009317A (en) * 1997-01-17 1999-12-28 Ericsson Inc. Method and apparatus for compensating for imbalances between quadrature signals
US6512800B1 (en) * 1999-03-12 2003-01-28 Lucent Technologies Inc. Method and system for correcting phase and amplitude imbalances of a quadrature modulated RF signal
US6535560B1 (en) * 1999-06-03 2003-03-18 Ditrans Corporation Coherent adaptive calibration system and method
US6704349B1 (en) * 2000-01-18 2004-03-09 Ditrans Corporation Method and apparatus for canceling a transmit signal spectrum in a receiver bandwidth
EP1363391A1 (en) * 2002-05-14 2003-11-19 Ditrans Corporation Quadrature receiver with DC offset compensation , and quadrature phase-amplitude imbalance compensation
US7173980B2 (en) * 2002-09-20 2007-02-06 Ditrans Ip, Inc. Complex-IF digital receiver
US6950480B2 (en) * 2003-01-24 2005-09-27 Texas Instruments Incorporated Receiver having automatic burst mode I/Q gain and phase balance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188928A (ja) * 1992-12-21 1994-07-08 Nippon Telegr & Teleph Corp <Ntt> 直交位相誤差補償回路
JPH07327059A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp 移動通信端末機
US6337888B1 (en) * 1997-06-10 2002-01-08 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry In-phase and quadrature signal regeneration
US6044112A (en) * 1997-07-03 2000-03-28 Hitachi America, Ltd. Methods and apparatus for correcting amplitude and phase imbalances in demodulators
US6330290B1 (en) * 1998-09-25 2001-12-11 Lucent Technologies, Inc. Digital I/Q imbalance compensation

Also Published As

Publication number Publication date
KR20040031522A (ko) 2004-04-13
US20040066861A1 (en) 2004-04-08
US7010059B2 (en) 2006-03-07

Similar Documents

Publication Publication Date Title
KR100457924B1 (ko) Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치
KR100441616B1 (ko) 직교 복조 장치에서의 ｉ 채널 및 ｑ 채널 간 진폭 및위상 불일치 검출 및 보상 방법과 그 방법을 사용하는직교 복조 장치
KR100400752B1 (ko) 디지털 ｔｖ 수신기에서의 ｖｓｂ 복조 장치
KR100581059B1 (ko) 직교 복조 수신 시스템에서 가변루프이득을 이용한 동위상채널과 직교 채널 간 위상 및 이득 불일치 보상 장치 및그 방법
WO2009156480A1 (en) Methods and apparatus for suppressing strong-signal interference in low-if receivers
KR100348259B1 (ko) 잔류측파대 수신기
KR100758302B1 (ko) 직교 복조 수신시스템에서의 반송파 위상 복원 및ｉ/ｑ채널간 위상불일치 보상 장치 및 그 방법
JP2000228656A (ja) Ａｆｃ回路
JPH11136597A (ja) シンボルタイミング回復装置及び方法
JPH08340359A (ja) ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路
JP3908791B2 (ja) キャリヤレス振幅位相（ｃａｐ）信号のためのシンボルタイミング復元回路網
JP3419567B2 (ja) デジタル信号のシンボル識別点検出回路
US20040165682A1 (en) Carrier recovery device of digital TV receiver
JPH1041992A (ja) 準同期検波復調装置
KR100535774B1 (ko) 직류 오차/이득 불일치/위상 불일치 보상 장치 및 그를이용한 보상 시스템
KR20040066610A (ko) 디지털 티브이 수신기 및 심볼 클럭 복구 장치
KR100457179B1 (ko) Ｉ/ｑ 채널간 이득 및 위상 불일치 보상 기능을 갖는 직교복조 장치 및 그 방법
KR100327905B1 (ko) 보간 필터를 사용한 타이밍 복원 병렬 처리 방법 및 그 장치
KR100245330B1 (ko) 디지털 통신 시스템의 위상 및 주파수 검출 장치
JPH0630070A (ja) 復調装置
KR20040046316A (ko) 디지털 티브이 수신기
KR100438519B1 (ko) 순방향 구조로 심볼 타이밍을 추정하는 수신 시스템 및 그타이밍 추정방법
JP3660930B2 (ja) 無線通信装置における自動周波数制御信号発生回路、受信装置、基地局装置、無線送受信システム、及び周波数誤差検出方法
KR100459142B1 (ko) 디지털 티브이의 심볼 클럭 복구 장치
JP2001211218A (ja) 受信装置およびその方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141027

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee