KR20160069163A - 듀티 신호 보상 장치 및 그 방법 - Google Patents

듀티 신호 보상 장치 및 그 방법 Download PDF

Info

Publication number
KR20160069163A
KR20160069163A KR1020140174751A KR20140174751A KR20160069163A KR 20160069163 A KR20160069163 A KR 20160069163A KR 1020140174751 A KR1020140174751 A KR 1020140174751A KR 20140174751 A KR20140174751 A KR 20140174751A KR 20160069163 A KR20160069163 A KR 20160069163A
Authority
KR
South Korea
Prior art keywords
signal
timing
output
adjustment
duty
Prior art date
Application number
KR1020140174751A
Other languages
English (en)
Inventor
이승식
김재영
남홍순
최상성
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140174751A priority Critical patent/KR20160069163A/ko
Priority to US14/829,508 priority patent/US9525406B2/en
Publication of KR20160069163A publication Critical patent/KR20160069163A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Abstract

25%의 듀티 사이클을 가지고 있는 I 신호와 Q 신호에서, 서로 간에 타이밍이 어긋나 있는 경우에 이를 측정하여 보정하는 듀티 신호 보상 장치 및 방법을 제시한다. 제시된 장치는 제 1 신호 및 제 2 신호가 입력되는 신호 입력부, 제 1 조정신호 및 제 2 조정신호를 근거로 상기 제 1 신호 및 상기 제 2 신호의 각각의 타이밍을 조정하고, 타이밍이 조정된 상기 제 1 신호와 상기 제 2 신호가 결합되어 있는 결합 신호를 출력하는 신호 조정부, 듀티 신호와 상기 결합 신호를 논리연산처리하여 제 1 논리연산 신호 및 제 2 논리연산 신호를 출력하는 결합 신호 제어부, 상기 제 1 신호와 상기 제 2 신호간에 타이밍이 어긋나 있는지를 판단하여 타이밍이 어긋나 있는 경우에 상기 제 1 조정신호 및 상기 제 2 조정신호를 생성하여 출력하고, 상기 결합 신호의 타이밍을 조정하는 제 3 조정신호를 상기 결합 신호 제어부에게로 인가하는 판단부, 상기 신호 조정부에서 상기 제 1 신호와 상기 제 2 신호 간에 타이밍이 맞는 조정된 제 1 신호 및 조정된 제 2 신호를 출력하는 신호 출력부를 포함한다.

Description

듀티 신호 보상 장치 및 그 방법{DUTY SIGNAL COMPENSATION APPARATUS AND METHOD THEREOF}
본 발명은 듀티 신호 보상 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 무선통신 시스템의 송신단 또는 주파수 합성기에서 필요한 25% 듀티 사이클(duty cycle) 신호의 타이밍 정확도를 높이는 방법에 관한 것으로, I 신호와 Q 신호 간의 타이밍 오차를 보정하는 장치 및 방법에 관한 것이다.
일반적인 무선통신 송신단 및 주파수 합성기에서 사용되는 길버터 셀 믹서의 경우, 충분한 선형성을 확보하기 위하여 높은 전원 전압이 필요하고 전압 전류 변환 회로의 미스 매치에 의해 타이밍 특성이 나쁘게 된다. 그래서 수동 믹서로의 기술 변경이 필요하다. 하지만 수동 믹서는 IF-RF 분리도에 문제가 있고 크로스톡 문제 때문에 로컬 신호에서 25% 듀티 신호 발생이 필요하다. 하지만 25% 듀티 신호 는 I 신호와 Q 신호의 타이밍 미스매치가 발생할 가능성이 매우 높다.
대한민국공개특허 제 10-2010-0050283 호(발명의 명칭 : Ｉ신호와 Ｑ신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템, 이하 선행기술1이라함)인 선행기술 1은 I 신호와 Q 신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템에 대한 것으로, 상기 수신기는 다중밴드 주파수 신호에 기초하여 상기 다중밴드 주파수 신호의 동상 신호와 직교 위상 신호를 발생하는 주파수 변환부; 및 상기 다중밴드 주파수 신호의 밴드별로 상이하게 나타나는 상기 동상 신호와 상기 직교 위상 신호의 미스매치를 상기 밴드별로 추정하고 추정된 미스매치를 보상하기 위한 적어도 하나의 보상값을 저장하는 미스매치 보상부를 포함하며, 상기 주파수 변환부는, 상기 적어도 하나의 보상값에 기초하여 상기 동상 신호와 상기 직교 위상 신호의 미스매치를 보상하는 기술이 언급되어 있다.
그러나, 선행기술1은 I신호와 Q신호의 미스매치를 밴드별로 추정하고 추정된 미스매치를 보상하기 위한 적어도 하나의 보상값이 필요하고, 단지 I신호와 Q신호의 위상차 미스매치만을 보정하는 것에 불과하다.
본 발명은 종래의 문제점을 해결하기 위해서, 25%의 듀티 사이클을 가지고 있는 I 신호와 Q 신호에서, 서로 간에 타이밍이 어긋나 있는 경우에 이를 측정하여 보정하는 듀티 신호 보상 장치 및 방법을 제공하는 것이 목적이다.
또한, 본 발명은 50%의 듀티 신호와 I-Q 신호를 이용하여 신호의 시작 위치의 타이밍을 맞추도록 하는 I 신호와 Q 신호의 듀티 신호 보상 장치 및 방법을 제공하는 것이 목적이다.
본 발명의 다른 목적들은 이하의 실시예에 대한 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 바람직한 실시양태에 따른 듀티 신호 보상 장치는, 제 1 신호 및 제 2 신호가 입력되는 신호 입력부; 제 1 조정신호 및 제 2 조정신호를 근거로 상기 제 1 신호 및 상기 제 2 신호의 각각의 타이밍을 조정하고, 타이밍이 조정된 상기 제 1 신호와 상기 제 2 신호가 결합되어 있는 결합 신호를 출력하는 신호 조정부; 듀티 신호와 상기 결합 신호를 논리연산처리하여 제 1 논리연산 신호 및 제 2 논리연산 신호를 출력하는 결합 신호 제어부; 상기 제 1 신호와 상기 제 2 신호간에 타이밍이 어긋나 있는지를 판단하여 타이밍이 어긋나 있는 경우에 상기 제 1 조정신호 및 상기 제 2 조정신호를 생성하여 출력하고, 상기 결합 신호의 타이밍을 조정하는 제 3 조정신호를 상기 결합 신호 제어부에게로 인가하는 판단부; 및 상기 신호 조정부에서 상기 제 1 신호와 상기 제 2 신호 간에 타이밍이 맞는 조정된 제 1 신호 및 조정된 제 2 신호를 출력하는 신호 출력부;를 포함한다.
상기 제 1 신호는 I 신호일 수 있고, 상기 제 2 신호는 Q 신호일 수 있다.
상기 I 신호와 상기 Q 신호는 25% 듀티 사이클을 갖는 신호일 수 있다.
상기 제 1 조정신호는 상기 제 1 신호의 타이밍을 조정하기 위한 신호일 수 있고, 상기 제 2 조정신호는 상기 제 2 신호의 타이밍을 조정하기 위한 신호일 수 있다.
상기 제 1 논리연산 신호는 상기 결합 신호와 상기 듀티 신호를 OR처리한 OR 출력 신호일 수 있고, 상기 제 2 논리연산 신호는 상기 결합 신호와 상기 듀티 신호를 AND처리한 AND 출력 신호일 수 있다.
상기 결합 신호 제어부는, 상기 OR 출력 신호를 생성하는 신호 결합기; 상기 AND 출력 신호를 생성하는 비교기; 및 상기 제 3 조정신호를 근거로 상기 결합 신호의 타이밍을 조정하는 결합 신호 조정기;를 포함할 수 있다.
상기 판단부는 상기 AND 출력 신호와 상기 OR 출력 신호가 서로 일치할 때까지 상기 제 3 조정신호를 상기 결합 신호 제어부에게로 인가할 수 있다.
상기 결합 신호는 상기 제 1 신호의 폴링 엣지와 상기 제 2 신호의 라이징 엣지가 일치할 수 있다.
또한, 본 발명의 바람직한 실시양태에 따른 듀티 신호 보상 방법은, 판단부가, 신호 입력부로 입력되는 제 1 신호와 제 2 신호간에 타이밍이 어긋나 있는지를 판단하는 단계; 상기 판단부가, 조정신호를 생성하는 단계; 상기 신호 조정부가, 상기 제 1 신호와 상기 제 2 신호를 결합하여 결합 신호를 출력하는 단계; 결합 신호 제어부가, 듀티 신호와 상기 결합 신호를 논리연산처리하여 제 1 논리연산 신호 및 제 2 논리연산 신호를 출력하는 단계; 및 신호 출력부가, 상기 타이밍을 조정하는 단계에 의해 상기 제 1 신호와 상기 제 2 신호 간에 타이밍이 맞는 조정된 제 1 신호 및 조정된 제 2 신호를 출력하는 단계;를 포함한다.
상기 조정신호는 상기 제 1 신호의 타이밍을 조정하기 위한 제 1 조정신호, 상기 제 2 신호의 타이밍을 조정하기 위한 제 2 조정신호, 및 상기 결합 신호의 타이밍을 조정하기 위한 제 3 조정신호를 포함할 수 있다.
상기 신호 입력부로 입력되는 제 1 신호와 제 2 신호간에 타이밍이 어긋나 있는지를 판단하는 단계는, 상기 제 1 신호의 폴링 엣지와 상기 제 2 신호의 라이징 엣지의 타이밍이 일치하는 지를 판단할 수 있다.
상기 조정된 제 1 신호 및 상기 조정된 제 2 신호 각각은 상기 제 1 신호의 폴링 엣지와 상기 제 2 신호의 라이징 엣지의 타이밍이 일치하는 25%의 듀티 사이클을 갖는 신호일 수 있다.
본 발명은 I 신호와 Q 신호 상호간의 타이밍 오차 보상과 I 신호의 발생 시점도 보상하여 무선 송수신 시스템에서 크로스톡 현상의 개선할 수 있고 나아가 무선송신 시스템의 선형성 개선에도 도움을 줄 수 있는 효과가 있다.
도1은 본 발명의 일실시예로 I 신호와 Q 신호의 듀티 신호 보상 장치의 기능구성을 도시한 도면이다.
도2와 도3은 25% 듀티 사이클 신호를 생성하는 종래의 기술에 대한 도면이다.
도4는 본 발명의 일실시예로 I 신호와 Q 신호의 듀티 신호 보상 장치의 회로구성을 도시한 도면이다.
도5는 본 발명의 일실시예로 I 신호와 Q 신호의 듀티 신호 보상 방법을 도시한 순서도이다.
도6은 I 신호와 Q 신호간에 타이밍이 어긋나 있는 것을 도시한 도면이다.
도7은 I 신호와 Q 신호간에 타이밍이 일치하는 것을 도시한 도면이다.
도8은 I 신호와 Q 신호가 서로 겹치는 것을 도시한 도면이다.
도9는 I 신호가 Q 신호 보다 타이밍이 더 빠른 것을 도시한 도면이다.
도10은 본 발명에서 생성한 I-Q 신호를 도시한 도면이다.
도11은 본 발명의 일실시예로 OR 출력 신호와 AND 출력 신호를 이용하여 I 신호의 발생 시점을 보정하는 것을 도시한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명에서 사용한 용어는 단지 특정 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.
도1은 본 발명의 일실시예로 I 신호와 Q 신호의 듀티 신호 보상 장치의 기능구성을 도시한 도면이다.
본 발명의 I 신호와 Q 신호의 듀티 신호 보상 장치(100)는 신호 입력부(110), 신호 조정부(120), 판단부(130), I-Q 신호 제어부(140) 및 신호 출력부(150)를 포함한다.
신호 입력부(110)는 I 신호와 Q 신호가 입력된다. 여기서, I 신호는 본 발명의 특허청구범위에 기재된 제 1 신호가 될 수 있고, Q 신호는 제 2 신호가 될 수 있다.
여기서, 입력되는 I 신호와 Q 신호는 25% 듀티 사이클을 가진 듀티 신호이다.
25% 듀티 사이클을 갖는 I 신호와 Q 신호를 생성하는 방법은 도2와 도3에 기술되어 있다.
신호 조정부(120)는 I 신호와 Q 신호의 듀티 신호 보상 장치(100)로 입력된 I 신호와 Q 신호 각각의 타이밍을 조정한다.
I 신호와 Q 신호를 이용하는 시스템에서는 I 신호와 Q 신호 간의 타이밍이 제대로 맞아야만 데이터의 올바른 이용이 가능하다.
즉, 본 발명에서는 도7에 도시되어 있는 바와 같이 I 신호의 폴링 엣지와 Q 신호의 라이징 엣지가 서로 일치해야만 무선 통신의 송수신 데이터의 올바른 이용이 가능하다. 그런데 도6에 도시되어 있는 바와 같이 I 신호의 폴링 엣지와 Q 신호의 라이징 엣지가 서로 어긋나 있는 경우에는 송수신 데이터의 올바른 이용이 불가능하다.
따라서, 본 발명은 도6과 같이 I 신호의 폴링 엣지와 Q 신호의 라이징 엣지가 서로 어긋나 있는 I 신호와 Q 신호를 각각 타이밍 조정하여, 도7과 같은 I 신호의 폴링 엣지와 Q 신호의 라이징 엣지가 서로 일치하도록 한다.
이를 위해서 신호 조정부(120)는 각각의 I 신호와 Q 신호의 타이밍을 조정하는 기능을 수행한다. 그리고, 신호 조정부(120)는 각각의 I 신호와 Q 신호의 타이밍을 조정하고 이를 결합하여 도10에 도시된 I-Q 신호를 생성한다. 여기서, I-Q 신호는 본 발명의 특허청구범위에 기재된 결합 신호가 될 수 있다.
판단부(130)는 신호 입력부(110)로 입력되는 I 신호와 Q 신호 간에 타이밍이 어긋나 있는지를 판단하고, 타이밍이 어긋나 있는 경우에 I 신호와 Q 신호 각각의 타이밍을 조정(보정)하는 조정신호들을 생성하여 신호 조정부(120) 및 I-Q 신호 제어부(140)를 제어하여 I 신호와 Q 신호 간에 타이밍이 맞도록(즉, 도 7과 같은 신호가 생성되도록) 한다.
또한, 판단부(130)는 I-Q 신호 제어부(140)로부터 입력되는 50%의 듀티 신호와 I-Q 신호의 OR 출력 신호 및 AND 출력 신호를 서로 비교하여 상기 OR 출력 신호와 상기 AND 출력 신호가 서로 일치하도록 제어한다. 이를 위해서 판단부(130)는 I-Q 조정 신호를 생성하여 I-Q 신호 제어부(140)에서 상기 OR 출력 신호와 상기 AND 출력 신호가 서로 일치하도록 제어한다.
I-Q 신호 제어부(140)는 50% 듀티 신호와 신호 조정부(120)로부터 입력되는 I-Q 신호를 이용하여, 상기 50%의 듀티 신호와 상기 I-Q 신호를 OR 결합시킨 OR 출력 신호와 AND 결합시킨 AND 출력 신호를 생성한다. 여기서, OR 출력 신호는 본 발명의 특허청구범위에 기재된 제 1 논리연산 신호가 될 수 있고, AND 출력 신호는 제 2 논리연산 신호가 될 수 있다.
그리고, I-Q 신호 제어부(140)는 판단부(130)로부터 입력되는 I-Q 조정 신호를 이용하여 신호 조정부(120)로부터 입력되는 I-Q 신호의 타이밍을 제어한다.
신호 출력부(150)는 상기의 과정을 거쳐 생성된 도7과 같은(I 신호의 폴링 엣지와 Q 신호의 라이징 엣지가 서로 일치하는) 신호를 출력한다.
이를 위해서 신호 출력부(150)는 도과 같이 I 신호의 폴링 엣지와 Q 신호의 라이징 엣지가 서로 일치하는 경우에만 I 신호와 Q 신호를 출력하도록 할 수도 있다.
도2와 도3은 25% 듀티 사이클 신호를 생성하는 종래의 기술에 대한 도면이다.
종래의 기술은 50%의 듀티 사이클을 갖는 A 신호와 B 신호를 이용하여 25% 듀티 사이클 신호를 만든다.
즉, A 신호의 하이(HIGH) 시간과 B 신호의 하이(HIGH) 시간이 같은 경우에만 Z신호가 하이(HIGH)가 되므로, A 신호의 중간 시간에 B 신호의 라이징 엣지가 발생하여 Z 신호가 25% 듀티 사이클을 가지는 신호가 된다
본 발명의 신호 입력부(110)에 입력되는 I 신호와 Q 신호는 상기의 방법을 통해 생성된다.
도4는 본 발명의 일실시예로 I 신호와 Q 신호의 듀티 신호 보상 장치의 회로구성을 도시한 도면이다.
본 발명의 I 신호와 Q 신호의 듀티 신호 보상 장치(100)는 도1에서 상술한 바와 같이 신호 입력부(110), 신호 조정부(120), 판단부(130), I-Q 신호 제어부(140) 및 신호 출력부(150)를 포함하여 구성된다.
신호 조정부(120)는 I 신호 조정기(121), Q 신호 조정기(122) 및 I-Q 신호 생성부(123)를 포함하여 구성될 수 있다.
I 신호 조정기(121)는 신호 입력부(110)로부터 입력되는 I 신호의 타이밍을 조정한다. 즉, 도9와 같이 I 신호의 타이밍이 Q 신호의 타이밍보다 빠른 경우에 인버터나 버퍼등을 이용하여 I 신호의 타이밍을 지체시켜 도10과 같이 I 신호의 폴링 엣지와 Q 신호의 라이징 엣지의 타이밍이 일치하도록 조정한다.
Q 신호 조정기(122)는 신호 입력부(110)로부터 입력되는 Q 신호의 타이밍을 조정한다. 즉, 도8와 같이 I 신호와 Q 신호의 일부가 겹치는 경우에 인버터나 버퍼등을 이용하여 Q 신호의 타이밍을 지체시켜 도10과 같이 I 신호의 폴링 엣지와 Q 신호의 라이징 엣지의 타이밍이 일치하도록 조정한다.
I-Q 신호 생성부(123)는 I 신호 조정기(121)와 Q 신호 조정기(122)를 통해서 각각의 타이밍이 조정된 I 신호와 Q 신호를 결합하여 I-Q 신호를 생성한다.
즉, I 신호와 Q 신호를 OR 결합하여 50%의 듀티 사이클을 가지는 I-Q 신호를 생성한다.
판단부(130)는 신호 조정부(120)의 I-Q 신호 생성부(123)로부터 생성되는 I-Q 신호가 입력된다. 그리고, I-Q 신호를 분석하여 I 신호와 Q 신호의 타이밍이 일치하는지 어긋나 있는지를 판단한다. 판단결과 I 신호와 Q 신호의 타이밍이 일치하지 않는 경우에는 I 조정 신호 및 Q 조정 신호를 생성한다.
여기서, I 조정 신호는 I 신호 조정기(121)를 제어하여 I 신호의 타이밍을 조정하고, Q 조정 신호는 Q 신호 조정기(122)를 제어하여 Q 신호의 타이밍을 조정한다.
여기서, 판단부(130)는 I 신호 조정기(121)를 통해 타이밍이 보정된 I 신호 및 Q 신호 조정기(122)를 통해 타이밍이 보정된 Q 신호를 서로 비교 분석하여 I 신호와 Q 신호의 타이밍이 일치하는지 어긋나 있는지를 판단할 수도 있다.
또한, 판단부(130)는 I-Q 신호 제어부(140)에서 생성된 OR 출력 신호 및 AND 출력 신호를 입력받고 이를 서로 비교하여 일치하는지 여부를 판단한다. 만일 서로 일치하지 않는 경우에는 I-Q 조정 신호를 생성하고 이를 이용하여 I-Q 신호 제어부(140)의 I-Q 신호 조정기(141)을 제어하여 I-Q 신호의 타이밍을 조정한다. 이때, 판단부(130)는 I-Q 신호 제어부(140)로부터의 OR 출력 신호와 AND 출력 신호가 서로 일치할 때까지 I-Q 신호 조정기(141)를 제어할 수 있다.
I-Q 신호 제어부(140)는 I-Q 신호 조정기(141), 신호 결합기(142) 및 비교기(143)을 포함하여 구성된다.
I-Q 신호 조정기(141)는 판단부(130)에서 생성된 I-Q 조정 신호를 이용하여 I-Q 신호의 타이밍을 조정한다.
신호 결합기(142)는 I-Q 신호 제어부(140)로 입력되는 50% 듀티 신호와 I-Q 신호 조정기(141)를 통해 타이밍이 조정된 I-Q 신호를 OR 결합하여 OR 출력 신호를 생성한다.
비교기(143)는 I-Q 신호 제어부(140)로 입력되는 50% 듀티 신호와 I-Q 신호 조정기(141)를 통해 타이밍이 조정된 I-Q 신호를 AND 결합하여 AND 출력 신호를 생성한다.
신호 출력부(150)는 I 신호와 Q 신호의 타이밍이 일치하는 경우 즉, 도10과 같이 I 신호의 폴링 엣지와 Q 신호의 라이징 엣지의 타이밍이 일치하는 경우에만 I 신호와 Q 신호를 출력하도록 제어한다.
이를 위해서 신호 출력부(150)는 판단부(130)의 I-Q 조정 신호를 통해 신호조정기를 제어하여 I 신호와 Q 신호가 출력되도록 제어한다.
도5는 본 발명의 일실시예로 I 신호와 Q 신호의 듀티 신호 보상 방법을 도시한 순서도이다.
S100 단계는 판단부(130)가 신호 입력부(110)로 입력되는 I 신호와 Q 신호간에 타이밍이 어긋나 있는 지를 판단하는 단계이다.
판단부(130)는 신호 입력부(110)를 통해 타이밍이 조정된 I 신호와 Q 신호를 입력받아 서로 비교하여 타이밍이 어긋나 있는 지를 판단한다.
여기서, 상술한 바와 같이 판단부(130)는 신호 조정부(120)의 신호 결합기(123)로부터 생성되는 I-Q 신호를 분석하여 I 신호와 Q 신호의 타이밍이 일치하는지 어긋나 있는지를 판단할 수도 있다.
S110 단계는 판단부(130)가 S100 단계에서 판단 결과 I 신호와 Q 신호의 타이밍이 어긋나 있는 경우에 이를 보정할 조정 신호들을 생성하는 단계이다.
판단부(130)는 I 신호와 Q 신호의 타이밍이 일치하지 않는 경우에는 I 신호의 타이밍을 조정할 수 있는 I 조정 신호 및 Q 신호의 타이밍을 조정할 수 있는 Q 조정 신호를 생성한다.
S120 단계는 신호 조정부(120)가 I 조정 신호와 Q 조정 신호를 통해 I 신호의 타이밍 및 Q 신호의 타이밍을 조정하는 단계이다.
상술한 바와 같이 신호 조정부(120)는 판단부(130)에서 생성된 조정신호들을 이용하여 I 신호와 Q 신호 간의 타이밍을 맞추는 기능을 수행한다.
S130 단계는 신호 조정부(120)에서 I 신호와 Q 신호를 결합하여 I-Q 신호를 생성하는 단계이다.
S140 단계는 I-Q 신호 제어부(140)에서 입력되는 50% 듀티 신호와 신호 조정부(120)으로부터 입력되는 I-Q 신호를 이용하여, 50%의 듀티 신호와 I-Q 신호를 OR 결합시킨 OR 출력 신호 및 50%의 듀티 신호와 I-Q 신호를 AND 결합시킨 AND 출력 신호를 생성하는 단계이다.
50%의 듀티 신호와 I-Q 신호를 OR 결합시킨 OR 출력 신호와 50%의 듀티 신호와 I-Q 신호를 AND 결합시킨 AND 출력 신호를 생성하는 방법은 도11에서 도시한 바와 같다.
S150 단계는 판단부(130)에서 상기 OR 출력 신호와 AND 출력 신호가 서로 일치하는 지를 판단하는 단계이다.
만일, 상기 OR 출력 신호와 AND 출력 신호가 서로 일치하는 경우에는 본 발명의 목적에 맞게 I 신호와 Q 신호 간에 타이밍이 맞는 경우(즉, 도7과 같은 경우)이므로 타이밍 보정된 I 신호 및 Q 신호를 신호 출력부(150)를 통해 출력한다.
S160 단계는 상기 OR 출력 신호와 AND 출력 신호가 서로 일치하지 않는 경우에는 판단부(130)에서 I-Q 조정 신호를 생성하여 상기 OR 출력 신호와 AND 출력 신호가 서로 일치할 때까지 I-Q 신호의 타이밍을 조정하는 단계이다.
도11은 본 발명의 일실시예로 OR 출력 신호와 AND 출력 신호를 이용하여 I 신호의 발생 시점을 보정하는 것을 도시한 도면이다.
I 신호와 Q 신호의 타이밍이 서로 일치하지 않는 경우에는 신호의 시작점 위치도 클럭과 어긋나 있게 된다.
본 발명에서는 신호의 시작점을 I 신호의 라이징 엣지라고 하면, 상술한 바와 같이 신호 조정부(120)에서 생성한 I 신호가 우선이 되는 I-Q 신호를 생성하고 이를 50% 듀티 신호와 결합하여 생성한 상기 OR 출력 신호와 상기 AND 출력 신호가 일치하도록 하면, 신호의 시작점이 되는 I 신호의 라이징 엣지가 50% 듀티 신호의 라이징 엣지와 타이밍이 동일하게 된다.
따라서 신호의 시작점이 되는 I 신호의 라이징 엣지도 클럭(50% 듀티 신호)에 동일하게 일치시킬 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : I 신호와 Q 신호의 듀티 신호 보상 장치
110 : 신호 입력부 120 : 신호 조정부
121 : I 신호 조정기 122 : Q 신호 조정기
123 : I-Q 신호 생성부 130 : 판단부
140 : I-Q 신호 제어부 141 : I-Q 신호 조정기
142 : 신호 결합기 143 : 비교기
150 : 신호 출력부

Claims (15)

  1. 제 1 신호 및 제 2 신호가 입력되는 신호 입력부;
    제 1 조정신호 및 제 2 조정신호를 근거로 상기 제 1 신호 및 상기 제 2 신호의 각각의 타이밍을 조정하고, 타이밍이 조정된 상기 제 1 신호와 상기 제 2 신호가 결합되어 있는 결합 신호를 출력하는 신호 조정부;
    듀티 신호와 상기 결합 신호를 논리연산처리하여 제 1 논리연산 신호 및 제 2 논리연산 신호를 출력하는 결합 신호 제어부;
    상기 제 1 신호와 상기 제 2 신호간에 타이밍이 어긋나 있는지를 판단하여 타이밍이 어긋나 있는 경우에 상기 제 1 조정신호 및 상기 제 2 조정신호를 생성하여 출력하고, 상기 결합 신호의 타이밍을 조정하는 제 3 조정신호를 상기 결합 신호 제어부에게로 인가하는 판단부; 및
    상기 신호 조정부에서 상기 제 1 신호와 상기 제 2 신호 간에 타이밍이 맞는 조정된 제 1 신호 및 조정된 제 2 신호를 출력하는 신호 출력부;를 포함하는 것을 특징으로 하는 듀티 신호 보상 장치.
  2. 제1항에 있어서,
    상기 제 1 신호는 I 신호이고, 상기 제 2 신호는 Q 신호인 것을 특징으로 하는 듀티 신호 보상 장치.
  3. 제2항에 있어서,
    상기 I 신호와 상기 Q 신호는 25% 듀티 사이클을 갖는 신호인 것을 특징으로 하는 듀티 신호 보상 장치.
  4. 제1항에 있어서,
    상기 제 1 조정신호는 상기 제 1 신호의 타이밍을 조정하기 위한 신호이고, 상기 제 2 조정신호는 상기 제 2 신호의 타이밍을 조정하기 위한 신호인 것을 특징으로 하는 듀티 신호 보상 장치.
  5. 제1항에 있어서,
    상기 제 1 논리연산 신호는 상기 결합 신호와 상기 듀티 신호를 OR처리한 OR 출력 신호이고, 상기 제 2 논리연산 신호는 상기 결합 신호와 상기 듀티 신호를 AND처리한 AND 출력 신호인 것을 특징으로 하는 듀티 신호 보상 장치.
  6. 제5항에 있어서,
    상기 결합 신호 제어부는,
    상기 OR 출력 신호를 생성하는 신호 결합기;
    상기 AND 출력 신호를 생성하는 비교기; 및
    상기 제 3 조정신호를 근거로 상기 결합 신호의 타이밍을 조정하는 결합 신호 조정기;를 포함하는 것을 특징으로 하는 듀티 신호 보상 장치.
  7. 제5항에 있어서,
    상기 판단부는 상기 AND 출력 신호와 상기 OR 출력 신호가 서로 일치할 때까지 상기 제 3 조정신호를 상기 결합 신호 제어부에게로 인가하는 것을 특징으로 하는 듀티 신호 보상 장치.
  8. 제1항에 있어서,
    상기 결합 신호는 상기 제 1 신호의 폴링 엣지와 상기 제 2 신호의 라이징 엣지가 일치하는 것을 특징으로 하는 듀티 신호 보상 장치.
  9. 판단부가, 신호 입력부로 입력되는 제 1 신호와 제 2 신호간에 타이밍이 어긋나 있는지를 판단하는 단계;
    상기 판단부가, 조정신호를 생성하는 단계;
    상기 신호 조정부가, 상기 제 1 신호와 상기 제 2 신호를 결합하여 결합 신호를 출력하는 단계;
    결합 신호 제어부가, 듀티 신호와 상기 결합 신호를 논리연산처리하여 제 1 논리연산 신호 및 제 2 논리연산 신호를 출력하는 단계; 및
    신호 출력부가, 상기 타이밍을 조정하는 단계에 의해 상기 제 1 신호와 상기 제 2 신호 간에 타이밍이 맞는 조정된 제 1 신호 및 조정된 제 2 신호를 출력하는 단계;를 포함하는 것을 특징으로 하는 듀티 신호 보상 방법.
  10. 제9항에 있어서,
    상기 제 1 신호는 I 신호이고, 상기 제 2 신호는 Q 신호인 것을 특징으로 하는 듀티 신호 보상 방법.
  11. 제9항에 있어서,
    상기 조정신호는 상기 제 1 신호의 타이밍을 조정하기 위한 제 1 조정신호, 상기 제 2 신호의 타이밍을 조정하기 위한 제 2 조정신호, 및 상기 결합 신호의 타이밍을 조정하기 위한 제 3 조정신호를 포함하는 것을 특징으로 하는 듀티 신호 보상 방법.
  12. 제9항에 있어서,
    상기 신호 입력부로 입력되는 제 1 신호와 제 2 신호간에 타이밍이 어긋나 있는지를 판단하는 단계는,
    상기 제 1 신호의 폴링 엣지와 상기 제 2 신호의 라이징 엣지의 타이밍이 일치하는 지를 판단하는 것을 특징으로 하는 듀티 신호 보상 방법.
  13. 제9항에 있어서,
    상기 결합 신호는 상기 제 1 신호의 폴링 엣지와 상기 제 2 신호의 라이징 엣지가 일치하는 것을 특징으로 하는 듀티 신호 보상 방법.
  14. 제9항에 있어서,
    상기 조정된 제 1 신호 및 상기 조정된 제 2 신호 각각은 상기 제 1 신호의 폴링 엣지와 상기 제 2 신호의 라이징 엣지의 타이밍이 일치하는 25%의 듀티 사이클을 갖는 신호인 것을 특징으로 하는 듀티 신호 보상 방법.
  15. 제9항에 있어서,
    상기 제 1 논리연산 신호는 상기 결합 신호와 상기 듀티 신호를 OR처리한 OR 출력 신호이고, 상기 제 2 논리연산 신호는 상기 결합 신호와 상기 듀티 신호를 AND처리한 AND 출력 신호인 것을 특징으로 하는 듀티 신호 보상 방법.
KR1020140174751A 2014-12-08 2014-12-08 듀티 신호 보상 장치 및 그 방법 KR20160069163A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140174751A KR20160069163A (ko) 2014-12-08 2014-12-08 듀티 신호 보상 장치 및 그 방법
US14/829,508 US9525406B2 (en) 2014-12-08 2015-08-18 Apparatus and method for compensating for duty signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140174751A KR20160069163A (ko) 2014-12-08 2014-12-08 듀티 신호 보상 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20160069163A true KR20160069163A (ko) 2016-06-16

Family

ID=56095257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140174751A KR20160069163A (ko) 2014-12-08 2014-12-08 듀티 신호 보상 장치 및 그 방법

Country Status (2)

Country Link
US (1) US9525406B2 (ko)
KR (1) KR20160069163A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525080B1 (ko) 1999-02-05 2005-11-01 매그나칩 반도체 유한회사 평균 듀티 싸이클 교정기
KR100360403B1 (ko) 2000-04-10 2002-11-13 삼성전자 주식회사 듀티 싸이클 보정회로 및 방법
KR100457924B1 (ko) 2002-10-07 2004-11-18 한국전자통신연구원 Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치
US7821315B2 (en) 2007-11-08 2010-10-26 Qualcomm Incorporated Adjustable duty cycle circuit
JP5102738B2 (ja) * 2008-10-27 2012-12-19 シャープ株式会社 Ｉｑミスマッチ補正回路
KR101501578B1 (ko) 2008-11-05 2015-03-11 삼성전자주식회사 Ｉ신호와 ｑ신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템
KR101967370B1 (ko) 2011-12-26 2019-04-11 삼성전자주식회사 무선 통신 시스템에서 송신기 어레이 왜곡 보상 장치 및 그 제어 방법

Also Published As

Publication number Publication date
US20160164510A1 (en) 2016-06-09
US9525406B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
JP6345750B2 (ja) 送受信機における局部発振器の位相同期用の装置および方法
US9712114B2 (en) Systems and methods for delay calibration in power amplifier systems
TWI528764B (zh) 校正傳送器／接收器的第一、第二訊號路徑之間的不匹配的校正方法與校正裝置
US7573949B2 (en) Transmitter circuit, transmission method, and communications device using the transmitter circuit
CN104348493A (zh) 宽带正交误差校正
JP4769817B2 (ja) 送信リンクの出力信号の振幅および／または位相を入力信号の振幅の関数として決定する方法およびシステム
US20150381337A1 (en) Segmented digital-to-time converter calibration
KR101200601B1 (ko) 입력 신호의 진폭에 따라 전송 링크의 출력 신호의 진폭및/또는 위상을 결정하는 방법 및 시스템
WO2009008445A1 (ja) 信号処理装置及び信号処理方法
TWI416899B (zh) 校正通訊電路中同相／正交訊號間之不匹配的方法與裝置
WO2012170831A1 (en) Method of calibrating the delay of an envelope tracking signal
US8594589B2 (en) Power amplifier, power amplification method, and storage medium
TWI463847B (zh) 傳接器的同相與正交校正系統與方法
US7956660B2 (en) Signal processing device
CN107112984B (zh) 相位切换pll和校准方法
US9806877B2 (en) Calibration method and calibration circuit
US8472559B2 (en) Polar transmitter and related signal transmitting method
JP2004222259A (ja) 送信機の負帰還増幅器、送信機、及び負帰還増幅器の誤差補正方法
GB2523225A (en) Signal timing
US10778344B2 (en) Channel tracking method and module
JP4256446B2 (ja) Ｄｃオフセット補正装置及びその方法
KR20160069163A (ko) 듀티 신호 보상 장치 및 그 방법
US20060099918A1 (en) Transmission signal generating apparatus
US7747230B2 (en) Transmission modulation apparatus
JP2001244910A (ja) 副搬送波周波数信号復調装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination