JP4256446B2 - Dcオフセット補正装置及びその方法 - Google Patents

Dcオフセット補正装置及びその方法 Download PDF

Info

Publication number
JP4256446B2
JP4256446B2 JP2007530893A JP2007530893A JP4256446B2 JP 4256446 B2 JP4256446 B2 JP 4256446B2 JP 2007530893 A JP2007530893 A JP 2007530893A JP 2007530893 A JP2007530893 A JP 2007530893A JP 4256446 B2 JP4256446 B2 JP 4256446B2
Authority
JP
Japan
Prior art keywords
signal
state
offset
transmission
offset correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007530893A
Other languages
English (en)
Other versions
JPWO2007020711A1 (ja
Inventor
英治 車古
康人 舟生
健 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007020711A1 publication Critical patent/JPWO2007020711A1/ja
Application granted granted Critical
Publication of JP4256446B2 publication Critical patent/JP4256446B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20Modulator circuits; Transmitter circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/362Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Description

本発明は、無線通信装置において、直交変調器により生じるDC成分を補正する装置及び方法に関する。
図1は、ローカルリークについて説明する図である。
直接変調方式を使用した無線通信装置における増幅器では、D/Aコンバータや変調器において生じる直流成分(DCオフセット)により、ローカルリークが発生する。このローカルリークは、不要波となるので、品質のよい通信を実現するためには、ローカルリークを低減しなくてはならない。このローカルリークを低減するためには、変調器において生じるDCオフセットをキャンセルするようなオフセット電圧を与える機能(DCオフセット補正回路)が必要である。変調器のDCオフセット量は温度や入力されるI、Q信号の振幅に依存して変化するため、無線通信装置の運用時にもDCオフセット補正回路のパラメータを更新して適応的にDCオフセットをキャンセルすることが望ましい。そこで、CPUが参照信号データまたはフィードバック信号データを使ってDC成分を算出して、DCオフセット補正回路のパラメータを適応的に更新することにより温度やIQ振幅値が変化してもローカルリークを低減させる装置を実現する。
従来のDCオフセットの補正方法としては、2つの方法が知られている。
図2は、参照信号型DCオフセット補正方法を説明する図である。
参照信号型DCオフセットの補正においては、増幅器の出力をフィードバック回路を介してIQ信号に復調したフィードバック信号と変調前のベースバンド信号である参照信号を使用する。フィードバック信号から参照信号を減算し、送信信号のDCオフセット成分のみを取り出した誤差信号を用いて、逆位相のパラメータを算出してDCオフセット補正回路のパラメータを更新することによりDCオフセットの除去を行う。この動作の前には、フィードバック信号と参照信号の位相調整動作を行い、参照信号とフィードバック信号の信号点位相を合わせる必要がある。
図2(a)に示すように、参照信号を示すベクトルがRefdtで表されており、図2(b)に示すように、フィードバック信号を示すベクトルがFbdtで表されているとする。Fbdtには、変調器やD/AコンバータなどによりDCオフセットが加えられている。RefdtとFbdtとの位相が、位相調整により一致しているとすると、Refdtは、DCオフセットがない状態の信号であるので、DCオフセットが加えられているFbdtからRefdtを引くことにより、DCオフセットを表すベクトルが得られる。したがって、演算により得られたDCオフセットを表すベクトルを、あらかじめRefdtから減算し、その後、D/A変換、及び、変調をすることによって、DCオフセットが低減された増幅器出力が得られる。
図3は、フィードバック信号型DCオフセット補正方法を説明する図である。
フィードバック信号型DCオフセット補正方法においては、フィードバック信号のみを用いてDCオフセットの補正を行う。この方法ではCPUがDCオフセットのベクトル方向を推測してその逆方向に任意振幅をとるようなパラメータをDCオフセット補正回路に設定することによりDCオフセットをキャンセルする。しかし実際はフィードバック回路で使用する周波数変換器の、ローカル位相が回転することによりCPUが推測したDCオフセットのベクトル方向と実際のベクトル方向にずれが生じる。そこで、CPUが任意の補正を行い、フィードバック信号にローカルの位相回転量がどう影響したかを調べ、その値を考慮した上でDCオフセットのベクトル方向を推定する。
図3(a)は、ベースバンド信号ベクトルにDCオフセットが加えられたベクトルであるところのDCベクトルである。図3(b)は、DCベクトルに位相回転φが加えられた送信信号ベクトル(RxDCベクトル)である。RxDCベクトルをキャンセルする補正ベクトルは、図3(c)に示されるように、RxDCベクトルを180°回転し、任意の定数を乗算して生成する。そして、図3(d)に表されるように、DCベクトルに補正ベクトルを加えた結果、TxDCベクトルを得る。これを、図3(e)に示されるように、位相φだけ回転したベクトルが第2のRxDCベクトルである。第2のRxDCベクトルは、ベースバンド信号に補正ベクトルを加え、D/A変換後に変調し、フィードバックした後のベクトルである。したがって、図3(b)のRxDCベクトルと、図3(e)の第2のRxDCベクトルの差は、補正ベクトルが位相回転されたベクトルとなる。したがって、この差ベクトルと、最初の補正ベクトルを比較することにより、位相回転量φが求まる。したがって、次に、補正ベクトルをRxDCベクトルに加える場合には、ベースバンド信号に、この位相回転量だけ位相補正を加えた補正ベクトルを加えるようにする。これにより、DCオフセットがいくらか補正される。後は、補正ベクトルの大きさを順次可変し、信号点がIQ平面の原点を中心に分布するようにすれば、DCオフセットがキャンセルされたことになる。
フィードバック信号型DCオフセット補正方法の特徴としては、以下の点が挙げられる。
・参照信号を使用しないため位相調整を行う必要がない。
・無変調波とローカルリークが同じ周波数だった場合、無変調振幅とDCオフセットの区別ができないため無変調波の振幅までキャンセルしてしまう。
・キャリアの変調帯域内にローカルリークの周波数がある場合、DC成分の抽出が困難なため補正精度が落ちる。
参照信号型DCオフセット補正方法の特徴としては、以下の点が挙げられる。
・参照信号とフィードバック信号の誤差成分よりDCオフセットを抽出するのでキャリアの変調帯域内にDCオフセットの周波数が重なってもDC成分の抽出が行えるので補正精度が高い。
・バースト時等、0振幅が頻繁に発生する送信パターンでは位相調整が正常に行えないためDCオフセット成分の抽出ができないのでDCオフセット補正ができない。
上記DCオフセット補正方法については、特許文献1及び2に詳細が記載されている。
国際公開番号WO2005/025167 A1公報 国際公開番号WO2005/025168 A1公報
本発明の課題は、1つのDCオフセット補正方法では、補正が難しい場合にも適切にDCオフセット補正ができるDCオフセット補正装置を提供することである。
本発明のDCオフセット補正装置は、ベースバンド信号に適切な遅延を与えた参照信号と、該ベースバンド信号によって変調を行い、アンプによって増幅された後の信号をフィードバックして、復調したフィードバック信号を生成し、送信信号のDCオフセットを補正するDCオフセット補正装置において、該参照信号を調べることによって、送信される信号の状態を推定する信号状態推定手段と、該信号状態の推定結果に基づいて、該フィードバック信号のみを用いて送信信号のDCオフセットを補正する方法と、該参照信号と該フィードバック信号の両方を用いて送信信号のDCオフセットを補正する方法の一方を選択し、送信信号のDCオフセットを補正するDCオフセット補正手段とを備えることを特徴とする。
ローカルリークについて説明する図である。 参照信号型DCオフセット補正方法を説明する図である。 フィードバック信号型DCオフセット補正方法を説明する図である。 DCオフセット補正回路の構成例を示す図である。 DCオフセット補正回路を示す図である。 本発明の実施形態に従ったDCオフセットの補正シーケンスを示すフローチャートである。 信号状態推定方法を説明する図である。 DCオフセット補正方法の選択判断方法示す図である。 CPU20が実行する処理のフローチャート(その1)である。 CPU20が実行する処理のフローチャート(その2)である。
本発明の実施形態では、DCオフセット補正を行う方法として、フィードバック信号型DCオフセット補正と参照信号型DCオフセット補正を用いる。特に、参照信号の信号パターンを解析して、より適した方式を選択して補正を行う。また、DCオフセットの計算は瞬時値をメモリに蓄えて計算を実施する特性上、データにノイズ成分が冗長されるなどして計算結果が異常値になる場合が稀に発生する。その場合にパラメータの異常値設定を防ぐために計算値にリミッタ値を設けることにより、計算間違い時のパラメータ異常値を最小限に抑える。
図4は、DCオフセット補正回路の構成例を示す図である。
ベースバンド信号である入力信号は、遅延回路22によって遅延が与えられた後、メモリ回路21に格納される。この信号が参照信号である。また、入力信号は、歪補償回路10によって歪補償された後、DCオフセット補正回路11によって、DCオフセットの補正処理がなされた後、D/Aコンバータ12によってデジタル信号からアナログ信号に変換され、直交変調器13によって変調される。局部発振器15−1は、直交変調において、キャリア波を供給するものである。主に、D/Aコンバータ12と直交変調器13を通ることによって、信号はDCオフセットを得る。直交変調器13の出力は、アンプ14によって増幅され、出力される。
アンプ14の出力は、フィードバックされ、乗算器16において、局部発振器15−2の発振波と乗算され、ダウンコンバートされる。そして、A/Dコンバータ17によって、アナログ信号からデジタル信号に変換され、復調器18によって復調される。復調された信号は、メモリ回路19に格納される。
CPU20は、メモリ回路19と21からフィードバック信号と参照信号を適宜読み出し、処理して、DCオフセット補正ベクトルを求め、DCオフセット補正回路11に与える。
図5は、DCオフセット補正回路を示す図である。
xiは、この回路への入力I信号であり、xqは、この回路への入力Q信号であり、Xiは、この回路からの出力I信号であり、Xqは、この回路からの出力Q信号である。
DCオフセットのI成分とQ成分をそれぞれ、Idc、Qdcとすると、
Idc+dc_i=0、Qdc+dc_q=0となるdc_iとdc_qを設定することにより、DCオフセットを補正する。
図6は、本発明の実施形態に従ったDCオフセットの補正シーケンスを示すフローチャートである。
まず、ステップS10において、参照信号、及び、フィードバック信号をメモリ回路21、19にそれぞれ書き込む。ステップS11において、参照信号の入力データより、現在の信号の状態を推測する。ステップS12において、ステップS11において推測された信号状態より、DCオフセットの補正方法を選択する。本実施形態では、フィードバック信号型DCオフセット補正方法と、参照信号型DCオフセット補正方法のいずれかを選択する。ステップS13において、補正値を計算し、ステップS14において、計算された値がリミッタ値以上だった場合は、計算値が異常であるとして、計算値を無視してリミッタ値を補正値とする。計算された値がリミッタ値より小さい場合には、計算された値を補正値として使う。ステップS15において、補正されたパラメータ値を更新、設定する。
図7は、信号状態推定方法を説明する図である。
信号状態は、CPU20がメモリ回路21に格納された参照信号を調べることにより推定される。
図7(a)の無変調状態の場合には、信号のI成分XiとQ成分Xqの2乗和である電力値が一定値となる。所定時間電力値を観測し、電力値一定状態が続けば、無変調状態であると判断する。一方、図7(b)のバースト状態では、データが一定区間0振幅となる。したがって、0振幅データが一定数以上続く場合には、バースト状態と判断する。
また、停波状態の場合には、参照信号のデータが0で固定されるので、停波状態と判断する。
図8は、DCオフセット補正方法の選択判断方法示す図である。
図8に示されるように、フィードバック型DCオフセット補正方法を用いると、キャリアの送信周波数帯域幅内にローカルリークが隠れてしまう場合、補正精度が落ちてしまうので、参照信号型DCオフセット補正方法を使用する。無変調波状態では、フィードバック型DCオフセット補正方法であると、キャリア周波数とローカルリークが同じ周波数の場合、無変調キャリアの振幅まで補正してしまうので、参照信号型DCオフセット補正方法を使用する。バースト状態では、参照信号型DCオフセット補正方法では、送信データが0振幅のポイントで位相調整が不可能となるため、精度のよい補正ができない。したがって、バースト状態では、フィードバック型DCオフセット補正方法を用いる。停波状態では、参照信号がないため、フィードバック型DCオフセット補正方法を用いる。
以上の判断方法は、CPU20が実行する。
図9及び図10は、CPU20が実行する処理のフローチャートである。
まず、ステップS20において、参照信号とフィードバック信号をメモリ回路21及び19にそれぞれ書き込む。ステップS21において、メモリ回路21から参照信号のI成分を読み出す。ステップS22において、メモリ回路21から参照信号のQ成分を読み出す。ステップS23において、読み出したI成分とQ成分の2乗和を算出する。ステップS24において、2乗和をメモリ回路21のメモリ領域に記憶する。ステップS25において、メモリ回路21に記憶されているすべての参照信号のデータを読み出したか否かを判断する。ステップS25の判断がNoの場合には、ステップS21に戻って、処理を繰り返す。ステップS25の判断がYesの場合には、ステップS26において、算出された2乗和の値から、信号状態の推定を行う。信号状態の推定の結果、通常状態あるいは無変調状態であると判断された場合には、ステップS28において、参照信号型DCオフセット補正を実行し、補正値を得、ステップS29に進む。信号状態の推定の結果、バースト状態、あるいは、停波状態であると判断された場合には、ステップS27において、フィードバック型DCオフセット補正を実行し、補正値を得、ステップS29に進む。ステップS29においては、補正値がリミッタ値より大きいか否かを判断する。ステップS29の判断がNoの場合には、ステップS31に進む。ステップS29の判断がYesの場合には、ステップS30において、補正値をリミッタ値に置き換え、ステップS31に進む。ステップS31においては、DCオフセット補正値補正値を更新する。これにより、新たな補正により、DCオフセット補正が実行される。
図10は、図9の状態推定処理の詳細を示すフローチャートである。
ステップS35において、2乗和の検出により、すべての信号の振幅が0であるか否かを判断する。ステップS35の判断がYesの場合には、停波状態であると推定する。ステップS35の判断がNoの場合には、ステップS36において、2乗和がすべての信号について同じ値か否かを判断する。ステップS36の判断がYesの場合には、無変調波状態であると推定する。ステップS36の判断がNoの場合には、ステップS37において、連続して所定個の0振幅状態があるか否かを判断する。ステップS37の判断がYesの場合には、バースト状態であると推定する。ステップS37の判断がNoの場合には、通常状態と推定する。

Claims (7)

  1. ベースバンド信号に適切な遅延を与えた参照信号と、該ベースバンド信号によって変調を行い、アンプによって増幅された後の信号をフィードバックして、復調したフィードバック信号を生成し、送信信号のDCオフセットを補正するDCオフセット補正装置において、
    該参照信号を調べることによって、信号が、無変調状態、バースト状態か、停波状態か、送信される信号の状態を推定する信号状態推定手段と、
    信号状態の推定により、バースト状態と停波状態では、該フィードバック信号のみを用いて送信信号のDCオフセットを補正する第1の方法を使用し、無変調状態では、該参照信号と該フィードバック信号の両方を用いて送信信号のDCオフセットを補正する第2の方法を使用して、送信信号のDCオフセットを補正するDCオフセット補正手段と、
    を備えることを特徴とするDCオフセット補正装置。
  2. 前記信号状態推定手段は、前記参照信号の電力値を用いて信号の状態を推定することを特徴とする請求項1に記載のDCオフセット補正装置。
  3. 前記信号状態推定手段は、送信信号が、通常の送信状態、バースト信号の送信状態、無変調波の送信状態、停波状態のいずれであるかを推定することを特徴とする請求項1に記載のDCオフセット補正装置。
  4. 前記送信信号が、バースト信号の送信状態、あるいは、停波状態の場合には、前記第1の方法を用いてDCオフセットの補正処理を行うことを特徴とする請求項3に記載のDCオフセット補正装置。
  5. 前記送信信号が、通常の送信状態、あるいは、無変調波の送信状態の場合には、前記第2の方法を用いてDCオフセットの補正処理を行うことを特徴とする請求項3に記載のDCオフセット補正装置。
  6. 前記送信信号のDCオフセットを補正する場合の補正値が所定の値よりも大きくなる場合には、該補正値は、該所定の値に置き換えられて、DCオフセットの補正が行われることを特徴とする請求項1に記載のDCオフセット補正装置。
  7. ベースバンド信号に適切な遅延を与えた参照信号と、該ベースバンド信号によって変調を行い、アンプによって増幅された後の信号をフィードバックして、復調したフィードバック信号を生成し、送信信号のDCオフセットを補正するDCオフセット補正方法において、
    該参照信号を調べることによって、信号が、無変調状態、バースト状態か、停波状態か、送信される信号の状態を推定し、
    信号状態の推定により、バースト状態と停波状態では、該フィードバック信号のみを用いて送信信号のDCオフセットを補正する第1の方法を使用し、無変調状態では、該参照信号と該フィードバック信号の両方を用いて送信信号のDCオフセットを補正する第2の方法を使用して、送信信号のDCオフセットを補正する、
    ことを特徴とするDCオフセット補正方法。
JP2007530893A 2005-08-19 2005-08-19 Dcオフセット補正装置及びその方法 Expired - Fee Related JP4256446B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/015164 WO2007020711A1 (ja) 2005-08-19 2005-08-19 Dcオフセット補正装置及びその方法

Publications (2)

Publication Number Publication Date
JPWO2007020711A1 JPWO2007020711A1 (ja) 2009-02-19
JP4256446B2 true JP4256446B2 (ja) 2009-04-22

Family

ID=37757383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007530893A Expired - Fee Related JP4256446B2 (ja) 2005-08-19 2005-08-19 Dcオフセット補正装置及びその方法

Country Status (7)

Country Link
US (1) US7564921B2 (ja)
EP (1) EP1916773B1 (ja)
JP (1) JP4256446B2 (ja)
KR (1) KR100935793B1 (ja)
CN (1) CN101238643B (ja)
DE (1) DE602005024058D1 (ja)
WO (1) WO2007020711A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1916773B1 (en) * 2005-08-19 2010-10-06 Fujitsu Limited DC offset correction device and its method
US8396433B2 (en) 2007-12-10 2013-03-12 Nec Corporation Radio communication apparatus and DC offset adjustment method
JP2010054218A (ja) * 2008-08-26 2010-03-11 Toyota Central R&D Labs Inc デジタル信号処理装置及びそれを有するフェーズドアレイレーダ
KR101184861B1 (ko) 2011-09-27 2012-09-20 한국전력공사 전력량계의 직류 오프셋 제거장치 및 방법
CN113595640B (zh) * 2020-04-30 2023-06-27 华为技术有限公司 一种信号处理方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959500A (en) * 1998-01-26 1999-09-28 Glenayre Electronics, Inc. Model-based adaptive feedforward amplifier linearizer
US5990734A (en) * 1998-06-19 1999-11-23 Datum Telegraphic Inc. System and methods for stimulating and training a power amplifier during non-transmission events
GB2354649A (en) * 1999-09-22 2001-03-28 Cadence Design Systems Inc Method and apparatus for generating a modulated radio frequency output signal
US6384677B2 (en) 2000-01-28 2002-05-07 Hitachi Kokusai Electric Inc. Power amplifier having negative feedback circuit for transmitter
JP4538157B2 (ja) * 2000-01-28 2010-09-08 株式会社日立国際電気 負帰還回路を備えた電力増幅回路及び位相制御方法
JP2001339452A (ja) * 2000-05-26 2001-12-07 Hitachi Kokusai Electric Inc 直交変調装置及び直交変調誤差検出方法
US6560447B2 (en) * 2001-03-05 2003-05-06 Motorola, Inc. DC offset correction scheme for wireless receivers
US7313198B2 (en) * 2002-03-12 2007-12-25 Motorola Inc. Self calibrating transmit path correction system
AU2003261964A1 (en) 2003-09-05 2005-03-29 Fujitsu Limited Offset compensation device
EP1916773B1 (en) * 2005-08-19 2010-10-06 Fujitsu Limited DC offset correction device and its method
JP4758781B2 (ja) * 2006-01-31 2011-08-31 富士通株式会社 Dcオフセット補正装置及びその方法

Also Published As

Publication number Publication date
CN101238643B (zh) 2010-12-15
CN101238643A (zh) 2008-08-06
KR20080028961A (ko) 2008-04-02
JPWO2007020711A1 (ja) 2009-02-19
EP1916773A4 (en) 2010-01-27
WO2007020711A1 (ja) 2007-02-22
EP1916773A1 (en) 2008-04-30
KR100935793B1 (ko) 2010-01-06
DE602005024058D1 (de) 2010-11-18
US7564921B2 (en) 2009-07-21
EP1916773B1 (en) 2010-10-06
US20080111723A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
US7327191B2 (en) Distortion compensating apparatus and method
JP4617265B2 (ja) 歪補償装置及び歪補償方法
US7639755B2 (en) Distortion compensating apparatus
EP1703688A2 (en) Distortion compensation apparatus
JPWO2003103166A1 (ja) 歪補償装置
JP4901679B2 (ja) 無線送受信装置及び無線送信方法
KR100429981B1 (ko) Aqm의 에러보상장치 및 방법
JP4256446B2 (ja) Dcオフセット補正装置及びその方法
US20070042726A1 (en) Distortion compensation in wireless digital communication
JP2007195056A (ja) 歪み補償装置及び歪み補償方法
US8681896B1 (en) Transmitter I/Q and carrier leak calibration
EP2154852B1 (en) DC Offset correction in a transmitter
JP2019057878A (ja) 直交変調器におけるキャリアリーク補正方法
JP2004222259A (ja) 送信機の負帰還増幅器、送信機、及び負帰還増幅器の誤差補正方法
US20110051843A1 (en) Transmission circuit
JP2004165900A (ja) 通信装置
JPH0983417A (ja) 無線機
JP2007173896A (ja) オフセット補正装置及び無線装置
JP2005117436A (ja) 送信機
JP2011199415A (ja) 非線形歪み補償装置
JP3869976B2 (ja) 高周波電力増幅装置
JP2008098781A (ja) 通信装置
JP3884965B2 (ja) デジタル無線機
JP2005236715A (ja) 歪補償回路
JP2008072522A (ja) ループバック遅延補正装置及びループバック遅延補正方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4256446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees