KR20080028961A - Ｄｃ 오프셋 보정 장치 및 그 방법 - Google Patents

Ｄｃ 오프셋 보정 장치 및 그 방법 Download PDF

Info

Publication number
KR20080028961A
KR20080028961A KR1020087001928A KR20087001928A KR20080028961A KR 20080028961 A KR20080028961 A KR 20080028961A KR 1020087001928 A KR1020087001928 A KR 1020087001928A KR 20087001928 A KR20087001928 A KR 20087001928A KR 20080028961 A KR20080028961 A KR 20080028961A
Authority
KR
South Korea
Prior art keywords
signal
offset
state
offset correction
transmission
Prior art date
Application number
KR1020087001928A
Other languages
English (en)
Other versions
KR100935793B1 (ko
Inventor
히데하루 샤꼬
야스히또 후뉴
다께시 오오바
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080028961A publication Critical patent/KR20080028961A/ko
Application granted granted Critical
Publication of KR100935793B1 publication Critical patent/KR100935793B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

참조 신호와 피드백 신호를 메모리에 기입하고, 참조 신호의 전력값의 모습으로부터, 현재 신호의 상태가 통상 상태, 버스트 상태, 무변조 상태, 정파 상태 중 어느 하나인지를 판단한다. 버스트 상태와 정파 상태의 경우에는, 피드백 신호만을 이용하여 DC 오프셋 보정을 행하는 피드백 신호형 DC 오프셋 보정 방법을 선택하여, DC 오프셋 보정을 행한다. 통상 상태, 혹은 무변조 상태라고 판단된 경우에는, 참조 신호와 피드백 신호의 오차 신호를 이용하여 DC 오프셋 보정을 행하는 참조 신호형 DC 오프셋 보정 방법을 선택하여 DC 오프셋 보정을 행한다.
메모리 회로, CPU, A/D, DC 오프셋 보상 회로, 왜곡 보상 회로, 지연 회로

Description

ＤＣ 오프셋 보정 장치 및 그 방법{DC OFFSET CORRECTION DEVICE AND ITS METHOD}
본 발명은, 무선 통신 장치에서, 직교 변조기에 의해 생기는 DC 성분을 보정하는 장치 및 방법에 관한 것이다．
도 1은, 로컬 리크에 대해 설명하는 도면이다.
직접 변조 방식을 사용한 무선 통신 장치에 있어서의 증폭기에서는, D/A 컨버터나 변조기에서 생기는 직류 성분(DC 오프셋)에 의해, 로컬 리크가 발생한다. 이 로컬 리크는, 불요파로 되므로, 품질이 양호한 통신을 실현하기 위해서는, 로컬 리크를 저감해야만 한다. 이 로컬 리크를 저감하기 위해서는, 변조기에서 생기는 DC 오프셋을 캔슬하도록 하는 오프셋 전압을 공급하는 기능(DC 오프셋 보정 회로)이 필요하다. 변조기의 DC 오프셋량은 온도나 입력되는 I, Q 신호의 진폭에 의존하여 변화하기 때문에, 무선 통신 장치의 운용 시에도 DC 오프셋 보정 회로의 파라미터를 갱신하여 적응적으로 DC 오프셋을 캔슬하는 것이 바람직하다. 따라서, CPU가 참조 신호 데이터 또는 피드백 신호 데이터를 사용하여 DC 성분을 산출하여, DC 오프셋 보정 회로의 파라미터를 적응적으로 갱신함으로써 온도나 IQ 진폭값이 변화하여도 로컬 리크를 저감시키는 장치를 실현한다.
종래의 DC 오프셋의 보정 방법으로서는, 2가지의 방법이 알려져 있다.
도 2는, 참조 신호형 DC 오프셋 보정 방법을 설명하는 도면이다.
참조 신호형 DC 오프셋의 보정에서는, 증폭기의 출력을 피드백 회로를 통하여 IQ 신호로 복조한 피드백 신호와 변조 전의 베이스 밴드 신호인 참조 신호를 사용한다. 피드백 신호로부터 참조 신호를 감산하고, 송신 신호의 DC 오프셋 성분만을 취출한 오차 신호를 이용하여, 역위상의 파라미터를 산출하여 DC 오프셋 보정 회로의 파라미터를 갱신함으로써 DC 오프셋의 제거를 행한다. 이 동작 전에는, 피드백 신호와 참조 신호의 위상 조정 동작을 행하고, 참조 신호와 피드백 신호의 신호점 위상을 맞출 필요가 있다.
도 2의 (a)에 도시한 바와 같이, 참조 신호를 나타내는 벡터가 Refdt로 표시되어 있고, 도 2의 (b)에 도시한 바와 같이, 피드백 신호를 나타내는 벡터가 Fbdt로 표시도어 있다고 하자. Fbdt에는, 변조기나 D/A 컨버터 등에 의해 DC 오프셋이 가해져 있다. Refdt와 Fbdt의 위상이, 위상 조정에 의해 일치하고 있다고 하면, Refdt는 DC 오프셋이 없는 상태의 신호이므로, DC 오프셋이 가해져 있는 Fbdt로부터 Refdt를 뺌으로써, DC 오프셋을 나타내는 벡터가 얻어진다. 따라서, 연산에 의해 얻어진 DC 오프셋을 나타내는 벡터를, 미리 Refdt로부터 감산하고, 그 후 D/A 변환, 및 변조를 함으로써, DC 오프셋이 저감된 증폭기 출력이 얻어진다.
도 3은, 피드백 신호형 DC 오프셋 보정 방법을 설명하는 도면이다.
피드백 신호형 DC 오프셋 보정 방법에서는, 피드백 신호만을 이용하여 DC 오프셋의 보정을 행한다. 이 방법에서는 CPU가 DC 오프셋의 벡터 방향을 추측하여 그 역방향으로 임의의 진폭을 취하도록 하는 파라미터를 DC 오프셋 보정 회로에 설정함으로써 DC 오프셋을 캔슬한다. 그러나 실제는 피드백 회로에서 사용하는 주파수 변환기의, 로컬 위상이 회전함으로써 CPU가 추측한 DC 오프셋의 벡터 방향과 실제의 벡터 방향에 어긋남이 생긴다. 따라서, CPU가 임의의 보정을 행하고, 피드백 신호에 로컬의 위상 회전량이 어떤 영향을 주었는지를 조사하여, 그 값을 고려한 다음에 DC 오프셋의 벡터 방향을 추정한다.
도 3의 (a)는, 베이스 밴드 신호 벡터에 DC 오프셋이 가해진 벡터인 경우의 DC 벡터이다. 도 3의 (b)는, DC 벡터에 위상 회전 ø가 가해진 송신 신호 벡터(RxDC 벡터)이다. RxDC 벡터를 캔슬하는 보정 벡터는, 도 3의 (c)에 도시된 바와 같이, RxDC 벡터를 180°회전하고, 임의의 상수를 승산하여 생성한다. 그리고, 도 3의 (d)에 도시한 바와 같이, DC 벡터에 보정 벡터를 가한 결과, TxDC 벡터를 얻는다. 이를, 도 3의 (e)에 도시된 바와 같이, 위상 ø만큼 회전한 벡터가 제2 RxDC벡터이다. 제2 RxDC 벡터는, 베이스 밴드 신호에 보정 벡터를 가하고, D/A 변환 후로 변조하여, 피드백한 후의 벡터이다. 따라서, 도 3의 (b)의 RxDC 벡터와, 도 3의 (e)의 제2 RxDC 벡터의 차는, 보정 벡터가 위상 회전된 벡터로 된다. 따라서, 이 차 벡터와, 최초의 보정 벡터를 비교함으로써, 위상 회전량 ø가 구해진다. 따라서, 다음에 보정 벡터를 RxDC 벡터에 가한 경우에는, 베이스 밴드 신호에, 이 위상 회전량만큼 위상 보정을 가한 보정 벡터를 가하도록 한다. 이에 의해, DC 오프셋이 어느 정도 보정된다. 나중에는, 보정 벡터의 크기를 순차적으로 가변하고, 신호점이 IQ 평면의 원점을 중심으로 분포하도록 하면, DC 오프셋이 캔슬된 것으로 된다.
피드백 신호형 DC 오프셋 보정 방법의 특징으로서는, 이하의 점을 예로 들 수 있다.
ㆍ참조 신호를 사용하지 않기 때문에 위상 조정을 행할 필요가 없다.
ㆍ무변조파와 로컬 리크가 동일한 주파수인 경우, 무변조 진폭과 DC 오프셋의 구별을 할 수 없기 때문에 무변조파의 진폭까지 캔슬하게 된다.
ㆍ캐리어의 변조 대역 내에 로컬 리크의 주파수가 있는 경우, DC 성분의 추출이 곤란하기 때문에 보정 정밀도가 떨어진다.
참조 신호형 DC 오프셋 보정 방법의 특징으로서는, 이하의 점을 예로 들 수 있다.
ㆍ참조 신호와 피드백 신호의 오차 성분으로부터 DC 오프셋을 추출하므로 캐리어의 변조 대역 내에 DC 오프셋의 주파수가 겹쳐도 DC 성분의 추출이 행해지므로 보정 정밀도가 높다.
ㆍ버스트 시 등, 0 진폭이 빈번하게 발생하는 송신 패턴에서는 위상 조정이 정상으로 행할 수 없기 때문에 DC 오프셋 성분의 추출을 할 수 없으므로 DC 오프셋 보정을 할 수 없다.
상기 DC 오프셋 보정 방법에 대해서는, 특허 문헌 1 및 2에 상세가 기재되어 있다.
특허 문헌 1 : 국제 공개 번호 WO2005/025167 A1 공보
특허 문헌 2 : 국제 공개 번호 WO2005/025168 A1 공보
<발명의 개시>
본 발명의 과제는, 1개의 DC 오프셋 보정 방법에서는, 보정이 어려운 경우에도 적절하게 DC 오프셋 보정을 할 수 있는 DC 오프셋 보정 장치를 제공하는 것이다.
본 발명의 DC 오프셋 보정 장치는, 베이스 밴드 신호에 적절한 지연을 부여한 참조 신호와, 그 베이스 밴드 신호에 의해 변조를 행하고, 앰프에 의해 증폭된 후의 신호를 피드백하여, 복조한 피드백 신호를 생성하고, 송신 신호의 DC 오프셋을 보정하는 DC 오프셋 보정 장치로서, 상기 참조 신호를 조사함으로써, 송신되는 신호의 상태를 추정하는 신호 상태 추정 수단과, 그 신호 상태의 추정 결과에 기초하여, 상기 피드백 신호만을 이용하여 송신 신호의 DC 오프셋을 보정하는 방법과, 상기 참조 신호와 그 피드백 신호의 양방을 이용하여 송신 신호의 DC 오프셋을 보정하는 방법 중 한쪽을 선택하고, 송신 신호의 DC 오프셋을 보정하는 DC 오프셋 보정 수단을 구비하는 것을 특징으로 한다.
도 1은 로컬 리크에 대해 설명하는 도면.
도 2는 참조 신호형 DC 오프셋 보정 방법을 설명하는 도면.
도 3은 피드백 신호형 DC 오프셋 보정 방법을 설명하는 도면.
도 4는 DC 오프셋 보정 회로의 구성예를 도시하는 도면.
도 5는 DC 오프셋 보정 회로를 도시하는 도면．
도 6은 본 발명의 실시 형태에 따른 DC 오프셋의 보정 시퀀스를 도시하는 플 로우차트.
도 7은 신호 상태 추정 방법을 설명하는 도면.
도 8은 DC 오프셋 보정 방법의 선택 판단 방법을 도시하는 도면.
도 9는 CPU(20)가 실행하는 처리의 플로우차트(그 1).
도 10은 CPU(20)가 실행하는 처리의 플로우차트(그 2).
<발명을 실시하기 위한 최량의 형태>
본 발명의 실시 형태에서는, DC 오프셋 보정을 행하는 방법으로서, 피드백 신호형 DC 오프셋 보정과 참조 신호형 DC 오프셋 보정을 이용한다. 특히, 참조 신호의 신호 패턴을 해석하여, 보다 적합한 방식을 선택하여 보정을 행한다. 또한, DC 오프셋의 계산은 순시값을 메모리에 축적하여 계산을 실시하는 특성상, 데이터에 노이즈 성분이 용장되는 등으로 하여 계산 결과가 이상값으로 되는 경우가 드물게 발생한다. 그 경우에 파라미터의 이상값 설정을 막기 위해 계산값에 리미터값을 설정함으로써, 계산이 잘못되었을 때의 파라미터 이상값을 최소한으로 억제한다.
도 4는, DC 오프셋 보정 회로의 구성예를 도시하는 도면이다.
베이스 밴드 신호인 입력 신호는, 지연 회로(22)에 의해 지연이 부여된 후, 메모리 회로(21)에 저장된다. 이 신호가 참조 신호이다. 또한, 입력 신호는 왜곡 보상 회로(10)에 의해 왜곡 보상된 후, DC 오프셋 보정 회로(11)에 의해, DC 오프셋의 보정 처리가 이루어진 후, D/A 컨버터(12)에 의해 디지털 신호로부터 아날로그 신호로 변환되어, 직교 변조기(13)에 의해 변조된다. 국부 발진기(15-1)는 직 교 변조에서, 캐리어파를 공급하는 것이다. 주로, D/A 컨버터(12)와 직교 변조기(13)를 거침으로써, 신호는 DC 오프셋을 얻는다. 직교 변조기(13)의 출력은 앰프(14)에 의해 증폭되어, 출력된다.
앰프(14)의 출력은 피드백되고, 승산기(16)에서, 국부 발진기(15-2)의 발진파와 승산되어, 다운 컨버트된다. 그리고, A/D 컨버터(17)에 의해, 아날로그 신호로부터 디지털 신호로 변환되어, 복조기(18)에 의해 복조된다. 복조된 신호는, 메모리 회로(19)에 저장된다.
CPU(20)는 메모리 회로(19, 21)로부터 피드백 신호와 참조 신호를 적절하게 판독하고, 처리하여 DC 오프셋 보정 벡터를 구하고, DC 오프셋 보정 회로(11)에 공급한다.
도 5는, DC 오프셋 보정 회로를 도시하는 도면이다．
xi는, 이 회로에의 입력 I 신호이며, xq는, 이 회로에의 입력 Q 신호이며, Xi는, 이 회로로부터의 출력 I 신호이며, Xq는, 이 회로로부터의 출력 Q 신호이다.
DC 오프셋의 I 성분과 Q 성분을, 각각 Idc, Qdc로 하면,
Idc+dc_i=0, Qdc+dc_q=0으로 되는 dc_i와 dc_q를 설정함으로써, DC 오프셋을 보정한다.
도 6은, 본 발명의 실시 형태에 따른 DC 오프셋의 보정 시퀀스를 도시하는 플로우차트이다.
우선, 스텝 S10에서, 참조 신호, 및 피드백 신호를 메모리 회로(21, 19)에 각각 기입한다. 스텝 S11에서, 참조 신호의 입력 데이터로부터, 현재의 신호의 상 태를 추측한다. 스텝 S12에 있어서, 스텝 S11에서 추측된 신호 상태로부터, DC 오프셋의 보정 방법을 선택한다. 본 실시 형태에서는, 피드백 신호형 DC 오프셋 보정 방법과, 참조 신호형 DC 오프셋 보정 방법 중 어느 하나를 선택한다. 스텝 S13에서, 보정값을 계산하고, 스텝 S14에서, 계산된 값이 리미터값 이상인 경우에는, 계산값이 이상인 것으로 하여, 계산값을 무시하여 리미터값을 보정값으로 한다. 계산된 값이 리미터 값보다 작은 경우에는, 계산된 값을 보정값으로 하여 사용한다. 스텝 S15에서, 보정된 파라미터값을 갱신, 설정한다.
도 7은, 신호 상태 추정 방법을 설명하는 도면이다.
신호 상태는, CPU(20)가 메모리 회로(21)에 저장된 참조 신호를 조사함으로써 추정된다.
도 7의 (a)의 무변조 상태의 경우에는, 신호의 I 성분 Xi와 Q 성분 Xq의 2승합인 전력값이 일정값으로 된다. 소정 시간 전력값을 관측하여, 전력값 일정 상태가 계속되면, 무변조 상태라고 판단한다. 한편, 도 7의 (b)의 버스트 상태에서는, 데이터가 일정 구간 0 진폭으로 된다. 따라서, 0 진폭 데이터가 일정수 이상 계속되는 경우에는, 버스트 상태라고 판단한다.
또한, 정파 상태의 경우에는, 참조 신호의 데이터가 0으로 고정되므로, 정파 상태라고 판단한다.
도 8은, DC 오프셋 보정 방법의 선택 판단 방법을 도시하는 도면이다.
도 8에 도시된 바와 같이, 피드백형 DC 오프셋 보정 방법을 이용하면, 캐리어의 송신 주파수 대역 폭 내에 로컬 리크가 숨겨지게 되는 경우, 보정 정밀도가 떨어지게 되므로, 참조 신호형 DC 오프셋 보정 방법을 사용한다. 무변조파 상태에서는, 피드백형 DC 오프셋 보정 방법이면, 캐리어 주파수와 로컬 리크가 동일 주파수인 경우, 무변조 캐리어의 진폭까지 보정하게 되므로, 참조 신호형 DC 오프셋 보정 방법을 사용한다. 버스트 상태에서는, 참조 신호형 DC 오프셋 보정 방법에서는, 송신 데이터가 0 진폭이 포인트에서 위상 조정이 불가능으로 되기 때문에, 정밀도가 양호한 보정을 할 수 없다. 따라서, 버스트 상태에서는, 피드백형 DC 오프셋 보정 방법을 이용한다. 정파 상태에서는, 참조 신호가 없기 때문에, 피드백형 DC 오프셋 보정 방법을 이용한다.
이상의 판단 방법은, CPU(20)가 실행한다.
도 9 및 도 10은, CPU(20)가 실행하는 처리의 플로우차트이다.
우선, 스텝 S20에서, 참조 신호와 피드백 신호를 메모리 회로(21, 19)에 각각 기입한다. 스텝 S21에서, 메모리 회로(21)로부터 참조 신호의 I 성분을 판독한다. 스텝 S22에서, 메모리 회로(21)로부터 참조 신호의 Q 성분을 판독한다. 스텝 S23에서, 판독한 I 성분과 Q 성분의 2승합을 산출한다. 스텝 S24에서, 2승합을 메모리 회로(21)의 메모리 영역에 기억한다. 스텝 S25에서, 메모리 회로(21)에 기억되어 있는 모든 참조 신호의 데이터를 판독하였는지의 여부를 판단한다. 스텝 S25의 판단이 "아니오"인 경우에는, 스텝 S21로 되돌아가, 처리를 반복한다. 스텝 S25의 판단이 "예"인 경우에는, 스텝 S26에서, 산출된 2승합의 값으로부터, 신호 상태의 추정을 행한다. 신호 상태의 추정의 결과, 통상 상태 혹은 무변조 상태라고 판단된 경우에는, 스텝 S28에서, 참조 신호형 DC 오프셋 보정을 실행하고, 보정 값을 얻고, 스텝 S29로 진행한다. 신호 상태의 추정의 결과, 버스트 상태, 혹은 정파 상태라고 판단된 경우에는, 스텝 S27에서, 피드백형 DC 오프셋 보정을 실행하고, 보정값을 얻고, 스텝 S29로 진행한다. 스텝 S29에서는, 보정값이 리미터값보다 큰지의 여부를 판단한다. 스텝 S29의 판단이 "아니오"인 경우에는, 스텝 S31로 진행한다. 스텝 S29의 판단이 "예"인 경우에는, 스텝 S30에서, 보정값을 리미터값으로 치환하여, 스텝 S31로 진행한다. 스텝 S31에서는, DC 오프셋 보정값을 갱신한다. 이에 의해, 새로운 보정에 의해, DC 오프셋 보정이 실행된다.
도 10은, 도 9의 상태 추정 처리의 상세를 도시하는 플로우차트이다.
스텝 S35에서, 2승합의 검출에 의해, 모든 신호의 진폭이 0인지의 여부를 판단한다. 스텝 S35의 판단이 "예"인 경우에는, 정파 상태라고 추정한다. 스텝 S35의 판단이 "아니오"인 경우에는, 스텝 S36에서, 2승합이 모든 신호에 대해 동일한 값인지의 여부를 판단한다. 스텝 S36의 판단이 "예"인 경우에는, 무변조파 상태라고 추정한다. 스텝 S36의 판단이 "아니오"인 경우에는, 스텝 S37에서, 연속하여 소정개의 0 진폭 상태가 있는지의 여부를 판단한다. 스텝 S37의 판단이 "예"인 경우에는, 버스트 상태라고 추정한다. 스텝 S37의 판단이 "아니오"인 경우에는, 통상 상태라고 추정한다.

Claims (7)

  1. 베이스 밴드 신호에 적절한 지연을 부여한 참조 신호와, 그 베이스 밴드 신호에 의해 변조를 행하고, 앰프에 의해 증폭된 후의 신호를 피드백하여, 복조한 피드백 신호를 생성하고, 송신 신호의 DC 오프셋을 보정하는 DC 오프셋 보정 장치로서,
    상기 참조 신호를 조사함으로써, 송신되는 신호의 상태를 추정하는 신호 상태 추정 수단과,
    상기 신호 상태의 추정 결과에 기초하여, 상기 피드백 신호만을 이용하여 송신 신호의 DC 오프셋을 보정하는 제1 방법과, 상기 참조 신호와 그 피드백 신호의 양방을 이용하여 송신 신호의 DC 오프셋을 보정하는 제2 방법 중 한쪽을 선택하고, 송신 신호의 DC 오프셋을 보정하는 DC 오프셋 보정 수단
    을 구비하는 것을 특징으로 하는 DC 오프셋 보정 장치.
  2. 제1항에 있어서,
    상기 신호 상태 추정 수단은, 상기 참조 신호의 전력값을 이용하여 신호의 상태를 추정하는 것을 특징으로 하는 DC 오프셋 보정 장치.
  3. 제1항에 있어서,
    상기 신호 상태 추정 수단은, 송신 신호가, 통상의 송신 상태, 버스트 신호 의 송신 상태, 무변조파의 송신 상태, 정파 상태 중 어느 하나인지를 추정하는 것을 특징으로 하는 DC 오프셋 보정 장치.
  4. 제3항에 있어서,
    상기 송신 신호가, 버스트 신호의 송신 상태, 혹은 정파 상태인 경우에는, 상기 제1 방법을 이용하여 DC 오프셋의 보정 처리를 행하는 것을 특징으로 하는 DC 오프셋 보정 장치.
  5. 제3항에 있어서,
    상기 송신 신호가, 통상의 송신 상태, 혹은 무변조파의 송신 상태인 경우에는, 상기 제2 방법을 이용하여 DC 오프셋의 보정 처리를 행하는 것을 특징으로 하는 DC 오프셋 보정 장치.
  6. 제1항에 있어서,
    상기 송신 신호의 DC 오프셋을 보정하는 경우의 보정값이 소정의 값보다도 커지는 경우에는, 그 보정값은 그 소정의 값으로 치환되어, DC 오프셋의 보정이 행해지는 것을 특징으로 하는 DC 오프셋 보정 장치.
  7. 베이스 밴드 신호에 적절한 지연을 부여한 참조 신호와, 그 베이스 밴드 신호에 의해 변조를 행하고, 앰프에 의해 증폭된 후의 신호를 피드백하여, 복조한 피 드백 신호를 생성하고, 송신 신호의 DC 오프셋을 보정하는 DC 오프셋 보정 방법으로서,
    상기 참조 신호를 조사함으로써, 송신되는 신호의 상태를 추정하고,
    상기 신호 상태의 추정 결과에 기초하여, 상기 피드백 신호만을 이용하여 송신 신호의 DC 오프셋을 보정하는 제1 방법과, 상기 참조 신호와 그 피드백 신호의 양방을 이용하여 송신 신호의 DC 오프셋을 보정하는 제2 방법 중 한쪽을 선택하고, 송신 신호의 DC 오프셋을 보정하는
    것을 특징으로 하는 DC 오프셋 보정 방법.
KR1020087001928A 2005-08-19 2005-08-19 Ｄｃ 오프셋 보정 장치 및 그 방법 KR100935793B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/015164 WO2007020711A1 (ja) 2005-08-19 2005-08-19 Ｄｃオフセット補正装置及びその方法

Publications (2)

Publication Number Publication Date
KR20080028961A true KR20080028961A (ko) 2008-04-02
KR100935793B1 KR100935793B1 (ko) 2010-01-06

Family

ID=37757383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001928A KR100935793B1 (ko) 2005-08-19 2005-08-19 Ｄｃ 오프셋 보정 장치 및 그 방법

Country Status (7)

Country Link
US (1) US7564921B2 (ko)
EP (1) EP1916773B1 (ko)
JP (1) JP4256446B2 (ko)
KR (1) KR100935793B1 (ko)
CN (1) CN101238643B (ko)
DE (1) DE602005024058D1 (ko)
WO (1) WO2007020711A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935793B1 (ko) * 2005-08-19 2010-01-06 후지쯔 가부시끼가이샤 Ｄｃ 오프셋 보정 장치 및 그 방법
US8482334B2 (en) 2011-09-27 2013-07-09 Samsung Electro-Mechanics Co., Ltd. Apparatus and method for removing DC offset in power meter

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897163B (zh) * 2007-12-10 2014-02-12 日本电气株式会社 无线电通信设备和dc偏移调整方法
JP2010054218A (ja) * 2008-08-26 2010-03-11 Toyota Central R&D Labs Inc デジタル信号処理装置及びそれを有するフェーズドアレイレーダ
CN113595640B (zh) * 2020-04-30 2023-06-27 华为技术有限公司 一种信号处理方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959500A (en) * 1998-01-26 1999-09-28 Glenayre Electronics, Inc. Model-based adaptive feedforward amplifier linearizer
US5990734A (en) * 1998-06-19 1999-11-23 Datum Telegraphic Inc. System and methods for stimulating and training a power amplifier during non-transmission events
GB2354649A (en) * 1999-09-22 2001-03-28 Cadence Design Systems Inc Method and apparatus for generating a modulated radio frequency output signal
JP4538157B2 (ja) * 2000-01-28 2010-09-08 株式会社日立国際電気 負帰還回路を備えた電力増幅回路及び位相制御方法
US6384677B2 (en) * 2000-01-28 2002-05-07 Hitachi Kokusai Electric Inc. Power amplifier having negative feedback circuit for transmitter
JP2001339452A (ja) * 2000-05-26 2001-12-07 Hitachi Kokusai Electric Inc 直交変調装置及び直交変調誤差検出方法
US6560447B2 (en) * 2001-03-05 2003-05-06 Motorola, Inc. DC offset correction scheme for wireless receivers
US7313198B2 (en) 2002-03-12 2007-12-25 Motorola Inc. Self calibrating transmit path correction system
WO2005025167A1 (ja) 2003-09-05 2005-03-17 Fujitsu Limited オフセット補償装置
KR100935793B1 (ko) * 2005-08-19 2010-01-06 후지쯔 가부시끼가이샤 Ｄｃ 오프셋 보정 장치 및 그 방법
JP4758781B2 (ja) * 2006-01-31 2011-08-31 富士通株式会社 Ｄｃオフセット補正装置及びその方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935793B1 (ko) * 2005-08-19 2010-01-06 후지쯔 가부시끼가이샤 Ｄｃ 오프셋 보정 장치 및 그 방법
US8482334B2 (en) 2011-09-27 2013-07-09 Samsung Electro-Mechanics Co., Ltd. Apparatus and method for removing DC offset in power meter

Also Published As

Publication number Publication date
JP4256446B2 (ja) 2009-04-22
US20080111723A1 (en) 2008-05-15
DE602005024058D1 (de) 2010-11-18
WO2007020711A1 (ja) 2007-02-22
JPWO2007020711A1 (ja) 2009-02-19
CN101238643B (zh) 2010-12-15
EP1916773A1 (en) 2008-04-30
EP1916773B1 (en) 2010-10-06
CN101238643A (zh) 2008-08-06
US7564921B2 (en) 2009-07-21
EP1916773A4 (en) 2010-01-27
KR100935793B1 (ko) 2010-01-06

Similar Documents

Publication Publication Date Title
US7133649B2 (en) Negative feedback amplifier for transmitter, transmitter, and method of correcting error in the negative feedback amplifier
KR100539874B1 (ko) 무선 송수신장치에서 자가 보상장치 및 방법
JP4176771B2 (ja) 可変プレディストーションを有するポーラー変調器を備えた送受信装置
KR100710125B1 (ko) Ｉｑ 불일치 및 반송파 누설을 보상하는 송수신 회로 및 그제어 방법
US7327191B2 (en) Distortion compensating apparatus and method
EP1860770B1 (en) Distortion compensating apparatus and method
US7443923B2 (en) Distortion compensating apparatus and method
JP4901679B2 (ja) 無線送受信装置及び無線送信方法
US5771263A (en) Communication system control method and communication system using the method
KR100935793B1 (ko) Ｄｃ 오프셋 보정 장치 및 그 방법
JP2008522469A (ja) 送信リンクの出力信号の振幅および／または位相を入力信号の振幅の関数として決定する方法およびシステム
US10644913B2 (en) Carrier leakage correction method for quadrature modulator
JP2007195056A (ja) 歪み補償装置及び歪み補償方法
US20120002754A1 (en) Transmission apparatus, radio communication apparatus, and transmission method
JP2001016283A (ja) ディジタル無線装置
JP2004222259A (ja) 送信機の負帰還増幅器、送信機、及び負帰還増幅器の誤差補正方法
JP2005295376A (ja) 直交変調器のエラー補償回路
EP2547059B1 (en) Transmitter including calibration of an in-phase/Quadrature (I/Q) modulator and associated methods
JP2007173896A (ja) オフセット補正装置及び無線装置
JP4068999B2 (ja) カーテシアン型送信機
JP2005117436A (ja) 送信機
JP4574531B2 (ja) 送信機
JP3869976B2 (ja) 高周波電力増幅装置
JP2007235643A (ja) Ｉｑオフセット調整装置及びプログラム並びに直交変調器の調整装置
JP2008098781A (ja) 通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 10