WO2005025167A1 - オフセット補償装置 - Google Patents

オフセット補償装置 Download PDF

Info

Publication number
WO2005025167A1
WO2005025167A1 PCT/JP2003/011364 JP0311364W WO2005025167A1 WO 2005025167 A1 WO2005025167 A1 WO 2005025167A1 JP 0311364 W JP0311364 W JP 0311364W WO 2005025167 A1 WO2005025167 A1 WO 2005025167A1
Authority
WO
WIPO (PCT)
Prior art keywords
vector
offset
deviation
signal
adaptive control
Prior art date
Application number
PCT/JP2003/011364
Other languages
English (en)
French (fr)
Inventor
Kazuo Nagatani
Hiroyoshi Ishikawa
Nobukazu Fudaba
Tokuro Kubo
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2003/011364 priority Critical patent/WO2005025167A1/ja
Priority to AU2003261964A priority patent/AU2003261964A1/en
Priority to US10/568,334 priority patent/US7848449B2/en
Priority to PCT/JP2004/004647 priority patent/WO2005025168A1/ja
Priority to JP2005513586A priority patent/JP4209889B2/ja
Priority to EP04724809A priority patent/EP1662735A4/en
Publication of WO2005025167A1 publication Critical patent/WO2005025167A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/362Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/38Angle modulation by converting amplitude modulation to angle modulation
    • H03C3/40Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
    • H03C3/406Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated using a feedback loop containing mixers or demodulators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0016Stabilisation of local oscillators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0018Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0067Phase error detectors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0069Loop filters

Definitions

  • the present invention relates to an electronic apparatus provided with a circuit that performs a predetermined process on two AC signals that are orthogonal to each other according to an input signal and outputs a vector sum of the results of these processes.
  • the present invention relates to an offset compensating device that compensates for an offset that occurs in a vector sum due to a change or deviation in characteristics of an analog circuit that performs processing individually. Background art
  • a quadrature modulator that generates a modulated wave signal as the product sum (vector sum) of two carrier signals and an input signal that are orthogonal to each other requires a variety of modulation schemes and signal point arrangements. It is adapted to many communication devices and electronic devices.
  • Such a modulated wave signal may suffer from carrier component leakage and other performance degradation due to differences or variations in the characteristics of circuits that individually multiply the two carrier signals in the analog domain.
  • the factor component hereinafter referred to as “offset”.
  • FIG. 15 is a diagram illustrating a configuration example of a wireless transmission device provided with a quadrature modulator that performs offset compensation.
  • the two inputs of the offset compensator 51 receive transmission data to be transmitted in parallel via the I channel and Q channel corresponding to the two carrier signals described above, respectively.
  • the control information of the offset compensator 51 is input from the outside.
  • the output of the offset compensator 51 is connected to the input of the DZA converter 52 (performs the D / A conversion individually corresponding to the I channel and the Q channel described above in parallel).
  • the output of D / A converter 52 is connected to the corresponding input of quadrature modulator 53.
  • the output of the oscillator 54 is connected to the carrier input of the quadrature modulator 53, and the output of the quadrature modulator 53 is connected to the antenna 56 through the power amplifier 55. Connected to the feeding point.
  • the offset compensator 51 outputs signals indicating the two transmission data described above (hereinafter, for simplicity, The above-mentioned control information is added to either one of “modulated signal”.
  • the converter 52 converts two modulated signals including the modulated signal to which the control information is added into individual analog signals.
  • the quadrature modulator 53 converts the carrier signal generated by the oscillator 54 into two carrier signals orthogonal to each other, and outputs a modulated wave signal as a product sum of the two carrier signals and the above-described analog signal.
  • Generate Power amplifier 55 transmits the modulated wave signal via antenna 56 at a desired level.
  • control voltage described above is, for example, a difference between the characteristics of the D / A converters 52 corresponding to the I channel and the Q channel among the components of the carrier signal provided to the quadrature modulator 53 by the oscillator 54. Is manually set to a value at which the component of the carrier signal observed at the output terminal of the quadrature modulator 53 (or the power amplifier 55) is minimized.
  • the DC reference voltage supplied to the DZA converter 52 is directly increased or decreased (hereinafter, referred to as the “second”.
  • the DC voltage superimposed on one or both of the analog signals input to the quadrature modulator 53 is directly increased or decreased (hereinafter, referred to as a “third conventional example”). It is also possible to compensate for this.
  • a spectrum analyzer or other dedicated device must be applied to monitor the components of the carrier signal observed at the output terminal of the quadrature modulator 53 (or the power amplifier 55). Did not.
  • Patent Document 2 Japanese Unexamined Patent Publication No. Hei 9 _ 8 3 5 8 7
  • An object of the present invention is to provide an offset compensator that can flexibly adapt to deviations in characteristics and performance that can be caused by circuits and elements, and various changes in these characteristics or performance, and that can stably and accurately compensate for offsets.
  • an object of the present invention is to provide a circuit which outputs the above-described vector sum with deviations in characteristics.
  • an object of the present invention is to provide an unnecessary convergence delay caused by an excessively small absolute value of the above-described inner product even when the convergence of the offset vector is advanced based on the adaptive algorithm. Is avoided, and offset compensation is performed stably and accurately.
  • Another object of the present invention is to enable application to various device and system configurations.
  • an object of the present invention is to simplify the procedure of adaptive control, and to improve responsiveness in addition to savings in processing amount and power.
  • Another object of the present invention is to enable a quick transition to a steady state when starting or restarting operation.
  • an object of the present invention is to reduce power consumption and ease restrictions on thermal design, mounting, and low cost as compared with a case where adaptive control is performed constantly. .
  • Another object of the present invention is to reduce power consumption with high accuracy and stability.
  • an object of the present invention is to accurately store an offset vector in a suitable vector. Once bundled, the power consumption due to the unnecessary operation of the adaptive control unit is reliably avoided unless there is a factor for which the offset vector needs to be significantly updated. .
  • an object of the present invention is to provide a fifth point in which offsets relating to various circuits can be compensated.
  • a further object of the present invention is to enable flexible adaptation to various input signals and the above-described circuit configuration.
  • Another object of the present invention is to enable flexible adaptation to various processing modes to be performed by the above-described circuit.
  • an object of the present invention is to improve the performance and reliability and maintain stability stably in addition to the flexible adaptation to various configurations and characteristics of hardware. It is.
  • the deviation monitoring means performs AZD conversion of a vector sum of results of processes individually applied to two AC signals that intersect each other directly according to an input signal, Furthermore, a vector signal is generated by quadrature demodulation, and the deviation of the DC component superimposed on the vector signal is monitored.
  • the adaptive control means calculates the expected value of the product of the inner product of the increment vector indicating the increment of the deviation in the time series and the compensation vector obtained in advance, and the latest deviation vector indicating the deviation.
  • This compensation vector is updated based on an adaptation algorithm that minimizes the compensation vector, and the compensation vector is added to the offset vector to be superimposed on the input signal and input to the circuit that outputs the vector sum. Add.
  • Such a compensation vector means a direction and an absolute value in which the offset vector superimposed on the above-described input signal and previously input to the above-described circuit should be updated 25.
  • the incremental vector refers to the offset 1, the variation that occurs in the above-mentioned deviation due to the application of the vector instead of the offset vector.
  • the inner product of the compensation vector and the increment vector is the phase shift amount in the section from the output of the above-described circuit to the input stage of the “first stage of the deviation monitoring means or the stage where the AZD conversion is performed”.
  • Cosine value of the sum of The value is updated as appropriate.
  • the offset vector is updated under the adaptive algorithm that minimizes the expected value of the product of the product and the latest deviation, so that the offset vector is flexible against the deviation and fluctuation of the phase shift amount. , And is maintained at a value adapted stably.
  • this circuit Therefore, even if the characteristics of one or both of the above-described circuit and the section have a deviation, or if these characteristics can vary widely depending on environmental conditions, aging, etc., this circuit The offset included in the output vector sum is accurately and stably suppressed.
  • the deviation monitoring means performs AZD conversion of a vector sum of processing results individually applied to two AC signals orthogonal to each other in accordance with an input signal. Further, a vector signal is generated by performing quadrature demodulation, and a deviation of a DC component superimposed on the vector signal is monitored.
  • the adaptive control means calculates a compensation vector based on an adaptive algorithm that minimizes an expected value of a product of an inner product of the input signal and the vector signal and an incremental vector indicating an increment of a deviation in a time series. Then, the compensation vector is added to the offset vector ⁇ which is to be input by being superimposed on the input signal to the circuit that outputs the vector sum.
  • the adaptive control process in which the compensation vector is determined based on the above-mentioned adaptive algorithm is based on the input signal and the vector signal described above, instead of the inner product of the compensation vector and the incremental vector.
  • the deviation monitoring means performs A / D conversion of a vector sum obtained as a result of processing performed individually on two AC signals orthogonal to each other in accordance with an input signal. Further, a vector signal is generated by performing quadrature demodulation, and a deviation of a DC component superimposed on the vector signal is monitored.
  • the adaptive control means calculates the sum of the inner product of the increment vector indicating the increment of the deviation in the time series and the compensation vector obtained in advance in the vector space, and the latest deviation vector indicating the deviation.
  • This compensation vector is updated based on an adaptive algorithm that minimizes the expected value of the product of the torque and the offset vector, and the offset vector to be superimposed on the input signal and input to the circuit that outputs the vector sum To the compensation vector.
  • the absolute value of the sum of the inner products described above does not become a remarkably small value even in the process in which the above-described compensation vector converges to a suitable vector based on the above-described adaptive algorithm.
  • the deviation monitoring means performs AZD conversion of a vector sum of a result of a process individually performed on two AC signals orthogonal to each other in accordance with an input signal, Furthermore, a vector signal is generated by quadrature demodulation, and the deviation of the DC component superimposed on the vector signal is monitored.
  • the adaptive control means includes an adaptive algorithm for minimizing an expected value of a product of a sum of an inner product of the input signal and the vector signal in a vector space and an increment vector indicating an increment of a deviation in a time series.
  • the compensation vector is determined based on the mechanism, and the compensation vector is added to the offset vector to be input after being superimposed on the input signal in the circuit that outputs the vector sum.
  • the adaptive control process in which the compensation vector is determined based on the above-described adaptive algorithm is based on the input signal and the vector signal described above, instead of the inner product of the compensation vector and the incremental vector. It differs from the third offset compensation device described above in that the inner product of
  • the deviation monitoring means performs A / D conversion on a sum of the results of the processes performed on the two AC signals intersecting each other in accordance with the input signal. Then, a vector signal is generated by quadrature demodulation, and the deviation of the DC component superimposed on the vector signal is monitored.
  • the adaptive control means subtracts, from the vector signal, the inner product of the increment vector indicating the increment of the deviation and the compensation vector obtained in advance in time series from the vector signal, and the latest deviation vector indicating the deviation.
  • the compensation vector is updated based on an adaptive algorithm that minimizes the expected value of the compensation vector, and the compensation vector is superimposed on the input signal to be input to the circuit that outputs the vector sum. Add torr.
  • Such a compensation vector is updated based on an adaptive algorithm that minimizes only the deviation vector, not the product of the inner product described above and the latest deviation vector. Negative feedback is provided before the adaptive control means that performs adaptive control based on the adaptive algorithm.
  • the adaptive control performed by the adaptive control means is substantially equivalent to the adaptive control performed in the above-described first offset compensating apparatus by performing the negative feedback in advance.
  • the offset included in the vector sum output by this circuit is accurately and stably suppressed.
  • the deviation monitoring means are directly connected to each other.
  • a / D conversion is performed on the vector sum of the results of the processing performed independently on the two intersecting AC signals according to the input signal, and then a vector signal is generated by quadrature demodulation, and the vector is generated.
  • the deviation of the DC component superimposed on the signal is monitored.
  • the adaptive control means subtracts the inner product of the input signal and the vector signal from the vector signal, and based on an adaptive algorithm that minimizes the expected value of the latest deviation vector indicating the deviation, based on this compensation vector. Is updated, and the compensation vector is added to the offset vector to be superimposed on the input signal and input to the circuit that outputs the vector sum.
  • the fifth embodiment differs from the fifth offset compensator in that the inner product of the input signal and the vector signal described above is applied instead of the inner product of the compensation vector and the incremental vector.
  • the offset associated with the vector sum output by this circuit is accurately and stably suppressed.
  • the deviation monitoring means performs A / D conversion on a result of the processing performed on the vector sum, performs a processing reverse to the processing in the digital domain, and then performs orthogonal processing.
  • a vector signal is generated by demodulation.
  • the adaptive control means is an inner product.
  • the quadrant on the vector space where the inner product for which the inner product is to be obtained is located separately, it forms a common angle with all axes of the vector space and has a common absolute value Find the dot product of two vectors that are.
  • the above inner product is obtained based on two vectors that individually approximate the two vectors described above.
  • the adaptive control procedure is simplified, and the responsiveness can be improved along with the required processing amount and power saving.
  • the adaptive control means sets the step size / z to be applied to the adaptive control to be larger as the deviation or the absolute value of the incremental vector is larger. I do.
  • the responsiveness of such adaptive control decreases as the offset vector updated under the adaptive control converges to a suitable vector.
  • the responsiveness of the adaptive control performed by the adaptive control means immediately after the adaptive control means starts or resumes operation is set high.
  • the device or system to which the present invention is applied can be promptly shifted to the steady state when starting or restarting the above operation.
  • the deviation monitoring means smoothes the DC component over a shorter section as the absolute value of the deviation or the increment vector obtained in advance is larger, and as a result, To obtain this deviation.
  • the responsiveness of such adaptive control decreases as the offset vector updated under the adaptive control converges to a suitable vector.
  • the responsiveness of the adaptive control performed by the adaptive control means immediately after the deviation monitoring means starts or resumes operation is set high.
  • the device or system to which the present invention is applied can be promptly shifted to the steady state when starting or restarting the above operation.
  • the deviation monitoring means sets the DC based on the weight of the rate of change with respect to the time series as the absolute value of the previously obtained deviation or the incremental vector is larger. And then get this deviation for the result.
  • the responsiveness of the adaptive control decreases as the offset vector updated under the adaptive control converges to a suitable vector.
  • the responsiveness of the adaptive control performed by the adaptive control means immediately after the deviation monitoring means starts or resumes operation is set high.
  • the device or system to which the present invention is applied can be promptly shifted to the steady state when starting or restarting the above operation.
  • the adaptive control means operates intermittently at a frequency at which the compensation vector should be updated.
  • the adaptive control means waits or stops without updating the compensation vector during the period when the compensation vector is not required to be updated.
  • the adaptive control means stops when the previously determined deviation or the absolute value of the increment vector falls below a predetermined lower limit.
  • the deviation monitoring means does not perform any processing and consumes no power.
  • Equipment and systems are more accurate and more stable and consume less power.
  • the dispersion monitoring means monitors the deviation obtained in advance or the dispersion of the absolute value of the incremental vector.
  • the adaptive control stops when the variance falls below a predetermined threshold.
  • the adaptive control means is not a period in which the average of the absolute values of the above-mentioned deviations or incremental vectors is merely small, but a period in which the absolute values of these deviations or the incremental vectors increase or decrease in a predetermined wide range. Also works.
  • the deviation monitoring means monitors the deviation of the DC component based on the DC component superimposed on the input signal.
  • this vector sum includes the DC component superimposed on the input signal input to the circuit. It is.
  • the quasi-offset monitoring means detects a point in time when the average value of the DC component superimposed on the input signal becomes “0”.
  • the deviation monitoring means and the adaptive control means are started each time a time is detected by the quasi-offset monitoring means.
  • the offset control performed by the adaptive control means is compared with the case where the deviation monitoring means and the adaptive control means operate constantly.
  • the update of the torque is performed with high accuracy.
  • the deviation monitoring means specifies a period in which the level of a vector signal component in a low frequency range in which the offset generated in the circuit can be distributed falls below a predetermined lower limit. I do.
  • the adaptive control means stops during the period specified by the deviation monitoring means.
  • the state in which the offset vector has converged to a suitable vector is identified based on the level of a component distributed in a desired band including the DC component, not just a direct current component, and the state continues. Unnecessary adaptive control trials are restricted as long as possible.
  • FIG. 1 is a diagram showing a first embodiment of the present invention.
  • FIG. 2 is a diagram showing another configuration of the first embodiment of the present invention.
  • FIG. 3 is a diagram showing a second embodiment of the present invention.
  • FIG. 4 is a diagram showing a third embodiment of the present invention.
  • FIG. 5 is a diagram showing a fourth embodiment of the present invention.
  • FIG. 6 is a diagram showing a fifth embodiment of the present invention.
  • FIG. 7 is a diagram showing a sixth embodiment of the present invention.
  • FIG. 8 is a diagram showing a seventh embodiment of the present invention.
  • FIG. 9 is a diagram showing an eighth embodiment of the present invention.
  • FIG. 10 is a diagram showing a ninth embodiment of the present invention.
  • FIG. 11 is a diagram showing another configuration of the ninth embodiment of the present invention.
  • FIG. 12 is a diagram showing a tenth embodiment of the present invention.
  • FIG. 13 is a diagram showing a first embodiment of the present invention
  • FIG. 14 is a diagram showing a twelfth embodiment of the present invention.
  • FIG. 15 is a diagram illustrating a configuration example of a wireless transmission device provided with a quadrature modulator that compensates for an offset.
  • FIG. 1 is a diagram showing a first embodiment of the present invention.
  • This embodiment includes the following elements.
  • Offset compensator 51 A provided in place of offset compensator 51 already described •
  • Adaptive control unit 18 cascaded to the output of the subtracter 17 and whose output is connected to the control input of offset compensator 51 A
  • the adaptive control section 18 is composed of the following elements.
  • Multiplier 2 2-2 with the output of the subtracter 17 connected to one input and the output of the multiplier 2 2-1 connected to the other input
  • Multiplier whose output is connected to the control input of the offset compensator 51 A while the other input is connected to the output of the multiplier 22-2 and the other input is given a step size.
  • Container 2 2-3
  • the section from the output of the offset compensator 51 A to the output terminal of the power amplifier 55 via the D / A converter 52 and the quadrature modulator 53 is described as follows.
  • a section from the monitor terminal of the directional coupler 11 to the input of the A / D converter 13 via the mixer 12 is referred to as a “feedback system”.
  • the mixer 12 frequency-converts the above-described modulated signal obtained through the directional coupler 11 in accordance with the local oscillation signal generated by the oscillator 16, and A monitored signal is generated that indicates the component in the intermediate frequency band or the baseband region.
  • the A / D converter 13 converts the monitored signal into a digital signal, and the quadrature demodulator 14 performs quadrature demodulation on the digital signal, thereby obtaining the quadrature corresponding to the above-described I channel and Q channel, respectively.
  • the integrator 15 extracts the offset components included in the orthogonal monitored signals i and q by smoothing these orthogonal monitored signals i and q on a complex plane.
  • the subtracter 17 calculates the deviation RX of these offsets from the target value “0” described above in the order of the time series n . Find ff set [ n ].
  • the delay unit 19-1 and the subtractor 20 calculate the deviation RX thus obtained. ff S e t
  • the conjugate operation unit 21 obtains a conjugate increment ⁇ '[ ⁇ ] which is shared on the complex plane with respect to this increment ⁇ [ ⁇ ] .
  • the delay device 19-2 holds the offset compensation vector CMP [ himself-!] Given before the offset compensator 51 ⁇ , and the multiplier 22-1 retains the offset compensation value.
  • the cross product u [ n] of the vector CMP [n — and the conjugate increment S ' [n] described above is obtained in the order of the time series n.
  • Such a cross product u [n] is mathematically expressed as “ Since it is equivalent to the above-mentioned inner product of the offset compensation vector CMP [n ⁇ and the increment ⁇ [ ⁇ ] ”, hereinafter, for simplicity, it is referred to as“ the inner product u [”, and the initial value u [. ] Is applied as "e i fl ".
  • the multipliers 22-2 and 22-3 are the inner product u [n] and the deviation RX described above.
  • the offset compensation vector CMP [ ⁇ ] is sequentially updated to the cross product expressed by the following equation with respect to ffset ] and a fixed step size ⁇ which is a fixed scalar quantity.
  • the offset compensator 51 1 is composed of an offset compensation vector CMP [n ] given by the multiplier 22-3 (adaptive control section 18) and this offset compensation vector CMP [ nothing].
  • the offset vector TX of (set [self] with the offset vector TX of (set [self] set based on the offset compensation vector CMP [self-] that precedes, the outer product ( TX.fh, t [n +1]), to update its offset base click Honoré T x. ff [n].
  • the offset compensator 51A outputs such an offset vector TX to two “modulated signals” that indicate the transmission data and that are orthogonal to each other.
  • ffset [ n + 1 ] is added and passed to the DZA converter 52 .
  • the above-mentioned offset compensation vector CMP [ni] is an offset vector TX applied before the fore system via the offset compensator 51A.
  • f f set means the form to be updated.
  • the inner product u [ ⁇ ] of the above-described offset compensation vector CMP and the increment ⁇ [ ⁇ ] corresponds to the cosine value of the sum ⁇ of the phase shift amounts of the forward system and the feedback system.
  • the value is appropriately updated to a value adapted to the difference or the variation of.
  • ffset [ ⁇ + 1] is such inner product u [n] and the latest deviation R as shown in the above equations (1) and (2).
  • ff set ] is updated based on an adaptive algorithm that minimizes the expected value of the product of the feedback system, and is maintained at a value that is flexibly and stably adapted to deviations and fluctuations in the amount of phase shift in the feedback system.
  • the quadrature modulator can be used not only when the characteristics of the forward system and the feedback system have deviations, but also when the characteristics vary widely according to environmental conditions and aging.
  • a modulated wave suitable for a desired modulation method and signal point arrangement can be obtained stably, and spurious suppression can be accurately achieved.
  • a component of a carrier signal remains.
  • the present invention is also applicable to a device where a modulated wave is to be generated.
  • FIG. 3 is a diagram showing a second embodiment of the present invention.
  • the present embodiment includes the following elements.
  • phase calculation unit 23 in which the transmission data described above is given to one input and the other input is connected to the output of the quadrature demodulator 14
  • An adaptive control unit 18 A connected to the output of the phase operation unit 23 and provided in place of the adaptive control unit 18 described above
  • the adaptive control section 18A is composed of the following elements.
  • Multiplier 2 4-1 in which one input is connected to the output of subtracter 17 and the other input is connected to the output of phase operation section 23 described above. One input is connected to the output of the multiplier 24-1, and the other input is given the aforementioned step size ⁇ , and the output is connected to the control input of the offset compensator 51 5.
  • Multiplier 2 4-2
  • the phase calculator 23 adds, to the two transmission data to be transmitted in parallel via the I channel and the Q channel, a delay equal to the sum of the propagation times of the forward system and the feedback system in parallel. By giving them, two delayed transmission data individually corresponding to these transmission data are generated.
  • the phase calculator 23 instead of the inner product u [n ] described above, the phase calculator 23 generates the first vector indicating the delay transmission data and the quadrature demodulator 14 as described above.
  • the inner product u [ lake] of the obtained orthogonal monitored signals i and q with the second vector is obtained.
  • the multipliers 2 4-1 and 2 4-2 calculate the inner product 1 ⁇ [paper ] and the deviation RX obtained by the subtracter 17. For ffset and the step size described above, the equation (1) The offset vector Tx. Fiset [n] is updated by repeating the arithmetic operation shown in (2), and the offset vector Tx. Ffset [1 is set to the offset compensator 5 7 L. for 1 A
  • the forward system The output of the quadrature modulator 53 has the desired modulation method and signal point even when the characteristics of the feedback system vary widely, not only when there is a deviation in the characteristics of the feedback system, but also due to environmental conditions and aging. A modulated wave suitable for the arrangement is stably obtained, and spurious suppression is achieved with high accuracy.
  • FIG. 4 is a diagram showing a third embodiment of the present invention.
  • the present embodiment is characterized in that the following elements are provided.
  • An adaptive control section 18 B having the following elements is provided instead of the above-described adaptive control section 18.
  • Multiplier 2 2 -4 with the other input connected to the output of 2 -1 •
  • Adder 2 6 with one input connected to the output of multiplier 2 2 -4
  • the feature of the present embodiment lies in the following processing procedure performed in the adaptive control unit 18B. '
  • Multiplier 2 2 4 the The quasi-inner product U [n :!] is calculated by multiplying the absolute value A by the inner product u] calculated by the multiplier 22-1.
  • the integral vector is updated by integrating the quasi-inner product U [n] to the vector (hereinafter referred to as the “integrated vector”) previously obtained in step 26.
  • Normalization unit 2 8 Is the normalized inner product u by normalizing the absolute value of the product turtle to a desired value (here, for simplicity, it is assumed to be "1"). Find pt [n] .
  • FIG. 5 is a diagram showing a fourth embodiment of the present invention.
  • an adaptive control unit 18C is provided in place of the adaptive control unit 18, and a specific output of the adaptive control unit 18C is connected to an offset input of the quadrature demodulator 14. It is constituted by.
  • the adaptive control section 18C is configured as follows.
  • the adaptive control unit 1 8 C, the multiplier 2 2-1 obtains an inner product u [n] as in the first embodiment described above, and passes the inner product u [n] to the quadrature demodulator 1 4 .
  • the multipliers 2 2-3 have the latest deviation RX regardless of such inner product u [ n ].
  • ff se t updates the offset compensation downy click preparative Honoré CMP [n] based on the adaptive algorithm to minimize the expected value of [n] only, Offset compensator 5 1 A to the offset compensation vector CMP [ n].
  • the quadrature demodulator 14 subtracts the corresponding components of the inner product u [n] from the quadrature monitored signals i and q generated in the same manner as in the first embodiment described above.
  • the quadrature monitored signals I and Q are generated, and these quadrature monitored signals I and Q are passed to the integrator 15.
  • the inner product u [n ] is directly negatively fed back to the quadrature demodulator 14, so that the latest deviation RX is obtained.
  • ff se t] an expected value of only under adaptive control is performed based on a simple adaptive algorithm that minimizes, proper offset base click Honoré TX. ffset
  • FIG. 6 is a diagram showing a fifth embodiment of the present invention.
  • an adaptive control unit 18D is provided in place of the above-described adaptive control unit 18, and the adaptive control unit 18D is configured as follows.
  • a rotator .31 is provided instead of conjugate operation unit 21 and multipliers 22-1 and 22-2.
  • the rotator 31 includes the increment ⁇ cm provided by the subtractor 20 and the offset output by the delay unit 19-2 in the same manner as in the first embodiment described above.
  • the compensation vector CMP] row complex calculation represented by the following formula (5) with respect to Ukoto, calculates the inner product u [n], which replaces the aforementioned inner product u [n].
  • the rotator 31 is a deviation RX obtained by the subtracter 17.
  • the outer product of H SET [N ] and the inner product u [n ] described above (corresponding to a vector product other than the step size ⁇ included in the right side of equation (1) described above) is multiplied by a multiplier 22- Hand over to 3.
  • FIG. 7 is a diagram showing a sixth embodiment of the present invention.
  • the step size variable unit 3 2 J in which the input is connected to the output of the subtracter 17 and the output is connected to the other input of the multiplier 2 2 -3 (2 4 -2). Is provided in the adaptive control section 18 (18A to 18D).
  • the feature of this embodiment is that the step size ⁇ is set as follows.
  • the step size variable section 3 2 calculates the deviation R obtained by the subtractor 17. Monitor [n] and its deviation Rx. ff Set the step size ⁇ to a larger value as the set [n] is larger, and conversely this deviation RX. The smaller the fiset [ ⁇ ], the smaller the step size ⁇ .
  • offset vector ⁇ X. ffset Update adaptive control speed, deviation above RX.
  • FIG. 8 is a diagram showing a seventh embodiment of the present invention.
  • the present embodiment includes an integration control unit 33 whose input is connected to the output of the subtracter 17 and whose output is connected to the control input of the integrator 15.
  • the feature of the present embodiment lies in the following processing procedure performed by the integration control unit 33 and the integrator 15 in coordination.
  • the integrator 15 smoothes the orthogonal monitored signals i, q (1, Q) at intervals of the length indicated by the integration control unit 33 in this way, thereby The offsets included in the monitored signals i and q (1, Q) are obtained.
  • the speed of adaptive control to update ffset [n] is the above deviation RX. ff The higher the [n] is, the higher the speed is, while the lower the [n] is, the lower the speed is.
  • the present embodiment as compared with the case where the length of the interval is constant, at the time of starting and when the characteristics of the feed system and the feedback system fluctuate.
  • the compensation of the offset in the system is realized at high speed, and unnecessary fluctuations of the offset caused by noise or the like arriving in the forward system and the feedback system in a steady state are avoided.
  • FIG. 9 is a diagram showing an eighth embodiment of the present invention.
  • This embodiment is configured as follows.
  • -An offset compensator 51 B is provided instead of the offset compensator 51 A.
  • -The quadrature demodulator 14, integrator 15, subtracter 17 and adaptive control section 18 (18 A to 18 D) are executed as firmware executed by a single DSP (Digital Signal Processor) 34. Be composed.
  • the offset compensator 51 B includes an offset compensation vector CMP [n] provided earlier by the DSP 34 and an offset compensation vector preceding this offset compensation vector CMP [n] .
  • the offset compensator 51 B outputs such an offset vector TX to two “modulated signals” that indicate the transmission data described above and that are orthogonal to each other.
  • ffset [ ⁇ + 1 ] is added and passed to the DZA converter 52.
  • the timer 35 generates one of the following clock signals.
  • ⁇ DSP 34 is the offset vector TX.
  • ffset [n ] The offset vector TX over the time required for the operation required for updating.
  • CK signal that rises or falls before ffset [n] should be updated
  • DSP 34 has an offset vector TX at the rising or falling edge of the above clock signal. Start the process related to updating ftsel [n] , and After completion, move to one of the following modes.
  • the DSP 34 waits without performing unnecessary processing during a period in which it is not necessary to perform the processing for updating the offset vector TX [n] .
  • the quadrature demodulator 14, the integrator 15, the subtracter 17, and the adaptive control unit 18 (18A to 18D) are implemented as firmware executed by a single DSP 34. It is configured.
  • the present invention is not limited to such a configuration, and as long as all or a part of the above-described processing is performed in response to the rising or falling of the clock signal, the hardware and software may be connected to each other. Either or either configuration may be any.
  • FIG. 10 is a diagram showing a ninth embodiment of the present invention.
  • This embodiment includes the following elements.
  • the comparator 37-2 determines whether or not the absolute value is equal to or greater than the second threshold value.
  • the adaptive control unit 18 (18A to 18D) operates only during a period in which the result of the determination is true, and updates the offset compensation vector CMP [n] described above.
  • the comparator 37-1 determines whether or not the absolute value is equal to or larger than the above-described first threshold value (here, for simplicity, it is assumed to be larger than the second threshold value). .
  • the offset compensator 51B performs the following processing only during a period in which the result of the determination is true.
  • the adaptive control section 18 calculates the deviation RX obtained by the subtractor 17. It operates only during the period when the absolute value of H set [n ] exceeds the above-mentioned second threshold.
  • adaptive control section 18 (18A to 18D) operates constantly, or when the offset vector TX offset [ ⁇ ⁇ ] simply operates intermittently at the frequency that should be updated. compared to its offset Tobeku torr TX.f f set [n] is avoided consumption of useless power in the desired accuracy while converging to a suitable value (a second is set as the threshold value.).
  • a comparator 37-1 is provided in addition to the comparator 37-2, and the first threshold given to the comparator 37-1 is larger than the second threshold described above. Set to a value.
  • the present invention is not limited to this configuration: for example, based on the offset compensation vector CMP [n] updated by the adaptive control unit 18 (18A to 18D). Offset vector TX. Ffset [unless n] is reliably updated, the comparator 3 7 -1 is configured annexed to the comparator 3 7 2, or comparator 3 7-1 consists not Rukoto provided any its Is also good.
  • the period during which the adaptive control section 18 (18A to 18D) is to be activated is determined by the above-mentioned deviation Rx by the comparator 37-2 . Specified based on the absolute value of H Set .
  • a comparator 37-2 should be provided. It may be configured without.
  • the step size variable unit 32, the integration control unit 33, and the absolute value calculation unit 36 described above include the subtractor 17 The calculated deviation RX ofiset [n] is given.
  • step size variable section 32 the integration control section 33, and the absolute value calculation section 36 have, for example, an increment ⁇ [ makeup] obtained by the subtractor 20 with a deviation R x. F fsat tn ] May be given instead.
  • FIG. 12 is a diagram showing a tenth embodiment of the present invention.
  • the input is connected to the output of the integrator 15, and the control input of the adaptive control section 18 (18 A to 18 D) and the other input of the subtractor 17 are respectively connected to the first input.
  • a statistical processing unit 41 to which the second output is connected.
  • the statistical processing unit 41 performs the following processing.
  • the subtractor 17 calculates the average value calculated in this manner as the aforementioned deviation RX. Apply as the target value of ffset [ ⁇ ] '.
  • the adaptive control section 18 (18A to 18D) operates only during a period in which the result of the above-described determination is true. That is, the adaptive control unit 18 (18A to 18D) does not increase or decrease the offset in a predetermined range, but in a period in which the average value of the offset described above simply exceeds the predetermined lower limit. It works even during the period.
  • the offset vector TX After ffset [n] converges to a suitable value with precision, such an offset vector TX.
  • the adaptive control unit 18 (18A to 18D) should operate unnecessarily unless a factor that causes ffset [ n] to be significantly updated (due to environmental conditions, aging, etc.) occurs. The power consumption due to power is avoided with high accuracy.
  • FIG. 13 is a diagram showing a twelfth embodiment of the present invention. This embodiment includes the following elements.
  • the input is connected to the output of the integrator 42, and the first and second outputs are connected to the control terminal of the adaptive controller 18 (18A to 18D) and the control terminal of the integrator 15 Connected zero judgment section 4 3
  • the integrator 42 obtains the average value of the DC component superimposed on the transmission data by smoothing the transmission data in the time series.
  • the zero determination unit 43 detects the time point when the average value becomes “0”, the time point (the time point when the delay is reached over the sum of the propagation time required for the feed system and the feedback system). ) Is notified to the integrator 15 and the adaptive control unit 18 (18A to 18D).
  • the integrator 15 newly starts a process of individually smoothing the already-described orthogonal monitored signals i, q (1, Q), and newly executes the orthogonal monitored signals i, q (1 , And Q).
  • the orthogonal monitored signals i, q (1, Q) are individually smoothed after the point when the average value of the DC component superimposed on the transmission data is detected to be 0 J.
  • the DC component superimposed prior to the transmission data is not included because it is obtained by the conversion.
  • the adaptive control section 18 (18A to 18D) starts a new operation every time the above-described time point is notified by the zero determination section 43, and is further obtained by the integrator 15. and deviation RX of the subtracter 1 7 is determined in accordance with the offset amount that does not include the DC component of the preceding to have been superimposed on the transmission data, by reference to se t [ "], adaptive described above Perform control.
  • the integrator 15 and the adaptive control unit 18 (18A to 18D) are independent of the “average value of the DC component superimposed on the transmission data”. Compensation of the offset generated in the forward system is achieved with higher accuracy than when the system operates.
  • FIG. 14 is a diagram showing a twelfth embodiment of the present invention.
  • This embodiment is configured as follows.
  • the integrator 15, the subtractor 17 and the adaptive controller 18 (18 A to 18 D) are configured as firmware executed by a single DSP 45.
  • a frequency analysis unit 46 is provided in which the input is connected to the output of the quadrature demodulator 14 and the output is connected to the control terminal of the DSP 45.
  • the frequency analysis unit 46 performs the following processing.
  • D SP 45 operates only during the period when the result of this determination is true.
  • the offset vector TX under the adaptive control described above When ffset [n ] converges to a suitable value, it is identified that the state is continued based not only on the DC component described above but also on the level of components distributed in a desired band including the DC component. Unnecessary adaptive control trials are restricted as far as possible. Therefore, according to the present embodiment, it is possible to flexibly adapt to various modulation schemes and signal point constellations to be performed by the quadrature modulator 53.
  • components in a desired band included in the orthogonal monitored signals i, q (1, Q) are extracted based on the fast Fourier transform.
  • such components may be extracted, for example, via a desired low-pass or band-pass filter.
  • the DZA conversion individually corresponding to the two channels I and Q described above is performed in parallel at the previous stage of the quadrature modulator 53.
  • the present invention is not limited to such a configuration.
  • the D / A converter It is not necessary that 5 2 be provided.
  • transmission data to be transmitted via the two channels I and Q described above is individually provided in parallel.
  • the present invention is not limited to such a configuration.
  • a modulated signal indicating transmission data is given as a single analog signal or digital signal, two carrier signals orthogonal to each other and their As long as a modulated wave signal is output as a sum of products with a modulation signal and a quadrature modulator capable of causing an offset is provided, the present invention is similarly applicable to any device.
  • the power amplifier 55 arranged downstream of the quadrature modulator 53 is included in the fore system, and the mixer arranged upstream of the A / D converter 13 1 and 2 are included in the feedback system.
  • the present invention is not limited to such a configuration.
  • the directional coupler 11, the mixer 12, and the oscillator 16 are not provided, and the output terminal of the quadrature modulator 53 is connected to A
  • the configuration may be such that inputs of the / D converter 13 are roughly coupled.
  • the present invention is not limited to the above-described embodiment, and various embodiments can be made within the scope of the present invention, and any or all of the constituent devices can be improved in any way. May be done.
  • Industrial potential As described above, in the first, second, fifth, and sixth offset correction devices according to the present invention, the characteristics of the above-described circuit that outputs the sum of the vectors include deviations, or include environmental conditions and aging. Even if these characteristics can vary widely depending on other factors, the offset contained in the vector sum output by this circuit is accurately and stably suppressed.
  • the absolute value of the inner product described above is excessively high even when the offset vector is converged based on the adaptive algorithm. Unnecessary convergence delays due to small values are avoided, and offset compensation is performed stably and accurately.
  • the degree of freedom regarding the configuration of a device or system to which the present invention can be applied is increased.
  • the procedure of adaptive control is simplified, and the responsiveness can be improved along with the reduction in processing amount and power.
  • the device or system to which the present invention is applied can be promptly shifted to the steady state when starting or restarting operation.
  • the twelfth offset correction device according to the present invention, power consumption is reduced as compared with the case where adaptive control is performed constantly, and the thermal design, mounting, cost reduction, and downsizing are reduced. Constraints are relaxed.
  • the fourteenth offset correction device after the offset vector converges to a suitable vector with high accuracy, there is a factor that the offset vector must be significantly updated. Unless this occurs, power consumption due to unnecessary use of adaptive control is reliably avoided.
  • the fifteenth offset correction device it is possible to compensate for offsets relating to various circuits.
  • the sixteenth offset correction device it is possible to flexibly adapt to various input signals and the above-described circuit configuration. Further, in the seventeenth offset correction device according to the present invention, it is possible to flexibly adapt to various types of processing to be performed by the above-described circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本発明は、互いに直交する2つのベクトル信号のベクトル和を出力する回路が備えられた電子機器において、そのベクトル和に含まれるオフセットを補償するオフセット補償装置に関する。本発明の目的は、特性および性能の偏差や多様な変動に柔軟に適応し、かつ安定に精度よくオフセットを補償することを目的とする。本発明にかかわるオフセット補償装置は、既述のベクトル和をA/D変換し、さらに、直交復調してベクトル信号を生成し、そのベクトル信号に重畳されている直流分の偏差を監視する偏差監視手段と、時系列の順にその偏差の増分を示す増分ベクトルと先行して求められた補償ベクトルとの内積と、その偏差を示す最新の偏差ベクトルとの積の期待値を最小化する適応アルゴリズムに基づいてこの補償ベクトルを更新し、回路に入力信号に重畳されて入力されるべきオフセットベクトルにその補償ベクトルを加える適応制御手段とを備えて構成される。

Description

明細書 オフセッ ト補償装置 技術分野
本発明は、 互いに直交する 2つの交流信号に入力信号に応じて所定の処理を施 し、 これらの処理の結果のべク トル和を出力する回路が備えられた電子機器にお いて、 これらの処理を個別に行うアナログ回路の特性の変化あるいは偏差に起因 してこのべク トル和に生じるオフセッ トを補償するオフセッ ト捕償装置に関する 。 背景技術
互いに直交する 2つの搬送波信号と入力信号との積和 (ベク トル和) として被 変調波信号を生成する直交変調器は、 多様な変調方式や信号点配置を柔軟に実現 可能であるために、 多くの通信装置および電子機器に適応されている。
また、 このような被変調波信号には、 上記の 2つの搬送波信号にアナログ領域 で個別に乗算を施す回路の特性の相違や変動に起因して、 搬送波成分の漏れその 他の性能の劣化の要因となる成分 (以下、 「オフセッ ト」 という。 ) が重畳され る。
図 1 5は、 オフセッ トの補償が行われる直交変調器が備えられた無線送信装置 の構成例を示す図である。
図において、 オフセッ ト捕償器 5 1の 2つの入力には、 既述の 2つの搬送波信 号にそれぞれ対応した Iチャネルと Qチャネルとを介して並行して伝送されるべ き送信データが入力され、 そのオフセッ ト補償器 5 1の制御入力には外部から制 御情報が入力される。 このオフセッ ト捕償器 5 1の出力は D Z A変換器 5 2 (上 記の Iチャネルと Qチャネルとに個別に対応した D / A変換を並行して行う。 ) の入力にそれぞれ接続され、 この D / A変換器 5 2の出力は直交変調器 5 3の対 応する入力に接続される。 直交変調器 5 3の搬送波入力には発振器 5 4の出力が 接続され、 その直交変調器 5 3の出力は電力増幅器 5 5を介してアンテナ 5 6の 給電点に接続される。
このような構成の無線送信装置 (以下、 「第一の従来例」 という。 ) では、 ォ フセッ ト捕償器 5 1は、 上述した 2つの送信データをそれぞれ示す信号 (以下、 簡単のため、 「変調信号」 という。 ) の何れか一方に既述の制御情報を加算する 。 0ダ 変換器5 2は、 その制御情報が加算された変調信号を含む 2つの変調信 号を個別のアナログ信号に変換する。 直交変調器 5 3は、 発振器 5 4によって生 成された搬送波信号を互いに直交する 2つの搬送波信号に変換し、 これらの 2つ の搬送波信号と上述したアナログ信号との積和として被変調波信号を生成する。 電力増幅器 5 5は、 アンテナ 5 6を介してその被変調波信号を所望のレベルで送 信する。
また、 上述した制御電圧は、 発振器 5 4によって直交変調器 5 3に与えられる 搬送波信号の成分の内、 例えば、 Iチャネルと Qチャネルとにそれぞれ対応した D / A変換器 5 2の特性の差に起因して直交変調器 5 3 (または電力増幅器 5 5 ) の出力端で観測される搬送波信号の成分が最小となる値に、 手動で設定される 。
なお、 このような D / A変換器 5 2の特性の差に起因するオフセッ トについて は、 例えば、 その D Z A変換器 5 2に与えられる直流の基準電圧が直接増減され (以下、 「第二の従来例」 とレ、う。 ) 、 あるいは直交変調器 5 3に入力される既 述のアナログ信号の一方または双方に重畳される直流電圧が直接増減される (以 下、 「第三の従来例」 という。 ) ことによる補償も可能である。
ところで、 上述した第一ないし第三の従来例では、 例えば、 環境条件や経年に 応じて Iチャネルおよび Qチャネルに対応した D / A変換器 5 2の特性の差が広 範に変化する場合には、 オフセッ トの補償が安定には行われず、 そのために、 送 信される被変調波に無用な搬送波信号の成分が含まれる可能性があった。
また、 これらの従来例では、 直交変調器 5 3 (または電力増幅器 5 5 ) の出力 端で観測される搬送波信号の成分の監視にスぺク トラムアナライザその他の専用 の装置が適用されなければならなかった。
[特許文献 1 ]
特開平 9 _ 8 3 5 8 7号公報 (要約、 図 7 ) [特許文献 2]
特開 2 0 0 0— 2 7 0 0 3 7号公報 (要約、 図 1 )
[特許文献 3 ]
特開 2 0 0 0— 2 7 8 3 4 5 (要約、 図 1 ) - 発明の開示
本発明は、 回路や素子に伴い得る特性および性能の偏差、 これらの特性または 性能の多様な変動に柔軟に適応し、 かつ安定に精度よくオフセッ トを補償できる オフセット補償装置を提供することを目的とする。
また、 本発明の目的は、 既述のベク トル和を出力する回路の特性に偏差が伴い
、 あるいは環境条件、 経年その他に応じてこれらの特性が広範に変化し得る場合 であっても、 この回路によって出力されるべク トル和に含まれるオフセッ トが精 度よく安定に抑圧される点にある。
さらに、 本発明の目的は、 適応アルゴリズムに基づいてオフセットベク トルの 収束が進んだ状態であっても、 既述の内積の絶対値が過度に小さな値になること に起因する無用な収束の遅れが回避されると共に、 オフセッ トの補償が安定に、 かつ精度よく行われる点にある。
また、 本発明の目的は、 多様な装置やシステムの構成に対する適用が可能とな る点にある。
さらに、 本発明の目的は、 適応制御の手順が簡略化され、 処理量や電力の節減 に併せて、 応答性の向上が可能となる点にある。
また、 本発明の目的は、 始動や稼働の再開に際して速やかに定常状態に移行す ることができる点にある。
さらに、 本発明の目的は、 適応制御が定常的に行われる場合に比べて、 消費電 力の節減が図られ、 かつ熱設計、 実装および低廉 '小型化にかかわる制約が緩和 される点にある。
また、 本発明の目的は、 確度高く、 かつ安定に電力の消費が節減される点にあ る。
さらに、 本発明の目的は、 オフセッ トべク トルが好適なべク トルに精度よく収 束した後には、 そのオフセッ トべク トルが大幅に更新されるべき要因が発生しな い限り、 適応制御部が無用に作動することに起因する電力の消費が確度高く回避 される点にある。
また、 本発明の目的は、 多様な回路にかかわるオフセッ トの捕償が可能となる 5点にある。
さらに、 本発明の目的は、 多様な入力信号や、 既述の回路の構成に対する柔軟 な適応が可能となる点にある。
また、 本発明の目的は、 既述の回路によって行われるべき多様な処理の形態に 対する柔軟な適応が可能となる点にある。
10 さらに、 本発明の目的は、 ハードウェアの多様な構成および特性に対する柔軟 な適応に併せて、 性能および信頼性の向上および安定な維持が図られる点にある 本発明の摘要は、 下記の通りである。
本発明にかかわる第一のオフセッ ト補正装置では、 偏差監視手段は、 互いに直 15交する 2つの交流信号に入力信号に応じて個別に施された処理の結果のベタ トル 和を AZD変換し、 さらに、 直交復調することによってベク トル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する。 適応制御手段は、 時系列の順に偏差の増分を示す増分べク トルと先行して求められた補償べク トル との内積と、 その偏差を示す最新の偏差べク トルとの積の期待値を最小化する適 応アルゴリズムに基づいてこの補償べク トルを更新し、 ベタ トル和を出力する回 路に入力信号に重畳されて入力されるべきオフセッ トべク トルにその補償べク ト ノレを加える。
このような補償べク トルは、 上述した入力信号に重畳されて先行して既述の回 路に入力されたオフセッ トべク トルが更新されるべき方向および絶対値を意味す 25 る。 また、 増分べク トルは、 このようなオフセッ トべク トルに代わるオフセッ 1、 ベタ トルが適用されたことによって既述の偏差に生じる変動分を意味する。
すなわち、 これらの補償ベク トルと増分ベク トルとの内積は、 上述した回路の 出力から 「偏差監視手段の初段ないし既述の A ZD変換が行われる段」 の入力端 に至る区間の移相量の総和の余弦値に相当し、 その位相量の相違や変動に適応し た値に適宜更新される。
さらに、 オフセッ トベク トルは、 このような內積と最新の偏差との積の期待値 を最小化する適応アルゴリズムの下で更新されるために、 上記の移相量の偏差や 変動に対して柔軟に、 かつ安定に適応した値に維持される。
したがって、 上述した回路と区間との双方または何れか一方の特性に偏差が伴 い、 あるいは環境条件、 経年その他に応じてこれらの特性が広範に変化し得る場 合であっても、 この回路によって出力されるべク トル和に含まれるオフセットが 精度よく安定に抑圧される。
本発明にかかわる第二のオフセッ ト補正装置では、 偏差監視手段は、 互いに直 交する 2つの交流信号に入力信号に応じて個別に施された処理の結果のべク トル 和を AZ D変換し、 さらに、 直交復調することによってベク トル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する。 適応制御手段は、 入力信号とベタ トル信号との内積と、 時系列の順における偏差の増分を示す増分 ベタ トルとの積の期待値を最小化する適応アルゴリズムに基づいて捕償べク トル を求め、 ベタ トル和を出力する回路に入力信号に重畳されて入力されるべきオフ セッ トべク ト^^にその捕償べク トノレを加える。
すなわち、 上述した適応アルゴリズムに基づいて補償べク トルが求められる適 応制御の過程は、 捕償べク トルと増分べク トルとの内積に代えて、 既述の入力信 号とベタ トル信号との内積が適用される点で上記の第一のオフセッ ト捕償装置と 異なる。
しかし、 このような内積は、 既述の回路に入力される入力信号と、 その回路に よって出力されたべク トル和がディジタル領域で直交復調されることによって生 成されたべク トル信号との位相差の余弦値に相当するために、 この回路の位相量 が許容される程度に小さい限り、 既述の区間の移相量の総和の余弦値に等価であ り、 その移相量の相違や変動に適応した値に適宜更新される。
したがって、 上述した回路と区間との双方または何れか一方の特性に偏差が伴 い、 あるいは環境条件、 経年その他に応じてこれらの特性が広範に変化し得る場 合であっても、 既述の第一のオフセッ ト補償装置と同様に、 この回路によって出 力されるべク トル和に含まれるオフセッ トが精度よく安定に抑圧される。 本発明にかかわる第三のオフセッ ト補正装置では、 偏差監視手段は、 互いに直 交する 2つの交流信号に入力信号に応じて個別に施された処理の結果のベタ トル 和を A / D変換し、 さらに、 直交復調することによってベク トル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する。 適応制御手段は、 時系列の順に偏差の増分を示す増分べク トルと先行して求められた補償べク トル との内積のベタ トル空間上における和と、 その偏差を示す最新の偏差べク トルと の積の期待値を最小化する適応アルゴリズムに基づいてこの捕償べク トルを更新 し、 べク トル和を出力する回路に入力信号に重畳されて入力されるべきオフセッ トべク トルにその補償べク トルを加える。
上述した内積の和の絶対値は、 上述した適応アルゴリズムに基づいて既述の捕 償べク トルが好適なベタ トルに収束する過程であっても、 著しく小さな値となら ない。
したがって、 適応アルゴリズムに基づいてオフセッ トべク トルの収束が進んだ 状態であっても、 上記の内積の絶対値が過度に小さな値になることに起因する無 用な収束の遅れが回避されると共に、 オフセッ トの補償が安定に、 かつ精度よく 行われる。
本発明にかかわる第四のオフセッ ト補正装置では、 偏差監視手段は、 互いに直 交する 2つの交流信号に入力信号に応じて個別に施された処理の結果のべク トル 和を A Z D変換し、 さらに、 直交復調することによってベク トル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する。 適応制御手段は、 入力信号とべク トル信号との内積のべク トル空間上における和と、 時系列の順に おける偏差の増分を示す増分べク トルとの積の期待値を最小化する適応アルゴリ ズムに基づいて補償べク トルを求め、 べク トル和を出力する回路に入力信号に重 畳されて入力されるべきオフセットべク トルにその補償べク トルを加える。
すなわち、 上述した適応アルゴリズムに基づいて補償ベク トルが求められる適 応制御の過程は、 捕償べク トルと増分べク トルとの内積に代えて、 既述の入力信 号とベタ トル信号との内積が適用される点で上記の第三のオフセッ ト捕償装置と 異なる。
しかし、 このような内積は、 既述の回路に入力される入力信号と、 その回路に よって出力されたべク トル和がディジタル領域で直交復調されることによって生 成されたべク トル信号との位相差の余弦値に相当するために、 この回路の位相量 が許容される程度に小さい限り、 既述の区間の移相量の総和の余弦値に等価であ り、 その移相量の相違や変動に適応した値に適宜更新される。
したがって、 適応アルゴリズムに基づいてオフセッ トべク トルの収束が進んだ 状態であっても、 既述の第三のオフセッ ト補償装置と同様に、 上記の内積の絶対 値が過度に小さな値になることに起因する無用な収束の遅れが回避されると共に 、 オフセッ トの補償が安定に、 かつ精度よく行われる。
本発明にかかわる第五のオフセッ ト捕正装置では、 偏差監視手段は、 互いに直 交する 2つの交流信号に入力信号に応じて個別に施された処理の結果のベタ トル 和を A / D変換し、 さらに、 直交復調することによってベク トル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する。 適応制御手段は、 時系列の順に偏差の増分を示す増分べク トルと先行して求められた補償べク トル との内積をべク トル信号から減じ、 その偏差を示す最新の偏差べク トルの期待値 を最小化する適応アルゴリズムに基づいてこの補償べク トルを更新すると共に、 ベタ トル和を出力する回路に入力信号に重畳されて入力されるべきオフセッ トべ ク トルにその補償べク トルを加える。
このような補償べク トルは、 既述の内積と最新の偏差べク トルとの積ではなく 、 その偏差べク トルのみを最小化する適応アルゴリズムに基づいて更新されるが 、 この内積は、 その適応アルゴリズムに基づいて適応制御を行う適応制御手段の 前段に負帰還される。
すなわち、 適応制御手段によって行われる適応制御は、 上記の負帰還が先行し て行われることによって、 既述の第一のオフセッ ト補償装置において行われる適 応制御とほぼ等価となる。
したがって、 上述した回路と区間との双方または何れか一方の特性に偏差が伴 レ、、 あるいは環境条件、 経年その他に応じてこれらの特性が広範に変化し得る場 合であっても、 第一のオフセッ ト補償装置と同様に、 この回路によって出力され るべク トル和に含まれるオフセッ トが精度よく安定に抑圧される。
本発明にかかわる第六のオフセッ ト補正装置では、 偏差監視手段は、 互いに直 交する 2つの交流信号に入力信号に応じて個別に施された処理の結果のべク トル 和を A / D変換し、 さらに、 直交復調することによってベク トル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する。 適応制御手段は、 入力信号とべク トル信号との内積をべク トル信号から減じ、 かつ偏差を示す最新 の偏差べク トルの期待値を最小化する適応アルゴリ ズムに基づいてこの補償べク トルを更新すると共に、 べク トル和を出力する回路に入力信号に重畳されて入力 されるべきオフセッ トべク トルにその補償べク トルを加える。
すなわち、 補償べク トルと増分べク トルとの内積ではなく、 既述の入力信号と ベタ トル信号との内積が適用される点で上記の第五のオフセッ ト補償装置と異な る。
しかし、 このような内積は、 既述の回路に入力される入力信号と、 その回路に よって出力されたべク トル和がディジタル領域で直交復調されることによって生 成されたべク トル信号との位相差の余弦値に相当するために、 この回路の位相量 が許容される程度に小さい限り、 既述の区間の移相量の余弦値に等価であり、 そ の位相量の相違や変動に適応した値に適宜更新される。
したがって、 上述した回路と区間との双方または何れか一方の特性に偏差が伴 レ、、 あるいは環境条件、 経年その他に応じてこれらの特性が広範に変化し得る場 合であっても、 既述の第五のオフセッ ト補償装置と同様に、 この回路によって出 力されるべク トル和に伴うオフセットが精度よく安定に抑圧される。
本発明にかかわる第七のオフセッ ト捕正装置では、 偏差監視手段は、 ベク トル 和に施された処理の結果を A / D変換し、 その処理の逆の処理をディジタル領域 で施した後に直交復調することによってべク トル信号を生成する。
すなわち、.上述したべク トル和を生成し、 かつオフセッ トが補償されるべき回 路の後段に既述の処理を行うハードウエアが介在すると共に、 そめハードウェア の移相量その他の特性が変動し得る場合であっても、 既述の適応アルゴリズムに 基づいてオフセッ トべク トルが順次更新される。
したがって、 本発明の適用が可能な装置やシステムの構成にかかわる自由度が 高められる。
本発明にかかわる第八のオフセッ ト補正装置では、 適応制御手段は、 内積とし て、 その内積が求められるべき 2つのべク トルが個別に位置するべク トル空間上 の象限においてそのべク トル空間の全ての軸に対して共通の角度をなし、 かつ絶 対値が共通である 2つのべク トルの内積を求める。
すなわち、 上述した内積は、 既述の 2つのベク トルを個別に近似する 2つのべ ク トルに基づいて求められる。
したがって、 適応制御の手順が簡略化され、 所要する処理量や電力の節減に併 せて、 応答性の向上が可能となる。
本発明にかかわる第九のオフセッ ト補正装置では、 適応制御手段は、 偏差、 ま たは増分べク トルの絶対値が大きいほど、 適応制御に適用されるべきステップサ ィズ/ zを大きく設定する。
このような適応制御の応答性は、 その適応制御の下で更新されるオフセッ トべ ク トルが好適なベタ トルに収束するほど低くなる。
また、 適応制御手段が始動し、 あるいは稼働を再開した直後にその適応制御手 段によって行われる適応制御の応答性は、 高く設定される。
したがって、 本発明が適用された装置やシステムは、 始動や上記の稼働の再開 に際して速やかに定常状態に移行することができる。
本発明にかかわる第十のオフセッ ト補正装置では、 偏差監視手段は、 先行して 求められた偏差、 または増分ベク トルの絶対値が大きいほど、 短い区間に亘つて 直流分を平滑化し、 その結果についてこの偏差を得る。
このような適応制御の応答性は、 その適応制御の下で更新されるオフセッ トべ ク トルが好適なベタ トルに収束するほど低くなる。
また、 偏差監視手段が始動し、 あるいは稼働を再開した直後に適応制御手段に よって行われる適応制御の応答性は、 高く設定される。
したがって、 本発明が適用された装置やシステムは、 始動や上記の稼働の再開 に際して速やかに定常状態に移行することができる。
本発明にかかわる第 ^—のオフセッ ト補正装置では、 偏差監視手段は、 先行し て求められた偏差、 または増分ベク トルの絶対値が大きいほど、 時系列に対する 変化率が大きな重みに基づいて直流分を平滑化し、 その結果についてこの偏差を 得る。 適応制御の応答性は、 その適応制御の下で更新されるオフセッ トべク トルが好 適なべク トルに収束するほど低くなる。
また、 偏差監視手段が始動し、 あるいは稼働を再開した直後に適応制御手段に よって行われる適応制御の応答性は、 高く設定される。
したがって、 本発明が適用された装置やシステムは、 始動や上記の稼働の再開 に際して速やかに定常状態に移行することができる。
本発明にかかわる第十二のオフセッ ト捕正装置では、 適応制御手段は、 補償べ ク トルが更新されるべき頻度で、 間欠的に作動する。
すなわち、 適応制御手段は、 捕償べク トルの更新が不要である期間には、 その 捕償べク トルを更新することなく待機し、 あるいは停止する。
したがって、 適応制御手段が定常的に何らかの処理を行う場合に比べて、 消費 電力の節減が図られ、 かつ熱設計、 実装および低廉 ·小型化にかかわる制約が緩 和される。
本発明にかかわる第十三のオフセッ ト補正装置では、 適応制御手段は、 先行し て求められた偏差、 または増分べク トルの絶対値が既定の下限値を下回ったとき に停止する。
すなわち、 偏差監視手段は、 既述の適応制御の下でオフセッ ト補正べク トルが 好適なベタ トルに収束した状態では、 何ら処理を行わず、 かつ電力を消費しない したがって、 本発明が適用された装置やシステムは、 確度高く、 かつ安定に電 力の消費が節減される。
本発明にかかわる第十四のオフセッ ト補正装置では、 分散監視手段は、 先行し て求められた偏差、 または増分ベク トルの絶対値の分散を監視する。 適応制御手 段は、 分散が既定の閾値を下回ったときに停止する。
すなわち、 適応制御手段は、 上記の偏差、 または増分べク トルの絶対値の平均 が単に小さい期間ではなく、 これらの偏差、 または増分ベク トルの絶対値が所定 の広い範囲において増減する期間であっても作動する。
したがって、 オフセッ トべク トルが好適なベタ トルに精度よく収束した後には
、 そのオフセッ トベク トルが大幅に更新されるべき要因が発生しない限り、 適応 制御部が無用に作動することに起因する電力の消費が確度高く回避される。
本発明にかかわる第十五のオフセッ ト補正装置では、 偏差監視手段は、 直流分 の偏差を入力信号に重畳されている直流分を基準として監視する。
すなわち、 既述のべク トル和を出力する回路のオフセッ トが補償されるにもか かわらず、 このベク トル和には、 その回路に入力される入力信号に重畳された直 流分が含まれる。
したがって、 多様な回路で生じるオフセッ トの補償が可能となる。
本発明にかかわる第十六のオフセッ ト補正装置では、 準オフセッ ト監視手段は 、 入力信号に重畳されている直流分の平均値が 「0」 となった時点を検出する。 偏差監視手段および適応制御手段は、 準オフセット監視手段によって時点が検出 される度に始動する。
すなわち、 入力信号に重畳されている直流分の平均値の如何にかかわらず、 偏 差監視手段および適応制御手段が定常的に稼働する場合に比べて、 その適応制御 手段によって行われるオフセッ トべク トルの更新が精度よく行われる。
したがって、 多様な入力信号や、 既述の回路の構成に対する柔軟な適応が可能 となる。
本発明にかかわる第十七のオフセッ ト補正装置では、 偏差監視手段は、 回路で 生じたオフセッ トが分布し得る低域におけるべク トル信号の成分のレベルが既定 の下限値を下回る期間を特定する。 適応制御手段は、 偏差監視手段によって特定 された期間に停止する。
すなわち、 オフセッ トべク トルが好適なベタ トルに収束した状態は、 単なる直 流分ではなく、 その直流分を含む所望の帯域に分布する成分のレベルに基づいて 識別され、 その状態が継続する限り、 無用な適応制御の試行が規制される。
したがって、 上述した回路によって行われるべき多様な処理の形態に対する柔 軟な適応が可能となる。 図面の簡単な説明
図 1は、 本発明の第一の実施形態を示す図である。
図 2は、 本発明の第一の実施形態の他の構成を示す図である。 図 3は、 本発明の第二の実施形態を示す図である。
図 4は、 本発明の第三の実施形態を示す図である。
図 5は、 本発明の第四の実施形態を示す図である。
図 6は、 本発明の第五の実施形態を示す図である。
図 7は、 本発明の第六の実施形態を示す図である。
図 8は、 本発明の第七の実施形態を示す図である。
図 9は、 本発明の第八の実施形態を示す図である。
図 1 0は、 本発明の第九の実施形態を示す図である。
図 1 1は、 本発明の第九の実施形態の他の構成を示す図である。
図 1 2は、 本発明の第十の実施形態を示す図である。
図 1 3は、 本発明の第"! ^一の実施形,態を示す図である。 ' 図 1 4は、 本発明の第十二の実施形態を示す図である。
図 1 5は、 オフセッ トの捕償が行われる直交変調器が備えられた無線送信装置 の構成例を示す図である。 発明を実施するための最良の形態
以下、 図面に基づいて本発明の実施形態について詳細に説明する。
[第一の実施形態]
図 1は、 本発明の第一の実施形態を示す図である。
本実施形態には、 下記の要素が備えられる。
■ 既述のオフセッ ト補償器 5 1に代えて備えられたオフセッ ト補償器 5 1 A • アンテナ 5 6の給電路に配置された方向性結合器 1 1
- その方向性結合器 1 1のモニタ端子に縦続接続されたミキサ 1 2、 A / D変 換器 1 3、 直交復調器 1 4および積分器 1 5
■ 出力がミキサ 1 2の局発入力に接続された発振器 1 6
- 一方の入力に積分器 1 5の出力が接続され、 かつ補償されるべきオフセッ ト 分の目標値である 「0」 が他方の入力に設定された減算器 1 7
■ その減算器 1 7の出力に縦続接続され、 かつ出力がオフセッ ト補償器 5 1 A の制御入力に接続された適応制御部 1 8 また、 適応制御部 1 8は、 下記の要素から構成される。
■ 入力に減算器 1 7の出力が接続された遅延器 (D) 1 9-1
- 一方の入力に減算器 1 7の出力が接続され、 かつ他方の入力に遅延器 1 9-1 の出力が接続された減算器 2 0
- 減算器 2 0の出力に縦続接続された共役演算部 2 1
- —方の入力にその共役演算部 2 1の出力が接続された乗算器 2 2-1
- —方の入力に減算器 1 7の出力が接続され、 かつ他方の入力に乗算器 2 2-1 の出力が接続された乗算器 2 2-2
- —方の入力に乗算器 2 2-2の出力が接続され、 かつ他方の入力にステップサ ィズ が与えられると共に、 出力がオフセッ ト補償器 5 1 Aの制御入力に接続さ れた乗算器 2 2-3
- その乗算器 2 2-3の出力に入力が接続され、 かつ出力が乗算器 2 2-1の他方 の入力に接続された遅延器 (D) 1 9-2
以下、 図 1を参照して本発明の第一の実施形態の動作を説明する。
まず、 以下では、 簡単のため、 オフセッ ト補償器 5 1 Aの出力から D/A変換 器 5 2および直交変調器 5 3を介して電力増幅器 5 5の出力端に至る区間につい ては、 「フォワード系」 と称し、 かつ方向性結合器 1 1のモニタ端子からミキサ 1 2を介して A/D変換器 1 3の入力に至る区間については、 「フィードバック 系」 と称する。
ミキサ 1 2は、 発振器 1 6によって生成された局発信号に応じて、 方向性結合 器 1 1を介して取得された既述の被変 波信号を周波数変換し、 その被変調波信 号の成分を中間周波帯またはベースバンド領域で示す被監視信号を生成する。
A/D変換器 1 3はその被監視信号をディジタル信号に変換し、 かつ直交復調 器 1 4はそのディジタル信号を直交復調することによって、 既述の Iチャネルお よび Qチャネルにそれぞれ対応した直交被監視信号 i、 qを生成する。
積分器 1 5は、 これらの直交被監視信号 i、 qを複素平面上で平滑化すること によって、 これらの直交被監視信号 i、 qに含まれるオフセッ ト分を抽出する。 減算器 1 7は、 時系列 nの順に、 既述の目標値 「0」 に対するこれらのオフセッ ト分の偏差 R X。f f se t [n]を求める。 遅延器 1 9 -1および減算器 2 0は、 このようにして求められた偏差 R X 。 f f Se t
[ n 一 i R X n f f s e t ] の增分 !^ 。 ^^—!^ ^: 。 ^ "。- ) を日寺系 列 11の順に求める。 共役演算部 2 1は、 この増分 δ [η]に対して複素平面上で共 役な共役増分 δ '〔η] を求める。
一方、 遅延器 1 9 -2はオフセッ ト補償器 5 1 Αに先行して与えられたオフセッ ト補償べク トノレ CMP [„-!] を保持し、 乗算器 2 2-1はそのオフセット補償べク トル CMP [n— と上述した共役増分 S ' [n] との外積 u 〔n] を時系列 nの順に 求める。 なお、 このような外積 u [n] については、 数学的には、 「上述したオフ セッ ト補償ベク トル CMP [n- と増分 δ [η] との内積」 に等価であるので、 以 下では、 簡単のため、 「内積 u [ 」 と称し、 かつ初期値 u [。] として 「 e i fl」 が適用されると仮定する。
乗算器 2 2-2、 2 2-3は、 その内積 u [n] および既述の偏差 R X 。 f f s e t ] と 、 既定のスカラー量であって一定であるステップサイズ μ とに対して下式で示さ れる外積に、 オフセッ ト補償べク トノレ CMP [η] を順次更新する。
CMP [η] =一 μ X R X。 H s e "η] X u w - · - (1)
オフセッ ト捕償器 5 1 Αは、 乗算器 2 2-3 (適応制御部 1 8 ) によって与えら れたオフセッ ト補償ベク トル CMP [n] と、 このオフセッ ト捕償ベク トル CMP [„] に先行するオフセッ ト補償ベク トル CMP [„- に基づいて設定されたオフ セッ トべク トル T X of ( s e t [„] とに対して下式で示される外積 (=T X。f h,t [n +1])に、 そのオフセッ トべク トノレ T x。 f f [n] を更新する。
T x。 H s e t [n + 1] = T x。 f f s " [n] + CM P [n] · ■ - (2)
さらに、 オフセッ ト補償器 5 1 Aは、 既述の送信データを示し、 かつ互いに直 交する 2つの 「変調信号」 に、 このようなオフセッ トベク トル T X。 f f s e t [n + 1] を加算して DZ A変換器 5 2に引き渡す。
ところで、 上述したオフセッ ト補償ベク トル CMP [n-i] は、 オフセッ ト補償 器 5 1 Aを介してフォヮ一ド系に先行して適用されたオフセッ トべク トル T X 。 f f s e t が更新されるべき形態を意味する。
また、 既述の增分 δ ] は、 このようなオフセッ トベク トル T x。 f f s e t [n - に代えてオフセッ トべク トル T X 。 f f s e tn] がフォヮ一ド系に適用されたことに よって、 フィードバック系に得られる偏差 R x。 [n-u に生じた変動分を意 味する。 "
すなわち、 上述したオフセッ ト補償ベク トル CMP と増分 δ [η〕 との内 積 u [η] は、 フォワード系およびフィードバック系の移相量の総和 φの余弦値に 相当し、 これらの移相量の相違や変動に適応した値に適宜更新される。
さらに、 既述のオフセッ トベク トル Τ 。f f s e t [η + 1] は、 上式(1)、(2) に示さ れるように、 このような内積 u [n] と最新の偏差 R 。f f se t 〕 との積の期待値 を最小化する適応アルゴリズムに基づいて更新され、 かつフィードバック系の移 相量の偏差や変動に柔軟に、 かつ安定に適応した値に維持される。 ·
したがって、 本実施形態によれば、 フォワード系およびフィードバック系の特 性に偏差を伴う場合だけではなく、 環境条件や経年に応じてその特性が広範に変 動した場合であっても、 直交変調器 5 3の出力には所望の変調方式や信号点配置 に適応した被変調波が安定に得られ、 かつスプリァスの抑圧が精度よく達成され る。
なお、 本実施形態では、 減算器 1 7には、 既述の目標値として 「0」 が与えら れている。
しかし、 本発明は、 例えば、 図 2に示すように、 送信データに含まれる直流分 を検出する積分器 2 1によってこのような目標値が与えられることによって、 搬 送波信号の成分が残留する被変調波が生成されるべき装置にも適用可能である。
[第二の実施形態]
図 3は、 本発明の第二の実施形態を示す図である。
本実施形態には、 下記が要素が備えられる。
- 既述の送信データが一方の入力に与えられ、 かつ直交復調器 1 4の出力に他 方の入力が接続された位相演算部 2 3
. その位相演算部 2 3の出力に接続され、 かつ既述の適応制御部 1 8に代えて 備えられた適応制御部 1 8 A
適応制御部 1 8 Aは、 下記の要素から構成される。
■ 減算器 1 7の出力に一方の入力が接続され、 かつ上述した位相演算部 2 3の 出力に他方の入力が接続された乗算器 2 4-1 . その乗算器 2 4-1の出力に一方の入力が接続され、 かつ他方の入力に既述の ステップサイズ μが与えられると共に、 出力がオフセッ ト補償器 5 1 Αの制御入 力に接続された乗算器 2 4-2
以下、 図 3を参照して本発明の第二の実施形態の動作を説明する。
位相演算部 2 3は、 Iチャネルと Qチャネルとを介して並行して伝送されるべ き 2つの送信データに、 フォワード系とフィードバック系との伝搬所要時間の総 和に等しい遅延を並行して与えることによって、 これらの送信データに個別に対 応した 2つの遅延送信データを生成する。
さらに、 位相演算部 2 3は、 既述の内積 u [n〕 に代えて、 これらの遅延送信デ ータを示す第一のべク トルと、 直交復調器 1 4によって既述の通りに生成された 直交被監視信号 i 、 qを示す第二のベタ トルとの内積 u [„]を求める。
乗算器 2 4-1、 2 4-2は、 その内積1^ [] と、 減算器 1 7によって求められた 偏差 R X。f f s e t と、 既述のステップサイズ とに対して、 式(1)、 (2)に示され る算術演算を反復して行うことによって、 オフセッ トベク トル T x。f i s e t [n] を 更新し、 そのオフセッ トべク トル T x。f f s e t [1 をオフセッ ト補償器 5 1 Aに与 7L.る。
したがって、 本実施形態によれば、 上述した内積 U [ n ] が所望の精度および応 答性で位相演算部 2 3によって求められる限り、 既述の第一の実施形態と同様に 、 フォヮード系およびフィードバック系の特性に'偏差を伴う場合だけではなく、 環境条件や経年に応じてその特性が広範に変動した場合であっても、 直交変調器 5 3の出力には所望の変調方式や信号点配置に適応した被変調波が安定に得られ 、 かつスプリアスの抑圧が精度よく達成される。
[第三の実施形態]
図 4は、 本発明の第三の実施形態を示す図である。
本実施形態は、 下記の要素が備えられた点に特徴が.ある適応制御部 1 8 Bが既 述の適応制御部 1 8に代えて備えられて構成される。
- 共役演算部 2 1の出力に入力が接続された絶対値算出部 (AB S) 2 5
• その絶対値算出部 2 5の出力に一方の入力が接続され、 かつ既述の乗算器 2
2 -1の出力に他方の入力が接続された乗算器 2 2 -4 • その乗算器 2 2 -4の出力に一方の入力が接続された加算器 2 6
- この加算器 2 6の出力に入力が接続され、 かつ出力がその加算器 2 6の他方 の入力に接続された遅延器 (D) 2 7
- 加算器 2 6の出力に入力が接続された正規化部 2 8
- その正規化部 2 8の出力に一方の入力が接続され、 かつ減算器 1 7の出力に 他方の入力が接続されると共に、 この減算器 1 7の出力ではなく乗算器 2 2 -3の 一方の入力に出力が接続された乗算器 2 2-5
以下、 図 4を参照して本発明の第三の実施形態の動作を説明する。
本実施形態の特徴は、 適応制御部 1 8 Bにおいて行われる下記の処理の手順に ある。 '
絶対値算出部 2 5は、 共役演算部 2 1によって算出された共役増分 δ ' [ の絶 対値 A (= I δ '[„] I )を算出する。 乗算器 2 2-4は、 その絶対値 Aと、 乗算器 2 2-1によって算出された内積 u ] とを乗じることによって、 準内積 U [n:! を算 出する。 遅延器 2 7および加算器 2 6は、 その加算器 2 6によって先行して求め られたべク トル (以下、 「積算べク トル) という。 ) にこの準内積 U [n] を積算 することによって、 その積算ベク トルを更新する。 正規化部 2 8は、 その積箅べ タ トルの絶対値を所望の値 (ここでは、 簡単のため、 「 1」 であると仮定する。 ) に正規化することによって、 正規化内積 u。p t [n]を求める。 乗算器 2 2-5、 2 2-3は、 既述の式(1) にそれぞれ代わる式 (3) で示される算術演算を時系列 nの 順に反復することによってオフセッ ト補償ベク トル CMP [n] を更新し、 かつォ フセッ ト補償器 5 1 Aにこれらのオフセッ ト補償べク トル CMP :n] を引き渡す
CMP [„] =一 μ X R X 。 f h e t [n] X u。 p t [n] - · - (3)
このようなの正規化内積 u。p t [„]の絶対値は、 適応制御部 1 8 Bが行う適応制 御の下でオフセッ トべク トル T X。f f s e t [n]の値が適正な値に収束する過程では
、 共役増分 δ ' [n]の絶対値 A (= | δ ' [η] I)が乗じられ、 かつ遅延器 2 7および 乗算器 2 6によって既述の積算べク トルに準内積 U [„] が積算されるにもかかわ らず、 絶対値が正規化されるために、 過度に小さく、 あるいは大きくなることが 回避される。 したがって、 適応制御の下でオフセッ トベク トル T x。f f s e t [n] の収束が進ん だ状態であっても、 既述の内積 u [n] の絶対値が過度に小さな値となること起因 する無用な収束の遅れが回避され、 オフセッ トの捕償が安定に、 かつ精度よく行 われる。
[第四の実施形態]
図 5は、 本発明の第四の実施形態を示す図である。
本実施形態は、 適応制御部 1 8に代えて適応制御部 1 8 Cが備えられ、 その適 応制御部 1 8 Cが有する特定の出力が直交復調器 1 4のオフセッ ト入力に接続さ れることによって構成される。
適応制御部 1 8 Cは、 下記の通りに構成される。
■ 乗算器 2 2-2が備えられない。
• 乗算器 2 2-1の出力が上述した直交復調器 1 4のオフセッ ト入力に接続され る。
以下、 図 5を参照して本発明の第四の実施形態の動作を説明する。
適応制御部 1 8 Cでは、 乗算器 2 2-1は、 既述の第一の実施形態と同様に内積 u [n] を求め、 かつ直交復調器 1 4にその内積 u [n] を引き渡す。 また、 乗算器 2 2-3は、 このような内積 u [n] の如何にかかわらず、 最新の偏差 R X。 f f s e t [n ] のみの期待値を最小化する適応アルゴリズムに基づいてオフセッ ト補償べク ト ノレ CMP [n] を更新し、 オフセッ ト補償器 5 1 Aにそのオフセッ ト補償ベク トル CMP [n] を引き渡す。
一方、 直交復調器 1 4は、 既述の第一の実施形態と同様に生成された直交被監 視信号 i 、 qから上述した内積 u [n] の対応する成分をそれぞれ減じることによ つて、 直交被監視信号 I、 Qを生成し、 これらの直交被監視信号 I、 Qを積分器 1 5に引き渡す。
このように本実施形態では、 内積 u [n〕 が直交復調器 1 4に直接負帰還される ので、 最新の偏差 R X。 f f s e t ] のみの期待値を最小化する単純な適応アルゴリ ズムに基づいて行われる適応制御の下で、 適正なオフセッ トべク トノレ T X 。 f f s e t
[n] が第一の実施形態と同様にオフセッ ト補償器 5 1 Aに与えられる。
[第五の実施形態] 図 6は、 本発明の第五の実施形態を示す図である。
本実施形態には既述の適応制御部 1 8に代えて適応制御部 1 8 Dが備えられ、 その適応制御部 1 8 Dは下記の通りに構成される。
- 共役演算部 2 1および乗算器 2 2-1、 2 2 -2が備えられない。
· これらの共役演算部 2 1および乗算器 2 2-1、 2 2-2に代えてローテータ.3 1が備えられる。
以下、 図 6を参照して本発明の第五の実施形態の動作を説明する。
適応制御部 1 8 Dでは、 ローテータ 3 1は、 既述の第一の実施形態と同様に減 算器 2 0によって与えられた増分 δ cm と、 遅延器 1 9 -2によって出力されたォ フセット補償ベク トル CMP ] とに対して下式(5) で示される複素演算を行 うことによって、 既述の内積 u [n] に代わる内積 u [n]を算出する。
u [n] = (1/2) - sgn(CMP _χ] ) Xsgn(5 [n] )* · · · (5)
- 1 - j (xく 0, y < 0)
3gn ( + j y) = - 1 + j (x< 0, y≥0)
+ 1 - j (x≥ 0, y < 0)
+ 1 + j (x≥ 0, y≥0) さらに、 ローテータ 3 1は、 減算器 1 7によって求められた偏差 R X 。 H S E T [ N ]と、 上述した内積 u [n ]との外積 (既述の式(1) の右辺に含まれるステップサイ ズ μ以外のベク トル積に相当する。 ) を乗算器 2 2-3に引き渡す。
このように本実施形態によれば、 オフセッ ト補償ベク トル CM Ρ [η] の更新に 際して参照される内積 u [η] の算出が上式 (5)に示す通りに簡略化され、 かつハ 一ドウエアの構成の簡略化が図られる。
[第六の実施形態]
図 7は、 本発明の第六の実施形態を示す図である。
本実施形態は、 「既述の減算器 1 7の出力に入力が接続され、 出力が乗算器 2 2 -3 ( 2 4 -2) の他方の入力に接続されたステップサイズ可変部 3 2 J が適応制 御部 1 8 ( 1 8 A〜 1 8 D) に備えられることによって構成される。
以下、 図 7を参照して本発明の第六の実施形態の動作を説明する。
本実施形態の特徴は、 ステップサイズ μが下記の通りに設定される点にある。 ステップサイズ可変部 3 2は、 減算器 1 7によって求められた偏差 R [n]を監視し、 そ 偏差 R x。f f se t [n]が大きいほど大きな値にステップサイズ μ を設定し、 反対にこの偏差 R X。f i s e t [η]が小さいほど小さな値にステップサイ ズ μを設定する。
すなわち、 オフセッ トベク トル Τ X。f f s e t ]を更新する適応制御の速度は、 上記の偏差 R X。f f s e t [n]が大きいほど高速となり、 反対に小さいほど低速とな る。
したがって、 本実施形態によれば、 ステップサイズ μが一定である場合に比べ て、 始動時およびフォヮ一ド系ゃフィードバック系の特性が変動した場合におけ るオフセッ トの捕償が高速に実現され、 これらのフォワード系およびフィードバ ック系に到来した雑音等に起因する無用なオフセッ トの変動が回避される。
[第七の実施形態]
図 8は、 本発明の第七の実施形態を示す図である。
本実施形態には、 減算器 1 7の出力に入力が接続され、 かつ出力が積分器 1 5 の制御入力に接続された積分制御部 3 3が備えられる。
以下、 図 8を参照して本発明の第七の実施形態の動作を説明する。
本実施形態の特徴は、 積分制御部 3 3および積分器 1 5が連係して行う下記の 処理の手順にある。
積分制御部 3 3は、 減算器 1 7によって求められた偏差 R X。f f s<= t [η]を監視 し、 その偏差 R X。f f s e t [η]が大きいほど短いィンターパルを積分器 1 5に指示 与え、 反対にこの偏差 R X。f f s e t [n]が小さいほど長いィンターバルを積分器 1 5に指示する。
積分器 1 5は、 このようにして積分制御部 3 3によって指示された長さのィン ターバル毎に直交被監視信号 i、 q ( 1、 Q) を平滑化することによって、 これ らの直交被監視信号 i 、 q ( 1、 Q) に含まれるオフセッ ト分を求める。
すなわち、 オフセッ トベク トル T x。f f s e t [n]を更新する適応制御の速度は、 上記の偏差 R X。f f [n]が大きいほど高速となり、 反対に小さいほど低速とな る。
したがって、 本実施形態によれば、 上記インターバルの長さが一定である場合 に比べて、 始動時およびフォヮ一ド系ゃフィードバック系の特性が変動した場合 におけるオフセッ トの補償が高速に実現され、 これらのフォワード系およびフィ 一ドバック系に定常時に到来した雑音等に起因する無用なオフセッ トの変動が回 避される。
[第八の実施形態] '
図 9は、 本発明の第八の実施形態を示す図である。
本実施形態は、 下記の通りに構成される。
- オフセッ ト補償器 5 1 Aに代えてオフセッ ト補償器 5 1 Bが備えられる。 - 直交復調器 1 4、 積分器 1 5、 減算器 1 7および適応制御部 1 8 ( 1 8 A〜 1 8 D) が単一の D S P (Digital Signal Processor) 3 4によって実行されるファ ームウェアとして構成される。
- その D S P 3 の制御端子に出力が接続されたタイマ 3 5が備えられる。 以下、 図 9を参照して本発明の第八の実施形態の動作を説明する。
オフセッ ト補償器 5 1 Bは、 D S P 3 4によって先行して与えられたオフセッ ト捕償ベク トル CMP [n] と、 このオフセッ ト補償ベク トル CMP [n] に先行す るオフセッ ト補償べク トノレ CMP [n - i ] に基づいて設定されたオフセッ トべク ト T x。f f s e t [ n] とに対して既述の式 (2) または式 (4) で示される外積 (=T x。 f f s e t [η + 1] )に、 そのオフセッ トべク トノレ T x。 f f s e t [n] を更新し、 このオフセ ットべク トノレ T X。 f f s e t ] を保持する。
さらに、 オフセッ ト補償器 5 1 Bは、 既述の送信データを示し、 かつ互いに直 交する 2つの 「変調信号」 に、 このようなオフセッ トベク トル T X。 f f s e tπ + 1] を加算して DZA変換器 5 2に引き渡す。
一方、 タイマ 3 5は、 下記の何れかのクロック信号を生成する。
- 上記のオフセッ トベク トル T X。f f s e t [n] が更新されるべき周期で立ち上が り、 または立ち下がるクロック信号
· D S P 3 4がオフセッ トベク トル T X。f f s e t [n〕 の更新に要する演算所要時 間に亘つて、 そのオフセッ トベク トル T X。f f s e t [n] が更新されるべき時点に先 行する時点で立ち上がり、 または立ち下がるク口ック信号
D S P 3 4は、 上記のクロック信号の立ち上がり、 または立ち下がりの時点で オフセッ トべク トル T X。f t s e l [n] の更新にかかわる処理を開始し、 その処理を 完了した後には、 下記のモー ドの何れかに移行する。
• 何ら処理を行うことなく待機する待機モード
- 電力を何ら消費せず、 あるいは上記の処理の速やかな再開のみに必要な最小 の電力を消費する節電モード
すなわち、 D S P 3 4は、 オフセッ トベク トル T X [n] を更新する処理 を行う必要がない期間には、 無用な処理を行うことなく待機する。
したがって、 本実施形態によれば、 D S P 3 4が定常的に何らかの処理を行い 続ける場合に比べて、 大幅な節電が図られ、 かつ熱設計だけではなく、 高密度実 装や総合的な低廉 · 小型化にかかわる制約が大幅に緩和される。
なお、 本実施形態では、 直交復調器 1 4、 積分器 1 5、 減算器 1 7および適応 制御部 1 8 ( 1 8 A〜 1 8 D) が単一の D S P 34によって実行されるファーム ウェアとして構成されている。
しかし、 本発明はこのような構成に限定されず、 上記のクロック信号の立ち上 がり、 または立ち下がりに応じて既述の処理の全てまたは一部が行われる限り、 ハードウエアとソフ トウェアとの双方または何れか一方の構成は如何なるもので あってもよい。
[第九の実施形態]
図 1 0は、 本発明の第九の実施形態を示す図である。
本実施形態には、 下記の要素が備えられる。
· 減算器 1 7の出力に入力が接続された絶対値算出部 3 6
- その絶対値算出部 3 6の出力が一方の入力に接続され、 かつ他方の入力に第 一の閾値が与えられると共に、 出力がオフセッ ト補償器 5 1 Bの制御入力に接続 された比較器 3 7-1
- その絶対値算出部 3 6の出力が一方の入力に接続され、 かつ他方の入力に第 二の閾値が与えられると共に、 出力が適応制御部 1 8 ( 1 8 A〜 1 8 D) の制御 入力に接続された比較器 3 7-2
以下、 図 1 0を参照して本発明の第九の実施形態の動作を説明する。
絶対値算出部 3 6は、 減算器 1 7によって求められた偏差 R X。f f s e t [n]の絶 対値 (= | R x。f f s e t [n] | ) を求める。 比較器 3 7- 2は、 その絶対値が上述した第二の閾値以上であるか否かの判別を 行う。 適応制御部 1 8 ( 1 8 A〜 1 8 D) は、 その判別の結果が真である期間に 限って作動し、 かつ既述のオフセッ ト補償ベク トル CMP [n] を更新する。
また 比較器 3 7-1は、 上述した絶対値が既述の第一の閾値 (ここでは、 簡単 のため、 第二の閾値より大きいと仮定する。 ) 以上であるか否かの判別を行う。 オフセッ ト捕償器 5 1 Bは、 その判別の結果が真である期間に限って、 下記の処 理を行う。
- 適応制御部 1 8 ( 1 8 A〜 1 8 D) によって先行して与えられたオフセッ ト 補償ベク トル CMP [n] と、 このオフセッ ト補償ベク トル CMP [n] に先行する オフセッ ト補償べク トノレ CMP [„-i] に基づいて設定されたオフセッ トべク トル T x。f f se t [ n] とに対して、 既述の式 ) または式 (4) で示される外積 (=T x。 f f s e t [η + 1] )に、 そのオフセッ トべク トノレ T X。f i s e t [n] を更新し、 このオフセ ッ トべク トノレ T X。 H s e t [n〕 を保持する。
- 既述の送信データを示し、 かつ互いに直交した 2つの 「変調信号」 に、 この ようなオフセットべク トル T X。 f f se t [n + 1] を加算して DZ A変換器 5 2に引き 渡す。
すなわち、 適応制御部 1 8 ( 1 8 A〜 1 8 D) は、 減算器 1 7によって求めら れた偏差 R X。H s e t [n〕の絶対値が既述の第二の閾値を上回る期間に限って作動 する。
したがって、 適応制御部 1 8 ( 1 8 A〜 1 8 D) が定常的に作動し、 あるいは オフセッ トべク トル T X o f f s e t [„] が単に更新されるべき頻度で間欠的に作動す る場合に比べて、 そのオフセッ トベク トル T X。f f s e t [n] が所望の精度 (第二の 閾値として設定される。 ) で好適な値に収束した状態における無用な電力の消費 が回避される。
なお、 本実施形態では、 比較器 3 7-2に併せて比較器 3 7-1が備えられ、 その 比較器 3 7-1に与えられる第一の閾値が既述の第二の閾値より大きな値に設定さ れている。
しかし、 本発明はこの^:うな構成に限定されず、 例えば、 適応制御部 1 8 ( 1 8 A〜 1 8 D) によって更新されたオフセッ ト補償ベク トル CMP [n] に基づい てオフセッ トべク トル T X。f f s e t [n〕 が確実に更新される限り、 比較器 3 7 -1が 比較器 3 7- 2に併合されて構成され、 あるいはその比較器 3 7-1が何ら備えられ ることなく構成されてもよい。
また、 本実施形態では、 適応制御部 1 8 ( 1 8 A〜 1 8 D) が作動すべき期間 は、 比較器 3 7 -2によって上記の偏差 R x。H S e t の絶対値に基づいて特定さ れている。
しかし、 適応制御部 1 8 ( 1 8 A〜 1 8 D) における無用な電力の消費が許容 される場合には、 例えば、 図 1 1に示すように、 比較器 3 7 -2が備えられること なく構成されてもよい。
さらに、 上述した第六、 第七および第九の各実施形態では、 既述のステップサ ィズ可変部 3 2、 積分制御部 3 3および絶対値算出部 3 6には、 減算器 1 7によ つて求められた偏差 R X o f i s e t [n] が与えられている。
しかし、 これらのステップサイズ可変部 3 2、 積分制御部 3 3および絶対値算 出部 3 6には、 例えば、 減算器 2 0によって求められた増分 δ [„] が偏差 R x。f f s a t tn] に代えて与えられてもよい。
[第十の実施形態]
図 1 2は、 本発明の第十の実施形態を示す図である。
本実施形態は、 積分器 1 5の出力に入力が接続され、 かつ適応制御部 1 8 ( 1 8 A〜 1 8 D) の制御入力と、 減算器 1 7の他方の入力とにそれぞれ第一および 第二の出力が接続された統計処逄部 4 1が備えられて構成される。
以下、 図 1 2を参照して本発明の第十の実施形態の動作を説明する。
統計処理部 4 1は、 下記の処理を行う。
- 積分器 1 5によって求められ、 かつ既述の直交被監視信号 i、 q ( 1、 Q) に個別に含まれるオフセッ ト分の平均値と分散とを並行して算出する。
- その分散が既定の閾値を上回るか否かの判別を行う。
減算器 1 7は、 このようにして算出された平均値を既述の偏差 R X。f f s e tη ] ' の目標値として適用する。
また、 適応制御部 1 8 ( 1 8 A〜 1 8 D) は、 上述した判別の結果が真である 期間に限って、 作動する。 すなわち、 適応制御部 1 8 ( 1 8 A〜1 8 D) は、 上述したオフセッ ト分の平 均値が単に既定の下限値を上回る期間ではなく、 このオフセッ ト分が所定の範囲 で増減する期間であっても作動する。
したがって、 オフセッ トベク トル T X。f f s e t [n] が好適な値に精度よく収束し た後には、 このようなオフセッ トベク トル T X。f f s e t [n] が大幅に更新されるべ き要因 (環境条件や経年変化等に起因する。 ) が発生しない限り、 適応制御部 1 8 ( 1 8 A〜1 8 D) が無用に作動することに起因する電力の消費が確度高く回 避される。
[第十一の実施形態]
図 1 3は、 本発明の第 ^—の実施形態を示す図である。 . 本実施形態は、 下記の要素が備えられて構成される。
- 既述の送信データが与えられる積分器 4 2
- この積分器 4 2の出力に入力が接続され、 かつ適応制御部 1 8 ( 1 8 A〜1 8 D) の制御端子と積分器 1 5の制御端子とに第一および第二の出力が接続され たゼロ判定部 4 3
以下、 図 1 3を参照して本発明の第 ^—の実施形態の動作を説明する。
積分器 4 2は、 送信データを時系列の順に平滑化することによって、 その送信 データに重畳されている直流分の平均値を求める。
ゼロ判定部 4 3は、 その平均値が 「 0」 となった時点を検出する度に、 その時 点 (フォヮード系およぴフィ一ドバック系の伝搬所要時間の総和に亘つて遅延し' た時点であってもよい。 ) を積分器 1 5と適応制御部 1 8 ( 1 8 A〜1 8 D) と に通知する。
積分器 1 5は、 このような時点で既述の直交被監視信号 i、 q ( 1、 Q) を個 別に平滑化する処理を新たに開始し、 これらの直交被監視信号 i、 q ( 1、 Q) に含まれるオフセッ ト分を求める。
このようなオフセッ ト分は、 送信データに重畳されている直流分の平均値が 「 0 J であることが検出された時点以降に直交被監視信号 i、 q ( 1、 Q) が個別 に平滑化されることによって求められるために、 送信データに先行して重畳され ていた直流分は含まれない。 また、 適応制御部 1 8 ( 1 8 A〜 1 8 D) は、 ゼロ判定部 4 3によって上述し た時点が通知される度に新たに稼働を開始し、 さらに、 積分器 1 5によって求め られ、 かつ送信データに先行して重畳されていた直流分が含まれないオフセッ ト 分に応じて減算器 1 7が求めた偏差 R X o f , se t [„] を参照することによって、 既 述の適応制御を行う。
したがって、 本実施形態によれば、 「送信データに重畳されている直流分の平 均値」 の如何にかかわらず、 積分器 1 5と適応制御部 1 8 ( 1 8 A〜 1 8 D) と が稼働する場合に比べて、 フォワード系で生じたオフセッ トの補償が精度よく達 成される。
[第十二の実施形態]
図 1 4は、 本発明の第十二の実施形態を示す図である。
本実施形態は、 下記の通りに構成される。
- 積分器 1 5、 減算器 1 7および適応制御部 1 8 ( 1 8 A〜 1 8 D) が単一の D S P 4 5によって実行されるファームウェアとして構成される。
· 直交復調器 1 4の出力に入力が接続され、 かつ D S P 4 5の制御端子に出力 が接続された周波数解析部 4 6が備えられる。
以下、 図 1 4を参照して本発明の第十二の実施形態の動作を説明する。
周波数解析部 4 6は、 下記の処理を行う。
- 直交復調器 1 4によって求められた直交被監視信号 i 、 q ( 1、 Q) を高速 フーリエ変換 ( F F T: Fast Fourier Transform)することによって、 これらの直交 被監視信号 i 、 q ( 1、 Q) に含まれる直流分およびその直流分に周波数軸上で 隣接する所望の帯域の成分を抽出する。
• この成分のレベルが既定の上限ィ直を上回っているか否かの判別を行い、 その 判別の結果を D S P 4 5Jこ与える。
D S P 4 5は、 この判別の結果が真である期間に限って作動する。
すなわち, 既述の適応制御の下でオフセッ トベク トル T X。f f s e t [n〕 が好適な 値に収束した状態では、 上述した直流分だけではなく、 その直流分を含む所望の 帯域に分布する成分のレベルに基づいてその状態が継続していることが識別され る限り、 無用な適応制御の試行が規制される。 したがって、 本実施形態によれば、 直交変調器 5 3によって行われるべき多様 な変調方式および信号点配置に対する柔軟な適応が可能となる。
なお、 本実施形態では、 直交被監視信号 i、 q ( 1、 Q ) に含まれる所望の帯 域の成分が高速フーリェ変換に基づいて抽出されている。
しかし、 このような成分は、 例えば、 所望の低域フィルタまたは帯域フィルタ を介して抽出されてもよい。
また、 上述した各実施形態では、 直交変調器 5 3の前段において既述の 2つの チャネル I、 Qに個別に対応した D ZA変換が並行して行われている。
しかし、 本発明はこのような構成に限定されず、 例えば、 これらの 2つのチヤ ネルを介して伝送されるべき送信データが共にアナログ信号と して与えられる場 合には、 D / A変換器 5 2が備えられなくてもよい。
さらに、 上述した各実施形態では、 既述の 2つのチャネル I、 Qを介してそれ ぞれ伝送されるべき送信データが並行して個別に与えられている。
しかし、 本発明は、 このような構成に限定されず、 例えば、 送信データを示す 変調信号が単一のアナログ信号またはディジタル信号として与えられる場合であ つても、 互いに直交した 2つの搬送波信号とその変調信号との積和として被変調 波信号が出力され、 かつオフセッ トが生じ得る直交変調器が備えられる限り、 如 何な'る装置にも同様に適用可能である。
また、 上述した各実施形態では、 直交変調器 5 3の後段に配置された電力増幅 器 5 5がフォヮ一ド系に含まれ、 かつ A / D変換器 1 3の前段に配置されたミキ サ 1 2がフィードバック系に含まれている。
しカゝし、 本発明は、 このような構成に限定されず、 例えば、 方向性結合器 1 1 、 ミキサ 1 2および発振器 1 6が備えられず、 かつ直交変調器 5 3の出力端に A / D変換器 1 3の入力が粗結合することによって構成されてもよい。
さらに、 本発明は、 上述した実施形態に限定されるものではなく、 本発明の範 囲において多様な形態による実施形態が可能であり、 かつ構成装置の一部もしく は全てに如何なる改良が施されてもよい。 産業上の利用の可能性 上述したように本発明にかかわる第一、 第二、 第五および第六のオフセッ ト補 正装置では、 既述のベタ トル和を出力する回路の特性に偏差が伴い、 あるいは環 境条件、 経年その他に応じてこれらの特性が広範に変化し得る場合であっても、 この回路によって出力されるべク トル和に含まれるオフセッ トが精度よく安定に 抑圧される。
また、 本発明にかかわる第三および第四のオフセッ ト補正装置では、 適応アル ゴリズムに基づいてオフセッ トべク トルの収束が進んだ状態であっても、 既述の 内積の絶対値が過度に小さな値になることに起因する無用な収束の遅れが回避さ れると共に、 オフセッ トの補償が安定に、 かつ精度よく行われる。
さらに、 本発明にかかわる第七のオフセッ ト補正装置では、 本発明の適用が可 能な装置やシステムの構成にかかわる自由度が高められる。
また、 本発明にかかわる第八のオフセッ ト補正装置では、 適応制御の手順が簡 略化され、 処理量や電力の節減に併せて、 応答性の向上が可能となる。
さらに、 本発明にかかわる第九ないし第十一のオフセッ ト補正装置では、 本発 明が適用された装置やシステムは、 始動や稼働の再開に際して速やかに定常状態 に移行することができる。
また、 本発明にかかわる第十二のオフセッ ト補正装置では、 適応制御が定常的 に行われる場合に比べて、 消費電力の節減が図られ、 かつ熱設計、 実装および低 廉 ·小型化にかかわる制約が緩和される。
さらに、 本発明にかかわる第十三のオフセッ ト補正装置では、 本発明が適用さ れた装置やシステムによる電力の消費が確度高く、 かつ安定に節減される。
また、 本発明にかかわる第十四のオフセッ ト補正装置では、 オフセッ トべタ ト ルが好適なべク トルに精度よく収束した後には、 そのオフセッ トべク トルが大幅 に更新されるべき要因が発生しない限り、 適応制御が無用に行われることに起因 する電力の消費が確度高く回避される。
さらに、 本発明にかかわる第十五のオフセッ ト補正装置では、 多様な回路にか かわるオフセッ トの補償が可能となる。
また、 本発明にかかわる第十六のオフセッ ト補正装置では、 多様な入力信号や 、 既述の回路の構成に対する柔軟な適応が可能となる。 さらに、 本発明にかかわる第十七のオフセッ ト補正装置では、 既述の回路によ つて行われるべき多様な処理の形態に対ずる柔軟な適応が可能となる。
したがって、 これらの発明が適用された装置やシステムでは、 ハードウェアの 多様な構成および特性に対する柔軟な適応に併せて、 性能および信頼性の向上お よび安定な維持が図られる。

Claims

請求の範囲
( 1 ) 互いに直交する 2つの交流信号に入力信号に応じて個別に施された処理 の結果のベク トル和を A Z D変換し、 さらに、 直交復調することによってべク ト ル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する偏 差監視手段と、
時系列の順に前記偏差の増分を示す増分べク トルと先行して求められた捕償べ ク トルとの内積と、 その偏差を示す最新の偏差べク トルとの積の期待値を最小化 する適応アルゴリズムに基づいてこの補償べク トルを更新し、 前記べク トル和を 出力する回路に前記入力信号に重畳されて入力されるべきオフセッ トべク トルに その補償べク トルを加える適応制御手段と
を備えたことを特徴とするオフセッ ト補償装置。
( 2 ) 互いに直交する 2つの交流信号に入力信号に応じて個別に施された処理 の結果のベク トル和を A / D変換し、 さらに、 直交復調することによってべク ト ル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する偏 差監視手段と、
前記入力信号と前記べク トル信号との内積と、 時系列の順における前記偏差の 増分を示す増分べク トルとの積の期待値を最小化する適応アルゴリズムに基づい て補償べク トルを求め、 前記べク トル和を出力する回路に前記入力信号に重畳さ れて入力されるべきオフセッ トべク トルにその補償べク トルを加える適応制御手 段と
を備えたことを特徴とするオフセット捕償装置。
( 3 ) 互いに直交する 2つの交流信号に入力信号に応じて個別に施された処理 の結果のベク トル和を A / D変換し、 さらに、 直交復調することによってべク ト ル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する偏 差監視手段と、
時系列の順に前記偏差の増分を示す増分べク トルと先行して求められた補償べ ク トルとの内積のべク トル空間上における和と、 その偏差を示す最新の偏差べク トルとの積の期待値を最小化する適応アルゴリズムに基づいてこの補償べク トル を更新し、 前記べク トル和を出力する回路に前記入力信号に重畳されて入力され るべきオフセッ トべク トルにその補償べク トルを加える適応制御手段と
を備えたことを特徴とするオフセット補償装置。
( 4 ) 互いに直交する 2つの交流信号に入力信号に応じて個別に施された処理 の結果のべク トル和を A / D変換し、 さらに、 直交復調することによってべク ト ル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する偏 差監視手段と、
前記入力信号と前記べク トル信号との内積のべク トル空間上における和と、 時 系列の順における前記偏差の増分を示す増分べク トルとの積の期待値を最小化す る適応アルゴリズムに基づいて補償べク トルを求め、 前記べク トル和を出力する 回路に前記入力信号に重畳されて入力されるべきオフセットべク トルにその補償 ベタ トルを加える適応制御手段と
を備えたことを特徴とするオフセット補償装置。
( 5 ) 互いに直交する 2つの交流信号に入力信号に応じて個別に施された処理 の結果のべク トル和を A Z D変換し、 さらに、 直交復調することによってべク ト ル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する偏 差監視手段と、
時系列の順に前記偏差の増分を示す増分べク トルと先行して求められた補償べ ク トルとの内積を前記べク トル信号から減じ、 その偏差を示す最新の偏差べク ト ルの期待値を最小化する適応アルゴリズムに基づいてこの捕償べク トルを更新す ると共に、 前記べク トル和を出力する回路に前記入力信号に重畳されて入力され るべきオフセッ トべク トルにその補償べク トルを加える適応制御手段と
を備えたことを特徴とするオフセット補償装置。
( 6 ) 互いに直交する 2つの交流信号に入力信号に応じて個別に施された処理 の結果のベク トル和を A / D変換し、 さらに、 直交復調することによってべク ト ル信号を生成し、 そのべク トル信号に重畳されている直流分の偏差を監視する偏 差監視手段と、
前記入力信号と前記べク トル信号との内積を前記べク トル信号から減じ、 かつ 前記偏差を示す最新の偏差べク トルの期待値を最小化する適応アルゴリズムに基 づぃてこの補償べク トルを更新すると共に、 前記べク トル和を出力する回路に前 記入力信号に重畳されて入力されるべきオフセッ トべク トルにその補償べク トル を加える適応制御手段と
を備えたことを特徴とするオフセッ ト補償装置。
( 7 ) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト補償 装置において、
前記偏差監視手段は、
前記べク トル和に施された処理の結果を AZ D変換し、 その処理の逆の処理を ディジタル領域で施した後に直交復調することによって前記べク トル信号を生成 する
ことを特徴とするオフセッ ト補償装置。
( 8 ) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト補償 装置において、
前記適応制御手段は、
前記内積として、 その内積が求められるべき 2つのベク トルが個別に位置する ベタ トル空間上の象限においてそのべク トル空間の全ての軸に対して共通の角度 をなし、 かつ絶対値が共通である 2つのべク トルの内積を求める
ことを特徴とするオフセッ ト補償装置。
( 9 ) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト補償 装置において、
前記適応制御手段は、
前記偏差が大きいほど、 前記適応制御に適用されるべきステップサイズ μを大 きく設定する
ことを特徴とするオフセッ ト補償装置。
( 1 0 ) 請求の範囲 1ないし請求の範囲 5の何れか 1項に記載のオフセッ ト補 償装置において、
前記適応制御手段は、
前記増分べク トルの絶対値が大きいほど、 前記適応制御に適用されるべきステ ップサイズ μを大きく設定する ことを特徴とするオフセッ ト補償装置。
( 1 1 ) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト補 償装置において、
前記偏差監視手段は、
先行して求められた偏差が大きいほど、 短い区間に亘つて前記直流分を平滑化 し、 その結果についてこの偏差を得る
ことを特徴とするオフセッ ト補償装置。
( 1 2 ) 請求の範囲 1ないし請求の範囲 5の何れか 1項に記載のオフセッ ト補 償装置において、
前記偏差監視手段は、
前記増分べク トルの絶対値が大きいほど、 短い区間に亘つて前記直流分を平滑 化し、 その結果についてこの偏差を得る .
ことを特徴とするオフセッ ト補償装置。
( 1 3 ) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト補 償装置において、
前記偏差監視手段は、
先行して求められた偏差が大きいほど、 時系列に対する変化率が大きな重みに 基づいて前記直流分を平滑化し、 その結果についてこの偏差を得る
ことを特徴とするオフセッ ト補償装置。
( 1\斗 p 請求の範囲 1ないし請求の範囲 5の何れか 1項に記載のオフセッ ト補 償装置において、
前記偏差監視手段は、
前記増分べク トルの絶対値が小さいほど、 時系列に対する変化率が大きな重み に基づいて前記直流分を平滑化し、 その結果についてこの偏差を得る
ことを特徴とするオフセッ ト補償装置。
( 1 5 ) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト捕償 装置において、
前記適応制御手段は、
前記補償べク トルが更新されるべき頻度で、 間欠的に作動する ことを特徴とするオフセッ ト補償装置。
( 1 6 ) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト補償 装置において、
前記適応制御手段は、
先行して求められた偏差が既定の下限値を下回ったときに停止する
ことを特徴とするオフセッ ト補償装置。
( 1 7) 請求の範囲 1ないし請求の範囲 5の何れか 1項に記載のオフセッ ト補償 装置において、
前記適応制御手段は、
前記増分べク トルの絶対値が既定の下限値を下回ったときに停止する ことを特徴とするオフセッ ト補償装置。
( 1 8) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト補償 装置において、
先行して求められた偏差の分散を監視する分散監視手段を備え、
前記適応制御手段は、
前記分散が既定の閾値を下回ったときに停止する
ことを特徴とするオフセッ ト補償装置。
( 1 9 ) 請求の範囲 1ないし請求の範囲 5の何れか 1項に記載のオフセッ ト捕償 装置において、
前記増分べク トルの絶対値の分散を監視する分散監視手段を備え、
前記適応制御手段は、
前記分散が既定の閾値を下回ったときに停止する
ことを特徴とするオフセッ ト補償装置。
( 2 0) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト捕償 装置において、
前記偏差監視手段は、
前記直流分の偏差を前記入力信号に重畳されている直流分を基準として監視す る
ことを特徴とするオフセッ ト補償装置。 ( 2 1 ) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト補償 装置において、
前記入力信号に重畳されている直流分の平均値が 「0」 となった時点を検出す る準オフセッ ト監視手段を備え、
前記偏差監視手段および前記適応制御手段は、
前記準オフセット監視手段によって前記時点が検出される度に始動する ことを特徴とするオフセッ ト補債装置。
( 2 2 ) 請求の範囲 1ないし請求の範囲 6の何れか 1項に記載のオフセッ ト補償 装置において、
前記偏差監視手段は、
前記回路で生じたオフセッ トが分布し得る低域における前記べク トル信号の成 分のレベルが既定の下限値を下回る期間を特定し、
前記適応制御手段は、
前記偏差監視手段によって特定された期間に停止する
ことを特徴とするオフセッ ト補償装置。
PCT/JP2003/011364 2003-09-05 2003-09-05 オフセット補償装置 WO2005025167A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/JP2003/011364 WO2005025167A1 (ja) 2003-09-05 2003-09-05 オフセット補償装置
AU2003261964A AU2003261964A1 (en) 2003-09-05 2003-09-05 Offset compensation device
US10/568,334 US7848449B2 (en) 2003-09-05 2004-03-31 Offset compensation device
PCT/JP2004/004647 WO2005025168A1 (ja) 2003-09-05 2004-03-31 オフセット補償装置
JP2005513586A JP4209889B2 (ja) 2003-09-05 2004-03-31 オフセット補償装置
EP04724809A EP1662735A4 (en) 2003-09-05 2004-03-31 OFFSET COMPENSATION DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/011364 WO2005025167A1 (ja) 2003-09-05 2003-09-05 オフセット補償装置

Publications (1)

Publication Number Publication Date
WO2005025167A1 true WO2005025167A1 (ja) 2005-03-17

Family

ID=34260139

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2003/011364 WO2005025167A1 (ja) 2003-09-05 2003-09-05 オフセット補償装置
PCT/JP2004/004647 WO2005025168A1 (ja) 2003-09-05 2004-03-31 オフセット補償装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/004647 WO2005025168A1 (ja) 2003-09-05 2004-03-31 オフセット補償装置

Country Status (5)

Country Link
US (1) US7848449B2 (ja)
EP (1) EP1662735A4 (ja)
JP (1) JP4209889B2 (ja)
AU (1) AU2003261964A1 (ja)
WO (2) WO2005025167A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020711A1 (ja) 2005-08-19 2007-02-22 Fujitsu Limited Dcオフセット補正装置及びその方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574531B2 (ja) * 2005-12-07 2010-11-04 株式会社日立国際電気 送信機
JP4758781B2 (ja) 2006-01-31 2011-08-31 富士通株式会社 Dcオフセット補正装置及びその方法
CN101897163B (zh) * 2007-12-10 2014-02-12 日本电气株式会社 无线电通信设备和dc偏移调整方法
JP5217688B2 (ja) * 2008-06-30 2013-06-19 富士通セミコンダクター株式会社 無線端末装置、半導体装置及び通信システム
JP5092982B2 (ja) 2008-08-12 2012-12-05 富士通株式会社 Dcオフセット補正装置及び方法
US8412132B2 (en) * 2008-08-21 2013-04-02 Freescale Semiconductor, Inc. Techniques for adaptive predistortion direct current offset correction in a transmitter
GB2466072B (en) * 2008-12-12 2011-03-23 Motorola Inc Adaptive cartesian loop transmitter for broadband and optimal loop stability adjustment
JP2010213107A (ja) * 2009-03-11 2010-09-24 Fujitsu Semiconductor Ltd 通信装置
US8235900B2 (en) * 2009-03-23 2012-08-07 Imsonic Medical, Inc. Method and apparatus for an automatic ultrasound imaging system
US20120082193A1 (en) * 2010-08-25 2012-04-05 Qualcomm Incorporated Beamforming feedback options for mu-mimo
US8594216B2 (en) 2010-08-25 2013-11-26 Qualcomm Incorporated Beamforming feedback options for MU-MIMO
US8896521B2 (en) 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
JP6264149B2 (ja) * 2014-03-28 2018-01-24 富士通株式会社 無線装置及び無線アクセスシステム
FR3115179B1 (fr) * 2020-10-09 2023-10-20 St Microelectronics Srl Procédé de linéarisation d’un signal de transmission et circuit intégré correspondant

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079693A (ja) * 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd 送信装置
JP2000124964A (ja) * 1998-08-13 2000-04-28 Nec Corp オフセット調整方法およびオフセット調整装置
JP2000244596A (ja) * 1999-02-23 2000-09-08 Japan Radio Co Ltd トレーニング機能付送信機
JP2001267850A (ja) * 2000-03-17 2001-09-28 Fujitsu Ltd 無線装置及びその送信波の歪補償方法
JP2001339452A (ja) * 2000-05-26 2001-12-07 Hitachi Kokusai Electric Inc 直交変調装置及び直交変調誤差検出方法
JP2002077285A (ja) * 2000-08-31 2002-03-15 Hitachi Kokusai Electric Inc 送信機
JP2002319989A (ja) * 2001-04-19 2002-10-31 Matsushita Electric Ind Co Ltd Dcオフセット・位相補正装置及び無線通信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903823A (en) * 1995-09-19 1999-05-11 Fujitsu Limited Radio apparatus with distortion compensating function
JP3460105B2 (ja) 1995-09-19 2003-10-27 富士通株式会社 ディジタル無線装置
JP4029505B2 (ja) * 1999-01-14 2008-01-09 株式会社富士通ゼネラル ディジタル無線装置の歪補正回路
JP2000270037A (ja) 1999-03-19 2000-09-29 Hitachi Denshi Ltd 直交変調器
FI107212B (fi) 1999-03-26 2001-06-15 Nokia Networks Oy I/Q-modulaattorin tasajännitesiirtymän korjaus
JP3674379B2 (ja) 1999-03-26 2005-07-20 松下電器産業株式会社 変復調装置
CA2407960C (en) * 2001-10-16 2008-07-08 Xinping Huang System and method for direct transmitter self-calibration
JP3876408B2 (ja) * 2001-10-31 2007-01-31 富士通株式会社 歪補償装置及び歪補償方法
JP4012725B2 (ja) 2001-12-05 2007-11-21 株式会社日立コミュニケーションテクノロジー プリディストーション型増幅装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079693A (ja) * 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd 送信装置
JP2000124964A (ja) * 1998-08-13 2000-04-28 Nec Corp オフセット調整方法およびオフセット調整装置
JP2000244596A (ja) * 1999-02-23 2000-09-08 Japan Radio Co Ltd トレーニング機能付送信機
JP2001267850A (ja) * 2000-03-17 2001-09-28 Fujitsu Ltd 無線装置及びその送信波の歪補償方法
JP2001339452A (ja) * 2000-05-26 2001-12-07 Hitachi Kokusai Electric Inc 直交変調装置及び直交変調誤差検出方法
JP2002077285A (ja) * 2000-08-31 2002-03-15 Hitachi Kokusai Electric Inc 送信機
JP2002319989A (ja) * 2001-04-19 2002-10-31 Matsushita Electric Ind Co Ltd Dcオフセット・位相補正装置及び無線通信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020711A1 (ja) 2005-08-19 2007-02-22 Fujitsu Limited Dcオフセット補正装置及びその方法
US7564921B2 (en) 2005-08-19 2009-07-21 Fujitsu Limited DC offset correction apparatus and method

Also Published As

Publication number Publication date
JP4209889B2 (ja) 2009-01-14
EP1662735A4 (en) 2012-12-26
WO2005025168A1 (ja) 2005-03-17
AU2003261964A1 (en) 2005-03-29
US20070110183A1 (en) 2007-05-17
US7848449B2 (en) 2010-12-07
EP1662735A1 (en) 2006-05-31
JPWO2005025168A1 (ja) 2006-11-16

Similar Documents

Publication Publication Date Title
WO2005025167A1 (ja) オフセット補償装置
US7383028B2 (en) Timing adjustment method for wireless communication apparatus
CN107592279B (zh) Iq失配校正模块
US10110112B2 (en) Switched mode power supply compensation loop
JP5034319B2 (ja) 歪補償装置及び歪補償方法
US8583064B2 (en) Receiver for estimating and compensating for in-phase/quadrature mismatch
US20080130798A1 (en) Delay Regulating Device
WO1997012437A1 (fr) Regulateur destine a un convertisseur commande par modulation d&#39;impulsions en largeur
EP3900171B1 (en) System and method for power supply ripple compensation
KR20050030422A (ko) 직교 복조 수신 시스템에서 가변루프이득을 이용한 동위상채널과 직교 채널 간 위상 및 이득 불일치 보상 장치 및그 방법
WO2006072973A1 (ja) Dcオフセット補償方法及びdcオフセット補償装置
US10270329B2 (en) Switched mode power supply compensation loop
JP2001086094A (ja) 送信帯域制限フィルタ装置および送信装置
KR20040054409A (ko) 변화량 예측에 의한 주파수 옵셋 보정 장치 및 그 방법
JP2011146979A (ja) 送信装置、無線通信装置及び送信方法
EP3020125A1 (en) Digital stress share auto-zero scheme
JP2008172544A (ja) ダイオードリニアライザを用いた歪補償回路
US8666002B2 (en) Receiver for compensating I/Q mismatch, compensation device, compensation module and compensation parameter calculating module
TW200407003A (en) Adaptive phase and gain imbalance cancellation
US6683926B2 (en) Gain controller with comparator offset compensation for circuit having in-phase and quadrature channels
JP2000349849A (ja) 周波数誤差検出装置及び自動周波数制御装置
EP1447912B1 (en) Method and apparatus for adaptively compensating for an inaccuracy in an analog-to-digital converter
CN1713537A (zh) 同相信号与正交相信号不匹配的校正单元及方法
JP6030406B2 (ja) 周波数変換支援装置
CN112671402A (zh) 一种基于级联式sogi的改进型单相锁相环算法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP