JP5092982B2 - Dcオフセット補正装置及び方法 - Google Patents
Dcオフセット補正装置及び方法 Download PDFInfo
- Publication number
- JP5092982B2 JP5092982B2 JP2008208204A JP2008208204A JP5092982B2 JP 5092982 B2 JP5092982 B2 JP 5092982B2 JP 2008208204 A JP2008208204 A JP 2008208204A JP 2008208204 A JP2008208204 A JP 2008208204A JP 5092982 B2 JP5092982 B2 JP 5092982B2
- Authority
- JP
- Japan
- Prior art keywords
- offset
- correction value
- offset correction
- signal
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0433—Circuits with power amplifiers with linearisation using feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0016—Stabilisation of local oscillators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0018—Arrangements at the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplifiers (AREA)
Description
(1)送信信号を送信機内フィードバックループで受信し、この信号のみでDCオフセット成分を抽出し、送信部で補正する(フィードバック(FB)型DCオフセット補正方式又はフィードバック信号積分型DCオフセット補正方式)。
(2)上記フィードバック信号と送信信号(リファレンス信号)の差分からDCオフセット成分を抽出し、送信部で補正する(リファレンス型DCオフセット補正方式又は信号比較型DCオフセット補正方式)。
送信されるべきベースバンドのディジタルの主信号は、同相成分であるIチャネル及び直交成分であるQチャネル別に、各DCオフセット補正回路701(#i)及び701(#q)を通った後、各DAC(ディジタル/アナログ変換器)702(#i)及び702(#q)にて各送信ベースバンドアナログ主信号に変換され、MOD(直交変調器)703に入力される。
その周波数変換された信号は、ADC(アナログ/ディジタル変換器)708によってディジタル信号に変換された後、NCO(Numerically Controlled Oscillator:数値制御発振器)710に基づいて動作するDEM(直交復調器)709によって、IチャネルとQチャネルの各フィードバックベースバンド信号に変換される。
11(#i)及び711(#q)に記憶されたIチャネルとQチャネルの各フィードバックベースバンド信号とIチャネル及びQチャネルの各送信主信号とを比較することにより、DAC702(#i)及び702(#q)やMOD703等で発生するキャリアリークの逆成分をIチャネル及びQチャネル別のDCオフセット補正値として算出し、それぞれ各DCオフセット補正部701(#i)及び701(#q)に供給する。
ここで、DAC702(#i)又は702(#q)の入出力特性とMOD703等におけるキャリアリーク特性との相対的な位置関係は、それらの素子の製造ばらつきによってまちまちであり、予測することは困難である。
オフセット発生部(オフセット発生部101(#i)及び101(#q))は、補正値検出部の検出結果に基づいて、ディジタル/アナログ変換器の後段において、送信アナログ信号に直流オフセット成分を重畳する。このオフセット発生部は、例えば、オペアンプ加算器である。また、このオフセット発生部は、例えば、ディジタル/アナログ変換器のオフセット設定処理である。
図1(a)は、第1の実施形態の構成図である。
図1(a)において、図7(a)に示される従来技術の構成と同じ番号が付された部分は、図7の場合と同じ処理を行う。
まず、CPU712が、Iチャネル及びQチャネル別に、各メモリ711(#i)及び711(#q)に記憶されたIチャネルとQチャネルの各フィードバックベースバンド信号とIチャネル及びQチャネルの各送信主信号とを比較することにより、DAC702(#i)及び702(#q)やMOD703等で発生するキャリアリークの逆成分をIチャネル及びQチャネル別のDCオフセット補正値として算出する(図2のステップS201)。
1(#i)又は101(#q)に対してそれぞれDCオフセット成分を重畳中であるか否かを判定する(図2のステップS203の判定がYES→S204)。
図1(b)は、オフセット発生部101(#i)及び101(#q)の部分をハードウェアで実現した場合の回路イメージ図である。
図1の第1の実施形態では、補正値検出部102(#i)及び102(#q)の各出力に基づいて、DAC702(#i)及び702(#q)の後段に配置された各オフセット発生部101(#i)及び101(#q)によって、各強制DCオフセット成分が重畳された。図4の第2の実施形態は、DAC702(#i)及び702(#q)をそれぞれ置
き換えたDAC401(#i)及び401(#q)が、オフセット設定処理を行う素子である場合に、補正値検出部102(#i)及び102(#q)の各出力に基づいて、DAC401(#i)及び401(#q)において直接DCオフセット成分が重畳される。この場合には、回路部品を削減することができる。
102 補正値検出部
401、702 DAC(ディジタル/アナログ変換器)
701 DCオフセット補正部
703 MOD(直交変調器)
704、707 発振器
705 PA(電力増幅器)
706 周波数変換器
708 ADC(アナログ/ディジタル変換器)
709 DEM(直交復調器)
710 NCO(数値制御発振器)
711 フィードバック信号メモリ
Claims (6)
- ディジタル信号をディジタル/アナログ変換器によってアナログ信号に変換した後、該変換したアナログ信号に対して直交変調及び電力増幅を行って変調出力信号を得ると共に、該変調出力信号をフィードバックさせて復調信号を取得し、該復調信号に基づいて前記変調出力信号において発生するキャリアリークの逆特性成分を直流オフセット補正値(DCオフセット補正値)として算出し、該DCオフセット補正値に基づいて前記ディジタル/アナログ変換器の前段において前記直流オフセット補正(DCオフセット補正)を行うDCオフセット補正装置において、
前記DCオフセット補正値がゼロ又はゼロ近傍値であることを検出する補正値検出部と、
該補正値検出部の検出結果に基づいて、前記ディジタル/アナログ変換器の後段において、前記アナログ信号に直流オフセット成分(DCオフセット成分)を重畳するオフセット発生部と、
を含むことを特徴とするDCオフセット補正装置。 - 前記補正値検出部が前記DCオフセット補正値がゼロ又はゼロ近傍値であることを検出した時、
前記オフセット発生部が前記DCオフセット成分を前記アナログ信号に重畳中でなければ、前記オフセット発生部は前記DCオフセット成分を前記アナログ信号に重畳し、
前記オフセット発生部が前記DCオフセット成分を前記アナログ信号に重畳中であれば、前記オフセット発生部は前記DCオフセット成分の前記アナログ信号への重畳を解除する、
ことを特徴とする請求項1に記載のDCオフセット補正装置。 - 前記オフセット発生部は、オペアンプ加算器である、
ことを特徴とする請求項1又は2の何れか1項に記載のDCオフセット補正装置。 - 前記オフセット発生部は、前記ディジタル/アナログ変換器により実現される、
ことを特徴とする請求項1又は2の何れか1項に記載のDCオフセット補正装置。 - ディジタル信号をディジタル/アナログ変換器によってアナログ信号に変換した後、該変換したアナログ信号に対して直交変調及び電力増幅を行って変調出力信号を得ると共に、該変調出力信号をフィードバックさせて復調信号を取得し、該復調信号に基づいて前記変調出力信号において発生するキャリアリークの逆特性成分を直流オフセット補正値(DCオフセット補正値)として算出し、該DCオフセット補正値に基づいて前記ディジタル/アナログ変換器の前段において前記直流オフセット補正(DCオフセット補正)を行うDCオフセット補正方法において、
前記DCオフセット補正値がゼロ又はゼロ近傍値であることを検出する補正値検出ステップと、
該補正値検出ステップでの検出結果に基づいて、前記ディジタル/アナログ変換器の後段において、前記アナログ信号に直流オフセット成分(DCオフセット成分)を重畳するオフセット発生ステップと、
を含むことを特徴とするDCオフセット補正方法。 - 前記補正値検出ステップが前記DCオフセット補正値がゼロ又はゼロ近傍値であることを検出した時、
前記オフセット発生ステップが前記DCオフセット成分を前記アナログ信号に重畳中でなければ、前記オフセット発生ステップは前記DCオフセット成分を前記アナログ信号に重畳し、
前記オフセット発生ステップが前記DCオフセット成分を前記アナログ信号に重畳中で
あれば、前記オフセット発生ステップは前記DCオフセット成分の前記アナログ信号への重畳を解除する、
ことを特徴とする請求項5に記載のDCオフセット補正方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008208204A JP5092982B2 (ja) | 2008-08-12 | 2008-08-12 | Dcオフセット補正装置及び方法 |
US12/538,321 US7911254B2 (en) | 2008-08-12 | 2009-08-10 | Offset correction device and method |
EP09167576.9A EP2154852B1 (en) | 2008-08-12 | 2009-08-10 | DC Offset correction in a transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008208204A JP5092982B2 (ja) | 2008-08-12 | 2008-08-12 | Dcオフセット補正装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010045596A JP2010045596A (ja) | 2010-02-25 |
JP5092982B2 true JP5092982B2 (ja) | 2012-12-05 |
Family
ID=41338596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008208204A Expired - Fee Related JP5092982B2 (ja) | 2008-08-12 | 2008-08-12 | Dcオフセット補正装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7911254B2 (ja) |
EP (1) | EP2154852B1 (ja) |
JP (1) | JP5092982B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4241765B2 (ja) * | 2006-03-01 | 2009-03-18 | 株式会社日立国際電気 | 送信機及びキャリアリーク検出方法 |
JP2010114717A (ja) * | 2008-11-07 | 2010-05-20 | Nec Electronics Corp | 通信装置及びオフセットキャンセル方法 |
US8154432B2 (en) * | 2010-03-22 | 2012-04-10 | Raytheon Company | Digital to analog converter (DAC) having high dynamic range |
WO2011135807A1 (ja) * | 2010-04-27 | 2011-11-03 | 日本電気株式会社 | 無線通信装置、高周波回路システム及びローカルリーク低減方法 |
US9166839B2 (en) * | 2013-02-13 | 2015-10-20 | Aviat U.S., Inc. | Systems and methods for reducing effects of local oscillator leakage |
JP7449802B2 (ja) * | 2020-07-21 | 2024-03-14 | ニチコン株式会社 | 電源装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4222107A (en) * | 1979-01-22 | 1980-09-09 | Burr-Brown Research Corporation | Method and apparatus for automatically calibrating a digital to analog converter |
FI96811C (fi) * | 1993-11-30 | 1996-08-26 | Nokia Mobile Phones Ltd | Menetelmä ja piirijärjestely D/A-muuntimen DC-erojännitteen kompensoimiseksi |
US5903823A (en) * | 1995-09-19 | 1999-05-11 | Fujitsu Limited | Radio apparatus with distortion compensating function |
JP3460105B2 (ja) * | 1995-09-19 | 2003-10-27 | 富士通株式会社 | ディジタル無線装置 |
JPH10136048A (ja) * | 1996-10-29 | 1998-05-22 | Hitachi Denshi Ltd | 負帰還増幅器 |
JP3400736B2 (ja) * | 1999-02-23 | 2003-04-28 | 日本無線株式会社 | トレーニング機能付送信機 |
US6313769B1 (en) * | 2000-05-03 | 2001-11-06 | Agere Systems Guardian Corp. | Baseband digital offset correction |
US6801581B1 (en) * | 2000-09-13 | 2004-10-05 | Intel Corporation | DC offset cancellation |
US6560447B2 (en) * | 2001-03-05 | 2003-05-06 | Motorola, Inc. | DC offset correction scheme for wireless receivers |
JP2003125014A (ja) * | 2001-10-12 | 2003-04-25 | Nec Corp | 変調装置 |
AU2003261964A1 (en) * | 2003-09-05 | 2005-03-29 | Fujitsu Limited | Offset compensation device |
JP2005295376A (ja) * | 2004-04-02 | 2005-10-20 | Japan Radio Co Ltd | 直交変調器のエラー補償回路 |
US7505744B1 (en) * | 2005-07-28 | 2009-03-17 | Rf Micro Devices, Inc. | DC offset correction using multiple configurable feedback loops |
US7561864B2 (en) * | 2006-12-03 | 2009-07-14 | General Dynamics C4 Systems, Inc. | RF receiver with NLMS channel estimator and method therefor |
-
2008
- 2008-08-12 JP JP2008208204A patent/JP5092982B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-10 EP EP09167576.9A patent/EP2154852B1/en not_active Not-in-force
- 2009-08-10 US US12/538,321 patent/US7911254B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7911254B2 (en) | 2011-03-22 |
US20100039158A1 (en) | 2010-02-18 |
EP2154852A3 (en) | 2014-03-19 |
JP2010045596A (ja) | 2010-02-25 |
EP2154852B1 (en) | 2015-08-12 |
EP2154852A2 (en) | 2010-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5092982B2 (ja) | Dcオフセット補正装置及び方法 | |
JP5121691B2 (ja) | 歪補償器、送信機、歪補償方法 | |
JP4637850B2 (ja) | 送信装置、通信機器、及び移動無線機 | |
US7881401B2 (en) | Transmitter arrangement and signal processing method | |
JP4802190B2 (ja) | ポーラ変調送信回路及び通信機器 | |
US8077799B2 (en) | Apparatus and method to adjust a phase and frequency of a digital signal | |
US20070297530A1 (en) | Transmission circuit and communication device | |
US10644913B2 (en) | Carrier leakage correction method for quadrature modulator | |
JP4686412B2 (ja) | 無線通信装置 | |
JP2007104007A (ja) | 直交変調器及び直交変調器におけるベクトル補正方法 | |
JP2009089269A (ja) | 無線送受信装置及び無線送信方法 | |
US7564921B2 (en) | DC offset correction apparatus and method | |
US9954627B2 (en) | Quadrature demodulator and wireless receiver | |
JP2004222259A (ja) | 送信機の負帰還増幅器、送信機、及び負帰還増幅器の誤差補正方法 | |
JP2009147494A (ja) | 送信回路及び通信機器 | |
JP5263081B2 (ja) | 送信回路 | |
JP2009060174A (ja) | 無線装置、無線回路および無線回路制御方法 | |
JP2001007869A (ja) | キャリアリーク抑制回路 | |
JP4574531B2 (ja) | 送信機 | |
JP2007173896A (ja) | オフセット補正装置及び無線装置 | |
JP2005117436A (ja) | 送信機 | |
JP6264149B2 (ja) | 無線装置及び無線アクセスシステム | |
JP6148728B2 (ja) | 送信機 | |
JP2000196689A (ja) | 無線送信装置 | |
JP2012095071A (ja) | 無線通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |