JP3884965B2 - デジタル無線機 - Google Patents
デジタル無線機 Download PDFInfo
- Publication number
- JP3884965B2 JP3884965B2 JP2002025325A JP2002025325A JP3884965B2 JP 3884965 B2 JP3884965 B2 JP 3884965B2 JP 2002025325 A JP2002025325 A JP 2002025325A JP 2002025325 A JP2002025325 A JP 2002025325A JP 3884965 B2 JP3884965 B2 JP 3884965B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- quadrature
- output
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号処理を用いて原点オフセットの低減処理を行う、カーテシアンループの負帰還方式リニアライザを用いたデジタル無線機に関するものである。
【０００２】
【従来の技術】
線形デジタル変調方式、例えば１６ＱＡＭ（Quadrature Amplitude Modulation）や、π/4シフトＱＰＳＫ（Quadri Phase Shift Keying）等を利用した無線システムにおいては、電力増幅器の非線形歪みを補償することが必須技術であり、各種の非線形歪み補償方式（リニアライザ）が用いられている。その中でもカーテシアンループを用いた負帰還方式のリニアライザは広く利用されている。
【０００３】
図２は従来の原点オフセットの低減処理機能を持ったカーテシアンループの負帰還方式リニアライザを用いたデジタル無線機の送信部の構成を示すブロック図である。
【０００４】
無線チャネル制御部１の出力はマッピング部２に接続され、マッピング部２の同相成分出力はロールオフフィルタ部３に接続され、同様にマッピング部２の直交成分出力はロールオフフィルタ部４に接続される。ロールオフフィルタ部３の出力は加算器３３の入力端子に接続され、加算器３３の出力はＤ／Ａ変換器５に接続され、同様にロールオフフィルタ部４の出力は加算器３４の入力端子に接続され、加算器３４の出力はＤ／Ａ変換器６に接続される。
【０００５】
Ｄ／Ａ変換器５の出力はローパスフィルタ部７に接続され、ローパスフィルタ部7の出力は差動化アンプ９に接続される。同様に、Ｄ／Ａ変換器６の出力はローパスフィルタ部８に接続され、ローパスフィルタ部８の出力は差動化アンプ１０に接続される。
【０００６】
差動化アンプ９の出力（Ｉ）は加算器１１の加算（＋）入力端子に接続され、加算器１１の出力はループフィルタ部１５を介して直交変調部１９の（Ｉ’）入力端子に接続される。差動化アンプ9の出力（バーＩ）は加算器１２の加算（＋）入力端子に接続され、加算器１２の出力はループフィルタ部１６を介して直交変調部１９の（バーＩ’）入力端子に接続される。同様に、差動化アンプ１０の出力（Ｑ）は加算器１３の加算（＋）入力端子に接続され、加算器１３の出力はループフィルタ部１７を介して直交変調部１９の（Ｑ’）入力端子に接続される。差動化アンプ１０の出力（バーＱ）は加算器１４の加算（＋）入力端子に接続され、加算器１４の出力はループフィルタ部１８を介して直交変調部１９の（バーＱ’）入力端子に接続される。
【０００７】
直交変調部１９の出力はＲＦ部２０に接続され、ＲＦ部２０の出力は方向性結合器２１を介してアイソレータ２２と帰還ＲＦ部２４に接続される。アイソレータ２２の出力はアンテナ２３に接続される。
【０００８】
帰還ＲＦ部２４の出力は直交復調部２５に接続される。直交復調部２５の出力（ｉ）は帰還アンプ２６を介して加算器１１の減算（−）入力端子に接続され、直交復調部２５の出力（バーｉ）は帰還アンプ２６を介して加算器１２の減算（−）入力端子に接続される。同様に、直交復調部２５の出力（ｑ）は帰還アンプ２７を介して加算器１３の減算（−）入力端子に接続され、直交復調部２５の出力（バーｑ）は帰還アンプ２７を介して加算器１４の減算（−）入力端子に接続される。
【０００９】
ＲＦ制御部２８の出力は、ＲＦ部２０及び帰還ＲＦ部２４に接続される。
【００１０】
また、ループフィルタ部１５の出力、及びループフィルタ部１６の出力はコンパレータ２９に接続され、コンパレータ２９の出力は初期調整部３１を介して加算器３３へ入力される。同様に、ループフィルタ部１７の出力、及びループフィルタ部１８の出力はコンパレータ３０に接続され、コンパレータ３０の出力は初期調整部３２を介して加算器３４へ入力される。
【００１１】
以下に各部の動作を示す。
無線チャネル制御部１より入力されたデジタル信号は、マッピング部２により線形デジタル変調方式に基づきデジタル変調され、同相信号及び直交信号を得る。デジタル変調された同相信号及び直交信号は、それぞれロールオフフィルタ部３またはロールオフフィルタ部４により帯域制限され、不要スプリアスが除去される。
【００１２】
不要スプリアスが除去された同相信号Ｉは、Ｄ／Ａ変換器５でアナログ信号に変換された後、ローパスフィルタ部７で不要周波数成分を除去して差動化アンプ９に入力する。同様に、不要スプリアスが除去された直交信号Ｑは、Ｄ／Ａ変換器６でアナログ信号に変換された後、ローパスフィルタ部８で不要周波数成分を除去して差動化アンプ１０に入力する。
【００１３】
差動化された同相信号Ｉ（バーＩ）は、加算器１１（１２）で帰還側の差動化された同相信号ｉ（バーｉ）を減算し、直交信号Ｑ（バーＱ）は加算器１３（１４）で帰還側の差動化された直交信号ｑ（バーｑ）を減算する。
【００１４】
加算器１１（１２）の出力はループフィルタ１５（１６）により帯域制限して直交変調部１９へ入力し、同様に、加算器１３（１４）の出力はループフィルタ１７（１８）により帯域制限して直交変調部１９へ入力する。
【００１５】
直交変調部１９では、入力した同相信号と直交信号をＩＦ（中間）周波数帯に直交変調してＲＦ部２０に入力し、ＲＦ部２０ではＲＦ周波数帯に変換後規定出力に増幅し、方向性結合器２１、アイソレータ２２を介してアンテナ２３より出力する。
【００１６】
このデジタル無線機は、カーテシアンループを用いた負帰還方式リニアライザの構成をとっているため、方向性結合器２１によりＲＦ部２０の出力信号の一部を分波し、帰還ＲＦ部２４へ入力する。帰還ＲＦ部２４では規定レベルに補正した後ＩＦ周波数帯に変換し、直交復調部２５でベースバンド帯へ直交復調して、差動化された同相信号ｉ（バーｉ）信号及び直交信号ｑ（バーｑ）信号を得る。直交復調した同相信号ｉ（バーｉ）は、帰還アンプ２６を介して加算器１１（１２）へ帰還入力する。同様に、直交信号ｑ（バーｑ）は、帰還アンプ２７を介して加算器１３（１４）に帰還入力する。本構成により、カーテシアンループの負帰還がかけられ、非線形歪み補償された変調信号が得られる。
【００１７】
通常、この様な直交変調方式のデジタル無線機では原点オフセットを低減処理するため、直交変調部１９へ入力するＩ'、バーＩ'、及びＱ'、バーＱ'のオフセット電圧を補正する必要がある。以下に従来のオフセット電圧の補正動作を説明する。
【００１８】
まず、ＲＦ部２０及び帰還ＲＦ部２４のゲインを最小にするように、ＲＦ制御部２８からＲＦ部２０、及び帰還ＲＦ部２４へ制御信号を送り、見かけ上ループを切断する。直流バイアス電圧の比較検出には、電圧比較の結果を２値Ｈ，Ｌで出力するコンパレータ２９及び３０を用いており、変調信号の交流成分が存在すると正確な直流バイアス電圧の比較検出が困難になるため、ロールオフフィルタ部３及び４からの出力は直流値「０」とする。これは、例えば図３に示すπ／４シフトＱＰＳＫ変調における信号空間ダイアグラムの原点（（Ｉ，Ｑ）＝（０，０））に相当する。
【００１９】
この状態で、直交変調部１９の入力点のオフセット電圧を補正するため、直交変調部１９の入力に接続したコンパレータ２９及び３０により、変調部入力信号Ｉ'、バーＩ'の電圧、及びＱ'、バーＱ'の電圧を比較検出する。この比較結果に基づき、初期調整部３１及び３２により、例えば２分法を用いて補正データを算出して加算器３３及び３４により入力信号に加算していき、Ｉ’＝バーＩ’及びＱ’＝バーＱ’となるように補正データを設定する。
【００２０】
最後に、ＲＦ部２０、及び帰還ＲＦ部２４のゲインを元に戻してループを形成するようにＲＦ制御部２８により制御する。
【００２１】
前述の設定法により設定した補正データは、初期調整部３１及び３２において保持し、通常動作中は常に加算することにより原点オフセットは低減される。
【００２２】
【発明が解決しようとする課題】
しかしながら、前述の従来の技術では、ループを切断する必要があるため、送信動作を行っていない時しか行えないという欠点がある。そのため、基地局等、常時通信を行っている場合には、経年変化、温度変化等により原点オフセットが劣化してしまうという問題点がある。また、送信動作中に送信信号に新たにオフセットを加えて原点オフセットを補正しようとすると、信号が途中で切れた非線形信号となってしまうため、不要スプリアスを発生させてしまうという問題点がある。
【００２３】
本発明の目的は、上記のような問題点を除去し、通信中においても原点オフセットの補正を行い、送信特性の安定性を保つことが可能なデジタル無線機を提供することにある。
【００２４】
【課題を解決するための手段】
本発明は、線形デジタル変調信号を、カーテシアンループの負帰還方式リニアライザを用いて増幅して送信するデジタル無線機において、前記カーテシアンループを閉じたまま自動で原点オフセットの低減処理を行う処理手段を備えたことを特徴とするデジタル無線機である。
【００２５】
本発明において、前記処理手段は、前記カーテシアンループの直交変調器へ入力する差動化された同相信号間、及び直交信号間の電圧を比較検出し、それぞれ電圧が一致するように補正電圧を前記線形デジタル変調信号へ加算することを特徴とするデジタル無線機である。
【００２６】
本発明において、前記処理手段は、前記カーテシアンループの直交変調器へ入力する差動化された同相信号の電圧和、及び直交信号の電圧和をとり、それぞれ加算された値の変動または電圧差を検出し、検出された変動分または電圧差を補正電圧として前記線形デジタル変調信号へ加算することを特徴とするデジタル無線機である。
【００２７】
本発明は、前記線形デジタル変調信号への前記補正電圧の加算を、前記線形デジタル変調信号の処理における信号空間ダイアグラムのＩ軸、及びＱ軸を動かすことにより行うことを特徴とするデジタル無線機である。
【００２８】
【発明の実施の形態】
図１は本発明の実施の形態を示すデジタル無線機の送信部のブロック図である。従来の技術で説明した図２の構成要素と同一の機能の構成要素には同一の番号を付した。以下、動作について説明する。
【００２９】
まず、従来の技術と同様の動作を行うことにより、原点オフセットの低減処理を行う。
【００３０】
この時、原点オフセット低減処理終了時の直交変調部１９の入力Ｉ'、バーＩ'を加算器３５で加算し、初期値設定部３７において保持しておく。同様に、直交変調部１９の入力Ｑ'、バーＱ'を加算器３６で加算し、初期値設定部３８において保持しておく。通常、差動化された信号、例えばＩ'とバーＩ'あるいはＱ'とバーＱ'のオフセット電圧が一致していれば、差動化された信号の加算値、例えばＩ'＋バーＩ'あるいはＱ'＋バーＱ'は、入力信号の状態に係わらず常に一定となる。
【００３１】
ところが、経年変化や温度変化等によりオフセット電圧がずれた場合、差動化された信号の加算値は初期値設定部３７または３８で保持していた値と異なってくる。
【００３２】
そこで、加算器３９または４０において、保持していた初期値と現在の差動化信号の加算値との差を検出し、調整部４１または４２において原点オフセットの補正量を決定する。補正量を求める方法例としては、例えば初期値をＩo’，Ｑｏ’とすると、変動の無い場合すなわち
（Ｉ’＋バーＩ’）−Ｉｏ’＝０ （１）
に対して、オフセット変動があった場合は
（Ｉ’＋バーＩ’）−Ｉｏ’＝ΔＩ （２）
となるので、この初期値と差動化信号の加算値との差ΔＩ’をそのまま補正値とする方法と、初期値と差動化信号の加算値に差が生じたかどうかだけを検出し、差が生じた場合のみ、現在の補正値に固定値を加減算して新しい補正値とする方法が考えられる。
【００３３】
上記どちらかの補正方法により決定した補正値は、加算器４２または４３において、マッピング部２により線形デジタル変調方式に基づきデジタル変調された信号にそれぞれ加算する。（この処理は、デジタル変調信号の処理における信号空間ダイアグラムのＩ軸、及びＱ軸を動かすことに相当する（図３参照））。ここで加算された信号は、ロールオフフィルタ部３または４により不要スプリアスが除去されるため、信号の線形性を保ちながら原点オフセットの低減処理を行うことができ、送信特性の劣化を防ぐことが可能となる。
【００３４】
本発明の実施の形態によれば、通信中において、直交変調部へ入力する差動化された同相信号の電圧和、及び直交信号の電圧和を取ることにより、ランダムに変動する信号の場合においても常に安定した直流電圧を得ることができ、オフセット電圧の変動を検出することが可能となる。また、送信動作中の原点オフセット補正を、マッピング部における信号空間ダイアグラムのＩ軸、及びＱ軸を動かすことにより行うことで、信号の線形性を保ち、送信特性の劣化を防ぐことが可能となる。
【００３５】
【発明の効果】
本発明によれば、通信中においても原点オフセットの補正を行い、送信特性の安定性を保つことが可能なデジタル無線機を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すデジタル無線機の送信部のブロック図である。
【図２】従来のデジタル無線機の送信部のブロック図である。
【図３】π／４シフトＱＰＳＫ変調における信号空間ダイアグラム図である。
【符号の説明】
１…無線チャネル制御部、２…マッピング部、３，４…ロールオフフィルタ部、５，６…Ｄ／Ａ変換器、７，８…ローパスフィルタ、９，１０…差動化アンプ、１１，１２，１３，１４…加算器，１５，１６，１７，１８… ループフィルタ部、１９…直交変調部、２０…ＲＦ部、２１…方向性結合器、２２…アイソレータ、２３…アンテナ、２４…帰還ＲＦ部、２５…直交復調部、２６，２７…帰還アンプ、２８…ＲＦ制御部、２９，３０…コンパレータ、３１，３２…初期調整部、３３，３４…加算器、３５，３６…加算器、３７，３８…初期値設定部、３９，４０…加算器、４１，４２…調整部、４３，４４…加算器。
【発明の属する技術分野】
本発明は、デジタル信号処理を用いて原点オフセットの低減処理を行う、カーテシアンループの負帰還方式リニアライザを用いたデジタル無線機に関するものである。
【０００２】
【従来の技術】
線形デジタル変調方式、例えば１６ＱＡＭ（Quadrature Amplitude Modulation）や、π/4シフトＱＰＳＫ（Quadri Phase Shift Keying）等を利用した無線システムにおいては、電力増幅器の非線形歪みを補償することが必須技術であり、各種の非線形歪み補償方式（リニアライザ）が用いられている。その中でもカーテシアンループを用いた負帰還方式のリニアライザは広く利用されている。
【０００３】
図２は従来の原点オフセットの低減処理機能を持ったカーテシアンループの負帰還方式リニアライザを用いたデジタル無線機の送信部の構成を示すブロック図である。
【０００４】
無線チャネル制御部１の出力はマッピング部２に接続され、マッピング部２の同相成分出力はロールオフフィルタ部３に接続され、同様にマッピング部２の直交成分出力はロールオフフィルタ部４に接続される。ロールオフフィルタ部３の出力は加算器３３の入力端子に接続され、加算器３３の出力はＤ／Ａ変換器５に接続され、同様にロールオフフィルタ部４の出力は加算器３４の入力端子に接続され、加算器３４の出力はＤ／Ａ変換器６に接続される。
【０００５】
Ｄ／Ａ変換器５の出力はローパスフィルタ部７に接続され、ローパスフィルタ部7の出力は差動化アンプ９に接続される。同様に、Ｄ／Ａ変換器６の出力はローパスフィルタ部８に接続され、ローパスフィルタ部８の出力は差動化アンプ１０に接続される。
【０００６】
差動化アンプ９の出力（Ｉ）は加算器１１の加算（＋）入力端子に接続され、加算器１１の出力はループフィルタ部１５を介して直交変調部１９の（Ｉ’）入力端子に接続される。差動化アンプ9の出力（バーＩ）は加算器１２の加算（＋）入力端子に接続され、加算器１２の出力はループフィルタ部１６を介して直交変調部１９の（バーＩ’）入力端子に接続される。同様に、差動化アンプ１０の出力（Ｑ）は加算器１３の加算（＋）入力端子に接続され、加算器１３の出力はループフィルタ部１７を介して直交変調部１９の（Ｑ’）入力端子に接続される。差動化アンプ１０の出力（バーＱ）は加算器１４の加算（＋）入力端子に接続され、加算器１４の出力はループフィルタ部１８を介して直交変調部１９の（バーＱ’）入力端子に接続される。
【０００７】
直交変調部１９の出力はＲＦ部２０に接続され、ＲＦ部２０の出力は方向性結合器２１を介してアイソレータ２２と帰還ＲＦ部２４に接続される。アイソレータ２２の出力はアンテナ２３に接続される。
【０００８】
帰還ＲＦ部２４の出力は直交復調部２５に接続される。直交復調部２５の出力（ｉ）は帰還アンプ２６を介して加算器１１の減算（−）入力端子に接続され、直交復調部２５の出力（バーｉ）は帰還アンプ２６を介して加算器１２の減算（−）入力端子に接続される。同様に、直交復調部２５の出力（ｑ）は帰還アンプ２７を介して加算器１３の減算（−）入力端子に接続され、直交復調部２５の出力（バーｑ）は帰還アンプ２７を介して加算器１４の減算（−）入力端子に接続される。
【０００９】
ＲＦ制御部２８の出力は、ＲＦ部２０及び帰還ＲＦ部２４に接続される。
【００１０】
また、ループフィルタ部１５の出力、及びループフィルタ部１６の出力はコンパレータ２９に接続され、コンパレータ２９の出力は初期調整部３１を介して加算器３３へ入力される。同様に、ループフィルタ部１７の出力、及びループフィルタ部１８の出力はコンパレータ３０に接続され、コンパレータ３０の出力は初期調整部３２を介して加算器３４へ入力される。
【００１１】
以下に各部の動作を示す。
無線チャネル制御部１より入力されたデジタル信号は、マッピング部２により線形デジタル変調方式に基づきデジタル変調され、同相信号及び直交信号を得る。デジタル変調された同相信号及び直交信号は、それぞれロールオフフィルタ部３またはロールオフフィルタ部４により帯域制限され、不要スプリアスが除去される。
【００１２】
不要スプリアスが除去された同相信号Ｉは、Ｄ／Ａ変換器５でアナログ信号に変換された後、ローパスフィルタ部７で不要周波数成分を除去して差動化アンプ９に入力する。同様に、不要スプリアスが除去された直交信号Ｑは、Ｄ／Ａ変換器６でアナログ信号に変換された後、ローパスフィルタ部８で不要周波数成分を除去して差動化アンプ１０に入力する。
【００１３】
差動化された同相信号Ｉ（バーＩ）は、加算器１１（１２）で帰還側の差動化された同相信号ｉ（バーｉ）を減算し、直交信号Ｑ（バーＱ）は加算器１３（１４）で帰還側の差動化された直交信号ｑ（バーｑ）を減算する。
【００１４】
加算器１１（１２）の出力はループフィルタ１５（１６）により帯域制限して直交変調部１９へ入力し、同様に、加算器１３（１４）の出力はループフィルタ１７（１８）により帯域制限して直交変調部１９へ入力する。
【００１５】
直交変調部１９では、入力した同相信号と直交信号をＩＦ（中間）周波数帯に直交変調してＲＦ部２０に入力し、ＲＦ部２０ではＲＦ周波数帯に変換後規定出力に増幅し、方向性結合器２１、アイソレータ２２を介してアンテナ２３より出力する。
【００１６】
このデジタル無線機は、カーテシアンループを用いた負帰還方式リニアライザの構成をとっているため、方向性結合器２１によりＲＦ部２０の出力信号の一部を分波し、帰還ＲＦ部２４へ入力する。帰還ＲＦ部２４では規定レベルに補正した後ＩＦ周波数帯に変換し、直交復調部２５でベースバンド帯へ直交復調して、差動化された同相信号ｉ（バーｉ）信号及び直交信号ｑ（バーｑ）信号を得る。直交復調した同相信号ｉ（バーｉ）は、帰還アンプ２６を介して加算器１１（１２）へ帰還入力する。同様に、直交信号ｑ（バーｑ）は、帰還アンプ２７を介して加算器１３（１４）に帰還入力する。本構成により、カーテシアンループの負帰還がかけられ、非線形歪み補償された変調信号が得られる。
【００１７】
通常、この様な直交変調方式のデジタル無線機では原点オフセットを低減処理するため、直交変調部１９へ入力するＩ'、バーＩ'、及びＱ'、バーＱ'のオフセット電圧を補正する必要がある。以下に従来のオフセット電圧の補正動作を説明する。
【００１８】
まず、ＲＦ部２０及び帰還ＲＦ部２４のゲインを最小にするように、ＲＦ制御部２８からＲＦ部２０、及び帰還ＲＦ部２４へ制御信号を送り、見かけ上ループを切断する。直流バイアス電圧の比較検出には、電圧比較の結果を２値Ｈ，Ｌで出力するコンパレータ２９及び３０を用いており、変調信号の交流成分が存在すると正確な直流バイアス電圧の比較検出が困難になるため、ロールオフフィルタ部３及び４からの出力は直流値「０」とする。これは、例えば図３に示すπ／４シフトＱＰＳＫ変調における信号空間ダイアグラムの原点（（Ｉ，Ｑ）＝（０，０））に相当する。
【００１９】
この状態で、直交変調部１９の入力点のオフセット電圧を補正するため、直交変調部１９の入力に接続したコンパレータ２９及び３０により、変調部入力信号Ｉ'、バーＩ'の電圧、及びＱ'、バーＱ'の電圧を比較検出する。この比較結果に基づき、初期調整部３１及び３２により、例えば２分法を用いて補正データを算出して加算器３３及び３４により入力信号に加算していき、Ｉ’＝バーＩ’及びＱ’＝バーＱ’となるように補正データを設定する。
【００２０】
最後に、ＲＦ部２０、及び帰還ＲＦ部２４のゲインを元に戻してループを形成するようにＲＦ制御部２８により制御する。
【００２１】
前述の設定法により設定した補正データは、初期調整部３１及び３２において保持し、通常動作中は常に加算することにより原点オフセットは低減される。
【００２２】
【発明が解決しようとする課題】
しかしながら、前述の従来の技術では、ループを切断する必要があるため、送信動作を行っていない時しか行えないという欠点がある。そのため、基地局等、常時通信を行っている場合には、経年変化、温度変化等により原点オフセットが劣化してしまうという問題点がある。また、送信動作中に送信信号に新たにオフセットを加えて原点オフセットを補正しようとすると、信号が途中で切れた非線形信号となってしまうため、不要スプリアスを発生させてしまうという問題点がある。
【００２３】
本発明の目的は、上記のような問題点を除去し、通信中においても原点オフセットの補正を行い、送信特性の安定性を保つことが可能なデジタル無線機を提供することにある。
【００２４】
【課題を解決するための手段】
本発明は、線形デジタル変調信号を、カーテシアンループの負帰還方式リニアライザを用いて増幅して送信するデジタル無線機において、前記カーテシアンループを閉じたまま自動で原点オフセットの低減処理を行う処理手段を備えたことを特徴とするデジタル無線機である。
【００２５】
本発明において、前記処理手段は、前記カーテシアンループの直交変調器へ入力する差動化された同相信号間、及び直交信号間の電圧を比較検出し、それぞれ電圧が一致するように補正電圧を前記線形デジタル変調信号へ加算することを特徴とするデジタル無線機である。
【００２６】
本発明において、前記処理手段は、前記カーテシアンループの直交変調器へ入力する差動化された同相信号の電圧和、及び直交信号の電圧和をとり、それぞれ加算された値の変動または電圧差を検出し、検出された変動分または電圧差を補正電圧として前記線形デジタル変調信号へ加算することを特徴とするデジタル無線機である。
【００２７】
本発明は、前記線形デジタル変調信号への前記補正電圧の加算を、前記線形デジタル変調信号の処理における信号空間ダイアグラムのＩ軸、及びＱ軸を動かすことにより行うことを特徴とするデジタル無線機である。
【００２８】
【発明の実施の形態】
図１は本発明の実施の形態を示すデジタル無線機の送信部のブロック図である。従来の技術で説明した図２の構成要素と同一の機能の構成要素には同一の番号を付した。以下、動作について説明する。
【００２９】
まず、従来の技術と同様の動作を行うことにより、原点オフセットの低減処理を行う。
【００３０】
この時、原点オフセット低減処理終了時の直交変調部１９の入力Ｉ'、バーＩ'を加算器３５で加算し、初期値設定部３７において保持しておく。同様に、直交変調部１９の入力Ｑ'、バーＱ'を加算器３６で加算し、初期値設定部３８において保持しておく。通常、差動化された信号、例えばＩ'とバーＩ'あるいはＱ'とバーＱ'のオフセット電圧が一致していれば、差動化された信号の加算値、例えばＩ'＋バーＩ'あるいはＱ'＋バーＱ'は、入力信号の状態に係わらず常に一定となる。
【００３１】
ところが、経年変化や温度変化等によりオフセット電圧がずれた場合、差動化された信号の加算値は初期値設定部３７または３８で保持していた値と異なってくる。
【００３２】
そこで、加算器３９または４０において、保持していた初期値と現在の差動化信号の加算値との差を検出し、調整部４１または４２において原点オフセットの補正量を決定する。補正量を求める方法例としては、例えば初期値をＩo’，Ｑｏ’とすると、変動の無い場合すなわち
（Ｉ’＋バーＩ’）−Ｉｏ’＝０ （１）
に対して、オフセット変動があった場合は
（Ｉ’＋バーＩ’）−Ｉｏ’＝ΔＩ （２）
となるので、この初期値と差動化信号の加算値との差ΔＩ’をそのまま補正値とする方法と、初期値と差動化信号の加算値に差が生じたかどうかだけを検出し、差が生じた場合のみ、現在の補正値に固定値を加減算して新しい補正値とする方法が考えられる。
【００３３】
上記どちらかの補正方法により決定した補正値は、加算器４２または４３において、マッピング部２により線形デジタル変調方式に基づきデジタル変調された信号にそれぞれ加算する。（この処理は、デジタル変調信号の処理における信号空間ダイアグラムのＩ軸、及びＱ軸を動かすことに相当する（図３参照））。ここで加算された信号は、ロールオフフィルタ部３または４により不要スプリアスが除去されるため、信号の線形性を保ちながら原点オフセットの低減処理を行うことができ、送信特性の劣化を防ぐことが可能となる。
【００３４】
本発明の実施の形態によれば、通信中において、直交変調部へ入力する差動化された同相信号の電圧和、及び直交信号の電圧和を取ることにより、ランダムに変動する信号の場合においても常に安定した直流電圧を得ることができ、オフセット電圧の変動を検出することが可能となる。また、送信動作中の原点オフセット補正を、マッピング部における信号空間ダイアグラムのＩ軸、及びＱ軸を動かすことにより行うことで、信号の線形性を保ち、送信特性の劣化を防ぐことが可能となる。
【００３５】
【発明の効果】
本発明によれば、通信中においても原点オフセットの補正を行い、送信特性の安定性を保つことが可能なデジタル無線機を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すデジタル無線機の送信部のブロック図である。
【図２】従来のデジタル無線機の送信部のブロック図である。
【図３】π／４シフトＱＰＳＫ変調における信号空間ダイアグラム図である。
【符号の説明】
１…無線チャネル制御部、２…マッピング部、３，４…ロールオフフィルタ部、５，６…Ｄ／Ａ変換器、７，８…ローパスフィルタ、９，１０…差動化アンプ、１１，１２，１３，１４…加算器，１５，１６，１７，１８… ループフィルタ部、１９…直交変調部、２０…ＲＦ部、２１…方向性結合器、２２…アイソレータ、２３…アンテナ、２４…帰還ＲＦ部、２５…直交復調部、２６，２７…帰還アンプ、２８…ＲＦ制御部、２９，３０…コンパレータ、３１，３２…初期調整部、３３，３４…加算器、３５，３６…加算器、３７，３８…初期値設定部、３９，４０…加算器、４１，４２…調整部、４３，４４…加算器。
Claims (2)
- 線形デジタル変調信号を、カーテシアンループの負帰還方式リニアライザを用いて増幅して送信するデジタル無線機において、
前記カーテシアンループの直交変調器へ入力する差動化された同相信号、及び、直交信号間の電圧の加算値の初期値を保持する初期値設定部と、
前記カーテシアンループの直交変調器へ入力する差動化された同相信号、及び、直交信号間の電圧の加算値と前記初期値とを比較し、それらの差を補正値として、それぞれの同相信号、及び、直交信号成分の原点オフセットを調整する調整部とを備えたことを特徴とするデジタル無線機。 - 請求項１記載のデジタル無線機において、
さらに、前記補正値を前記線形デジタル変調信号のそれぞれの同相信号、及び、直交信号へ加算する加算器を備えたことを特徴とするデジタル無線機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002025325A JP3884965B2 (ja) | 2002-02-01 | 2002-02-01 | デジタル無線機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002025325A JP3884965B2 (ja) | 2002-02-01 | 2002-02-01 | デジタル無線機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229922A JP2003229922A (ja) | 2003-08-15 |
| JP3884965B2 true JP3884965B2 (ja) | 2007-02-21 |
Family
ID=27747510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002025325A Expired - Fee Related JP3884965B2 (ja) | 2002-02-01 | 2002-02-01 | デジタル無線機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3884965B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5803456B2 (ja) * | 2011-09-08 | 2015-11-04 | 住友電気工業株式会社 | 位相評価装置および位相評価方法 |
-
2002
- 2002-02-01 JP JP2002025325A patent/JP3884965B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003229922A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2336628C2 (ru) | Устройство и способ предыскажения и автокалибровки усилителя | |
| JP3880329B2 (ja) | ループゲイン制御方法及び電力増幅回路 | |
| US7133644B2 (en) | Digital baseband system and process for compensating for analog radio transmitter impairments | |
| JP3169803B2 (ja) | 電力増幅器の非線形補償回路 | |
| US7869543B2 (en) | System and method for synchronization, power control, calibration, and modulation in communication transmitters | |
| US6798844B2 (en) | Correction of phase and amplitude imbalance of I/Q modulator | |
| US6993091B2 (en) | Correction of DC-offset of I/Q modulator | |
| JP2003513498A (ja) | 電力増幅器の適応線形化 | |
| US7203476B2 (en) | Method and apparatus for minimizing baseband offset error in a receiver | |
| US7248642B1 (en) | Frequency-dependent phase pre-distortion for reducing spurious emissions in communication networks | |
| EP2154852B1 (en) | DC Offset correction in a transmitter | |
| US7212584B2 (en) | Distortion compensator | |
| JP2500744B2 (ja) | 負帰還増幅器 | |
| JP2001060883A (ja) | 送信機及びデータ伝送装置 | |
| JP3884965B2 (ja) | デジタル無線機 | |
| WO2007020711A1 (ja) | Ｄｃオフセット補正装置及びその方法 | |
| JP2007221613A (ja) | 歪補償方法および装置 | |
| EP2547059B1 (en) | Transmitter including calibration of an in-phase/Quadrature (I/Q) modulator and associated methods | |
| US20040264596A1 (en) | Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics | |
| CN110212997B (zh) | 一种调制误码率的获取方法及装置 | |
| JPH10233711A (ja) | 受信機 | |
| JP3167608B2 (ja) | 無線装置 | |
| JP3869976B2 (ja) | 高周波電力増幅装置 | |
| JP4068999B2 (ja) | カーテシアン型送信機 | |
| US7319362B2 (en) | Power amplifying apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |