KR101184861B1

KR101184861B1 - 전력량계의 직류 오프셋 제거장치 및 방법

Info

Publication number: KR101184861B1
Application number: KR1020110097818A
Authority: KR
Inventors: 구본영
Original assignee: 한국전력공사; 삼성전기주식회사
Priority date: 2011-09-27
Filing date: 2011-09-27
Publication date: 2012-09-20
Also published as: US8482334B2; US20130076427A1

Abstract

본 발명은 전력량계의 DC오프셋 제거장치 및 방법에 관한 것이다. 본 발명의 하나의 실시예에 따라, 아날로그신호를 디지털로 변환하는 아날로그-디지털 컨버터; 활성 상태에서 아날로그-디지털 컨버터로부터 출력된 신호에서 DC 오프셋을 제거하는 하이패스필터(HPF); 하이패스필터를 통과한 신호와 하이패스필터를 바이패스한 신호를 입력받아 어느 하나를 출력시키는 셀렉터; 아날로그-디지털 컨버터로부터 출력된 신호를 입력받거나 셀렉터로부터 출력되는 신호를 입력받아 정현파 신호 여부를 판단하는 판단블럭; 판단블럭으로 입력되는 신호 또는 셀렉터로부터 출력되는 신호로부터 보상할 DC 오프셋을 산출하는 오프셋 산출블럭; 및 하이패스필터를 바이패스하는 경로 상에 배치되며 아날로그-디지털 컨버터에서 출력된 신호에 오프셋 산출블럭에서 산출된 DC 오프셋 값을 보상하여 셀렉터로 출력하는 오프셋 보상부; 를 포함하는 전력량계의 DC오프셋 제거장치가 제안된다. 또한, 그를 이용한 전력량계의 DC오프셋 제거방법이 제안된다.

Description

전력량계의 직류 오프셋 제거장치 및 방법{APPARATUS AND METHOD FOR REMOVING DC OFFSET IN POWER METER}

본 발명은 전력량계의 DC오프셋 제거장치 및 방법에 관한 것이다. 구체적으로는 입력신호의 패턴에 따라 적절하게 DC 오프셋을 제거하는 전력량계의 DC오프셋 제거장치 및 방법에 관한 것이다.

전력량계는 전압과 전류신호를 받아서 전력을 계산한다. 전압과 전류신호는 아날로그 신호이므로 아날로그-디지털 컨버터(ADC)를 이용하여 디지털신호로 변환하게 된다. 아날로그신호를 디지털신호로 변환하는 과정에서 DC 오프셋이 발생하게 되고, 전력계산에 오차를 발생하게 된다. 따라서, 전압채널과 전류채널에서 HPF(High Pass Filter) 또는 DC 제거 로직을 사용하여 DC 성분을 제거할 수 있다.

종래에, ADC의 출력신호에 이득(GAIN)을 곱한 후 HPF를 통과시켜 DC 오프셋을 제거하는 방식을 사용하고 있다. 전력량계에서 사용하는 전류와 전압은 일반적으로 50Hz 또는 60Hz의 정현파이고, 일반적으로 정현파의 평균값은 '0'이 되므로, DC 오프셋이 있을 경우, HPF 또는 DC 제거 로직을 사용하면 제거할 수 있다. 그러나, 예컨대 DC 오프셋 0.2를 가지고 있는 비정현파인 반파정류된 신호가 입력되는 경우, DC 오프셋 0.2는 제거되지만, HPF에 의해 신호파형이 왜곡되어 나타나게 된다.

본 발명에서는 전술한 문제를 해결하기 위한 것으로, 입력신호의 패턴을 파악하여 적절한 DC 오프셋 제거방법을 선택함으로 실시간으로 DC 오프셋값을 제거할 수 있도록, 정현파의 DC 오프셋을 제거하기 위한 HPF와 함께 비정현파의 DC 오프셋을 제거하기 위한 구성을 구비하는 전력량계의 DC 오프셋 제거장치 및 방법을 제공하고자 한다.

전술한 문제를 해결하기 위하여, 본 발명의 제1 실시예에 따라, 아날로그신호를 디지털로 변환하는 아날로그-디지털 컨버터; 활성 상태에서 아날로그-디지털 컨버터로부터 출력된 신호에서 DC 오프셋을 제거하는 하이패스필터(HPF); 하이패스필터를 통과한 신호와 하이패스필터를 바이패스한 신호를 입력받아 어느 하나를 출력시키는 셀렉터; 아날로그-디지털 컨버터로부터 출력된 신호를 입력받거나 셀렉터로부터 출력되는 신호를 입력받아 정현파 신호 여부를 판단하는 판단블럭; 판단블럭으로 입력되는 신호 또는 셀렉터로부터 출력되는 신호로부터 보상할 DC 오프셋을 산출하는 오프셋 산출블럭; 및 하이패스필터를 바이패스하는 경로 상에 배치되며 아날로그-디지털 컨버터에서 출력된 신호에 오프셋 산출블럭에서 산출된 DC 오프셋 값을 보상하여 셀렉터로 출력하는 오프셋 보상부; 를 포함하는 전력량계의 DC오프셋 제거장치가 제안된다.

본 발명의 또 하나의 실시예에 따르면, 하이패스필터는 아날로그-디지털 컨버터로부터 출력된 정현파 신호에서 DC 오프셋을 제거하고, 오프셋 보상부는 아날로그-디지털 컨버터로부터 출력된 비정현파 신호에 오프셋 산출블럭에서 산출된 DC 오프셋 값을 보상한다.

또한, 본 발명의 하나의 실시예에 따르면, 판단블럭은 아날로그-디지털 컨버터로부터 출력되는 신호를 입력받아 정현파 신호 여부를 판단하되, 정현파 신호인 경우 하이패스필터를 활성시키고 비정현파 신호인 경우 하이패스필터를 바이패스하여 오프셋 보상부로 제공되도록 제어한다.

이때, 또 하나의 예에서, 판단블럭은 입력신호의 RMS 값을 이용하거나 입력신호의 DC 구간검출 여부를 판단하여 정현파 신호 여부를 판단할 수 있다.

본 발명의 또 하나의 실시예에 따르면, 하이패스필터는 초기에 활성상태로 동작하고, 판단블럭은 하이패스필터를 통과하여 셀렉터로부터 출력되는 신호를 입력받아 정현파 신호 여부를 판단하되, 정현파인 경우 하이패스필터의 활성상태를 유지하도록 하고 비정현파인 경우 하이패스필터를 바이패스시켜 오프셋 보상부로 제공되도록 제어한다.

이때, 하나의 예에 따르면, 판단블럭은 입력신호의 RMS 값을 이용하여 정현파 신호 여부를 판단할 수 있다.

본 발명의 또 하나의 실시예에 따르면, 셀렉터는 판단블럭의 판단결과에 따라 제어되되, 판단결과가 정현파인 경우 하이패스필터를 통과한 신호를 출력하고 판단결과가 비정현파인 경우 오프셋 보상부로부터 제공된 신호를 출력한다.

또한, 본 발명의 또 하나의 실시예에 따르면, 오프셋 산출블럭은 판단블럭의 판단결과 비정현파 신호인 경우 판단블럭으로 입력되는 신호 또는 셀렉터로부터 출력되는 신호로부터 보상할 DC 오프셋을 산출한다.

다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 제2 실시예에 따라, 입력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 변환단계; 변환된 디지털 신호를 입력받아 정현파 신호 여부를 판단하는 판단단계; 하이패스필터(HPF)가 활성 상태가 되어 변환된 디지털신호에서 DC 오프셋을 제거하는 오프셋 제거단계; 하이패스필터를 통과한 신호와 하이패스필터를 바이패스한 신호를 셀렉터에서 입력받아 어느 하나를 출력시키는 출력단계; 변환된 디지털 신호를 입력받거나 셀렉터에서 출력되는 신호를 입력받아 보상할 DC 오프셋을 산출하는 오프셋 산출단계; 및 하이패스필터를 바이패스하는 변환된 디지털 신호에 산출된 DC 오프셋 값을 보상하여 셀렉터로 제공하는 오프셋 보상단계; 를 포함하는 전력량계의 DC오프셋 제거방법이 제안된다.

본 발명의 또 하나의 실시예에 따르면, 판단단계에서의 판단결과에 따라, 정현파 신호는 하이패스필터를 통과하며 DC 오프셋이 제거되고, 비정현파 신호는 하이패스필터를 바이패스하고 바이패스된 신호에 DC 오프셋 값이 가산된다.

이때, 하나의 예에서, 판단단계에서는 입력신호의 RMS 값을 이용하거나 입력신호의 DC 구간검출 여부를 판단하여 정현파 신호 여부를 판단할 수 있다.

또한, 본 발명의 하나의 실시예에 따르면, 출력단계는 판단단계에서의 판단결과에 따라 제어되되, 판단결과가 정현파인 경우 하이패스필터를 통과한 신호가 출력되고 판단결과가 비정현파인 경우 DC 오프셋을 가산하여 셀렉터로 제공된 신호가 출력된다.

또한, 전술한 문제를 해결하기 위하여, 본 발명의 제3 실시예에 따라, 입력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 변환단계; 하이패스필터(HPF)가 활성 상태가 되어 변환된 디지털신호에서 DC 오프셋을 제거하는 오프셋 제거단계; 하이패스필터를 통과한 신호와 하이패스필터를 바이패스한 신호를 셀렉터에서 입력받아 어느 하나를 출력시키는 출력단계; 셀렉터에서 출력되는 신호를 입력받아 정현파 신호 여부를 판단하는 판단단계; 셀렉터에서 출력되는 신호를 입력받아 보상할 DC 오프셋을 산출하는 오프셋 산출단계; 및 하이패스필터를 바이패스하는 변환된 디지털 신호에 산출된 DC 오프셋 값을 보상하여 셀렉터로 제공하는 오프셋 보상단계; 를 포함하는 전력량계의 DC오프셋 제거방법이 제안된다.

본 발명의 또 하나의 실시예에 따르면, 하이패스필터는 초기에 활성상태로 동작하여 DC 오프셋을 제거하고, 판단단계에서의 판단결과에 따라, 정현파 신호는 하이패스필터를 통과하며 DC 오프셋이 제거되고, 비정현파 신호는 하이패스필터를 바이패스하고 바이패스된 신호에 DC 오프셋 값이 가산된다.

이때, 하나의 예에서, 판단단계에서는 입력신호의 RMS 값을 이용하여 정현파 신호 여부를 판단할 수 있다.

또한, 본 발명의 또 하나의 실시예에 따르면, 출력단계는 판단단계에서의 판단결과에 따라 제어되되, 판단결과가 정현파인 경우 하이패스필터를 통과한 신호가 출력되고 판단결과가 비정현파인 경우 DC 오프셋을 가산하여 셀렉터로 제공된 신호가 출력된다.

본 발명의 실시예에 따라, 입력신호의 패턴을 파악하여 적절한 DC 오프셋 제거 수단으로써, 정현파의 DC 오프셋을 제거하기 위한 HPF와 함께 비정현파의 DC 오프셋을 제거하기 위한 오프셋 산출블럭과 오프셋 보상부를 구비하여 실시간으로 DC 오프셋값을 제거할 수 있다.

본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.

도 1은 본 발명의 하나의 실시예에 따른 전력량계의 DC오프셋 제거장치를 개략적으로 나타내는 블럭도이다.
도 2는 DC 오프셋이 포함된 정현파가 본 발명의 하나의 실시예에 따른 전력량계의 DC오프셋 제거장치를 통과한 모습을 나타내는 도면이다.
도 3 및 4는 DC 오프셋이 없는 반파정류파와 DC 오프셋이 있는 반파정류파가 본 발명의 하나의 실시예에 따른 전력량계의 DC오프셋 제거장치를 통과한 모습을 나타내는 도면이다.
도 5는 본 발명과 대비되는 종래의 전력량계에서 DC 오프셋이 없는 반파정류파의 모습을 나타내는 도면이다.
도 6은 본 발명의 다른 하나의 실시예에 따른 전력량계의 DC오프셋 제거방법을 개략적으로 나타내는 흐름도이다.
도 7은 본 발명의 또 다른 하나의 실시예에 따른 전력량계의 DC오프셋 제거방법을 개략적으로 나타내는 흐름도이다.

전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 중복되거나 발명의 의미를 한정적으로 해석되게 할 수 있는 부가적인 설명은 생략될 수 있다.

구체적인 설명에 앞서, 본 명세서에서 하나의 구성요소가 다른 구성요소와 '직접 연결' 또는 '직접 결합' 등으로 언급되지 않는 이상, 단순히 '연결' 또는 '결합' 등으로 언급된 경우에는 '직접적으로' 연결 또는 결합될 수 있고, 나아가 그들 사이에 또 다른 구성요소가 삽입되어 연결 또는 결합되는 형태로도 존재할 수 있다.

본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하지 않고 해석상 모순되거나 명백하게 다르게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다.

본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 특징이나 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.

우선, 본 발명의 제1 실시예에 따른 전력량계의 DC오프셋 제거장치를 도면을 참조하여 구체적으로 살펴본다.

도 1은 본 발명의 하나의 실시예에 따른 전력량계의 DC오프셋 제거장치를 개략적으로 나타내는 블럭도이다. 도 2는 DC 오프셋이 포함된 정현파가 본 발명의 하나의 실시예에 따른 전력량계의 DC오프셋 제거장치를 통과한 모습을 나타내는 도면이고, 도 3 및 4는 DC 오프셋이 없는 반파정류파와 DC 오프셋이 있는 반파정류파가 본 발명의 하나의 실시예에 따른 전력량계의 DC오프셋 제거장치를 통과한 모습을 나타내는 도면이다.

도 1을 참조하면, 본 발명의 하나의 실시예에 따른 전력량계의 DC오프셋 제거장치는 아날로그-디지털 컨버터(10), 하이패스필터(HPF)(20), 셀렉터(30), 판단블럭(40), 오프셋 산출블럭(50) 및 오프셋 보상부(60)를 포함하여 이루어진다.

도 1에서, 아날로그-디지털 컨버터(10)는 아날로그신호를 디지털로 변환한다. 이때, 아날로그신호는 전류신호 및 전압신호를 검출하는 전류센서 및 전압센서로부터 검출되어 입력되는 신호이다.

또한, 도 1의 하이패스필터(HPF)(20)는 활성(enable) 상태에서 아날로그-디지털 컨버터(10)로부터 출력된 신호에서 DC 오프셋을 제거한다. 하이패스필터(20)가 비활성인 경우 아날로그-디지털 컨버터(10)로부터 출력된 신호는 하이패스필터(20)를 바이패스하는 경로로 전달된다. 하이패스필터(20)는 DC 오프셋을 제거하는 역할을 수행한다. HPF(20)는 레지스터 값을 세팅하여 활성(Enable) 또는 비활성(Disable)시킬 수 있다.

하나의 실시예에 따르면, 하이패스필터(20)는 초기에 활성상태로 동작할 수 있다. 하이패스필터(20)가 초기에 활성상태로 동작하는 경우에, 판단블럭(40)이 하이패스필터(20)를 통과한 신호 또는 셀렉터(30)로부터 출력되는 신호를 입력받아 정현파 여부를 판단할 수 있다. 초기 동작에서 디지털 변환신호가 하이패스필터(20)를 통과하고, 통과한 신호를 토대로 판단블럭(40)에서 정현파 여부를 판단하여, 정현파인 경우 하이패스필터(20)의 활성상태를 계속 유지시키고, 만일 비정현파인 경우, 예컨대 반파정류파인 경우 하이패스필터(20)를 불활성시키고, 이에 따라 아날로그-디지털 컨버터(10)로부터 출력되는 비정현파 신호는 하이패스필터(20)를 바이패스하는 경로로 제공되게 된다.

또 하나의 실시예에 따르면, 하이패스필터(20)는 아날로그-디지털 컨버터(10)로부터 출력된 정현파 신호에서 DC 오프셋을 제거한다.

도 2를 참조하면, 입력은 DC 오프셋 0.2를 가지는 정현파를 나타내고 있고, 출력은 HPF(20)를 통해 DC 오프셋이 제거된 정현파를 나타내고 있다.

계속하여, 도 1의 셀렉터(30)는 하이패스필터(20)를 통과한 신호와 하이패스필터(20)를 바이패스한 신호를 입력받아 어느 하나를 출력시킨다. 셀렉터(30)는 두 개의 입력신호 중 하나의 출력을 제공하므로, 하나의 예에서, 스위치로 구성할 수도 있고, 멀티플렉서를 이용하여 구성할 수도 있다.

또한, 본 발명의 하나의 실시예에 따르면, 셀렉터(30)는 판단블럭(40)의 판단결과에 따라 제어된다. 이때, 셀렉터(30)는 판단결과가 정현파인 경우 하이패스필터(20)를 통과한 신호를 출력하고 판단결과가 비정현파인 경우 오프셋 보상부(60)로부터 제공된 신호를 출력한다.

다음, 도 1의 판단블럭(40)은 아날로그-디지털 컨버터(10)로부터 출력된 신호를 입력받거나 하이패스필터(20) 또는 셀렉터(30)로부터 출력되는 신호를 입력받아 정현파 신호 여부를 판단한다.

본 발명의 하나의 실시예에 따르면, 판단블럭(40)은 아날로그-디지털 컨버터(10)로부터 출력되는 신호를 입력받아 정현파 신호 여부를 판단한다. 하나의 예에서, 정현파인지 비정현파, 예컨대 반파정류파인지 판단한다. 이때, 판단블럭(40)은 정현파 신호로 판단된 경우 하이패스필터(20)를 활성시키고 비정현파 신호로 판단된 경우 하이패스필터(20)를 비활성화시키거나 아날로그-디지털 컨버터(10)로부터 출력되는 신호가 하이패스필터(20)를 바이패스하여 오프셋 보상부(60)로 제공되도록 제어한다. 판단블럭(40)은 비정현파 신호, 예컨대 반파정류된 신호로 판단된 경우 HPF(20)를 비활성되도록 하거나 또는 HPF(20)를 바이패스시킴으로써 입력신호의 왜곡을 방지할 수 있다. 이 경우, HPF(20)를 통과하지 않으므로, 입력신호에 존재하는 DC 오프셋을 제거할 수는 없다. 그러므로, DC 오프셋 만큼 보정할 필요가 있는데, 오프셋 보상부(60)에서 DC 오프셋 값을 산출하여 가산함으로써 보정하게 된다.

이때, 또 하나의 예에서, 판단블럭(40)은 입력신호의 RMS 값을 이용하거나 입력신호의 DC 구간검출 여부를 판단하여 정현파 신호 여부를 판단할 수 있다.

판단블럭(40)에서 RMS를 이용하여 정현파와 반파정류된 신호를 구별하는 방법을 살펴본다. 정현파 입력신호의 피크-투-피크(Peak-to-Peak)가 2인 경우를 살펴보면 다음과 같은 RMS 값을 갖는다.

1) 오프셋이 없는 경우

정현파의 HPF 입력신호의 RMS는 0.707107이고, 반파정류파의 HPF 입력신호의 RMS는 0.512989이고, 정현파의 HPF 출력신호의 RMS는 0.184958이고, 반파정류파의 HPF 출력신호의 RMS는 0.120693이다.

2) 오프셋이 0.2(>0)인 경우

정현파의 HPF 입력신호의 RMS는 0.743900이고, 반파정류파의 HPF 입력신호의 RMS는 0.661191이고, 정현파의 HPF 출력신호의 RMS는 0.185682이고, 반파정류파의 HPF 출력신호의 RMS는 0.121800이다.

3) 오프셋이 -0.2(<0)인 경우

정현파의 HPF 입력신호의 RMS는 0.725681이고, 반파정류파의 HPF 입력신호의 RMS는 0.411267이고, 정현파의 HPF 출력신호의 RMS는 0.184647이고, 반파정류파의 HPF 출력신호의 RMS는 0.120215이다.

정현파의 경우 오프셋 존재에 따라 HPF 출력의 RMS가 0.18보다 큰 값을 나타내고 있다. 반면, 반파정류파 입력일 경우 출력은 0.12정도의 RMS값을 가지게 된다. 판단블럭(40)에서는 HPF 입력 또는 HPF 출력의 RMS값을 이용하여 입력신호가 정현파인지 반파정류한 정현파인지 판별할 수 있다. HPF 출력 대신에 셀렉터(30)의 출력을 이용할 수 있다.

판단블럭(40)에서 정현파와 반파정류된 신호를 구별하는 다른 하나의 방법으로 판단블럭(40)의 입력신호의 DC구간을 이용하는 방법이 있다. 예컨대, 입력신호의 1 주기 내에서 5개의 샘플을 저장하고 각 샘플 간의 차의 절대값을 이용하여 입력신호의 패턴을 판단할 수 있다. 입력신호가 반파정류된 신호라면 DC인 구간이 주기적으로 나타나게 된다. 이상적인 DC인 구간에서 샘플 간의 값의 차이는 '0'이 된다. 차의 절대값을 정해진 값과 비교하여 일정한 값 이하일 경우 입력신호가 반파정류된 신호인지를 판별할 수 있다. 이 경우는 입력신호에 DC인 구간이 나타나는 경우를 판별할 수가 있다.

다른 방법으로, 정현파 신호 여부를 판단할 수도 있다. 입력신호의 패턴을 판단하기 위해 상관성(Correlation)을 이용할 수 있다. 판단블럭(40)이 판단해내기 위한 패턴이 있다면, 패턴을 저장해두고, 저장된 패턴과 입력신호를 매칭시켜 입력신호의 패턴을 판별해낼 수 있다.

본 발명의 또 하나의 실시예에 따르면, 판단블럭(40)은 하이패스필터(20)로부터 출력된 신호 또는 하이패스필터(20)를 통과하여 셀렉터(30)로부터 출력되는 신호를 입력받아 정현파 신호 여부를 판단할 수 있다. 이때, 하이패스필터(20)는 초기에 활성상태로 동작할 수 있다. 판단블럭(40)은 정현파로 판단된 경우 하이패스필터(20)의 활성상태를 유지하도록 하고 비정현파로 판단된 경우 하이패스필터(20)를 비활성화시키거나 아날로그-디지털 컨버터(10)로부터 출력되는 신호가 하이패스필터(20)를 바이패스하여 오프셋 보상부(60)로 제공되도록 제어한다.

이때, 하나의 예에 따르면, 판단블럭(40)은 입력신호의 RMS 값을 이용하여 정현파 신호 여부를 판단할 수 있다.

다음으로, 도 1의 오프셋 산출블럭(50)은 판단블럭(40)으로 입력되는 신호 또는 셀렉터(30)로부터 출력되는 신호로부터 보상할 DC 오프셋을 산출한다.

또한, 하나의 실시예에 따르면, 오프셋 산출블럭(50)은 판단블럭(40)의 판단결과 비정현파 신호인 경우 판단블럭(40)으로 입력되는 신호 또는 셀렉터(30)로부터 출력되는 신호로부터 보상할 DC 오프셋을 산출한다.

하나의 예에서, 판단블럭(40)에 오프셋 산출블럭(50)이 추가 연결될 수 있다.

하나의 예에서, 비정현파 신호인 반파정류된 신호가 들어올 때, 판단블럭(40)이 HPF(20)를 비활성시키고, 오프셋 산출블럭(50)은 DC 오프셋 값을 구하고, 오프셋 보상부(60)에서 보상하여 신호의 왜곡이 없이 DC 오프셋을 제거할 수 있다.

그리고, 도 1의 오프셋 보상부(60)는 하이패스필터(20)를 바이패스하는 경로 상에 배치되며 아날로그-디지털 컨버터(10)에서 출력된 신호에 오프셋 산출블럭(50)에서 산출된 DC 오프셋 값을 보상하여 셀렉터(30)로 출력한다. 하나의 예에서, 오프셋 보상부(60)는 가산기일 수 있다.

또 하나의 실시예에 따르면, 오프셋 보상부(60)는 아날로그-디지털 컨버터(10)로부터 출력된 비정현파 신호에 오프셋 산출블럭(50)에서 산출된 DC 오프셋 값을 보상한다.

하나의 예에서, 비정현파인 반파정류된 신호를 입력으로 받고 DC 오프셋을 제거한 예제는 도 3 및 4와 같다. 도 3은 DC 오프셋이 없는 경우의 예이고, 도 4는 DC 오프셋이 0.2(>0)인 경우의 예이다.

도 4를 참조하면, 처음에는 DC 오프셋을 0으로 계산하여 첫번째 주기에서는 오프셋이 제거되지 않았지만, 보상할 DC 오프셋으로 -0.2인 것을 계산하고, 가산기에서 -0.2를 가산하여 보상함으로서, 다음 주기부터는 DC 오프셋이 제거된 파형이 출력으로 나오는 것을 알 수 있다.

반면, 도 5의 종래의 HPF만을 이용하는 경우에는 비정현파인 반파정류된 신호를 입력받는 경우에 왜곡된 신호가 출력됨을 알 수 있다.

본 실시예에 따라, 입력신호의 패턴을 파악하여 정현파인지 비정현파, 예컨대 반파정류파인지 판단하고, 적절한 DC 오프셋 제거방법을 선택함으로써 실시간으로 DC 오프셋값을 제거할 수 있다.

다음으로, 본 발명의 제2 및 제3 실시예에 따른 전력량계의 DC오프셋 제거방법을 도면을 참조하여 구체적으로 살펴본다. 본 실시예들을 설명함에 있어서, 전술한 전력량계의 DC오프셋 제거장치의 실시예들 및 도 1 내지 4가 참조될 수 있으며, 그에 따라 중복되는 설명들은 생략될 수 있다.

도 6은 본 발명의 다른 하나의 실시예에 따른 전력량계의 DC오프셋 제거방법을 개략적으로 나타내는 흐름도이고, 도 7은 본 발명의 또 다른 하나의 실시예에 따른 전력량계의 DC오프셋 제거방법을 개략적으로 나타내는 흐름도이다.

먼저, 도 6을 참조하여, 본 발명의 제2 실시예에 따른 전력량계의 DC오프셋 제거방법을 살펴본다.

도 6을 참조하면, 하나의 실시예에 따른 전력량계의 DC오프셋 제거방법은 아날로그-디지털 변환단계(S100), 판단단계(S200), 오프셋 제거단계(S300), 출력단계(S400), 오프셋 산출단계(S500) 및 오프셋 보상단계(S600)를 포함하여 이루어진다.

먼저, 도 6을 참조하면, 아날로그-디지털 변환단계(S100)에서는 입력되는 아날로그신호를 디지털로 변환한다. 이때, 입력되는 아날로그신호는 전류센서 및 전압센서에 검출된 신호이다.

도 6의 판단단계(S200)에서는 변환된 디지털 신호를 입력받아 정현파 신호 여부를 판단한다.

도 6을 참조하여, 또 하나의 실시예를 살펴보면, 판단단계(S200)에서의 판단결과에 따라, 정현파 신호는 하이패스필터(20)를 통과하며 DC 오프셋이 제거된다(S300). 판단결과에 따라, 비정현파 신호는 하이패스필터(20)를 바이패스하고, 오프셋 보상단계(S600)에서 바이패스된 신호에 DC 오프셋 값이 가산된다.

이때, 하나의 예에 따르면, 판단단계(S200)에서는 입력신호의 RMS 값을 이용하거나 입력신호의 DC 구간검출 여부를 판단하여 정현파 신호 여부를 판단할 수 있다.

다음, 도 6의 오프셋 제거단계(S300)에서는 하이패스필터(HPF)(20)가 활성 상태가 되어 변환된 디지털신호에서 DC 오프셋을 제거한다.

계속하여, 도 6의 출력단계(S400)에서는 하이패스필터(20)를 통과한 신호와 하이패스필터(20)를 바이패스한 신호를 셀렉터(30)에서 입력받아 어느 하나를 출력시킨다.

또한, 본 발명의 하나의 실시예에 따르면, 출력단계(S400)는 판단단계(S200)에서의 판단결과에 따라 제어될 수 있다. 이때, 판단단계(S200)에서의 판단결과가 정현파인 경우 하이패스필터(20)를 통과한 신호가 출력되고, 판단단계(S200)에서의 판단결과가 비정현파인 경우 DC 오프셋을 가산하여 셀렉터(30)로 제공된 신호가 출력된다.

다음으로, 도 6의 오프셋 산출단계(S500)에서는 변환된 디지털 신호를 입력받거나 셀렉터(30)에서 출력되는 신호를 입력받아 보상할 DC 오프셋을 산출한다.

그리고, 도 6의 오프셋 보상단계(S600)에서는 하이패스필터(20)를 바이패스하는 변환된 디지털 신호에 산출된 DC 오프셋 값을 보상하여 셀렉터(30)로 제공한다. 셀렉터(30)로 제공된 신호는 다시 출력단계(S400)를 거친다. 하나의 예에서, 오프셋 보상단계(S600)에서 가산기를 사용하여 보상할 DC 오프셋 값을 가산한다.

도 7을 참조하여, 본 발명의 제3 실시예에 따른 전력량계의 DC오프셋 제거방법을 살펴본다.

도 7을 참조하면, 하나의 실시예에 따른 전력량계의 DC오프셋 제거방법은 아날로그-디지털 변환단계(S1000), 오프셋 제거단계(S2000), 출력단계(S3000), 판단단계(S4000), 오프셋 산출단계(S5000) 및 오프셋 보상단계(S6000)를 포함하여 이루어진다.

도 7을 참조하면, 아날로그-디지털 변환단계(S1000)에서는 입력되는 아날로그신호를 디지털로 변환한다. 이때, 입력되는 아날로그신호는 전류센서 및 전압센서에 검출된 신호이다.

다음, 도 7의 오프셋 제거단계(S2000)에서는 하이패스필터(HPF)(20)가 활성 상태가 되어 변환된 디지털신호에서 DC 오프셋을 제거한다.

또한, 도 7을 참조하여, 또 하나의 실시예를 살펴보면, 하이패스필터(20)는 초기에 활성상태로 동작하여(S2110) DC 오프셋을 제거한다(S2120). 또한, 판단단계(S4000)에서의 판단결과에 따라, 정현파 신호는 하이패스필터(20)를 통과하며 DC 오프셋이 제거된다(S2220). 그리고, 판단단계(S4000)에서의 판단결과에 따라, 비정현파 신호는 하이패스필터(20)를 바이패스하고, 오프셋 보상단계(S6000)를 거쳐 바이패스된 신호에 DC 오프셋 값이 가산된다.

계속하여, 도 7의 출력단계(S3000)에서는 하이패스필터(20)를 통과한 신호와 하이패스필터(20)를 바이패스한 신호를 셀렉터(30)에서 입력받아 어느 하나를 출력시킨다.

또한, 본 발명의 하나의 실시예에 따르면, 출력단계(S3000)는 판단단계(S4000)에서의 판단결과에 따라 제어될 수 있다. 판단단계(S4000)에서의 판단결과가 정현파인 경우 출력단계(S3000)에서는 하이패스필터(20)를 통과한 신호가 출력된다. 그리고 판단단계(S4000)에서의 판단결과가 비정현파인 경우, 출력단계(S3000)에서는 DC 오프셋을 가산하여 셀렉터(30)로 제공된 신호가 출력된다.

다음으로, 도 7의 판단단계(S4000)에서는 셀렉터(30)에서 출력되는 신호를 입력받아 정현파 신호 여부를 판단한다.

또한, 하나의 예에 따르면, 판단단계(S4000)에서는 입력신호의 RMS 값을 이용하여 정현파 신호 여부를 판단할 수 있다.

계속하여, 도 7의 오프셋 산출단계(S5000)에서는 셀렉터(30)에서 출력되는 신호를 입력받아 보상할 DC 오프셋을 산출한다.

그리고, 도 7의 오프셋 보상단계(S6000)에서는 하이패스필터(20)를 바이패스하는 변환된 디지털 신호에 산출된 DC 오프셋 값을 보상하여 셀렉터(30)로 제공한다. 셀렉터(30)로 제공된 신호는 출력단계(S3000)를 거쳐 출력된다.

이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.

10 : 아날로그-디지털 컨버터 20 : 하이패스필터
30 : 셀렉터 40 : 판단블럭
50 : 오프셋 산출블럭 60 : 오프셋 보상부

Claims

아날로그신호를 디지털로 변환하는 아날로그-디지털 컨버터;
활성 상태에서 상기 아날로그-디지털 컨버터로부터 출력된 신호에서 DC 오프셋을 제거하는 하이패스필터(HPF);
상기 하이패스필터를 통과한 신호와 상기 하이패스필터를 바이패스한 신호를 입력받아 어느 하나를 출력시키는 셀렉터;
상기 아날로그-디지털 컨버터로부터 출력된 신호를 입력받거나 상기 셀렉터로부터 출력되는 신호를 입력받아 정현파 신호 여부를 판단하는 판단블럭;
상기 판단블럭으로 입력되는 신호 또는 상기 셀렉터로부터 출력되는 신호로부터 보상할 DC 오프셋을 산출하는 오프셋 산출블럭; 및
상기 하이패스필터를 바이패스하는 경로 상에 배치되며 상기 아날로그-디지털 컨버터에서 출력된 신호에 상기 오프셋 산출블럭에서 산출된 DC 오프셋 값을 보상하여 상기 셀렉터로 출력하는 오프셋 보상부; 를 포함하는 전력량계의 DC오프셋 제거장치.
청구항 1에 있어서,
상기 하이패스필터는 상기 아날로그-디지털 컨버터로부터 출력된 정현파 신호에서 DC 오프셋을 제거하고,
상기 오프셋 보상부는 상기 아날로그-디지털 컨버터로부터 출력된 비정현파 신호에 상기 오프셋 산출블럭에서 산출된 DC 오프셋 값을 보상하는,
전력량계의 DC오프셋 제거장치.
청구항 1에 있어서,
상기 판단블럭은 상기 아날로그-디지털 컨버터로부터 출력되는 신호를 입력받아 정현파 신호 여부를 판단하되, 정현파 신호인 경우 상기 하이패스필터를 활성시키고 비정현파 신호인 경우 상기 하이패스필터를 바이패스하여 상기 오프셋 보상부로 제공되도록 제어하는,
전력량계의 DC오프셋 제거장치.
청구항 3에 있어서,
상기 판단블럭은 입력신호의 RMS 값을 이용하거나 상기 입력신호의 DC 구간검출 여부를 판단하여 상기 정현파 신호 여부를 판단하는,
전력량계의 DC오프셋 제거장치.
청구항 1에 있어서,
상기 하이패스필터는 초기에 활성상태로 동작하고,
상기 판단블럭은 상기 하이패스필터를 통과하여 상기 셀렉터로부터 출력되는 신호를 입력받아 정현파 신호 여부를 판단하되, 정현파인 경우 상기 하이패스필터의 활성상태를 유지하도록 하고 비정현파인 경우 상기 하이패스필터를 바이패스시켜 상기 오프셋 보상부로 제공되도록 제어하는,
전력량계의 DC오프셋 제거장치.
청구항 5에 있어서,
상기 판단블럭은 입력신호의 RMS 값을 이용하여 상기 정현파 신호 여부를 판단하는,
전력량계의 DC오프셋 제거장치.
청구항 1 내지 6 중의 어느 하나의 청구항에 있어서,
상기 셀렉터는 상기 판단블럭의 판단결과에 따라 제어되되, 상기 판단결과가 정현파인 경우 상기 하이패스필터를 통과한 신호를 출력하고 상기 판단결과가 비정현파인 경우 상기 오프셋 보상부로부터 제공된 신호를 출력하는,
전력량계의 DC오프셋 제거장치.
청구항 1 내지 6 중의 어느 하나의 청구항에 있어서,
상기 오프셋 산출블럭은 상기 판단블럭의 판단결과 비정현파 신호인 경우 상기 판단블럭으로 입력되는 신호 또는 상기 셀렉터로부터 출력되는 신호로부터 보상할 DC 오프셋을 산출하는,
전력량계의 DC오프셋 제거장치.
입력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 변환단계;
상기 변환된 디지털 신호를 입력받아 정현파 신호 여부를 판단하는 판단단계;
하이패스필터(HPF)가 활성 상태가 되어 상기 변환된 디지털신호에서 DC 오프셋을 제거하는 오프셋 제거단계;
상기 하이패스필터를 통과한 신호와 상기 하이패스필터를 바이패스한 신호를 셀렉터에서 입력받아 어느 하나를 출력시키는 출력단계;
상기 변환된 디지털 신호를 입력받거나 상기 셀렉터에서 출력되는 신호를 입력받아 보상할 DC 오프셋을 산출하는 오프셋 산출단계; 및
상기 하이패스필터를 바이패스하는 상기 변환된 디지털 신호에 상기 산출된 DC 오프셋 값을 보상하여 상기 셀렉터로 제공하는 오프셋 보상단계; 를 포함하는 전력량계의 DC오프셋 제거방법.
청구항 9에 있어서,
상기 판단단계에서의 판단결과에 따라, 정현파 신호는 상기 하이패스필터를 통과하며 DC 오프셋이 제거되고, 비정현파 신호는 상기 하이패스필터를 바이패스하고 상기 바이패스된 신호에 상기 DC 오프셋 값이 가산되는,
전력량계의 DC오프셋 제거방법.
청구항 10에 있어서,
상기 판단단계에서는 입력신호의 RMS 값을 이용하거나 상기 입력신호의 DC 구간검출 여부를 판단하여 상기 정현파 신호 여부를 판단하는,
전력량계의 DC오프셋 제거방법.
청구항 9 내지 11 중의 어느 하나의 청구항에 있어서,
상기 출력단계는 상기 판단단계에서의 판단결과에 따라 제어되되, 상기 판단결과가 정현파인 경우 상기 하이패스필터를 통과한 신호가 출력되고 상기 판단결과가 비정현파인 경우 상기 DC 오프셋을 가산하여 상기 셀렉터로 제공된 신호가 출력되는,
전력량계의 DC오프셋 제거방법.
입력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 변환단계;
하이패스필터(HPF)가 활성 상태가 되어 상기 변환된 디지털신호에서 DC 오프셋을 제거하는 오프셋 제거단계;
상기 하이패스필터를 통과한 신호와 상기 하이패스필터를 바이패스한 신호를 셀렉터에서 입력받아 어느 하나를 출력시키는 출력단계;
상기 셀렉터에서 출력되는 신호를 입력받아 정현파 신호 여부를 판단하는 판단단계;
상기 셀렉터에서 출력되는 신호를 입력받아 보상할 DC 오프셋을 산출하는 오프셋 산출단계; 및
상기 하이패스필터를 바이패스하는 상기 변환된 디지털 신호에 상기 산출된 DC 오프셋 값을 보상하여 상기 셀렉터로 제공하는 오프셋 보상단계; 를 포함하는 전력량계의 DC오프셋 제거방법.
청구항 13에 있어서,
상기 하이패스필터는 초기에 활성상태로 동작하여 상기 DC 오프셋을 제거하고,
상기 판단단계에서의 판단결과에 따라, 정현파 신호는 상기 하이패스필터를 통과하며 DC 오프셋이 제거되고, 비정현파 신호는 상기 하이패스필터를 바이패스하고 상기 바이패스된 신호에 상기 DC 오프셋 값이 가산되는,
전력량계의 DC오프셋 제거방법.
청구항 14에 있어서,
상기 판단단계에서는 입력신호의 RMS 값을 이용하여 상기 정현파 신호 여부를 판단하는,
전력량계의 DC오프셋 제거방법.
청구항 13 내지 15 중의 어느 하나의 청구항에 있어서,
상기 출력단계는 상기 판단단계에서의 판단결과에 따라 제어되되, 상기 판단결과가 정현파인 경우 상기 하이패스필터를 통과한 신호가 출력되고 상기 판단결과가 비정현파인 경우 상기 DC 오프셋을 가산하여 상기 셀렉터로 제공된 신호가 출력되는,
전력량계의 DC오프셋 제거방법.