KR101234879B1 - 전력산출 장치 및 방법 - Google Patents

전력산출 장치 및 방법 Download PDF

Info

Publication number
KR101234879B1
KR101234879B1 KR1020110097809A KR20110097809A KR101234879B1 KR 101234879 B1 KR101234879 B1 KR 101234879B1 KR 1020110097809 A KR1020110097809 A KR 1020110097809A KR 20110097809 A KR20110097809 A KR 20110097809A KR 101234879 B1 KR101234879 B1 KR 101234879B1
Authority
KR
South Korea
Prior art keywords
phase
digital
signal
power
voltage signal
Prior art date
Application number
KR1020110097809A
Other languages
English (en)
Inventor
양완철
김경욱
Original Assignee
한국전력공사
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사, 삼성전기주식회사 filed Critical 한국전력공사
Priority to KR1020110097809A priority Critical patent/KR101234879B1/ko
Priority to US13/479,995 priority patent/US20130080093A1/en
Application granted granted Critical
Publication of KR101234879B1 publication Critical patent/KR101234879B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
    • G01R22/06—Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents

Abstract

본 발명은 전력산출 장치 및 방법에 관한 것이다. 본 발명의 실시예에 따라, 검출된 단상 또는 다상의 전류신호와 전압신호를 입력받아 단일의 아날로그신호로 출력하는 멀티플렉서; 멀티플렉서에서 출력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 컨버터; 아날로그-디지털 컨버터에서 출력되는 디지털 변환신호를 단상 또는 다상의 전류 및 전압 각각을 나타내는 디지털신호로 분리 생성하는 디멀티플렉서; 각 상의 전류신호와 전압신호 사이의 위상각을 검출하는 위상검출기; 및 위상검출기에서 검출된 위상각 및 오차보상 파라미터를 이용하여 디멀티플렉서에서 생성된 디지털 전류 및 전압 신호로부터 전력을 계산하는 전력계산블럭; 을 포함하여 이루어지는 전력산출장치가 제안된다. 또한, 그를 이용한 전력산출방법이 제안된다.

Description

전력산출 장치 및 방법{APPARATUS AND METHOD FOR POWER COMPUTATION}
본 발명은 전력산출 장치 및 방법에 관한 것이다. 구체적으로는 단일의 아날로그-디지털 컨버터를 이용하여 전력을 계산하는 전력산출 장치 및 방법에 관한 것이다.
대부분의 가전기기나 사무기기 등은 전력으로 동작하고 있다. 이때, 소비전력 절감과 별도로 소비 전력을 정확에 측정하는 것이 중요한 문제로 대두된다. 전력회사에서는 정확한 과금을 위해서 고객의 전력 사용량을 정확하게 측정할 필요가 있다.
디지털 전력량계는 전력계산을 디지털적으로 실행하는데, 전력의 디지털 계산은 일반적으로 아날로그 값인 전압과 전류가 샘플링되고, 디지털 표시로 변환된 후에 전류치와 전압치를 곱함으로써 전력이 산출된다. 디지털 시스템에서는 상대적인 위상을 정확하게 유지하기 위해, 각 위상에 있어서 전압과 전류를 동시에 샘플링하는 것이 중요하다. 따라서, 종래 기술의 전력량계는 각 상의 전류신호와 전압신호 채널별로 아날로그-디지털 컨버터를 구비하고, 전압과 전류의 동시 변환을 행하고, 동시 샘플링 변환된 신호를 디지털 프로세서에서 처리하여 전력을 계산하고 있다.
이에 따라, 종래는 단상의 전력을 산출하는데, 전압과 전류의 2개 채널에 대한 2개의 AD 컨버터가 요구되었고, 3상의 경우 6개 채널에 대한 6개의 AD 컨버터를 요구하게 되었다. 결국, 채널 수의 증가에 따라 AD 컨버터 수가 증대되어 칩 사이즈가 증가하게 되고 비용이 증대되었다. 그리고 다수 채널이 동시에 동작하므로 채널 상호간에 간섭의 위험도 존재한다.
또한, AD 컨버터 수의 증가에 따른 전력소모도 증가되었다.
전술한 문제를 해결하고자 단일 AD 컨버터를 이용하여 전력을 산출하는 기술이 요구되고 있다.
본 발명에서는 전술한 문제를 해결하기 위한 것으로, 단일 AD 컨버터와 위상검출기를 이용하여 전력을 계산하기 위한 장치 및 방법을 제공하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명의 제1 실시예에 따라, 검출된 단상의 전류신호와 전압신호를 입력받아 단일의 아날로그신호로 출력하는 멀티플렉서; 멀티플렉서에서 출력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 컨버터; 아날로그-디지털 컨버터에서 출력되는 디지털 변환신호를 단상의 전류 및 전압 각각을 나타내는 디지털신호로 분리 생성하는 디멀티플렉서; 단상의 전류신호와 전압신호 사이의 위상각을 검출하는 위상검출기; 및 위상검출기에서 검출된 위상각 및 오차보상 파라미터를 이용하여 디멀티플렉서에서 생성된 디지털 전류 및 전압 신호로부터 전력을 계산하는 전력계산블럭; 을 포함하여 이루어지는 전력산출장치가 제안된다.
본 발명의 또 하나의 실시예에 따르면, 전력계산블럭은 위상검출기에서 검출된 위상각 및 멀티플렉서에서의 단상의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 오차보상 파라미터를 산출한다.
또한, 하나의 실시예에서, 전력계산블럭은 다음 식,
Figure 112011075479413-pat00001
를 이용하여 유효전력을 산출할 수 있다. 또 하나의 실시예에서, 전력계산블럭은 다음 식,
Figure 112011075479413-pat00002
를 이용하여 무효전력을 산출할 수 있다. 여기에서, V는 디지털 전압신호의 실효치이고, I는 디지털 전류신호의 실효치이고, θ는 검출된 위상각이고, θe 는 샘플링 지연에 따른 위상오차이다.
또한, 본 발명의 또 하나의 실시예에 따르면, 전술한 전력산출장치들은 단상의 전류신호와 전압신호를 각각 검출하는 검출부를 더 포함할 수 있다.
또한, 전술한 문제를 해결하기 위하여, 본 발명의 제2 실시예에 따라, 검출된 다상의 전류신호와 전압신호를 입력받아 단일의 아날로그신호로 출력하는 멀티플렉서; 멀티플렉서에서 출력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 컨버터; 아날로그-디지털 컨버터에서 출력되는 디지털 변환신호를 다상의 전류 및 전압 각각을 나타내는 다수 채널의 디지털신호로 분리 생성하는 디멀티플렉서; 각 상의 전류신호와 전압신호 사이의 위상각을 검출하는 다수의 위상검출기; 및 위상검출기에서 검출된 각 위상각들 및 오차보상 파라미터들을 이용하여 디멀티플렉서에서 생성된 각 상별 디지털 전류 및 전압 신호로부터 전력을 계산하는 전력계산블럭; 을 포함하여 이루어지는 전력산출장치가 제안된다.
하나의 실시예에서, 다상의 전류신호와 전압신호는 3상 신호일 수 있다.
본 발명의 또 하나의 실시예에 따르면, 전력계산블럭은 각 상별로 위상검출기에서 검출된 위상각 및 멀티플렉서에서의 당해 상에서의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 오차보상 파라미터들을 산출한다.
또한, 하나의 실시예에서, 전력계산블럭은 각 상별 유효전력의 합으로부터 다상 유효전력을 산출하되, 각 상별 유효전력은 다음 식,
Figure 112012083515526-pat00003
를 이용하여 산출할 수 있다. 또 하나의 실시예에서, 다상의 전류신호와 전압신호는 3상 신호이고, 전력계산블럭은 각 상별 유효전력의 합으로부터 3상 유효전력을 산출하되, 각 상별 유효전력은 다음 식,
Figure 112012083515526-pat00004
또는,
Figure 112012083515526-pat00005
를 이용하여 산출할 수 있다. 또한, 하나의 실시예에서, 전력계산블럭은 각 상별 무효전력의 합으로부터 3상 무효전력을 산출하되, 각 상별 무효전력은 다음 식,
Figure 112012083515526-pat00006
또는,
Figure 112012083515526-pat00077
를 이용하여 산출할 수 있다. 여기에서, Vp는 당해 상에서의 디지털 상전압 신호의 실효치이고, Ip는 당해 상에서의 디지털 상전류 신호의 실효치이고, VL는 당해 상에서의 디지털 선전압 신호의 실효치이고, IL는 당해 상에서의 디지털 선전류 신호의 실효치이고, θ는 당해 상에서의 위상각이고, θe 는 당해 상에서의 샘플링 지연에 따른 위상오차이다.
또한, 본 발명의 또 하나의 실시예에 따르면, 전술한 전력산출장치들은 다상의 전류신호와 전압신호를 각각 검출하는 검출부를 더 포함할 수 있다.
또한, 전술한 문제를 해결하기 위하여, 본 발명의 제3 실시예에 따라, 검출된 단상의 전류신호와 전압신호를 입력받아 멀티플렉싱하여 단일의 아날로그신호로 출력하는 멀티플렉싱 단계; 단상의 전류신호와 전압신호 사이의 위상각을 검출하는 위상검출 단계; 멀티플렉싱 단계에서 출력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 변환 단계; 아날로그-디지털 변환 단계에서 변환된 디지털 변환신호를 디멀티플렉싱하여 단상의 전류 및 전압 각각을 나타내는 2채널의 디지털신호로 분리 생성하는 디멀티플렉싱 단계; 및 위상검출 단계에서 검출된 위상각 및 오차보상 파라미터를 이용하여 디멀티플렉싱 단계에서 생성된 디지털 전류 및 전압 신호로부터 전력을 계산하는 전력계산 단계; 를 포함하여 이루어지는 전력산출방법이 제안된다.
본 방법발명의 또 하나의 실시예에 따르면, 전력계산 단계에서는 위상검출 단계에서 검출된 위상각 및 멀티플렉싱 단계에서의 단상의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 오차보상 파라미터를 산출한다.
또한, 하나의 실시예에서, 전력계산 단계에서는 다음 식,
Figure 112011075479413-pat00008
를 이용하여 유효전력을 산출할 수 있다. 또 하나의 예에서, 전력계산 단계에서는 다음 식,
Figure 112011075479413-pat00009
를 이용하여 무효전력을 산출할 수 있다. 여기에서, V는 디지털 전압신호의 실효치이고, I는 디지털 전류신호의 실효치이고, θ는 검출된 위상각이고, θe 는 샘플링 지연에 따른 위상오차이다.
그리고, 전술한 문제를 해결하기 위하여, 본 발명의 제4 실시예에 따라, 검출된 다상의 전류신호와 전압신호를 입력받아 멀티플렉싱하여 단일의 아날로그신호로 출력하는 멀티플렉싱 단계; 각 상의 전류신호와 전압신호 사이의 위상각을 검출하는 위상검출 단계; 멀티플렉싱 단계에서 출력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 변환 단계; 아날로그-디지털 변환 단계에서 변환된 디지털 변환신호를 디멀티플렉싱하여 다상의 전류 및 전압 각각을 나타내는 다수 채널의 디지털신호로 분리 생성하는 디멀티플렉싱 단계; 및 위상검출 단계에서 검출된 각 위상각들 및 오차보상 파라미터들을 이용하여 디멀티플렉싱 단계에서 생성된 각 상별 디지털 전류 및 전압 신호로부터 전력을 계산하는 전력계산 단계; 를 포함하여 이루어지는 전력산출방법이 제안된다.
하나의 예에서, 다상의 전류신호와 전압신호는 3상 신호일 수 있다.
본 발명의 또 하나의 실시예에서, 전력계산 단계에서는 각 상별로 위상검출 단계에서 검출된 위상각 및 멀티플렉싱 단계에서의 당해 상에서의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 오차보상 파라미터를 산출한다.
또한, 하나의 예에서, 전력계산 단계에서는 각 상별 유효전력의 합으로부터 다상 유효전력을 산출하되, 각 상별 유효전력은 다음 식,
Figure 112012083515526-pat00010
를 이용하여 산출할 수 있다. 또 하나의 예에서, 다상의 전류신호와 전압신호는 3상 신호이고, 전력계산 단계에서는 각 상별 유효전력의 합으로부터 3상 유효전력을 산출하되, 각 상별 유효전력은 다음 식,
Figure 112012083515526-pat00011
또는,
Figure 112012083515526-pat00012
를 이용하여 산출할 수 있다. 또한, 하나의 예에서, 다상의 전류신호와 전압신호는 3상 신호이고, 전력계산 단계에서는 각 상별 무효전력의 합으로부터 3상 무효전력을 산출하되, 각 상별 무효전력은 다음 식,
Figure 112012083515526-pat00013
또는,
Figure 112012083515526-pat00078
를 이용하여 산출할 수 있다. 여기에서, Vp는 당해 상에서의 디지털 상전압 신호의 실효치이고, Ip는 당해 상에서의 디지털 상전류 신호의 실효치이고, VL는 당해 상에서의 디지털 선전압 신호의 실효치이고, IL는 당해 상에서의 디지털 선전류 신호의 실효치이고, θ는 당해 상에서의 위상각이고, θe 는 당해 상에서의 샘플링 지연에 따른 위상오차이다.
본 발명의 실시예에 따라, 단일 AD 컨버터와 위상검출기를 이용하여 전력을 계산하는 장치 및 방법을 얻을 수 있다. 그에 따라, 칩 사이즈를 줄일 수 있고, 나아가 비용을 절감할 수 있다.
또한, 본 발명의 하나의 실시예에 따라, 단일 AD 컨버터를 이용함으로써, 다상 다채널 시스템에서 채널간 상호간섭이 줄어들 수 있다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1은 본 발명의 하나의 실시예에 따른 전력산출 장치를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 또 하나의 실시예에 따른 전력산출 장치를 개략적으로 나타내는 도면이다.
도 3은 샘플링지연에 따른 위상오차를 개략적으로 나타내는 도면이다.
도 4는 위상각의 변화에 따른 유효전력을 나타내는 그래프이다.
도 5는 위상각과 위상오차에 따른 에러를 나타내는 그래프이다.
도 6은 본 발명의 다른 하나의 실시예에 따른 전력산출 방법을 개략적으로 나타내는 흐름도이다.
도 7은 본 발명의 또 다른 하나의 실시예에 따른 전력산출 방법을 개략적으로 나타내는 흐름도이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 중복되거나 발명의 의미를 한정적으로 해석되게 할 수 있는 부가적인 설명은 생략될 수 있다.
구체적인 설명에 앞서, 본 명세서에서 하나의 구성요소가 다른 구성요소와 '직접 연결' 또는 '직접 결합' 등으로 언급되지 않는 이상, 단순히 '연결' 또는 '결합' 등으로 언급된 경우에는 '직접적으로' 연결 또는 결합될 수 있고, 나아가 그들 사이에 또 다른 구성요소가 삽입되어 연결 또는 결합되는 형태로도 존재할 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하지 않고 해석상 모순되거나 명백하게 다르게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다.
본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 특징이나 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
우선, 본 발명의 제1 및 2 실시예들에 따른 전력산출 장치를 도면을 참조하여 구체적으로 살펴본다.
도 1은 본 발명의 하나의 실시예에 따른 전력산출 장치를 개략적으로 나타내는 도면이고, 도 2는 본 발명의 또 하나의 실시예에 따른 전력산출 장치를 개략적으로 나타내는 도면이다. 도 3은 샘플링지연에 따른 위상오차를 개략적으로 나타내는 도면이고, 도 4는 위상각의 변화에 따른 유효전력을 나타내는 그래프이고, 도 5는 위상각과 위상오차에 따른 에러를 나타내는 그래프이다.
본 발명의 제1 실시예를 도 1을 참조하여 살펴본다.
도 1을 참조하면, 본 발명의 하나의 실시예는 멀티플렉서(10), 아날로그-디지털 컨버터(20), 디멀티플렉서(30), 위상검출기(40) 및 전력계산블럭(50)을 포함하여 이루어진다. 도시되지 않았으나, 하나의 예에서 전력산출장치는 단상의 전류신호와 전압신호를 각각 검출하는 검출부를 더 포함할 수 있다. 검출부(도시되지 않음)는 예컨대, 전류센서, 전압센서로 이루어질 수 있다.
먼저, 멀티플렉서(10)는 검출된 단상의 전류신호와 전압신호를 입력받아 단일의 아날로그신호로 출력한다. 도 1을 참조하면, 멀티플렉서(MUX)(10)는 아날로그-디지털 컨버터(20)로 하나의 신호를 전송해야 하므로, 1개 채널의 전류신호와 1개 채널의 전압신호를 입력받아 미리 설정된 클럭에 따라 샘플링하고 하나의 신호로 출력시킨다. 이때, 멀티플렉싱 과정에서의 미리 설정된 클럭에 따른 샘플링에 따라 전류신호와 전압신호 간에 샘플링 시간 차에 따른 지연 위상오차가 존재하게 된다. 도 3을 참조하면, 전류신호와 전압신호의 샘플링 시간 간격이 61.04μs로 예시하고 있다. 이러한 샘플링 시간 차는 멀티플렉싱을 위한 클럭에 의해 나타나고, 전류신호와 전압신호 간에 지연 위상오차를 야기한다. 이러한 지연 위상오차는 역률이 큰 경우에는 에러가 작으나 역률이 낮아질수록 심각한 에러를 생성시킨다. 따라서 위상오차를 제거하거나 보정할 필요가 있다.
또한, 하나의 예에 따르면, 멀티플렉서(10)는 단상의 전류신호와 전압신호를 각각 검출하는 검출부(도시되지 않음)로부터 신호를 입력받는다. 단상의 전류신호와 전압신호의 검출은 전류센서, 전압센서를 이용하여 검출할 수 있다. 이때, 전류센서로 CT(Current Transformer)센서 등을 이용하는 경우 생기는 고유한 위상지연 오차는 멀티플렉서(10)에서 멀티플렉싱되기 이전에 보정 또는 교정(calibration)을 통해 제거될 수 있다.
도 1의 아날로그-디지털 컨버터(ADC)(20)는 멀티플렉서(10)에서 출력되는 아날로그신호를 디지털로 변환한다. 아날로그-디지털 변환은 이미 널이 알려진 기술이므로 구체적인 설명은 생략하기로 한다.
계속하여 도 1의 디멀티플렉서(DEMUX)(30)는 아날로그-디지털 컨버터(20)에서 출력되는 디지털 변환신호를 단상의 전류 및 전압 각각을 나타내는 디지털신호로 분리 생성한다. 멀티플렉서(10)와 디멀티플렉서(30)를 이용함으로써 하나의 아날로그-디지털 컨버터(20)만을 사용하여 전력을 계산할 수 있게 된다.
또한, 도 1의 위상검출기(40)는 단상의 전류신호와 전압신호 사이의 위상각을 검출한다. 도 1에서,
Figure 112011075479413-pat00015
는 위상각이다. 다수의 아날로그-디지털(AD) 컨버터(20)를 사용하는 경우보다 위상검출기(PD)(40)를 사용하고 오차보상 파라미터를 적용하여 전력을 계산함으로써, 위상검출기(40)의 크기가 AD 컨버터(20)보다 작기 때문에 사이즈를 줄일 수 있게 된다. 위상검출기(40)는 이미 당해 분야에서 널리 알려져 있으므로, 구체적인 설명은 생략하기로 한다.
계속하여 도1의 전력계산블럭(50)은 위상검출기(40)에서 검출된 위상각 및 오차보상 파라미터를 이용하여 디멀티플렉서(30)에서 생성된 디지털 전류 및 전압 신호로부터 전력을 계산한다. 이때, 오차보상 파라미터는 멀티플렉싱 과정에서 샘플링 지연에 따른 위상오차를 보상하기 위한 것이다. 도 1 및 2에서 전력계산블럭(50)인 EMB는 에너지 측정 블럭이다.
전력계산블럭(50)을 보다 구체적으로 살펴본다. 하나의 실시예에 따르면, 전력계산블럭(50)은 위상검출기(40)에서 검출된 위상각 및 멀티플렉서(10)에서의 단상의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 오차보상 파라미터를 산출한다.
유효전력을 산출하는 과정을 살펴본다.
Figure 112011075479413-pat00016
≒ VI(cosθe-θesinθ), 이때, θe<<5°이고, cosθe≒1, sinθe≒θe
Figure 112011075479413-pat00017
따라서, θe<<5°이므로 대략
Figure 112011075479413-pat00018
이다. 이때, P는 위상오차를 보정하기 전 디지털 전압, 전류값으로부터 산출되는 유효전력이고,
Figure 112011075479413-pat00019
는 오차보상 파라미터이다.
무효전력도 마찬가지 과정을 통해 산출할 수 있다.
Figure 112011075479413-pat00020
≒ VI(sinθ+θecosθ), 이때, θe<<5°이고, cosθe≒1, sinθe≒θe
Figure 112011075479413-pat00021
따라서, θe<<5°이므로 대략
Figure 112011075479413-pat00022
이다. 이때, Q는 위상오차를 보정하기 전 디지털 전압, 전류값으로부터 산출되는 무효전력이고,
Figure 112011075479413-pat00023
는 오차보상 파라미터이다.
전력계산블럭(50)의 또 하나의 예를 살펴보면, 전력계산블럭(50)은 다음 식,
Figure 112011075479413-pat00024
를 이용하여 유효전력을 산출할 수 있다.
또 하나의 예에서, 전력계산블럭(50)은 다음 식,
Figure 112011075479413-pat00025
를 이용하여 무효전력을 산출할 수 있다.
전술한 유효전력 및 무효전력 산출 식에서, V는 디지털 전압신호의 실효치이고, I는 디지털 전류신호의 실효치이고, θ는 검출된 위상각이고, θe 는 샘플링 지연에 따른 위상오차를 나타낸다.
다음으로, 본 발명의 제2 실시예를 도 2를 참조하여 살펴본다. 도 2를 참조하면, 본 발명의 실시예에 따른 전력산출장치는 멀티플렉서(10), 아날로그-디지털 컨버터(20), 디멀티플렉서(30), 다수의 위상검출기(40) 및 전력계산블럭(50)을 포함하여 이루어진다. 도시되지 않았으나, 하나의 예에서 전력산출장치는 다상의 전류신호와 전압신호를 각각 검출하는 검출부를 더 포함할 수 있다. 검출부는 예컨대, 전류센서, 전압센서로 이루어질 수 있다.
도 2를 참조하면, 멀티플렉서(10)는 검출된 다상의 전류신호와 전압신호를 입력받아 단일의 아날로그신호로 출력한다. 하나의 예에서, 다상의 전류신호와 전압신호는 3상 신호일 수 있다. 예컨대, 3상 신호의 경우에 3개의 전류채널과 3개의 전압채널을 통해 6개 채널의 신호가 멀티플렉서(10)로 입력되고, 멀티플렉서(10)는 아날로그-디지털 컨버터(20)로 하나의 신호를 전송해야 하므로, 설정된 클럭에 따라 샘플링하여 하나의 신호로 출력한다. 이때, 멀티플렉싱 과정에서의 미리 설정된 클럭에 따른 샘플링에 따라 각 상별로 전류신호와 전압신호 간에 샘플링 시간 차에 따른 지연 위상오차가 존재하게 된다. 도 3을 참조하면, A, B, C 상별로 전류신호와 전압신호 간에 39.39μs의 샘플링 시간 간격이 멀티플렉싱 사이클을 위한 클럭에 의해 나타남을 알 수 있다. 도 3에서 멀티플렉서(10)(MUX)의 사이클 간격이 256/106Hz = 256μs로 예시되고 있고, 이러한 간격은 샘플링을 위한 클럭에 의해 정해진다. 샘플링 시간 차는 각 상별로 전류신호와 전압신호 간에 지연 위상오차를 야기한다. 이러한 지연 위상오차는 역률이 큰 경우에는 에러가 작으나 역률이 낮아질수록 의미있는 에러를 생성시킨다. 따라서 위상오차를 제거하거나 보정할 필요가 있다.
또한, 하나의 예에 따르면, 멀티플렉서(10)는 다상의 전류신호와 전압신호를 각각 검출하는 검출부로부터 신호를 입력받는다. 검출부는 전류센서 및 전압센서로 이루어질 수 있고, 이때, 전류센서로서 CT(Current Transformer)센서 등을 이용하는 경우 생기는 고유한 위상지연 오차는 멀티플렉서(10)에서 멀티플렉싱되기 이전에 보정 또는 교정(calibration)을 통해 제거될 수 있다.
도 2의 아날로그-디지털 컨버터(20)는 도 1에서와 마찬가지로 멀티플렉서(10)에서 출력되는 아날로그신호를 디지털로 변환한다.
도 2의 디멀티플렉서(30)는 아날로그-디지털 컨버터(20)에서 출력되는 디지털 변환신호를 다상의 전류 및 전압 각각을 나타내는 다수 채널의 디지털신호로 분리 생성한다. 본 실시예에서는 멀티플렉서(10)와 디멀티플렉서(30)를 이용함으로써 하나의 아날로그-디지털 컨버터(20)만을 사용하여 전력을 계산할 수 있게 된다.
도 2를 참조하면, 다수의 위상검출기(40)는 각 상의 전류신호와 전압신호 사이의 위상각을 검출한다. 예컨대, 3상 신호인 경우 3개의 위상검출기(41, 42, 43)를 구비하여 각 상별로 전류신호와 전압신호 사이의 위상각을 검출한다. 도 2에서,
Figure 112011075479413-pat00026
,
Figure 112011075479413-pat00027
,
Figure 112011075479413-pat00028
는 각 상별 위상각이다.
다음으로, 도 2의 전력계산블럭(50)은 위상검출기(40)에서 검출된 각 위상각들 및 오차보상 파라미터들을 이용하여 디멀티플렉서(30)에서 생성된 각 상별 디지털 전류 및 전압 신호로부터 전력을 계산한다. 이때, 오차보상 파라미터는 멀티플렉싱 과정에서 샘플링 지연에 따른 위상오차를 보상하기 위한 것이다.
다음으로, 전력계산블럭(50)을 보다 구체적으로 살펴본다. 하나의 실시예에 따르면, 전력계산블럭(50)은 각 상별로 위상검출기(40)에서 검출된 위상각 및 멀티플렉서(10)에서의 당해 상에서의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 오차보상 파라미터들을 산출할 수 있다. 각 상별 유효전력 및 무효전력의 산출과정은 앞서 단상의 실시예에서의 유효전력 및 무효전력의 산출과정과 동일하다.
또한, 하나의 예에서, 전력계산블럭(50)은 각 상별 유효전력의 합으로부터 다상 유효전력을 산출하되, 각 상별 유효전력은 다음 식,
Figure 112011075479413-pat00029
를 이용하여 산출할 수 있다. 이때, 각 상에서의 오차보상 파라미터는
Figure 112011075479413-pat00030
일 수 있다.
또 하나의 예에서, 다상의 전류신호와 전압신호가 3상 신호인 경우에, 전력계산블럭(50)은 각 상별 유효전력의 합으로부터 3상 유효전력을 산출할 수 있다. 이때, 각 상별 유효전력은 다음 식,
Figure 112011075479413-pat00031
또는,
Figure 112011075479413-pat00032
를 이용하여 산출할 수 있다. 이때,
Figure 112011075479413-pat00033
및
Figure 112011075479413-pat00034
는 오차보상 파라미터일 수 있다.
또한, 하나의 예에서, 전력계산블럭(50)은 각 상별 무효전력의 합으로부터 3상 무효전력을 산출할 수 있다. 이때, 각 상별 무효전력은 다음 식,
Figure 112012083515526-pat00035
또는,
Figure 112012083515526-pat00079
를 이용하여 산출할 수 있다. 이때,
Figure 112012083515526-pat00037
및
Figure 112012083515526-pat00038
는 오차보상 파라미터일 수 있다.
전술한 실시예에서의 유효전력과 무효전력을 산출하는 식에서, Vp는 당해 상에서의 디지털 상전압 신호의 실효치이고, Ip는 당해 상에서의 디지털 상전류 신호의 실효치이다. 또한, VL는 당해 상에서의 디지털 선전압 신호의 실효치이고, IL는 당해 상에서의 디지털 선전류 신호의 실효치이다. 그리고, θ는 당해 상에서의 위상각이고, θe 는 당해 상에서의 샘플링 지연에 따른 위상오차이다.
도 4는 위상각의 변화에 따른 유효전력을 나타내는 그래프이고, 도 5는 위상각과 위상오차에 따른 에러를 나타내는 그래프이다.
도 4는 전압실효치가 220V이고, 전류실효치가 30A이고, 위상각이 0~90° 사이에서 변하는 경우 위상각 변화에 따른 유효전력을 나타낸다. 이때, 샘플링 지연에 따른 위상오차는 2.5°로 가정하였다. 그래프의 점선은 본 발명의 실시예에 따라 유효전력이
Figure 112011075479413-pat00039
일 때의 그래프이고, 명목상의 유효전력인
Figure 112011075479413-pat00040
값과 거의 일치하여 겹쳐져 있는 것을 나타낸다. 실선은 보정전의 유효전력인
Figure 112011075479413-pat00041
값을 나타낸다.
도 5는 위상각이 0~90° 사이에서 변하고, 샘플링 지연에 따른 위상오차가 0~3°인 경우 위상오차에 따른 에러 Err = [cosθ-{cos(θ+θe)+θesinθ)] 를 나타내고 있다. 위상각이 작을수록, 즉 역률이 낮을 수록 위상오차에 따른 에러가 커짐을 알 수 있다.
다음으로, 본 발명의 제3 및 4 실시예들에 따른 전력산출 방법을 도면을 참조하여 구체적으로 살펴본다. 본 실시예들을 살펴봄에 있어서, 전술한 전력산출 장치의 실시예들 및 도 1 내지 5가 참조될 것이고, 그에 따라 중복되는 설명은 생략될 수 있다.
도 6은 본 발명의 다른 하나의 실시예에 따른 전력산출 방법을 개략적으로 나타내는 흐름도이고, 도 7은 본 발명의 또 다른 하나의 실시예에 따른 전력산출 방법을 개략적으로 나타내는 흐름도이다.
우선, 본 발명의 제3 실시예를 구체적으로 살펴본다. 도 6을 참조하면, 하나의 실시예에 따른 전력산출방법은 멀티플렉싱 단계(S100), 위상검출 단계(S200), 아날로그-디지털 변환 단계(S300), 디멀티플렉싱 단계(S400) 및 전력계산 단계(S500)를 포함하여 이루어진다.
이때, 도 6을 참조하면, 멀티플렉싱 단계(S100)에서는 검출된 단상의 전류신호와 전압신호를 입력받아 멀티플렉싱하여 단일의 아날로그신호로 출력한다. 도 1을 참조하면, 1개 채널의 전류신호와 1개 채널의 전압신호를 입력받아 하나의 아날로그 신호로 출력한다. 이때, 멀티플렉싱 단계(S100)에서 2채널의 신호에 대하여 미리 설정된 클럭에 따른 샘플링을 하여 하나의 신호로 출력하게 되므로, 전류신호와 전압신호 간에 샘플링 시간 차에 따른 지연 위상오차가 존재하게 된다. 이러한 지연 위상오차는 역률이 낮아질수록 의미있는 에러를 생성시키므로, 위상오차를 제거하거나 보정할 필요가 있다.
다음으로, 도 6의 위상검출 단계(S200)에서는 단상의 전류신호와 전압신호 사이의 위상각을 검출한다.
다음, 도 6의 아날로그-디지털 변환 단계(S300)에서는 멀티플렉싱 단계(S100)에서 출력되는 아날로그신호를 디지털로 변환한다.
계속하여 도 6의 디멀티플렉싱 단계(S400)에서는 아날로그-디지털 변환 단계(S300)에서 변환된 디지털 변환신호를 디멀티플렉싱하여 단상의 전류 및 전압 각각을 나타내는 2채널의 디지털신호로 분리 생성한다.
그리고 도 6의 전력계산 단계(S500)에서는 위상검출 단계(S200)에서 검출된 위상각 및 오차보상 파라미터를 이용하여 디멀티플렉싱 단계(S400)에서 생성된 디지털 전류 및 전압 신호로부터 전력을 계산한다. 이때, 오차보상 파라미터는 멀티플렉싱 과정에서 샘플링 지연에 따른 위상오차를 보상하기 위한 것이다.
전력계산 단계를 보다 구체적으로 살펴본다. 하나의 예를 살펴보면, 전력계산 단계(S500)에서는 위상검출 단계(S200)에서 검출된 위상각 및 멀티플렉싱 단계(S100)에서의 단상의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 오차보상 파라미터를 산출할 수 있다.
또한, 전력계산 단계의 또 하나의 예를 살펴보면, 전력계산 단계(S500)에서는 다음 식,
Figure 112011075479413-pat00042
를 이용하여 유효전력을 산출할 수 있다. 이때,
Figure 112011075479413-pat00043
는 오차보상 파라미터일 수 있다.
또한, 전력계산 단계(S500)에서 무효전력을 산출하는 하나의 예를 살펴보면, 전력계산 단계에서는 다음 식,
Figure 112011075479413-pat00044
를 이용하여 무효전력을 산출할 수 있다. 이때, 는 오차보상 파라미터일 수 있다.
전술한 유효전력 및 무효전력 산출 식에서, V는 디지털 전압신호의 실효치이고, I는 디지털 전류신호의 실효치이고, θ는 검출된 위상각이고, θe 는 샘플링 지연에 따른 위상오차이다.
다음으로, 본 발명의 제4 실시예에 따른 전력산출방법을 도 7을 참조하여 구체적으로 살펴본다. 도 7을 참조하면, 전력산출방법의 하나의 예는 멀티플렉싱 단계(S1000), 위상검출 단계(S2000), 아날로그-디지털 변환 단계(S3000), 디멀티플렉싱 단계(S4000) 및 전력계산 단계(S5000)를 포함하여 이루어진다.
구체적으로, 도 7을 참조하면, 멀티플렉싱 단계(S1000)에서는, 검출된 다상의 전류신호와 전압신호를 입력받아 멀티플렉싱하여 단일의 아날로그신호로 출력한다. 이때, 하나의 예에서, 다상의 전류신호와 전압신호는 3상 신호일 수 있다. 3상 신호의 경우 3개 채널의 전류신호와 3개 채널의 전압신호를 입력받아 하나의 아날로그 신호로 출력한다. 이때, 멀티플렉싱 단계(S1000)에서 다상의 신호에 대하여 미리 설정된 클럭에 따른 샘플링을 하여 하나의 신호로 출력하게 되므로, 각 상별로 전류신호와 전압신호 간에 샘플링 시간 차에 따른 지연 위상오차가 존재하게 된다. 이러한 지연 위상오차는 역률이 낮아질수록 의미있는 에러를 생성시키므로, 위상오차를 제거하거나 보정할 필요가 있다.
도 7의 위상검출 단계(S2000)에서는 각 상의 전류신호와 전압신호 사이의 위상각을 검출한다. 이때, 도 2에 도시된 바와 같이 다수의 위상검출기(40)를 이용하고, 예컨대 3상 신호의 경우 3개의 위상검출기(40)를 이용할 수 있다.
도 7의 아날로그-디지털 변환 단계(S3000)에서는, 멀티플렉싱 단계(S1000)에서 출력되는 아날로그신호를 디지털로 변환한다.
계속하여 도 7의 디멀티플렉싱 단계(S4000)에서는 아날로그-디지털 변환 단계(S3000)에서 변환된 디지털 변환신호를 디멀티플렉싱하여 다상의 전류 및 전압 각각을 나타내는 다수 채널의 디지털신호로 분리 생성한다.
그리고 도 7의 전력계산 단계(S5000)에서는 위상검출 단계(S2000)에서 검출된 각 위상각들 및 오차보상 파라미터들을 이용하여 디멀티플렉싱 단계(S4000)에서 생성된 각 상별 디지털 전류 및 전압 신호로부터 전력을 계산한다. 이때, 오차보상 파라미터는 멀티플렉싱 과정(S1000)에서 샘플링 지연에 따른 위상오차를 보상하기 위한 것이다.
보다 구체적으로 전력계산 단계를 살펴본다. 하나의 실시예에 따르면, 전력계산 단계(S5000)에서는 각 상별로 위상검출 단계(S2000)에서 검출된 위상각 및 멀티플렉싱 단계(S1000)에서의 당해 상에서의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 오차보상 파라미터를 산출할 수 있다.
또한, 하나의 예에서, 전력계산 단계(S5000)에서는 각 상별 유효전력의 합으로부터 다상 유효전력을 산출하되, 각 상별 유효전력은 다음 식,
Figure 112011075479413-pat00046
를 이용하여 산출할 수 있다. 이때, 각 상에서의 오차보상 파라미터는
Figure 112011075479413-pat00047
일 수 있다.
또 하나의 예에서, 다상의 전류신호와 전압신호가 3상 신호인 경우, 전력계산 단계(S5000)에서는 각 상별 유효전력의 합으로부터 3상 유효전력을 산출한다. 이때, 각 상별 유효전력은 다음 식,
Figure 112011075479413-pat00048
또는,
Figure 112011075479413-pat00049
를 이용하여 산출할 수 있다. 이때,
Figure 112011075479413-pat00050
및
Figure 112011075479413-pat00051
는 오차보상 파라미터일 수 있다.
또한, 하나의 예에서, 다상의 전류신호와 전압신호는 3상 신호이고, 전력계산 단계(S5000)에서는 각 상별 무효전력의 합으로부터 3상 무효전력을 산출할 수 있다. 이때, 각 상별 무효전력은 다음 식,
Figure 112012083515526-pat00052
또는,
Figure 112012083515526-pat00080
를 이용하여 산출할 수 있다. 이때,
Figure 112012083515526-pat00054
및
Figure 112012083515526-pat00055
는 오차보상 파라미터일 수 있다.
전술한 실시예들에서의 유효전력과 무효전력의 산출식에서, Vp는 당해 상에서의 디지털 상전압 신호의 실효치이고, Ip는 당해 상에서의 디지털 상전류 신호의 실효치이다. 또한, VL는 당해 상에서의 디지털 선전압 신호의 실효치이고, IL는 당해 상에서의 디지털 선전류 신호의 실효치이다. 그리고, θ는 당해 상에서의 위상각이고, θe 는 당해 상에서의 샘플링 지연에 따른 위상오차이다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 멀티플렉서 20 : 아날로그-디지털 컨버터
30 : 디멀티플렉서 40, 41, 42, 43 : 위상검출기
50 : 전력계산블럭

Claims (20)

  1. 검출된 단상의 전류신호와 전압신호를 입력받아 단일의 아날로그신호로 출력하는 멀티플렉서;
    상기 멀티플렉서에서 출력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 컨버터;
    상기 아날로그-디지털 컨버터에서 출력되는 디지털 변환신호를 단상의 전류 및 전압 각각을 나타내는 디지털신호로 분리 생성하는 디멀티플렉서;
    상기 단상의 전류신호와 전압신호 사이의 위상각을 검출하는 위상검출기; 및
    상기 위상검출기에서 검출된 위상각 및 오차보상 파라미터를 이용하여 상기 디멀티플렉서에서 생성된 디지털 전류 및 전압 신호로부터 전력을 계산하는 전력계산블럭; 을 포함하고,
    상기 전력계산블럭은 상기 위상검출기에서 검출된 위상각 및 상기 멀티플렉서에서의 상기 단상의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 상기 오차보상 파라미터를 산출하는,
    전력산출장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 전력계산블럭은 다음 식,
    Figure 112012083515526-pat00056
    를 이용하여 유효전력을 산출하고,
    여기에서, V는 디지털 전압신호의 실효치이고, I는 디지털 전류신호의 실효치이고, θ는 검출된 위상각이고, θe 는 샘플링 지연에 따른 위상오차인,
    전력산출장치.
  4. 청구항 1에 있어서,
    상기 전력계산블럭은 다음 식,
    Figure 112012083515526-pat00057
    를 이용하여 무효전력을 산출하고,
    여기에서, V는 디지털 전압신호의 실효치이고, I는 디지털 전류신호의 실효치이고, θ는 검출된 위상각이고, θe 는 샘플링 지연에 따른 위상오차인,
    전력산출장치.
  5. 청구항 1, 3, 4 중의 어느 하나의 청구항에 있어서,
    상기 단상의 전류신호와 전압신호를 각각 검출하는 검출부를 더 포함하는,
    전력산출장치.
  6. 검출된 다상의 전류신호와 전압신호를 입력받아 단일의 아날로그신호로 출력하는 멀티플렉서;
    상기 멀티플렉서에서 출력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 컨버터;
    상기 아날로그-디지털 컨버터에서 출력되는 디지털 변환신호를 다상의 전류 및 전압 각각을 나타내는 다수 채널의 디지털신호로 분리 생성하는 디멀티플렉서;
    각 상의 상기 전류신호와 전압신호 사이의 위상각을 검출하는 다수의 위상검출기; 및
    상기 위상검출기에서 검출된 각 위상각들 및 오차보상 파라미터들을 이용하여 상기 디멀티플렉서에서 생성된 각 상별 디지털 전류 및 전압 신호로부터 전력을 계산하는 전력계산블럭; 을 포함하고,
    상기 전력계산블럭은 각 상별로 상기 위상검출기에서 검출된 위상각 및 상기 멀티플렉서에서의 당해 상에서의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 상기 오차보상 파라미터들을 산출하는,
    전력산출장치.
  7. 삭제
  8. 청구항 6에 있어서,
    상기 전력계산블럭은 각 상별 유효전력의 합으로부터 다상 유효전력을 산출하되, 상기 각 상별 유효전력은 다음 식,
    Figure 112012083515526-pat00058
    를 이용하여 산출하고,
    여기에서, Vp는 당해 상에서의 디지털 상전압 신호의 실효치이고, Ip는 당해 상에서의 디지털 상전류 신호의 실효치이고, θ는 당해 상에서의 위상각이고, θe 는 당해 상에서의 샘플링 지연에 따른 위상오차인,
    전력산출장치.
  9. 청구항 6에 있어서,
    상기 다상의 전류신호와 전압신호는 3상 신호이고,
    상기 전력계산블럭은 각 상별 유효전력의 합으로부터 3상 유효전력을 산출하되, 상기 각 상별 유효전력은 다음 식,
    Figure 112012083515526-pat00059
    또는,
    Figure 112012083515526-pat00060
    를 이용하여 산출하고,
    여기에서, Vp는 당해 상에서의 디지털 상전압 신호의 실효치이고, Ip는 당해 상에서의 디지털 상전류 신호의 실효치이고, VL는 당해 상에서의 디지털 선전압 신호의 실효치이고, IL는 당해 상에서의 디지털 선전류 신호의 실효치이고, θ는 당해 상에서의 위상각이고, θe 는 당해 상에서의 샘플링 지연에 따른 위상오차인,
    전력산출장치.
  10. 청구항 6에 있어서,
    상기 다상의 전류신호와 전압신호는 3상 신호이고,
    상기 전력계산블럭은 각 상별 무효전력의 합으로부터 3상 무효전력을 산출하되, 상기 각 상별 무효전력은 다음 식,
    Figure 112012083515526-pat00061
    또는,
    Figure 112012083515526-pat00081
    를 이용하여 산출하고,
    여기에서, Vp는 당해 상에서의 디지털 상전압 신호의 실효치이고, Ip는 당해 상에서의 디지털 상전류 신호의 실효치이고, VL는 당해 상에서의 디지털 선전압 신호의 실효치이고, IL는 당해 상에서의 디지털 선전류 신호의 실효치이고, θ는 당해 상에서의 위상각이고, θe 는 당해 상에서의 샘플링 지연에 따른 위상오차인,
    전력산출장치.
  11. 청구항 6, 8, 9, 10 중의 어느 하나의 청구항에 있어서,
    상기 다상의 전류신호와 전압신호를 각각 검출하는 검출부를 더 포함하는,
    전력산출장치.
  12. 검출된 단상의 전류신호와 전압신호를 입력받아 멀티플렉싱하여 단일의 아날로그신호로 출력하는 멀티플렉싱 단계;
    상기 단상의 전류신호와 전압신호 사이의 위상각을 검출하는 위상검출 단계;
    상기 멀티플렉싱 단계에서 출력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 변환 단계;
    상기 아날로그-디지털 변환 단계에서 변환된 디지털 변환신호를 디멀티플렉싱하여 단상의 전류 및 전압 각각을 나타내는 2채널의 디지털신호로 분리 생성하는 디멀티플렉싱 단계; 및
    상기 위상검출 단계에서 검출된 위상각 및 오차보상 파라미터를 이용하여 상기 디멀티플렉싱 단계에서 생성된 디지털 전류 및 전압 신호로부터 전력을 계산하는 전력계산 단계; 를 포함하고,
    상기 전력계산 단계에서는 상기 위상검출 단계에서 검출된 위상각 및 상기 멀티플렉싱 단계에서의 상기 단상의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 상기 오차보상 파라미터를 산출하는,
    전력산출방법.
  13. 삭제
  14. 청구항 12에 있어서,
    상기 전력계산 단계에서는 다음 식,
    Figure 112012083515526-pat00063
    를 이용하여 유효전력을 산출하고,
    여기에서, V는 디지털 전압신호의 실효치이고, I는 디지털 전류신호의 실효치이고, θ는 검출된 위상각이고, θe 는 샘플링 지연에 따른 위상오차인,
    전력산출방법.
  15. 청구항 12에 있어서,
    상기 전력계산 단계에서는 다음 식,
    Figure 112012083515526-pat00064
    를 이용하여 무효전력을 산출하고,
    여기에서, V는 디지털 전압신호의 실효치이고, I는 디지털 전류신호의 실효치이고, θ는 검출된 위상각이고, θe 는 샘플링 지연에 따른 위상오차인,
    전력산출방법.
  16. 검출된 다상의 전류신호와 전압신호를 입력받아 멀티플렉싱하여 단일의 아날로그신호로 출력하는 멀티플렉싱 단계;
    각 상의 전류신호와 전압신호 사이의 위상각을 검출하는 위상검출 단계;
    상기 멀티플렉싱 단계에서 출력되는 아날로그신호를 디지털로 변환하는 아날로그-디지털 변환 단계;
    상기 아날로그-디지털 변환 단계에서 변환된 디지털 변환신호를 디멀티플렉싱하여 다상의 전류 및 전압 각각을 나타내는 다수 채널의 디지털신호로 분리 생성하는 디멀티플렉싱 단계; 및
    상기 위상검출 단계에서 검출된 각 위상각들 및 오차보상 파라미터들을 이용하여 상기 디멀티플렉싱 단계에서 생성된 각 상별 디지털 전류 및 전압 신호로부터 전력을 계산하는 전력계산 단계; 를 포함하고,
    상기 전력계산 단계에서는 각 상별로 상기 위상검출 단계에서 검출된 위상각 및 상기 멀티플렉싱 단계에서의 당해 상에서의 전류신호와 전압신호 사이의 샘플링 지연에 따른 위상오차를 이용하여 상기 오차보상 파라미터를 산출하는,
    전력산출방법.
  17. 삭제
  18. 청구항 16에 있어서,
    상기 전력계산 단계에서는 각 상별 유효전력의 합으로부터 다상 유효전력을 산출하되, 상기 각 상별 유효전력은 다음 식,
    Figure 112012083515526-pat00065
    를 이용하여 산출하고,
    여기에서, Vp는 당해 상에서의 디지털 상전압 신호의 실효치이고, Ip는 당해 상에서의 디지털 상전류 신호의 실효치이고, θ는 당해 상에서의 위상각이고, θe 는 당해 상에서의 샘플링 지연에 따른 위상오차인,
    전력산출방법.
  19. 청구항 16에 있어서,
    상기 다상의 전류신호와 전압신호는 3상 신호이고,
    상기 전력계산 단계에서는 각 상별 유효전력의 합으로부터 3상 유효전력을 산출하되, 상기 각 상별 유효전력은 다음 식,
    또는,
    Figure 112012083515526-pat00067
    를 이용하여 산출하고,
    여기에서, Vp는 당해 상에서의 디지털 상전압 신호의 실효치이고, Ip는 당해 상에서의 디지털 상전류 신호의 실효치이고, VL는 당해 상에서의 디지털 선전압 신호의 실효치이고, IL는 당해 상에서의 디지털 선전류 신호의 실효치이고, θ는 당해 상에서의 위상각이고, θe 는 당해 상에서의 샘플링 지연에 따른 위상오차인,
    전력산출방법.
  20. 청구항 16에 있어서,
    상기 다상의 전류신호와 전압신호는 3상 신호이고,
    상기 전력계산 단계에서는 각 상별 무효전력의 합으로부터 3상 무효전력을 산출하되, 상기 각 상별 무효전력은 다음 식,
    Figure 112012083515526-pat00068
    또는,
    Figure 112012083515526-pat00082
    를 이용하여 산출하고,
    여기에서, Vp는 당해 상에서의 디지털 상전압 신호의 실효치이고, Ip는 당해 상에서의 디지털 상전류 신호의 실효치이고, VL는 당해 상에서의 디지털 선전압 신호의 실효치이고, IL는 당해 상에서의 디지털 선전류 신호의 실효치이고, θ는 당해 상에서의 위상각이고, θe 는 당해 상에서의 샘플링 지연에 따른 위상오차인,
    전력산출방법.
KR1020110097809A 2011-09-27 2011-09-27 전력산출 장치 및 방법 KR101234879B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110097809A KR101234879B1 (ko) 2011-09-27 2011-09-27 전력산출 장치 및 방법
US13/479,995 US20130080093A1 (en) 2011-09-27 2012-05-24 Power computing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097809A KR101234879B1 (ko) 2011-09-27 2011-09-27 전력산출 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101234879B1 true KR101234879B1 (ko) 2013-02-19

Family

ID=47899802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097809A KR101234879B1 (ko) 2011-09-27 2011-09-27 전력산출 장치 및 방법

Country Status (2)

Country Link
US (1) US20130080093A1 (ko)
KR (1) KR101234879B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101547266B1 (ko) * 2014-05-15 2015-08-25 전자부품연구원 전력측정장치의 전압 및 전류 신호간의 위상 보정 장치와 방법 및 이를 이용한 전력측정장치
KR101566894B1 (ko) 2015-06-17 2015-11-06 (주)그린정보시스템 전력망의 위상각 측정 장치 및 그 측정 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10782356B2 (en) * 2013-11-06 2020-09-22 Baker Hughes, A Ge Company, Llc Systems and methods for monitoring leakage current of an industrial machine
US9306790B1 (en) * 2014-06-02 2016-04-05 Maxim Integrated Products, Inc. Multi-channel simultaneous sampling with a single ADC
US9843335B2 (en) * 2015-12-29 2017-12-12 Schweitzer Engineering Laboratories, Inc. Supervision of input signal channels
US9998138B1 (en) 2017-09-21 2018-06-12 Qualcomm Incorporated Time-multiplexed successive approximation register (SAR) analog-to-digital converter (ADC) circuits for multi-channel receivers
CN112912739A (zh) 2018-06-29 2021-06-04 布鲁萨电子公司 用于测量当前作用功率的初级测量装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009797B1 (ko) * 1990-10-16 1993-10-11 금성산전 주식회사 전기량 검출처리장치 및 그 방법
JP2005536722A (ja) * 2002-08-19 2005-12-02 ティーディーケイ・セミコンダクタ・コーポレーション 電力計算パラメータを取得するための方法及び装置
JP2010121985A (ja) 2008-11-18 2010-06-03 Hioki Ee Corp 測定装置
KR20110006992A (ko) * 2009-07-15 2011-01-21 엘에스산전 주식회사 오결선 검출 및 결선 변경이 가능한 디지털 계전기 및 이를 이용한 오결선 감지 및 결선 변경 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10500260A (ja) * 1994-02-15 1998-01-06 ランバス・インコーポレーテッド 位相検出誤りが最小の位相検出器
DE19639410A1 (de) * 1996-09-25 1998-04-02 Siemens Ag Meßeinrichtung für elektrische Leistung
US6373415B1 (en) * 1999-09-24 2002-04-16 Cirrus Logic, Inc. Digital phase compensation methods and systems for a dual-channel analog-to-digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009797B1 (ko) * 1990-10-16 1993-10-11 금성산전 주식회사 전기량 검출처리장치 및 그 방법
JP2005536722A (ja) * 2002-08-19 2005-12-02 ティーディーケイ・セミコンダクタ・コーポレーション 電力計算パラメータを取得するための方法及び装置
JP2010121985A (ja) 2008-11-18 2010-06-03 Hioki Ee Corp 測定装置
KR20110006992A (ko) * 2009-07-15 2011-01-21 엘에스산전 주식회사 오결선 검출 및 결선 변경이 가능한 디지털 계전기 및 이를 이용한 오결선 감지 및 결선 변경 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101547266B1 (ko) * 2014-05-15 2015-08-25 전자부품연구원 전력측정장치의 전압 및 전류 신호간의 위상 보정 장치와 방법 및 이를 이용한 전력측정장치
KR101566894B1 (ko) 2015-06-17 2015-11-06 (주)그린정보시스템 전력망의 위상각 측정 장치 및 그 측정 방법

Also Published As

Publication number Publication date
US20130080093A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
KR101234879B1 (ko) 전력산출 장치 및 방법
JP4727514B2 (ja) 電力量計
CN101526562B (zh) 一种分布式无线高压设备绝缘带电测试系统及测试方法
JP6204474B2 (ja) 入力電力及び電流測定のシステム及び方法
WO2011121410A3 (en) Fuel cell system
KR100896091B1 (ko) 대지저항성 누전전류 측정기
EP2104859B1 (en) Polyphase electric energy meter
EP2256891B1 (en) Digital protection relay device and data transmission device for digital protection relay device
EP0887650B8 (en) Robust electrical utility meter
EP2752673A1 (en) Method and device for measuring current
KR20080043229A (ko) 전기소에서의 릴레이 방식 및 ｐｃｍ 전류 차동 릴레이방식
KR100824515B1 (ko) 디지털 전력 계통 계측 장치 및 그 방법
CN105372484B (zh) 用于极低频的功率测量的具有两个检测器元件的功率计
JP6029340B2 (ja) 直流配電盤システム
TWI409467B (zh) 均方根（ｒｍｓ）測量裝置及方法
EP3118636A1 (en) Electric power measuring system
KR101777038B1 (ko) 보호 릴레이 장치
CN103983828B (zh) 一种电子式互感器数字化相位补偿方法
JP4835286B2 (ja) 低圧電気設備の絶縁監視方式および方法
RU2399890C1 (ru) Многоканальное устройство анализа пространственных векторных величин (варианты)
KR101073327B1 (ko) 연산 모듈들의 아날로그 신호 동기장치
Mog et al. Zero crossing determination by linear interpolation of sampled sinusoidal signals
JP7244403B2 (ja) 校正方法及び導出システム
WO2013047940A1 (ko) 3상 입력전류의 파형중첩을 통해 n상 전류를 검출하는 전자식 전력량계 및 이를 이용한 n상 전류 검출 방법
RU2422986C1 (ru) Устройство для ввода аналоговых сигналов с коррекцией смещения нуля

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 8