KR100809206B1 - 직교 주파수 분할 다중 수신기의 시간영역 ｉｑ 부정합검출 장치 - Google Patents

직교 주파수 분할 다중 수신기의 시간영역 ｉｑ 부정합검출 장치 Download PDF

Info

Publication number
KR100809206B1
KR100809206B1 KR1020060119886A KR20060119886A KR100809206B1 KR 100809206 B1 KR100809206 B1 KR 100809206B1 KR 1020060119886 A KR1020060119886 A KR 1020060119886A KR 20060119886 A KR20060119886 A KR 20060119886A KR 100809206 B1 KR100809206 B1 KR 100809206B1
Authority
KR
South Korea
Prior art keywords
channel signal
output
phase difference
mismatch
phase
Prior art date
Application number
KR1020060119886A
Other languages
English (en)
Inventor
조영하
김경욱
구본영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060119886A priority Critical patent/KR100809206B1/ko
Priority to DE102007057378.4A priority patent/DE102007057378B4/de
Priority to US11/947,508 priority patent/US7903771B2/en
Application granted granted Critical
Publication of KR100809206B1 publication Critical patent/KR100809206B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863—Compensation for quadrature error in the received signal

Abstract

본 발명은 통신 채널에 의한 페이딩의 영향을 최소화할 수 있는 시간영역 IQ 부정합 검출 장치에 관한 것이다. 본 발명은, 직교 주파수 분할 다중 수신기에서 수신된 직교 주파수 분할 다중 신호의 심볼에 포함된 샘플 단위로 I-채널 신호와 Q-채널 신호의 부정합을 검출하는 시간영역 IQ 부정합 검출 장치에 있어서, 입력되는 I-채널 신호를 한 샘플간격 지연시키는 제1 지연기; 입력되는 Q-채널 신호를 한 샘플간격 지연시키는 제2 지연기; 현재 입력되는 I-채널 신호와 현재 입력되는 Q-채널 신호를 승산하여 그 결과를 출력하는 제1 위상 부정합 검출기; 상기 현재 입력되는 I-채널 신호와 상기 지연된 Q-채널 신호를 승산하여 그 결과를 출력하는 제2 위상 부정합 검출기; 상기 지연된 I-채널 신호와 상기 현재 입력되는 Q-채널 신호를 승산하여 그 결과를 출력하는 제3 위상 부정합 검출기; 및 상기 제2 및 제3 위상 부정합 검출기의 출력에 각각 감쇠계수를 승산하여 그 결과를 서로 합산하고, 상기 제1 위상 부정합 검출기의 출력에 상기 합산 결과를 감산하여 위상 오차값을 출력하는 위상 오차 연산부로 이루어진 위상 IQ 부정합 검출부를 포함하는 시간영역 IQ 부정합 검출 장치를 제공한다.
직교 주파수 분할 다중(OFDM), IQ 부정합(mismatch), 페이딩(fading)

Description

직교 주파수 분할 다중 수신기의 시간영역 ＩＱ 부정합 검출 장치{APPARATUS FOR DETECTING IQ MISMATCH OF OFDM RECEIVER IN TIME DOMAIN}
도 1은 종래의 시간영역 IQ 부정합 보상 장치를 도시한 블록 구성도이다.
도 2는 본 발명에 따른 시간영역 위상 IQ 부정합 검출부를 도시한 블록 구성도이다.
도 3은 본 발명에 따른 시간영역 진폭 IQ 부정합 검출부를 도시한 블록 구성도이다.
도 4는 페이딩이 발생한 OFDM 신호를 벡터 개념으로 표현한 도면(signal vector presentation)이다.
*도면의 주요부분에 대한 부호의 설명*
21a, 21b, 31, 41: 지연기 22a-22c: 제1-3 위상 부정합 검출기
23: 위상 오차 연산부 32, 42: 승산기
33, 43: 제1,2 위상차 검출기 34: 수정 I-채널 진폭 연산부
44: 수정 Q-채널 진폭 연산부
본 발명은 직교 주파수 분할 다중 수신기에서 I-채널과 Q-채널의 부정합을 검출하는 장치에 관한 것으로, 더욱 상세하게는 채널에 의해 발생하는 페이딩의 영향을 최소화할 수 있는 직교 주파수 분할 다중 수신기의 시간영역에서의 IQ 부정합 검출 장치에 관한 것이다.
일반적으로, 직교 주파수 분할 다중(Orthogonal Frequency Division Multiple: OFDM, 이하 "OFDM" 이라고도 함) 방식은 널리 알려진 차세대 통신을 위한 고속 데이터 전송 방식이다. OFDM 방식은 직렬 형태로 입력되는 심볼 열을 소정 블록 단위의 병렬 데이터로 변환한 후 병렬화된 심볼들을 각각 서로 다른 부반송파 주파수로 다중화하는 방식이다. OFDM 방식의 구현은 고속 퓨리에 변환(Fast Fourier Transform: FFT, 이하 FFT 라고도 함) 및 역 고속 퓨리에 변환(Inverse Fast Fourier Transform: IFFT, 이하 IFFT 라고도 함)에 의하여 이루어지는데, 이는 반송파간의 직교성과 고속 퓨리에 변환의 정의에 의해 간단히 구해질 수 있다.
한편, RF 신호를 베이스밴드의 신호로 변환하는 RF단에서, RF 처리 구조 단가 부담 및 시스템 복잡도 등의 문제에 대한 해결책으로 중간주파수(IF)를 사용하지 않고 주파수 직접 변환(Direct Conversion)을 수행하는 제로(zero)-IF 방식이 채택되고 있다. 이러한 제로-IF 수신 구조는 복잡하지 않은 시스템 온 칩 형태로 RF단을 구현할 수 있다는 장점이 있다.
그러나, 제로-IF 수신기는 직교 복조에 의한 다운 컨버젼 과정에서 실재 완벽한 이미지 제거(image rejection)이 불가능한 단점을 갖는다. 이러한 단점은 국부 발진기에서 생성된 국부발진 신호를 90°시프팅하는 과정의 불완전성과, 믹서 및 필터의 부정합 등과 같이 아날로그 회로의 불완전성에 기인하고 있다. 이러한 이미지의 영향은 기저대역 수신기의 I-채널(Inphase Channel) 신호와 Q-채널(Quadrature Channel) 신호의 부정합(IQ mismatch)의 문제로 나타나게 된다.
이러한 IQ 부정합을 해결하기 위해서 2°이내의 위상 부정합 및 2% 이내의 진폭 부정합의 특성을 갖는 고성능의 아날로그 부품들을 사용하여 이미지를 제거할 수 있으나, 이러한 고성능 아날로그 부품들은 매우 고가이므로 제품 단가 절감의 측면에서 적절하지 못하다. 대신, 저가의 아날로그 부품을 사용하면서 대신 기저대역에서 수신된 신호의 IQ 부정합을 보상해주는 기법들이 제안되고 있다.
종래의 IQ 부정합을 보상해주는 기법은 크게 주파수영역 기법과 시간영역 기법으로 나눌 수 있다.
종래의 주파수 영역에서의 IQ 부정합 보상 기법은, 송신기에서 특정한 파일럿 신호를 전송하고 수신기에서 상기 파일럿 신호를 수신하여 IQ 부정합을 추정하는 방식이 대표적이다. 상기 주파수 영역의 IQ 부정합 보상기법은 채널에 의해서 발생된 신호왜곡과 IQ 부정합으로 인해 발생되는 왜곡을 동시에 보상할 수 있는 등 우수한 IQ 불균형 보상 성능을 제공한다. 그러나, 주파수 영역 IQ 부정합 보상 기법은 일정한 시간 간격으로 파일럿 신호를 갖는 신호에만 적용할 수 있으며, 지상 파 DMB와 같이 파일럿 신호의 수가 적은 신호 구조(한 프레임이 76개의 심볼로 이루어지는 신호 구조, 한 프레임의 첫번째 심볼이 파일럿 신호임)에서는 IQ 부정합 보상 성능이 저하되는 단점을 갖는다. 따라서, 주파수 영역 IQ 부정합 보상기법은 지상파 DMB 시스템의 수신기에 적용하기에 적절하지 못한 단점이 있다.
한편, 종래의 시간영역 IQ 부정합 보상 기법은 파일럿 신호를 필요로하지 않는 특징이 있다. 도 1은 종래의 시간영역 IQ 보상 기법을 구현하기 위한 장치를 도시한다.
도 1을 참조하면, 종래의 시간영역 IQ 부정합 보상 장치는, 제1 루프필터(121) 및 제2 루프필터(131) 각각의 출력 신호(ua(n), up(n))에 따라 입력되는 I-채널 신호(sI adc(n)) 및 Q-채널 신호(sQ adc(n))의 진폭 및 위상을 상관연산 방식으로 보정하는 상관보상기(11)와, 상기 상관보상기(11)에서 출력되는 IQ 부정합이 보상된 I-채널 신호(sI(n))와 Q-채널 신호(sQ(n))의 진폭(Amplitude) 차이를 검출하는 진폭 부정합 검출기(121) 및 상기 진폭 부정합 검출기(121)에서 검출된 진폭차 신호(ea(n))를 발산하지 않도록 필터링하는 제1 루프 필터(122)를 포함하는 진폭 부정합 검출부(12)와, 상기 상관보상기(11)에서 출력되는 IQ 부정합이 보상된 I-채널 신호(sI(n))와 Q-채널 신호(sQ(n))의 위상(Phase) 차이를 검출하는 위상 부정합 검출기(131) 및 상기 위상 부정합 검출기(131)에서 검출된 위상차 신호(ep(n))를 발산 하지 않도록 필터링하는 제2 루프 필터(132)를 포함하는 위상 부정합 검출부(13)를 포함하여 이루어진다. 상기 진폭 부정합 검출기(121)는 I-채널 신호의 절대값에서 Q-채널 신호의 절대값을 감산하여 그 차를 구하도록 동작하고, 상기 위상차 부정합 검출기(131)는 I-채널 신호와 Q-채널 신호를 서로 곱함으로써 그 위상차를 구하도록 동작한다.
상기 도 1에 도시된 것과 같은 시간영역 IQ 부정합 보상 장치에 의해 구현되는 시간영역 IQ 부정합 보상 기법은 OFDM 신호의 심볼에 포함된 각각의 샘플 단위로 진폭 부정합과 위상 부정합을 검출하게된다.
전술한 바와 같이, 시간영역 IQ 부정합 보상 기법은 파일럿 신호가 없는 경우에도 IQ 부정합을 보상하는데 적용할 수 있다는 장점이 있으나, 수신되는 OFDM 신호가 통신 채널에 의한 페이딩(fading)의 영향을 받는 경우 상기 진폭 부정합 검출기(121) 및 위상 부정합 검출기(131) 각각의 진폭차 검출 및 위상차 검출의 신뢰성이 저하되는 문제점을 갖는다.
따라서, 제로-IF 방식의 RF 처리 구조를 채용한 지상파 DMB 등과 같은 시스템에서는 파일럿 신호를 필요로하지 않는 시간영역 IQ 부정합 보상 기법을 적용하되, 상기 시간영역 IQ 부정합 보상 기법에서 페이딩의 영향을 최소화할 수 있는 IQ 신호의 진폭 및 위상 부정합 검출 장치가 요구되고 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 그 목적은 통신 채널에 의해 발생하는 페이딩(fading)의 영향을 최소화하여 I-채널 신호 및 Q-채널 신호의 진폭 및 위상의 부정합을 검출할 수 있는 직교 주파수 분할 다중 수신기의 시간영역 IQ 부정합 검출 장치를 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은,
직교 주파수 분할 다중 수신기에서 수신된 직교 주파수 분할 다중 신호의 심볼에 포함된 샘플 단위로 I-채널 신호와 Q-채널 신호의 부정합을 검출하는 시간영역 IQ 부정합 검출 장치에 있어서,
입력되는 I-채널 신호를 한 샘플간격 지연시키는 제1 지연기;
입력되는 Q-채널 신호를 한 샘플간격 지연시키는 제2 지연기;
현재 입력되는 I-채널 신호와 현재 입력되는 Q-채널 신호를 승산하여 그 결과를 출력하는 제1 위상 부정합 검출기
상기 현재 입력되는 I-채널 신호와 상기 지연된 Q-채널 신호를 승산하여 그 결과를 출력하는 제2 위상 부정합 검출기
상기 지연된 I-채널 신호와 상기 현재 입력되는 Q-채널 신호를 승산하여 그 결과를 출력하는 제3 위상 부정합 검출기; 및
상기 제2 및 제3 위상 부정합 검출기의 출력에 각각 감쇠계수를 승산하여 그 결과를 서로 합산하고, 상기 제1 위상 부정합 검출기의 출력에 상기 합산 결과를 감산하여 위상 오차값을 출력하는 위상 오차 연산부로 이루어진 위상 IQ 부정합 검출부를 포함하는 시간영역 IQ 부정합 검출 장치를 제공한다.
바람직하게, 상기 위상 오차 연산부는, 상기 제2 위상 부정합 검출기의 출력에 상기 감쇠계수를 승산하는 제1 승산기와, 상기 제3 위상 부정합 검출기의 출력에 상기 감쇠계수를 승산하는 제2 승산기와, 상기 제1 승산기와 제2 승산기의 출력을 합산하는 합산기와, 상기 제1 위상 부정합 검출기의 출력에서 상기 합산기의 출력을 감산하는 감산기를 포함할 수 있다.
상기 목적을 달성하기 위해 본 발명은,
직교 주파수 분할 다중 수신기에서 수신된 직교 주파수 분할 다중 신호의 심볼에 포함된 샘플 단위로 I-채널 신호와 Q-채널 신호의 부정합을 검출하는 시간영역 IQ 부정합 검출 장치에 있어서,
입력되는 I-채널 신호를 한 샘플간격 지연시키는 제1 지연기;
상기 지연된 I-채널 신호에 감쇠계수를 승산하는 제1 승산기;
현재 입력되는 I-채널 신호와 상기 감쇠계수가 승산된 지연 I-채널 신호의 위상차를 구하는 제1 위상차 검출기;
상기 현재 입력되는 I-채널 신호의 절대값 및 상기 감쇠계수가 승산된 지연 I-채널 신호의 절대값을 합산하고 상기 제1 위상차 검출기에서 구한 위상차에 변환계수를 곱한 값을 감산하여 출력하는 수정 I-채널 진폭 연산부;
입력되는 Q-채널 신호를 한 샘플간격 지연시키는 제2 지연기;
상기 지연된 Q-채널 신호에 상기 감쇠계수를 승산하는 제2 승산기;
현재 입력되는 Q-채널 신호와 상기 감쇠계수가 승산된 지연 Q-채널 신호의 위상차를 구하는 제2 위상차 검출기;
상기 현재 입력되는 Q-채널 신호의 절대값 및 상기 감쇠계수가 승산된 지연 Q-채널 신호의 절대값을 합산하고 상기 제2 위상차 검출기에서 구한 위상차에 변환계수를 곱한 값을 감산하여 출력하는 수정 Q-채널 진폭 연산부; 및
상기 수정 I-채널 진폭 연산부의 출력에서 상기 수정 Q-채널 진폭 연산부의 출력을 감산하는 진폭 오차 연산부로 이루어진 진폭 IQ 부정합 검출부를 포함하는 시간영역 IQ 부정합 검출 장치도 제공한다.
바람직하게, 상기 수정 I-채널 진폭 연산부는, 상기 현재 입력되는 I-채널 신호의 절대값을 계산하여 출력하는 제1 절대값 연산부와, 상기 감쇠계수가 승산된 지연 I-채널 신호의 절대값을 계산하여 출력하는 제2 절대값 연산부와, 상기 제1 위상차 검출기의 출력에 상기 변환계수 승산하여 출력하는 제3 승산기와, 상기 제2 절대값 연산부의 출력과 상기 제3 승산기의 출력을 합산하여 출력하는 제1 합산기, 및 상기 제1 절대값 연산부의 출력과 상기 제1 합산기의 출력을 합산하여 출력하는 제2 합산기를 포함할 수 있다.
또한, 상기 수정 Q-채널 진폭 연산부는, 상기 현재 입력되는 Q-채널 신호의 절대값을 계산하여 출력하는 제3 절대값 연산부와, 상기 감쇠계수가 승산된 지연 Q-채널 신호의 절대값을 계산하여 출력하는 제4 절대값 연산부와, 상기 제2 위상차 검출기의 출력에 상기 변환계수를 승산하여 출력하는 제4 승산기와, 상기 제4 절대값 연산부의 출력과 상기 제4 승산기의 출력을 합산하여 출력하는 제3 합산기, 및 상기 제3 절대값 연산부의 출력과 상기 제3 합산기의 출력을 합산하여 출력하는 제4 합산기를 포함할 수 있다.
이 경우, 상기 진폭 오차 연산부는 상기 제2 합산기의 출력에서 상기 제4 합산기의 출력을 감산하는 감산기일 수 있다.
더하여, 상기 제1 위상차 검출기는, 상기 현재 입력되는 I-채널 신호를 한 샘플간격 지연시켜 출력하는 제3 지연기와, 상기 감쇠계수가 승산된 지연 I-채널 신호를 한 샘플간격 지연시켜 출력하는 제4 지연기와, 상기 현재 입력되는 I-채널 신호와 상기 감쇠계수가 승산된 지연 I-채널 신호를 승산하여 그 결과를 출력하는 제1 서브 위상차 검출기와, 상기 현재 입력되는 I-채널 신호와 상기 제4 지연기의 출력을 승산하여 그 결과를 출력하는 제2 서브 위상차 검출기와, 상기 감쇠계수가 승산된 지연 I-채널 신호와 상기 제3 지연기의 출력을 승산하여 출력하는 제3 서브 위상차 검출기, 및 상기 제2 및 제3 서브 위상차 검출기의 출력에 각각 상기 감쇠계수를 승산하여 그 결과를 서로 합산하고, 상기 제1 서브 위상차 검출기의 출력에 상기 합산 결과를 감산하여 출력하는 I-채널 위상차 연산부를 포함하는 것이 바람직하다.
또한, 상기 제2 위상차 검출기는, 상기 현재 입력되는 Q-채널 신호를 한 샘 플간격 지연시켜 출력하는 제5 지연기와, 상기 감쇠계수가 승산된 지연 Q-채널 신호를 한 샘플간격 지연시켜 출력하는 제6 지연기와, 상기 현재 입력되는 Q-채널 신호와 상기 감쇠계수가 승산된 지연 Q-채널 신호를 승산하여 그 결과를 출력하는 제4 서브 위상차 검출기와, 상기 현재 입력되는 Q-채널 신호와 상기 제6 지연기의 출력을 승산하여 그 결과를 출력하는 제5 서브 위상차 검출기와, 상기 감쇠계수가 승산된 지연 Q-채널 신호와 상기 제5 지연기의 출력을 승산하여 출력하는 제6 서브 위상차 검출기, 및 상기 제5 및 제6 서브 위상차 검출기의 출력에 각각 상기 감쇠계수를 승산하여 그 결과를 서로 합산하고, 상기 제3 서브 위상차 검출기의 출력에 상기 합산 결과를 감산하여 출력하는 Q-채널 위상차 연산부를 포함하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 또한, 본 발명을 설명함에 있어서, 정의되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 것으로, 이는 당 분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 아니 될 것이다.
도 2는 본 발명에 따른 시간영역 위상(Phase) IQ 부정합 검출부를 도시한 블록 구성도이다. 도 2에 도시된 시간영역 위상 IQ 부정합 검출부는 도 1에 도시된 위상 부정합 검출기(131)를 대체하여 적용할 수 있으며, OFDM 신호가 갖는 페이딩의 영향을 감소시켜 위상 부정합 검출의 정확도를 향상시킨 것이다.
도 2를 참조하면, 본 발명에 따른 시간영역 위상 IQ 부정합 검출부는, 입력되는 I-채널 신호를 한 샘플간격 지연시키는 제1 지연기(21a)와, 입력되는 Q-채널 신호를 한 샘플간격 지연시키는 제2 지연기(21b)와, 현재 입력되는 I-채널 신호와 현재 입력되는 Q-채널 신호를 승산하여 그 결과를 출력하는 제1 위상 부정합 검출기(22a)와, 현재 입력되는 I-채널 신호와 상기 지연된 Q-채널 신호를 승산하여 그 결과를 출력하는 제2 위상 부정합 검출기(22b)와, 상기 지연된 I-채널 신호와 현재 입력되는 Q-채널 신호를 승산하여 그 결과를 출력하는 제3 위상 부정합 검출기(22c)와, 상기 제2 및 제3 위상 부정합 검출기의 출력에 각각 감쇠계수(η)를 승산하여 그 결과를 서로 합산하고, 상기 제1 위상 부정합 검출기의 출력에 상기 합산 결과를 감산하여 위상 오차값을 출력하는 위상 오차 연산부(23)를 포함하여 구성된다.
상기 위상 오차 연산부(23)는 상기 제2 위상 부정합 검출기(22b)의 출력에 감쇠계수(η)를 승산하는 제1 승산기(231a)와, 상기 제3 위상 부정합 검출기(22c)의 출력에 감쇠계수(η)를 승산하는 제2 승산기(231b)와, 상기 제1 승산기(231a)와 제2 승산기(231b)의 출력을 합산하는 합산기(232)와, 상기 제1 위상 부정합 검출기(22a)의 출력에서 상기 합산기(232)의 출력을 감산하는 감산기(233)를 포함할 수 있다.
또한, 도 3은 본 발명에 따른 시간영역 진폭(Amplitude) IQ 부정합 검출부를 도시한 블록 구성도이다. 도 3에 도시된 시간영역 진폭 IQ 부정합 검출부는 도 1에 도시된 진폭 부정합 검출기(121)를 대체하여 적용할 수 있으며, OFDM 신호가 갖는 페이딩의 영향을 감소시켜 진폭 부정합 검출의 정확도를 향상시킨 것이다.
도 3을 참조하면, 본 발명에 따른 시간영역 진폭 IQ 부정합 검출부는, 입력되는 I-채널 신호를 한 샘플간격 지연시키는 제1 지연기(31)와, 상기 지연된 I-채널 신호에 감쇠계수(μ)를 승산하는 제1 승산기(32)와, 현재 입력되는 I-채널 신호와 상기 감쇠계수(μ)가 승산된 지연 I-채널 신호의 위상차를 구하는 제1 위상차 검출기(33)와, 상기 현재 입력되는 I-채널 신호의 절대값 및 상기 감쇠계수(μ)가 승산된 지연 I-채널 신호의 절대값을 합산하고 상기 제1 위상차 검출기(33)에서 구한 위상차에 변환계수(γ)를 곱한 값을 감산하여 출력하는 수정 I-채널 진폭 연산부(34)와, 입력되는 Q-채널 신호를 한 샘플간격 지연시키는 제2 지연기(41)와, 상기 지연된 Q-채널 신호에 상기 감쇠계수(μ)를 승산하는 제2 승산기(42)와, 현재 입력되는 Q-채널 신호와 상기 감쇠계수(μ)가 승산된 지연 Q-채널 신호의 위상차를 구하는 제2 위상차 검출기(43)와, 상기 현재 입력되는 Q-채널 신호의 절대값 및 상기 감쇠계수(μ)가 승산된 지연 Q-채널 신호의 절대값을 합산하고 상기 제2 위상차 검출기(43)에서 구한 위상차에 변환계수(γ)를 곱한 값을 감산하여 출력하는 수정 Q-채널 진폭 연산부(44)와, 상기 수정 I-채널 진폭 연산부(34)의 출력에서 상기 수 정 Q-채널 진폭 연산부(44)의 출력을 감산하는 진폭 오차 연산부(51)를 포함하여 구성된다.
상기 수정 I-채널 진폭 연산부(34)는, 상기 현재 입력되는 I-채널 신호의 절대값을 계산하여 출력하는 제1 절대값 연산부(341)와, 상기 감쇠계수(μ)가 승산된 지연 I-채널 신호의 절대값을 계산하여 출력하는 제2 절대값 연산부(342)와, 상기 제1 위상차 검출기(33)의 출력에 변환계수(γ)를 승산하여 출력하는 제3 승산기(343)와, 상기 제2 절대값 연산부(342)의 출력과 상기 제3 승산기(343)의 출력을 합산하여 출력하는 제1 합산기(344)와, 상기 제1 절대값 연산부(341)의 출력과 상기 제1 합산기(344)의 출력을 합산하여 출력하는 제2 합산기(345)를 포함할 수 있다.
상기 수정 Q-채널 진폭 연산부(44)는, 상기 현재 입력되는 Q-채널 신호의 절대값을 계산하여 출력하는 제3 절대값 연산부(441)와, 상기 감쇠계수(μ)가 승산된 지연 Q-채널 신호의 절대값을 계산하여 출력하는 제4 절대값 연산부(442)와, 상기 제2 위상차 검출기(43)의 출력에 변환계수(γ)를 승산하여 출력하는 제4 승산기(443)와, 상기 제4 절대값 연산부(442)의 출력과 상기 제4 승산기(443)의 출력을 합산하여 출력하는 제3 합산기(444)와, 상기 제3 절대값 연산부(441)의 출력과 상기 제3 합산기(444)의 출력을 합산하여 출력하는 제4 합산기(445)를 포함할 수 있다.
또한, 상기 진폭 오차 연산부(51)는 상기 제2 합산기(345)의 출력에서 상기 제4 합산기(445)의 출력을 감산하는 감산기(51)일 수 있다.
이하, 본 발명의 작용 및 효과를 상세하게 설명한다.
먼저, 도 4를 참조하여 페이딩이 발생한 직교 주파수 분할 다중(OFDM) 신호의 개념을 설명하기로 한다. 도 4는 페이딩이 발생한 OFDM 신호를 벡터 개념으로 표현한 도면(signal vector presentation)이다.
도 4를 참조하면, OFDM 송신기에서 송신한 신호가 's(n)'이라고 하는 경우, OFDM 수신기에서는 송신된 신호인 's(n)'만을 수신하여야 하지만, 통신채널이 갖는 페이딩(fading)에 의해 페이딩 성분인 이전 샘플 신호가 함께 OFDM 수신기에 수신된다. 따라서, 실제 OFDM 수신기에서 현재 수신되는 신호(
Figure 112006089061419-pat00001
)는 송신기에서 송신한 신호 's(n)'에 이전 샘플 성분인 's(n-1)' 성분이 포함된 것으로 도 4에 도시한 것과 같이 벡터합으로 나타낼 수 있다. 이를 식으로 나타내면 하기 식 1 및 식 2와 같다.
[식 1]
Figure 112006089061419-pat00002
[식 2]
Figure 112006089061419-pat00003
상기 식 1은 페이딩 성분이 결합된 I-채널 수신신호를 나타내고, 식 2는 페이딩 성분이 결합된 Q-채널 수신신호를 나타낸다. 본 발명은 시간영역 IQ 부정합 검출 장치에 관한 것이므로, 상기 식 1, 2에서 수신신호는 OFDM 수신기에서 시간영 역 IQ 부정합 검출이 수행되는 아날로그-디지털 변환된 신호이며 IQ 부정합 검출의 단위가 되는 심볼 내의 샘플을 나타내는 것으로 이해될 수 있다. 또한, 상기 식 1, 2에서 계수 α는 이전 샘플의 감쇠값을 나타내는 것으로, 약 0.1 내지 0.3의 값을 갖는 것으로 가정할 수 있다. 즉, OFDM 수신기에서 수신되는 페이딩의 영향을 받은 신호는 송신기에서 현재 송신한 신호에 이전 샘플 성분이 약 10 내지 30% 포함된 것으로 이해될 수 있다.
한편, IQ 부정합을 검출하기 위한 식은 하기 식 3과 식 4와 같이 나타낼 수 있다. 하기 식 3은 진폭 IQ 부정합을 나타낸 식이며, 하기 식 4는 위상 IQ 부정합을 나타낸 식이다.
[식 3]
Figure 112006089061419-pat00004
[식 4]
Figure 112006089061419-pat00005
상기 식 3에 나타난 것과 같이, 진폭 IQ 부정합을 검출하기 위해서는 I-채널 신호와 Q-채널 신호 각각의 절대값 차를 구하게되고, 위상 IQ 부정합을 검출하기 위해서는 I-채널 신호와 Q-채널 신호의 곱을 구하게 된다.
상기 식 1 내지 식 4를 이용하면, 페이딩이 발생한 신호의 진폭 IQ 부정합 및 위상 IQ 부정합은 각각 하기 식 5와 식 6과 같이 나타난다.
[식 5]
Figure 112006089061419-pat00006
[식 6]
Figure 112006089061419-pat00007
상기 식 5와 식 6에 나타난 바와 같이, 통신채널에 의해 페이딩이 발생하는 경우, 페이딩에 의한 성분들로 인해 I-채널의 신호와 Q-채널 신호 사이의 부정합을 정확하게 검출할 수 없으며, 이로 인해 IQ 부정합 보상 장치의 성능이 현저하게 열화된다. 본 발명은 상기 식 5 및 식 6에 나타난 진폭 IQ 부정합 및 위상 IQ 부정합에 나타나는 페이딩 성분들의 효과를 최소화할 수 있는 진폭 IQ 부정합 검출부 및 위상 IQ 부정합 검출부를 제공한다.
먼저, 도 2를 참조하여 위상 IQ 부정합 검출부의 동작을 설명한다.
도 2에 도시된 것과 같이, 위상 IQ 부정합 검출부에는 페이딩 성분을 갖는 I-채널 신호와 Q-채널 신호가 입력된다. 각각 페이딩 성분을 갖는 I-채널 신호와 Q 채널 신호는 각각 제1 지연기(21a) 및 제2 지연기(21b)에서 한 샘플간격씩 지연된다.
제1 위상 부정합 검출기(22a)는 현재 입력되는 페이딩 성분을 갖는 I-채널 신호와 Q-채널 신호를 서로 승산한다.
또한, 제2 위상 부정합 검출기(22b)는 현재 입력되는 페이딩 성분을 갖는 I-채널 신호와 상기 제2 지연기(21b)에 의해 지연된 패이딩을 갖는 Q-채널 신호를 승산하여 그 결과를 출력한다. 상기 제2 위상 부정합 검출기(22b)의 출력 신호는 Q-채널 신호를 한 샘플간격 지연시킨 신호와 현재 입력되는 I-채널 신호를 서로 곱하기 때문에 식 6에 나타나는 'sI(n)·sQ(n-1)' 항을 포함하게 되며, 나머지 항은 감쇠계수(α 또는 α2)를 모두 포함하게 된다. 이 제2 위상 부정합 검출기(22b)에서 출력되는 신호는 이 후 위상 오차 연산부(23)에서 추가적으로 감쇠계수(η)가 곱하여지므로,상기 'sI(n)·sQ(n-1)' 항을 제외한 나머지 항의 계수값은 매우 작아져 해당 항들의 영향은 무시할 수 있는 수준이 된다.
이와 유사하게, 제3 위상 부정합 검출기(22c)는 현재 입력되는 페이딩 성분을 갖는 Q-채널 신호와 상기 제1 지연기(21a)에 의해 지연된 패이딩을 갖는 I-채널 신호를 승산하여 그 결과를 출력한다. 상기 제3 위상 부정합 검출기(22c)의 출력 신호는 I-채널 신호를 한 샘플간격 지연시킨 신호와 현재 입력되는 Q-채널 신호를 서로 곱하기 때문에 식 6에 나타나는 'sI(n-1)·sQ(n)' 항을 포함하게 되며, 나머지 항은 감쇠계수(α 또는 α2)를 모두 포함하게 된다. 이 제3 위상 부정합 검출기(22c)에서 출력되는 신호는 이 후 위상 오차 연산부(23)에서 추가적으로 감쇠계 수(η)가 곱하여지므로,상기 'sI(n-1)·sQ(n)' 항을 제외한 나머지 항의 계수값은 매우 작아져 해당 항들의 영향은 무시할 수 있는 수준이 된다.
상술한 바와 같이, 상기 제2 위상 부정합 검출기(22b) 및 제3 위상 부정합 검출기(22c)에서 출력되는 신호는 각각 위상 오차 연산부(23) 내의 제1 및 제2 승산기(231a, 231b)에 의해 감쇠계수(η)가 곱해진다. 상기 감쇠계수(η)는 통신 채널에 의해 발생하는 페이딩에 의해 이전 샘플의 신호가 더해질 때 갖는 감쇠계수(α)와 동일한 값인 것이 가장 바람직하다. 그러나, 파일럿 신호를 사용하지 않는 시스템에서 상기 감쇠계수(α)를 정확하게 산출하기 매우 어려우므로, 상기 감쇠계수(η)는 반복적인 시뮬레이션 또는 실험적인 방법을 통해 가장 안정된 값을 구하여 사용할 수 있다. 상기 제1 및 제2 승산기(231a, 231b)는 상기 제2 위상 부정합 검출기(22b) 및 제3 위상 부정합 검출기(22c)의 출력에 각각 상기 감쇠계수(η)를 곱함으로써 실질적으로 'sI(n)·sQ(n-1)'항 및 'sI(n-1)·sQ(n)'항에 감쇠계수(η) 곱한 신호를 출력하게 된다. 상기 제1 및 제2 승산기(231a, 231b)의 출력은 합산기(232)에 의해 합산된다.
한편, 상기 제1 위상 부정합 검출기(22a)는 페이딩 성분을 갖는 현재의 I-채널 신호 및 Q-채널 신호를 서로 곱하기 때문에 상기 식 6에 나타난 것과 같은 신호를 출력하게 된다. 상기한 바와 같이, 상기 식 6에서 'α2'의 계수를 갖는 항은 계수의 크기가 매우 작으므로 무시될 수 있다.
상기 위상 오차 연산부(23) 내의 감산기(233)는, 상기 제1 위상 부정합 검출 기(22a)에서 출력되는 신호에서 상기 합산기(232)에서 출력되는 신호를 감산하게 된다. 즉, 상기 합산기(232)에서 출력되는 신호는 'sI(n)·sQ(n-1)'항 및 'sI(n-1)·sQ(n)'항에 감쇠계수(η) 곱한 신호의 합인 신호이므로, 상기 감산기(233)에 의해 상기 식 6에 나타난 'sI(n)·sQ(n-1)'항 및 'sI(n-1)·sQ(n)'항을 제거할 수 있게 된다. 따라서, 상기 감산기(233)에서 출력되는 신호는 페이딩 성분에 의한 영향을 제거한 I-채널과 Q-채널의 위상 부정합을 검출한 신호가 된다.
이어, 도 3을 참조하여 진폭 IQ 부정합 검출부의 동작을 설명한다.
본 발명의 진폭 IQ 부정합 검출부는 도 4에 도시된 것과 같이, 각 신호가 형성하는 삼각형에서 수신된 신호와 페이딩 성분으로 나타나는 이전 샘플의 신호가 갖는 위상차(φ)를 구하고 이를 이용하여 송신기에서 송신한 신호인 's(n)'의 크기를 유추하는 것을 기본적인 원리로 한다.
도 3에 도시된 것과 같이, 진폭 IQ 부정합 검출부에는 페이딩 성분을 갖는 I-채널 신호와 Q-채널 신호가 입력된다. 각각 페이딩 성분을 갖는 I-채널 신호와 Q 채널 신호는 각각 제1 지연기(31) 및 제2 지연기(41)에서 한 샘플간격씩 지연된다.
제1 승산기(32) 및 제2 승산기(42)는 상기 제1 지연기(31) 및 제2 지연기(41)에서 한 샘플간격씩 지연된 신호 각각에 감쇠계수(μ)를 곱한다. 상기 감쇠계수(μ)는, 전술한 위상 IQ 부정합 검출부의 설명에서 기재된 감쇠계수(η)와 동일한 원리에 의해 산출되고 적용되는 것이다.
제1 위상차 검출기(33)는 현재 수신되는 페이딩 성분을 포함한 I-채널 신호와 제1 승산기(32)에서 출력되는 감쇠계수(μ)가 적용된 지연 I-채널 신호의 위상차(φ)를 검출하여 출력한다.
상기 제1 위상차 검출기(33)의 출력은 수정 I-채널 진폭 연산부(34)의 제3 승산기(343)에 의해 변환계수(γ)가 승산된다. 상기 변환계수(γ)는 코사인 법칙에 의해 결정될 수 있다. 또한, 상기 수정 I-채널 진폭 연산부(34)의 제1 절대값 연산부(341)는 현재 입력되는 페이딩 성분을 갖는 I-채널 신호의 절대값을 출력하고, 상기 수정 I-채널 진폭 연산부(34)의 제2 절대값 연산부(341)는 감쇠계수(μ)가 곱해진 지연 I-채널 신호의 절대값을 출력한다. 상기 제1 절대값 연산부(341), 제2 절대값 연산부(342) 및 제3 승산기(343)의 출력은 수정 I-채널 진폭 연산부(34)의 제1 합산기(344) 및 제2 합산기(345)에 의해 모두 합산되어 수정된 I-채널 신호로서 수정 I-채널 진폭 연산부(34)의 출력이 된다. 즉, 수정 I-채널 진폭 연산부(34)는 상기 도 4에 도시한 것과 같은 각 신호가 형성하는 삼각형에 코사인 법칙의 원리를 적용함으로써 페이딩 성분이 제거된 I-채널 신호를 산출할 수 있게 된다.
이와 유사하게, 제2 위상차 검출기(43)는 현재 수신되는 페이딩 성분을 포함한 Q-채널 신호와 제2 승산기(42)에서 출력되는 감쇠계수(μ)가 적용된 지연 Q-채널 신호의 위상차(φ)를 검출하여 출력한다.
상기 제2 위상차 검출기(43)의 출력은 수정 Q-채널 진폭 연산부(44)의 제4 승산기(443)에 의해 변환계수(γ)가 승산된다. 또한, 상기 수정 Q-채널 진폭 연산부(44)의 제3 절대값 연산부(441)는 현재 입력되는 페이딩 성분을 갖는 Q-채널 신 호의 절대값을 출력하고, 상기 수정 Q-채널 진폭 연산부(44)의 제4 절대값 연산부(441)는 감쇠계수(μ)가 곱해진 지연 Q-채널 신호의 절대값을 출력한다. 상기 제3 절대값 연산부(441), 제4 절대값 연산부(442) 및 제4 승산기(443)의 출력은 수정 Q-채널 진폭 연산부(44)의 제3 합산기(444) 및 제4 합산기(445)에 의해 모두 합산되어 수정된 Q-채널 신호로서 수정 Q-채널 진폭 연산부(44)의 출력이 된다. 즉, 수정 Q-채널 진폭 연산부(44)는 상기 도 4에 도시한 것과 같은 각 신호가 형성하는 삼각형에 코사인 법칙의 원리를 적용함으로써 페이딩 성분이 제거된 Q-채널 신호를 산출할 수 있게 된다.
진폭 IQ 부정합 검출부(51)는, 상기 수정 I-채널 진폭 연산부(34)의 출력에서 상기 수정 Q-채널 진폭 연산부(44)의 출력을 감산하여, 페이딩 성분이 제거된 진폭 IQ 부정합을 검출할 수 있게 된다.
한편, 도시하지는 않았지만, 상기 제1 위상차 검출기(33)와 제2 위상차 검출기(43)에 입력되는 신호들은 모두 페이딩 성분을 포함하고 있는 신호이므로, 이 페이딩 성분에 의한 영향을 제거하여 더욱 정확한 위상차를 검출하기 위해, 전술한 도 2에 도시된 것과 같은 위상 IQ 부정합 검출기의 구조를 상기 제1 위상차 검출기(33)와 제2 위상차 검출기(43)에 채용할 수 있다.
이 경우, 상기 제1 위상차 검출기는, 상기 현재 입력되는 I-채널 신호를 한 샘플간격 지연시켜 출력하는 제3 지연기, 상기 감쇠계수가 승산된 지연 I-채널 신호를 한 샘플간격 지연시켜 출력하는 제4 지연기, 상기 현재 입력되는 I-채널 신호 와 상기 감쇠계수가 승산된 지연 I-채널 신호를 승산하여 그 결과를 출력하는 제1 서브 위상차 검출기, 상기 현재 입력되는 I-채널 신호와 상기 제4 지연기의 출력을 승산하여 그 결과를 출력하는 제2 서브 위상차 검출기, 상기 감쇠계수가 승산된 지연 I-채널 신호와 상기 제3 지연기의 출력을 승산하여 출력하는 제3 서브 위상차 검출기 및 상기 제2 및 제3 서브 위상차 검출기의 출력에 각각 상기 감쇠계수를 승산하여 그 결과를 서로 합산하고, 상기 제1 서브 위상차 검출기의 출력에 상기 합산 결과를 감산하여 출력하는 I-채널 위상차 연산부를 포함하여 구현될 수 있다.
상기 제1 위상차 검출기 내의 상기 제3 지연기는 도 2의 제1 지연기(21a)에 상응하는 요소이며, 상기 제4 지연기는 도 2의 제2 지연기(21b)에 상응하는 요소이며, 상기 제1 서브 위상차 검출기는 도 2의 제1 위상 부정합 검출기(22a)에 상응하는 요소이며, 상기 제2 서브 위상차 검출기는 도 2의 제2 위상 부정합 검출기(22b)에 상응하는 요소이며, 상기 제3 서브 위상차 검출기는 도 2의 제3 위상 부정합 검출기(22c)에 상응하는 요소이며, 상기 I-채널 위상차 연산부는 도 2의 위상 IQ 부정합 검출부(23)에 상응하는 요소이다.
이와 마찬가지로, 상기 제2 위상차 검출기는, 상기 현재 입력되는 Q-채널 신호를 한 샘플간격 지연시켜 출력하는 제5 지연기와, 상기 감쇠계수가 승산된 지연 Q-채널 신호를 한 샘플간격 지연시켜 출력하는 제6 지연기와, 상기 현재 입력되는 Q-채널 신호와 상기 감쇠계수가 승산된 지연 Q-채널 신호를 승산하여 그 결과를 출력하는 제4 서브 위상차 검출기와, 상기 현재 입력되는 Q-채널 신호와 상기 제6 지연기의 출력을 승산하여 그 결과를 출력하는 제5 서브 위상차 검출기와, 상기 감쇠 계수가 승산된 지연 Q-채널 신호와 상기 제5 지연기의 출력을 승산하여 출력하는 제6 서브 위상차 검출기, 및 상기 제5 및 제6 서브 위상차 검출기의 출력에 각각 상기 감쇠계수를 승산하여 그 결과를 서로 합산하고, 상기 제3 서브 위상차 검출기의 출력에 상기 합산 결과를 감산하여 출력하는 Q-채널 위상차 연산부를 포함하여 구현될 수 있다.
상기 제1 위상차 검출기의 경우와 마찬가지로, 상기 제2 위상차 검출기 내의 상기 제5 지연기는 도 2의 제1 지연기(21a)에 상응하는 요소이며, 상기 제6 지연기는 도 2의 제2 지연기(21b)에 상응하는 요소이며, 상기 제4 서브 위상차 검출기는 도 2의 제1 위상 부정합 검출기(22a)에 상응하는 요소이며, 상기 제5 서브 위상차 검출기는 도 2의 제2 위상 부정합 검출기(22b)에 상응하는 요소이며, 상기 제6 서브 위상차 검출기는 도 2의 제3 위상 부정합 검출기(22c)에 상응하는 요소이며, 상기 Q-채널 위상차 연산부는 도 2의 위상 IQ 부정합 검출부(23)에 상응하는 요소이다.
상기 제1 위상차 검출기 및 제2 위상차 검출기의 동작에 대해서는, 전술한 위상 IQ 부정합 검출부의 동작과 동일하므로 상세한 설명은 생략하기로 한다.
이상에서 설명한 바와 같이, 본 발명에 따르면 통신채널에 의해 수신된 신호가 페이딩의 영향을 받는 경우 이 페이딩에 의한 영향을 최소화하여 위상 및 진폭 IQ 부정합을 검출할 수 있으므로, 위상 및 진폭 IQ 부정합 검출의 신뢰성을 현저하 게 향상시킬 수 있는 효과가 있다.
또한 본 발명에 따르면, 페이딩의 영향을 최소화하여 위상 및 진폭 IQ 부정합을 검출함으로써 시간영역 IQ 부정합 보상 성능을 향상시키고, 특히 파일럿 신호의 수가 적은 지상파 DMB와 같은 통신시스템에서 적절한 시간영역 IQ 부정합 보상을 제공할 수 있는 효과가 있다.

Claims (8)

  1. 직교 주파수 분할 다중 수신기에서 수신된 직교 주파수 분할 다중 신호의 심볼에 포함된 샘플 단위로 I-채널 신호와 Q-채널 신호의 부정합을 검출하는 시간영역 IQ 부정합 검출 장치에 있어서,
    입력되는 I-채널 신호를 한 샘플간격 지연시키는 제1 지연기;
    입력되는 Q-채널 신호를 한 샘플간격 지연시키는 제2 지연기;
    현재 입력되는 I-채널 신호와 현재 입력되는 Q-채널 신호를 승산하여 그 결과를 출력하는 제1 위상 부정합 검출기;
    상기 현재 입력되는 I-채널 신호와 상기 지연된 Q-채널 신호를 승산하여 그 결과를 출력하는 제2 위상 부정합 검출기;
    상기 지연된 I-채널 신호와 상기 현재 입력되는 Q-채널 신호를 승산하여 그 결과를 출력하는 제3 위상 부정합 검출기; 및
    상기 제2 및 제3 위상 부정합 검출기의 출력에 각각 감쇠계수를 승산하여 그 결과를 서로 합산하고, 상기 제1 위상 부정합 검출기의 출력에 상기 합산 결과를 감산하여 위상 오차값을 출력하는 위상 오차 연산부로 이루어진 위상 IQ 부정합 검출부를 포함하는 시간영역 IQ 부정합 검출 장치.
  2. 제1항에 있어서, 상기 위상 오차 연산부는,
    상기 제2 위상 부정합 검출기의 출력에 상기 감쇠계수를 승산하는 제1 승산 기;
    상기 제3 위상 부정합 검출기의 출력에 상기 감쇠계수를 승산하는 제2 승산기;
    상기 제1 승산기와 제2 승산기의 출력을 합산하는 합산기; 및
    상기 제1 위상 부정합 검출기의 출력에서 상기 합산기의 출력을 감산하는 감산기를 포함하는 것을 특징으로 하는 시간영역 IQ 부정합 검출 장치.
  3. 직교 주파수 분할 다중 수신기에서 수신된 직교 주파수 분할 다중 신호의 심볼에 포함된 샘플 단위로 I-채널 신호와 Q-채널 신호의 부정합을 검출하는 시간영역 IQ 부정합 검출 장치에 있어서,
    입력되는 I-채널 신호를 한 샘플간격 지연시키는 제1 지연기;
    상기 지연된 I-채널 신호에 감쇠계수를 승산하는 제1 승산기;
    현재 입력되는 I-채널 신호와 상기 감쇠계수가 승산된 지연 I-채널 신호의 위상차를 구하는 제1 위상차 검출기;
    상기 현재 입력되는 I-채널 신호의 절대값 및 상기 감쇠계수가 승산된 지연 I-채널 신호의 절대값을 합산하고 상기 제1 위상차 검출기에서 구한 위상차에 변환계수를 곱한 값을 감산하여 출력하는 수정 I-채널 진폭 연산부;
    입력되는 Q-채널 신호를 한 샘플간격 지연시키는 제2 지연기;
    상기 지연된 Q-채널 신호에 상기 감쇠계수를 승산하는 제2 승산기;
    현재 입력되는 Q-채널 신호와 상기 감쇠계수가 승산된 지연 Q-채널 신호의 위상차를 구하는 제2 위상차 검출기;
    상기 현재 입력되는 Q-채널 신호의 절대값 및 상기 감쇠계수가 승산된 지연 Q-채널 신호의 절대값을 합산하고 상기 제2 위상차 검출기에서 구한 위상차에 변환계수를 곱한 값을 감산하여 출력하는 수정 Q-채널 진폭 연산부; 및
    상기 수정 I-채널 진폭 연산부의 출력에서 상기 수정 Q-채널 진폭 연산부의 출력을 감산하는 진폭 오차 연산부로 이루어진 진폭 IQ 부정합 검출부를 포함하는 시간영역 IQ 부정합 검출 장치.
  4. 제3항에 있어서, 상기 수정 I-채널 진폭 연산부는,
    상기 현재 입력되는 I-채널 신호의 절대값을 계산하여 출력하는 제1 절대값 연산부;
    상기 감쇠계수가 승산된 지연 I-채널 신호의 절대값을 계산하여 출력하는 제2 절대값 연산부;
    상기 제1 위상차 검출기의 출력에 상기 변환계수 승산하여 출력하는 제3 승산기;
    상기 제2 절대값 연산부의 출력과 상기 제3 승산기의 출력을 합산하여 출력하는 제1 합산기; 및
    상기 제1 절대값 연산부의 출력과 상기 제1 합산기의 출력을 합산하여 출력하는 제2 합산기를 포함하는 것을 특징으로 하는 시간영역 IQ 부정합 검출 장치.
  5. 제4항에 있어서, 상기 수정 Q-채널 진폭 연산부는,
    상기 현재 입력되는 Q-채널 신호의 절대값을 계산하여 출력하는 제3 절대값 연산부;
    상기 감쇠계수가 승산된 지연 Q-채널 신호의 절대값을 계산하여 출력하는 제4 절대값 연산부;
    상기 제2 위상차 검출기의 출력에 상기 변환계수를 승산하여 출력하는 제4 승산기;
    상기 제4 절대값 연산부의 출력과 상기 제4 승산기의 출력을 합산하여 출력하는 제3 합산기; 및
    상기 제3 절대값 연산부의 출력과 상기 제3 합산기의 출력을 합산하여 출력하는 제4 합산기를 포함하는 것을 특징으로 하는 시간영역 IQ 부정합 검출 장치.
  6. 제5항에 있어서, 상기 진폭 오차 연산부는
    상기 제2 합산기의 출력에서 상기 제4 합산기의 출력을 감산하는 감산기인 것을 특징으로 하는 시간영역 IQ 부정합 검출 장치.
  7. 제3항에 있어서, 상기 제1 위상차 검출기는
    상기 현재 입력되는 I-채널 신호를 한 샘플간격 지연시켜 출력하는 제3 지연기;
    상기 감쇠계수가 승산된 지연 I-채널 신호를 한 샘플간격 지연시켜 출력하는 제4 지연기;
    상기 현재 입력되는 I-채널 신호와 상기 감쇠계수가 승산된 지연 I-채널 신호를 승산하여 그 결과를 출력하는 제1 서브 위상차 검출기;
    상기 현재 입력되는 I-채널 신호와 상기 제4 지연기의 출력을 승산하여 그 결과를 출력하는 제2 서브 위상차 검출기;
    상기 감쇠계수가 승산된 지연 I-채널 신호와 상기 제3 지연기의 출력을 승산하여 출력하는 제3 서브 위상차 검출기; 및
    상기 제2 및 제3 서브 위상차 검출기의 출력에 각각 상기 감쇠계수를 승산하여 그 결과를 서로 합산하고, 상기 제1 서브 위상차 검출기의 출력에 상기 합산 결과를 감산하여 출력하는 I-채널 위상차 연산부를 포함하는 것을 특징으로 하는 시간영역 IQ 부정합 검출 장치.
  8. 제3항에 있어서, 상기 제2 위상차 검출기는,
    상기 현재 입력되는 Q-채널 신호를 한 샘플간격 지연시켜 출력하는 제5 지연기;
    상기 감쇠계수가 승산된 지연 Q-채널 신호를 한 샘플간격 지연시켜 출력하는 제6 지연기;
    상기 현재 입력되는 Q-채널 신호와 상기 감쇠계수가 승산된 지연 Q-채널 신호를 승산하여 그 결과를 출력하는 제4 서브 위상차 검출기;
    상기 현재 입력되는 Q-채널 신호와 상기 제6 지연기의 출력을 승산하여 그 결과를 출력하는 제5 서브 위상차 검출기;
    상기 감쇠계수가 승산된 지연 Q-채널 신호와 상기 제5 지연기의 출력을 승산하여 출력하는 제6 서브 위상차 검출기; 및
    상기 제5 및 제6 서브 위상차 검출기의 출력에 각각 상기 감쇠계수를 승산하여 그 결과를 서로 합산하고, 상기 제3 서브 위상차 검출기의 출력에 상기 합산 결과를 감산하여 출력하는 Q-채널 위상차 연산부를 포함하는 것을 특징으로 하는 시간영역 IQ 부정합 검출 장치.
KR1020060119886A 2006-11-30 2006-11-30 직교 주파수 분할 다중 수신기의 시간영역 ｉｑ 부정합검출 장치 KR100809206B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060119886A KR100809206B1 (ko) 2006-11-30 2006-11-30 직교 주파수 분할 다중 수신기의 시간영역 ｉｑ 부정합검출 장치
DE102007057378.4A DE102007057378B4 (de) 2006-11-30 2007-11-27 Detektionsvorrichtung für Zeitbereich-IQ-Fehlanpassung eines OFDM-Empfängers
US11/947,508 US7903771B2 (en) 2006-11-30 2007-11-29 Time-domain IQ mismatch detection apparatus of OFDM receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119886A KR100809206B1 (ko) 2006-11-30 2006-11-30 직교 주파수 분할 다중 수신기의 시간영역 ｉｑ 부정합검출 장치

Publications (1)

Publication Number Publication Date
KR100809206B1 true KR100809206B1 (ko) 2008-02-29

Family

ID=39383707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119886A KR100809206B1 (ko) 2006-11-30 2006-11-30 직교 주파수 분할 다중 수신기의 시간영역 ｉｑ 부정합검출 장치

Country Status (3)

Country Link
US (1) US7903771B2 (ko)
KR (1) KR100809206B1 (ko)
DE (1) DE102007057378B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681885B2 (en) 2009-10-15 2014-03-25 Electronics And Telecommunications Research Institute OFDM receiver and method for compensating for I/Q imbalance

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8175549B2 (en) * 2008-10-17 2012-05-08 Texas Instruments Incorporated Closed loop transmitter IQ calibration
US8265584B2 (en) * 2009-06-29 2012-09-11 Silicon Laboratories Inc. Providing image rejection calibration for a receiver
JP6379891B2 (ja) 2014-09-05 2018-08-29 富士通株式会社 位相調整装置、位相差検出装置及び位相調整方法
US9819524B2 (en) 2014-11-21 2017-11-14 Silicon Laboratories Inc. Image rejection calibration with a passive network
US9319027B1 (en) 2014-12-17 2016-04-19 Silicon Laboratories Inc. Injecting a tone for image rejection calibration
CN105471780B (zh) * 2015-12-08 2018-08-31 扬智科技股份有限公司 校正方法及校正电路
US10127487B1 (en) * 2017-06-22 2018-11-13 Nxp B.V. Method and apparatus for using an over sampling architecture to achieve a software defined radio for NFC integrated circuits
WO2023072392A1 (en) * 2021-10-27 2023-05-04 Telefonaktiebolaget Lm Ericsson (Publ) Receiver image calibration with noise from a power amplifier
WO2023102439A1 (en) * 2021-11-30 2023-06-08 Arizona Board Of Regents On Behalf Of Arizona State University Fast tracking pll with analog mixer for phase detection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077561A2 (en) * 1999-08-19 2001-02-21 Sony Corporation Removal of a DC component in a multicarrier receiver

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7386286B2 (en) * 2001-06-01 2008-06-10 Broadband Innovations, Inc. High frequency low noise phase-frequency detector and phase noise reduction method and apparatus
KR100441616B1 (ko) * 2001-12-14 2004-07-23 한국전자통신연구원 직교 복조 장치에서의 ｉ 채널 및 ｑ 채널 간 진폭 및위상 불일치 검출 및 보상 방법과 그 방법을 사용하는직교 복조 장치
US20030231726A1 (en) * 2002-06-12 2003-12-18 Andreas Schuchert Arrangement and method for frequency domain compensation of OFDM signals with IQ imbalance
US7020220B2 (en) * 2002-06-18 2006-03-28 Broadcom Corporation Digital estimation and correction of I/Q mismatch in direct conversion receivers
AU2002324091A1 (en) * 2002-09-16 2004-04-30 Nokia Corporation Direct conversion receiver and receiving method
KR100457924B1 (ko) * 2002-10-07 2004-11-18 한국전자통신연구원 Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치
US7627055B2 (en) * 2003-02-27 2009-12-01 Nokia Corporation Error adjustment in direct conversion architectures
US7366255B1 (en) * 2003-08-04 2008-04-29 Advanced Micro Devices, Inc. Time domain estimation of IQ imbalance in a wireless OFDM direct conversion receiver
JP4376689B2 (ja) * 2004-04-21 2009-12-02 富士通株式会社 直交変調システム
US7738572B2 (en) * 2004-10-11 2010-06-15 Realtek Semiconductor Corp. Orthogonal frequency division multiplexing (OFDM) receiver capable of correcting in-phase and quadrature-phase mismatch and method thereof
TWI264193B (en) * 2005-03-04 2006-10-11 Mediatek Inc Apparatus and method for compensating IQ imbalance in OFDM system with carrier frequency offset
US8345801B2 (en) * 2005-11-10 2013-01-01 Weon-Ki Yoon Apparatus and method for signal mismatch compensation in a wireless receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077561A2 (en) * 1999-08-19 2001-02-21 Sony Corporation Removal of a DC component in a multicarrier receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681885B2 (en) 2009-10-15 2014-03-25 Electronics And Telecommunications Research Institute OFDM receiver and method for compensating for I/Q imbalance

Also Published As

Publication number Publication date
US20080130780A1 (en) 2008-06-05
DE102007057378A1 (de) 2008-06-26
US7903771B2 (en) 2011-03-08
DE102007057378B4 (de) 2014-03-27

Similar Documents

Publication Publication Date Title
KR100809206B1 (ko) 직교 주파수 분할 다중 수신기의 시간영역 ｉｑ 부정합검출 장치
JP4149044B2 (ja) ディジタル多重搬送波信号の位相及び／又は周波数誤差を訂正する方法及び回路装置
JP4550746B2 (ja) Ｏｆｄｍを用いた無線通信方法、ｏｆｄｍ送信装置及びｏｆｄｍ受信装置
US7702037B2 (en) Method and apparatus for estimating DC offset in an orthogonal frequency division multiplexing system
US7856065B2 (en) Method and apparatus for correcting IQ imbalance in an OFDM receiver
US7652976B2 (en) Method for estimating and compensating IQ imbalance in OFDM systems
CN102725960B (zh) 用于相位和振荡器频率估计的方法
KR20090045348A (ko) Ｉ／ｑ 불평형 보상
JP4903026B2 (ja) 遅延プロファイル解析回路及びそれを用いた装置
US7933348B2 (en) DC offset estimation system and method
KR100973013B1 (ko) Ｏｆｄｍ 시스템의 샘플링 주파수 옵셋 추정 장치 및 그 방법
JP2003234713A (ja) マルチキャリア通信方式のサブキャリア間干渉低減方法及びそれを用いた受信機
JP5147089B2 (ja) Ｏｆｄｍ通信システムにおけるアナログ損失のハイブリッドドメイン補償パラメータの求め方と補償方法
TWI499251B (zh) 多載波通信系統中載波與取樣頻率偏移的估計方法與裝置
US7583770B2 (en) Multiplex signal error correction method and device
KR20100054987A (ko) Ｏｆｄｍ 시스템에서의 주파수 추정을 위한 장치 및 방법
US20150092827A1 (en) Method for determining the imperfections of a transmit pathway and of a receive pathway of an apparatus, and associated radio apparatus
TW201804766A (zh) 在通信接收器中的iq耦合之數位補償
KR100813399B1 (ko) Ｚｅｒｏ-ｉｆ 수신기의 ｉ/ｑ부정합 보상 장치 및 그 방법
JP4454524B2 (ja) 遅延プロファイル解析回路及びそれを用いた装置
CN112532260B (zh) 一种接收机iq失衡估计和补偿方法及装置
TWI462544B (zh) 對頻率相依ｉ／ｑ不平衡的補償方法及其裝置
JP2010213026A (ja) デジタル放送受信機
KR20020094609A (ko) 디지털 오디오 방송 시스템의 초기 주파수 동기장치 및동기 방법
Pereira et al. Real time FPGA based testbed for OFDM development with ML synchronization

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110110

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee