KR20090045348A - I/q 불평형 보상 - Google Patents

I/q 불평형 보상 Download PDF

Info

Publication number
KR20090045348A
KR20090045348A KR1020097005504A KR20097005504A KR20090045348A KR 20090045348 A KR20090045348 A KR 20090045348A KR 1020097005504 A KR1020097005504 A KR 1020097005504A KR 20097005504 A KR20097005504 A KR 20097005504A KR 20090045348 A KR20090045348 A KR 20090045348A
Authority
KR
South Korea
Prior art keywords
signal
interest
branch
phase
ofdm
Prior art date
Application number
KR1020097005504A
Other languages
English (en)
Other versions
KR101452395B1 (ko
Inventor
얀 리
아제딘 토우즈니
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20090045348A publication Critical patent/KR20090045348A/ko
Application granted granted Critical
Publication of KR101452395B1 publication Critical patent/KR101452395B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3845Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863Compensation for quadrature error in the received signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20Modulator circuits; Transmitter circuits
    • H04L27/2032Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H04L27/2089Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states with unbalanced quadrature channels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

기저대역 신호에서의 I/Q 불평형을 예측하고 정정할 수 있는 ZIF 직접 변환 OFDM 수신기가 제공된다. 수신된 신호 r(t)에 관해 복잡도를 낮추는 변환이 수행된다. 수신된 신호 r(t)는 동위상 신호(I) 및 직교위상 신호(Q)로 나누어진다. I/Q 불평형이 로컬 오실레이터에 의해 도입되고, 그래서 I/Q 불평형은 진폭 불평형 인자(
Figure 112009016134491-PCT00141
) 및 위상 불평형 인자(
Figure 112009016134491-PCT00142
)를 포함한다. I 신호 및 Q 신호는 증폭되고, 필터링되고 그리고 디지털화된다. 디지털화된 I 신호 및 Q 신호는 FFT(Fast Fourier Transform)를 통해 처리된다. I/Q 보상 알고리즘은, 시간 기대값 계산에 근거하여, 진폭 불평형 인자(
Figure 112009016134491-PCT00143
) 및 위상 불평형 인자(
Figure 112009016134491-PCT00144
)의 값을 예측한다. 불평형 인자들이 기저대역 신호에 적용되어 관심 신호 x(t)가 복원된다. OFDM 수신기는 관심 신호 x(t)를 정보 디스플레이 디바이스에 출력한다.

Description

I/Q 불평형 보상{I/Q IMBALANCE COMPENSATION}
관련 출원의 상호 참조
본 특허출원은 미국 가출원번호 제60/824,110호(2006년 8월 31일 출원)를 우선권 주장의 기초출원으로 한다.
IEEE 802.11a, IEEE 802.11g, IEEE P802.15.3, IEEE 802.20 및 IEEE 802.16과 같은 몇몇 무선 표준은 직교 주파수 분할 다중화(Orthogonal Frequency Division Multiplexing, OFDM)를 기반으로 한다. 이러한 표준들은 많은 휴대가능한 핸드헬드형 컴퓨터 디바이스, 예를 들어 랩탑 PC, PDA(Personal Digital Assistances), 멀티미디어 뷰어(예를 들어, DVB 및 DVB-H 네트워크와 함께 사용될 수 있는 것), 및 셀률러 전화기에서 사용되고 있다. 종래의 헤테로다인 수신기가 OFDM 기반의 신호를 수신하기 위해 사용될 수 있다. 그러나, 종래의 수신기를 단일의 집적 회로 상에 집적화하는 것은 복잡하고 비용이 많이 든다. 추가적으로, 단일 칩 헤테로다인 시스템에서 전형적으로 그 동작을 위해 사용되는 전력의 레벨은 높다. 휴대가능한 디바이스 시장에서, 전력 공급 시스템의 효율성 및 지속시간은 디바이스 성능에 있어 중요한 측면이다. 따라서, 칩 상의 헤테로다인 시스템은 휴대가능한 디바이스에 있어 바람직한 해법이 아니다.
종래의 헤테로다인 수신기의 대안적인 것이 제로 중간 주파수(Zero Intermediate Frequency, ZIF) 직접 변환 수신기이다. ZIF 직접 변환 수신기는 일반적으로 단일의 집적 회로로서 제조하기가 더 쉽고, 따라서 종래의 헤테로다인 수신기와 비교하여 개선된 전력 소비 성능을 제공한다. ZIF 직접 변환 수신기와 관련된 설계 문제는 기저대역 신호에서의 동위상(In-phase)(I) 브랜치(branch)와 직교위상(Quadrature-phase)(Q) 브랜치 간의 불평형으로 인한 잠재적인 신호 품질 저하이다. 일반적으로, I/Q 불평형은 수신기 내의 아날로그 성분의 비정합(mismatching)에 의해 일어난다(예를 들어, CMOS 회로 내의 옥사이드 두께 및 도핑 농도). 이러한 불평형은 실리콘 집적도가 더 높아짐에 따라, 그리고 캐리어 주파수가 더 높아짐에 따라 증가할 수 있다.
일부 유용한 I/Q 불평형 보상 알고리즘이 이용가능하다. 그러나 이러한 알고리즘은 일반적으로 특별한 훈련 시퀀스(training sequences) 및 파일럿 신호(pilot signals) 혹은 요청 변경(request adaptation)과 같은 기능들을 다루기 위해 복잡한 회로 소자들을 필요로 한다. 회로 설계는, 핸드헬드형 디바이스에서의 DVB-H 시스템과 같은 복잡한 회로 소자들이 필요없는 애플리케이션에 대해서 감소될 수 있다. 회로 복잡도에서의 대응하는 감소는 수신기의 효율성 및 전력 성능을 향상시킬 수 있다.
본 발명의 실시예들에 따르면, 다음의 능력들 중 하나 또는 그 이상이 제공될 수 있다. 개선된 비트 에러율(Bit Error Rate, BER) 성능을 갖는 OFDM 신호가 획득된다. 감소된 프로세싱 오버헤드(processing overhead)로 I/Q 불평형 파라미터(imbalance parameters)가 연산될 수 있다. 수신기 회로 설계의 복잡도가 감소될 수 있다. 수신기 전력 소모 및 풋프린트(footprint)가 감소될 수 있다.
일반적으로, 일 실시형태에서, 본 발명은 직교 주파수 분할 다중화(Orthogonal Frequency Division Multiplexing, OFDM) 디지털 신호 처리 시스템을 제공하고, OFDM 신호는 관심 신호(signal of interest), 동위상(In-phase)(I) 브랜치(branch) 및 직교위상(Quadrature-phase)(Q) 브랜치를 포함하는 기저대역 신호를 포함하고, 상기 시스템은, 디지털화된 I 브랜치 신호 및 Q 브랜치 신호에 관해 퓨리에 변환을 수행하고, 주파수 영역에서 디지털화된 기저대역 신호의 시간 기대값(time expectation)을 계산하고, 그리고 상기 시간 기대값의 계산 결과를 상기 기저대역 신호에 적용하여 상기 관심 신호를 결정함으로써 상기 관심 신호를 출력하도록 구성된 프로세싱 모듈(processing module)을 포함한다.
본 발명의 실시예들은 다음과 같은 특징들 중 하나 또는 그 이상을 포함할 수 있다. OFDM 신호를 수신하고, 그리고 관심 신호, I 브랜치 및 Q 브랜치를 포함하는 기저대역 신호를 출력하도록 구성된 튜너 모듈(tuner module)을 포함할 수 있다. 튜너 모듈에 연결되어 I 브랜치 신호 및 Q 브랜치 신호를 수신하고 아울러 디지털화된 I 브랜치 신호 및 Q 브랜치 신호를 출력하도록 구성된 아날로그 대 디지털 컨버터 모듈(analog to digital converter module)을 포함할 수 있다.
일반적으로, 또 다른 실시형태에서, 본 발명은 직교 주파수 분할 다중화(orthogonal frequency division multiplexed, OFDM) 디지털 신호를 수신하기 위한 제로 중간 주파수(Zero Intermediate Frequency, ZIF) 수신기를 제공하며, OFDM 신호는 관심 신호를 포함하고 그리고 전송 채널을 통해 상기 수신기에 전송되고, 상기 수신기는, 상기 OFDM 신호를 수신하고 아울러 기저대역 신호를 출력하도록 구성된 튜너 모듈과, 여기서 상기 기저대역 신호는 상기 관심 신호, 동위상(I) 브랜치 신호 및 직교위상(Q) 브랜치 신호를 포함하고, 상기 튜너 모듈에 연결되어, 아날로그 형태의 상기 I 브랜치 신호 및 상기 Q 브랜치 신호를 수신하고 아울러 디지털화된 I 브랜치 신호 및 Q 브랜치 신호를 출력하도록 구성된 아날로그 대 디지털 컨버터 모듈과, 그리고 상기 아날로그 대 디지털 컨버터 모듈에 연결되어, 상기 디지털화된 I 브랜치 신호 및 Q 브랜치 신호에 관해 퓨리에 변환을 수행하고, 주파수 영역에서 상기 디지털화된 기저대역 신호의 시간 기대값을 계산하고, 그리고 상기 시간 기대값의 계산 결과를 상기 기저대역 신호에 적용하여 상기 관심 신호를 결정함으로써 상기 관심 신호를 출력하도록 구성된 기저대역 프로세싱 모듈(baseband processing module)을 포함한다.
본 발명의 실시예들은 다음과 같은 특징들 중 하나 또는 그 이상을 포함할 수 있다. 튜너 모듈은 대역통과 필터와, 저잡음 증폭기와, AGC 증폭기와, 및 복합 파형을 제공하도록 구성된 로컬 오실레이터(local oscillator)를 포함할 수 있다. 기저대역 프로세서는 하나 또는 그 이상의 메모리 유닛들과, 그리고 하나 또는 그 이상의 프로세서들을 포함할 수 있다. 기저대역 프로세서는 진폭 불평형 인자(
Figure 112009016134491-PCT00001
) 및 위상 불평형 인자(
Figure 112009016134491-PCT00002
)를 예측함으로써 시간 기대값을 전자공학적으로(electronically) 계산하도록 구성된다.
일반적으로, 또 다른 실시형태에서, 본 발명은 수신된 OFDM 신호로부터 관심 신호를 출력하는 연산 방법을 제공하고, 상기 연산 방법은, OFDM 포맷의 신호를 수신하는 것과, ZIF 직접 변환을 통해 상기 수신된 OFDM 신호를 각각의 동위상(I) 신호 및 직교위상(Q) 신호로 변환하는 것과, 예측된 관심 신호를 결정하는 것과, 상기 I 신호 및 상기 Q 신호를 FFT를 통해 변환하는 것과, I/Q 불평형 알고리즘을 사용하여 주파수 영역에서 상기 I 신호 및 상기 Q 신호를 처리하여 복수의 I/Q 불평형 파라미터들을 결정하는 것과, 상기 복수의 I/Q 불평형 파라미터들 중 적어도 하나 및 상기 예측된 관심 신호의 함수로 상기 관심 신호를 계산하는 것과, 그리고 상기 관심 신호를 출력하는 것을 포함한다.
일반적으로, 또 다른 실시형태에서, 본 발명은 컴퓨터 판독가능 매체를 제공하며, 상기 컴퓨터 판독가능 매체는, 제로 중간 주파수(ZIF) 직접 변환 OFDM 수신기로부터 동위상(I) 신호 및 직교위상(Q) 신호를 수신하는 것과, 상기 I 신호 및 상기 Q 신호를 FFT를 통해 전자공학적으로 변환하는 것과, 진폭 불평형 인자 및 위상 불평형 인자를 예측하는 것과, 그리고 상기 진폭 불평형 인자 및 상기 위상 불평형 인자에 응답하여 관심 신호를 출력하는 것을 포함하는 방법을 수행하기 위한 컴퓨터 실행가능 명령들을 수록하고 있다.
일반적으로, 또 다른 실시형태에 따르면, 본 발명은 집적 회로의 개발 및 테스트를 위한 프로그램 명령들이 수록된 컴퓨터 판독가능 매체를 제공하며, 상기 프로그램 명령들은, 동위상(I) 신호 및 직교위상(Q) 신호를 포함하는 OFDM 신호를 식별하는 프로그램 명령들과, 상기 I 신호 및 상기 Q 신호를 FFT를 통해 변환하는 프로그램 명령들과, 진폭 불평형 인자 및 위상 불평형 인자를 예측하는 프로그램 명령들과, 그리고 상기 진폭 불평형 인자 및 상기 위상 불평형 인자에 응답하여 관심 신호를 출력하는 프로그램 명령들을 포함한다. 상기 프로그램 명령들은 하드웨어 기술 언어(Hardware Description Language, HDL) 형태로 쓰여져 있을 수 있고, 그리고 상기 하드웨어 기술 언어는 베리로그(verilog)일 수 있다.
본 발명 그 자체 및 본 발명의 기타 능력은 아래의 도면, 상세한 설명 및 특허청구범위를 검토한 이후 더 완전히 이해될 수 있다.
도 1은 OFDM 통신 시스템의 간단한 블럭도이다.
도 2는 ZIF OFDM 수신기의 블럭도이다.
도 3은 진폭 불평형 인자 및 위상 불평형 인자를 계산하기 위한 프로세스의 흐름도이다.
도 4는 수신된 OFDM 신호로부터 관심 신호를 출력하는 프로세스의 흐름도이다.
본 발명의 실시예들은 셀률러 전화기에서와 같은 ZIF 직접 변환 OFDM 수신기에서의 I/Q 불평형을 예측하고 정정하기 위한 기술을 제공한다. 캐리어 주파수(
Figure 112009016134491-PCT00003
) 및 관심 신호
Figure 112009016134491-PCT00004
를 포함하는 무선 주파수(Radio Frequency, RF) 신호가 안테나에 의해 수신된다. RF 신호는 대역통과 필터(Band-Pass Filter, BPF)를 통과하고, 그리고 저잡음 증폭기(Low Noise Amplifier, LNA)에 의해 증폭되어 수신된 신호
Figure 112009016134491-PCT00005
가 만들어 진다. 복소 하향 변환(complex down-conversion)이 수신된 신호
Figure 112009016134491-PCT00006
에 관해 수행된다. 복소 하향 변환은 동위상 신호 및 직교위상 신호를 포함하는 복소 신호 오실레이터를 사용한다. 수신된 신호
Figure 112009016134491-PCT00007
는 동위상 신호(I)와 직교위상 신호(Q)로 나누어진다. 일반적으로, 로컬 오실레이터에 의해 I/Q 불평형이 도입된다. I/Q 불평형은 진폭 불평형 인자(
Figure 112009016134491-PCT00008
) 및 위상 불평형 인자(
Figure 112009016134491-PCT00009
)를 포함하는데, 여기서 만약
Figure 112009016134491-PCT00010
=1 이고
Figure 112009016134491-PCT00011
=0이라면, I 브랜치 및 Q 브랜치는 완벽하게 정합된다(즉, I/Q 불평형이 없음). I 신호 및 Q 신호는 증폭되고, 필터링되고, 그리고 디지털화된다. 디지털화된 I 신호 및 Q 신호는 고속 퓨리에 변환(Fast Fourier Transform, FFT)을 통해 처리된다. I/Q 보상 알고리즘이 진폭 불평형 인자(
Figure 112009016134491-PCT00012
) 및 위상 불평형 인자(
Figure 112009016134491-PCT00013
)의 값을 예측하여 관심 신호
Figure 112009016134491-PCT00014
가 복원된다. OFDM 수신기는 정보 디스플레이 디바이스에 관심 신호
Figure 112009016134491-PCT00015
를 출력한다. 그러나, 이러한 OFDM 수신기는 예시적인 것이고, 본 발명을 한정하는 것이 아닌데, 왜냐하면 본 개시에 따른 다른 실시예들이 가능하기 때문이다.
도 1을 참조하면, 하나의 포인트로부터 또 다른 포인트로 전자 정보를 전달 하기 위한 OFDM 통신 시스템(10)이 정보 신호 소스(12), OFDM 송신기(14), 전송 안테나(16), 수신 안테나(18), OFDM 수신기(20), 및 정보 디스플레이 디바이스(22)를 포함할 수 있다. 시스템(10)은 적절한 하드웨어, 펌웨어, 및/또는 소프트웨어(컴퓨 터 판독가능 명령, 바람직하게는 컴퓨터 실행가능 명령을 포함함)를 포함하여 전자 정보를 생산하고, 전송하고, 수신하고, 그리고 디스플레이할 수 있다. 컴퓨터 실행가능 명령들은, 컴퓨터 메모리, 플로피 디스크, 종래의 하드 디스크, CD-ROM, 플래시 ROM, 비휘발성 ROM, 및 RAM과 같은 컴퓨터 판독가능 매체를 통해 전송가능할 수 있다. 컴퓨터 판독가능 매체는 또한 통신 포트를 통해 전송된 정보를 포함할 수 있고(예를 들어, 인터넷으로부터의 다운로드), 그리고 컴퓨터 실행가능 명령들은, 집적 회로를 설계하고, 테스트하고, 제조하기 위해 사용될 수 있는 그래픽 데이터 시스템(예를 들어, GDS 데이터) 및 하드웨어 기술 언어(예를 들어, 베리로그(Verilog))를 포함하지만, 이것에만 한정되는 것은 아니다.
정보 신호 소스(12)는 OFDM 송신기(14)로의 입력으로서 구성될 수 있다. 정보 신호 소스(12)는 정보 신호(13), 예를 들어 WiFi(예를 들어, 이더넷 패킷) 및 비디오 방송(예를 들어, TDMB, DVB, DVB-H)과 같은 디지털 신호 및 아날로그 신호를 제공하도록 구성될 수 있다. OFDM 송신기(14)는 신호 소스(12)로부터 전송 안테나(16)를 통해 정보를 변환하고 전파하도록 구성될 수 있다. 예를 들어, OFDM 송신기(14)는 대기(atmosphere)와 같은 전파 매체를 통해 DVB-H 비디오 신호를 전송하도록 구성될 수 있다. 전송 안테나(16)는 다른 전파 매체, 예를 들어 동축 케이블 접속 혹은 광섬유 네트워크를 통해 전송하도록 구성될 수 있다. OFDM 송신기(14) 및 전송 안테나(16)는 단일 디바이스에 집적화될 수 있거나, 혹은 서로 간의 동작 가능한 접속을 갖는 개별적 컴포넌트로서 각각 존재할 수 있다.
정보 디스플레이 디바이스(22)는 수신 안테나(18) 및 OFDM 수신기(20)를 포 함할 수 있다. 여기서, 한정적 의미가 아닌 단지 예시적 의미로서, 수신 안테나(18) 및 OFDM 수신기(20)는 정보 디스플레이 디바이스(22)와 함께 집적화될 수 있다. 수신 안테나(18)는 전송 안테나(16)로부터 전송된 신호를 (예를 들어, 지상파 방송 및 위성 방송, 케이블 전송 및 광섬유 전송을 통해) 수신하도록 구성될 수 있고, 그리고 OFDM 수신기(20)에 동작가능하게 연결될 수 있다. 아래에서 설명된 바와 같이, OFDM 수신기(20)는 관심 신호
Figure 112009016134491-PCT00016
를 모니터(24)에 출력하도록 구성될 수 있다. 관심 신호
Figure 112009016134491-PCT00017
는 정보 신호(13)와 실질적으로 유사하다. 예를 들어, 정보 신호(13)는 DVB-H 비디오 신호일 수 있다. 정보 디스플레이 디바이스(22)는 또한 오디오 신호를 출력할 수 있다. 예를 들어, 정보 디스플레이 디바이스(22)는 휴대가능 뮤직 플레이어일 수 있고, 그리고 정보 신호(12)는 위성 방송 혹은 인코딩된 오디오 파일(예를 들어, MP3 또는 .wav 오디오 포맷)일 수 있다.
도 1과 함께, 도 2를 참조하며, OFDM 수신기(20)는 대역통과 필터(30), 저잡음 증폭기(LNA)(32), 및 AGC 증폭기(33), 로컬 오실레이터(34), 및 신호 증배기(36, 38)를 포함할 수 있다. 로컬 오실레이터(34)는 복소 파형을 제공하도록 구성될 수 있어 신호 증배기(36)에서의 동위상(I) 브랜치 신호(35)가 발생될 수 있고, 아울러 신호 증배기(38)에서의 직교위상(Q) 브랜치 신호(37)가 발생될 수 있다. I 위상 브랜치(40)는 저역 통과 필터(44) 및 아날로그 대 디지털 컨버터(46)를 포함할 수 있다. Q 위상 브랜치(60)는 저역 통과 필터(64) 및 아날로그 대 디지털 컨버터(66)를 포함할 수 있다. 기저대역 프로세싱 유닛(baseband processing unit)(50)이 연결될 수 있어 디지털화된 I 브랜치 신호(48) 및 Q 브랜치 신호(68) 를 수신하도록 구성될 수 있고, 그리고 I 신호(48) 및 Q 신호(68)를 저장 및 처리하여 관심 신호
Figure 112009016134491-PCT00018
(100)를 출력하도록 구성될 수 있으며, 여기서 관심 신호
Figure 112009016134491-PCT00019
는 정보 신호(13)와 실질적으로 유사하다.
OFDM 수신기(20)는 제로 중간 주파수(ZIF) 직접 변환 OFDM 수신기일 수 있고, 그리고 수신 안테나(18)를 통해 RF 신호
Figure 112009016134491-PCT00020
(80)를 수신하도록 구성될 수 있다. 대역통과 필터(30), LNA(32), 및 AGC 증폭기(33)는 RF 신호
Figure 112009016134491-PCT00021
(80)를 처리하여 신호(80)를 주파수 필터링 및 증폭함으로써 아래와 같이 정의된 수정된
Figure 112009016134491-PCT00022
신호(82)가 출력되도록 구성될 수 있다.
Figure 112009016134491-PCT00023
여기서,
Figure 112009016134491-PCT00024
는 관심 신호(즉, 정보 신호(13))를 나타내고, 그리고
Figure 112009016134491-PCT00025
는 OFDM 송신기(14)에 의해 제공된 RF 캐리어 주파수를 나타낸다. ZIF 직접 변환 OFDM 수신기(20)는 로컬 오실레이터(34)를 사용하여
Figure 112009016134491-PCT00026
를 기저대역 신호로 하향 변환할 수 있다. 일 실시예에서, 한정적 의미가 아닌 단지 예시적 의미로서, LNA(32), AGC(33), 로컬 오실레이터(34), 증배기(36, 38), 및 LPF(44, 64)의 결합이 갖는 성능 특성은 Freescale NC44CD02 튜너와 같은 상업적으로 입수가능한 튜너 모듈과 유사할 수 있다. 로컬 오실레이터(34)는 I 브랜치(40) 및 Q 브랜치(60)에 불평형을 도입할 수 있다. 일반적으로, 불평형은 회로 설계 및 디바이스 프로세싱 인자(즉, 회로 경로 길이, 옥사이드 두께, 도핑 레벨, 게이트 길이)로 인한 아날로그 회로 성능에서의 변화로 인해 발생한다. 로컬 오실레이터(34)에 의해 도입된 I/Q 불평형 은 시간 영역에서 다음과 같이 정의될 수 있다.
Figure 112009016134491-PCT00027
여기서,
Figure 112009016134491-PCT00028
는 진폭 불평형 인자이고, 그리고
Figure 112009016134491-PCT00029
는 위상 불평형 인자이다.
수학적 대입 및 오일러 공식을 적용하면, 방정식 (2)에서의 로컬 오실레이터 신호
Figure 112009016134491-PCT00030
는 다음과 같이 수정될 수 있다.
Figure 112009016134491-PCT00031
여기서, 불평형 파라미터는 다음과 같다.
Figure 112009016134491-PCT00032
Figure 112009016134491-PCT00033
이러한 파라미터 하에서,
Figure 112009016134491-PCT00034
=1이고
Figure 112009016134491-PCT00035
=0이면, I 브랜치(40) 및 Q 브랜치(60)는 완전히 정합된다.
관심 신호
Figure 112009016134491-PCT00036
(100)의 예측치(즉,
Figure 112009016134491-PCT00037
)는 다음과 같이 정의될 수 있다.
Figure 112009016134491-PCT00038
여기서,
Figure 112009016134491-PCT00039
는, 저역 통과 필터(44, 64)에 의해 처리된 이후, 수신된 신호
Figure 112009016134491-PCT00040
와 로컬 오실레이터 신호
Figure 112009016134491-PCT00041
의 결합을 나타낸다.
또한, 다음과 같이 나타낼 수 있다.
Figure 112009016134491-PCT00042
정리하면, 다음과 같은 공식이 얻어지고, 이러한 공식은 관심 신호
Figure 112009016134491-PCT00043
를 복원하는데 사용될 수 있다.
Figure 112009016134491-PCT00044
기저대역 프로세싱 유닛(50)은 컴퓨터 판독가능 매체로부터 수신된 명령들을 저장 및 실행하도록 구성된 디지털 메모리 및 적어도 하나의 프로세서를 포함할 수 있다. 예를 들어, 기저대역 프로세싱 유닛(50)은 디지털화된 I 및 Q 브랜치 신호(46, 68)에 관해 고속 퓨리에 변환(FFT)을 수행할 수 있다. 기저대역 프로세싱 유닛(50)에서의 FFT의 결과는 다음과 같이 나타낼 수 있다.
Figure 112009016134491-PCT00045
여기서,
Figure 112009016134491-PCT00046
은 n 번째 심벌의 주파수 영역(또는 스펙트럼적 표현)에서의 m 번째 샘플을 나타내고, 그리고
Figure 112009016134491-PCT00047
은 수신된 신호
Figure 112009016134491-PCT00048
의 직류 성분 주의의
Figure 112009016134491-PCT00049
의 미러링된 샘플이다.
방정식 (8)과 마찬가지로,
Figure 112009016134491-PCT00050
의 값은 주파수 영역에서 다음과 같이 나타낼 수 있다.
Figure 112009016134491-PCT00051
Figure 112009016134491-PCT00052
Figure 112009016134491-PCT00053
에 대한 예측값은
Figure 112009016134491-PCT00054
Figure 112009016134491-PCT00055
를 계산하기 위한 방정식 (4) 및 (5)에서 사용될 수 있다.
Figure 112009016134491-PCT00056
Figure 112009016134491-PCT00057
의 값은 방정식 (8) 및 (10)과 함께 사용되어 관심 신호
Figure 112009016134491-PCT00058
(100)가 복원될 수 있다.
I/Q 불평형 알고리즘에서의
Figure 112009016134491-PCT00059
Figure 112009016134491-PCT00060
에 대한 예측값은 다음과 같은 방정식을 통해 유도될 수 있다. 여기서
Figure 112009016134491-PCT00061
이라고 가정하면,
Figure 112009016134491-PCT00062
마찬가지로, 다음과 같이 간단하게 될 수 있다.
Figure 112009016134491-PCT00063
여기서,
Figure 112009016134491-PCT00064
이고, 이것은 방정식 (4) 및 (5)로부터 유도될 수 있다. 방정식 (11)과 (14)를 결합하면 다음과 같은 방정식이 얻어진다.
Figure 112009016134491-PCT00065
방정식 (4) 및 (5)를 방정식 (15)에 대입하면, 다음과 같은 방정식이 얻어진다.
Figure 112009016134491-PCT00066
Figure 112009016134491-PCT00067
,
Figure 112009016134491-PCT00068
, 및
Figure 112009016134491-PCT00069
이 모두 실수값이기 때문에, 다음과 같은 방정식이 얻어진다.
Figure 112009016134491-PCT00070
여기서,
Figure 112009016134491-PCT00071
는 복소수의 실수값 성분을 나타낸다.
마찬가지로,
Figure 112009016134491-PCT00072
의 예측값은 다음과 같은 방정식을 통해 얻어질 수 있다.
Figure 112009016134491-PCT00073
여기서,
Figure 112009016134491-PCT00074
는 복소수의 허수값 성분을 나타낸다. 따라서, 다음과 같은 방정식을 얻을 수 있다.
Figure 112009016134491-PCT00075
따라서,
Figure 112009016134491-PCT00076
Figure 112009016134491-PCT00077
에 대한 예측값은 방적식 (17) 및 (19)로부터 계산될 수 있고, 그리고 방정식 (4) 및 (5)에서
Figure 112009016134491-PCT00078
Figure 112009016134491-PCT00079
를 계산하는데 사용될 수 있으며, 이것은 방정식 (8)에서 관심 신호
Figure 112009016134491-PCT00080
(100)를 복원하는데 사용될 수 있다.
도 2와 함께, 도 3을 참조하면, 기저대역 프로세싱 유닛(50)에서의 I 및 Q 브랜치(40, 60) 간의 불평형을 결정하기 위한 프로세스(300)는 도 3에 도시된 단계를 포함할 수 있다. 그러나 프로세스(300)는 단지 예시적인 것이며, 한정적인 것이 아니다. 프로세스(300)는 예를 들어 단계들이 부가되거나 삭제되거나, 혹은 재배열됨으로써 변경될 수 있다.
단계(310)에서, 기저대역 프로세싱 유닛(50)은 디지털화된 I 및 Q 브랜치 신호(48, 68)를 수신하고, 고속 퓨리에 변환을 수행하고, 그리고 그 결과를 저장한 다. 예를 들어, 방정식 (9)에서 설명된 주파수 영역 신호를 나타내는 데이터가 메모리에서의 알려진 위치로부터 액세스될 수 있다.
단계(320)에서, 기저대역 프로세싱 유닛(50)은 디지털화된 I 브랜치 신호(48) 및 Q 브랜치 신호(68)의 기간 기대값(즉, 시간 평균화)을 주파수 영역에서 계산하여, 다음과 같은 방정식을 사용함으로써 진폭 불평형 인자(
Figure 112009016134491-PCT00081
) 및 위상 불평형 인자(
Figure 112009016134491-PCT00082
)를 예측하고, 이러한 방정식은 방정식 (17) 및 (19)의 전체 기대값으로부터 얻어질 수 있다.
Figure 112009016134491-PCT00083
기저대역 프로세싱 유닛(50)은 방정식 (20)과 관련된 연산 동작을 수행할 수 있다. 예를 들어, 기저대역 프로세싱 유닛(50)은 복소수의 절대값을 계산할 수 있다. 기저대역 프로세싱 유닛(50)은 두 개의 곱셈 동작과 하나의 덧셈 동작을 사용하여 이것을 할 수 있다. 기저대역 프로세싱 유닛(50)은 또한 두 개의 덧셈 동작을 사용하여 두 개의 복소수의 합을 계산할 수 있다. 기저대역 프로세싱 유닛(50)은 또한 (예를 들어, 낮은 복잡도의 근사 알고리즘을 사용하여) 나눗셈 동작을 수행하도록 구성될 수 있다. 기저대역 프로세싱 유닛(50)은 또한 방정식 (20)에서 제곱근 동작에 대한 해답을 결정하기 위해 룩업 테이블을 사용할 수 있다. 따라서, 총 N 개의 서브 캐리어들을 통해 방정식 (20)에 표시된 바와 같은
Figure 112009016134491-PCT00084
값을 계산하기 위 해, 기저대역 프로세싱 유닛(50)은 8N-2번의 덧셈, 4N번의 곱셈, 한번의 나눗셈, 및 한번의 룩업 테이블 동작을 수행한다. 이러한 연산 동작은 예시적인 것이며 한정적인 것이 아닌데, 왜냐하면 다른 수치 분석 및 연산 동작이 실질적으로 유사한 결과를 얻기 위해 사용될 수 있기 때문이다.
위상 불평형 인자의 예측값(
Figure 112009016134491-PCT00085
)은 시간 기대값(즉, 시간 평균화)을 통해 얻어질 수 있고, 따라서 다음과 같은 방정식에 의해 결정될 수 있다.
Figure 112009016134491-PCT00086
여기서, 방정식 (21)은
Figure 112009016134491-PCT00087
라는 것을 포함하고 있다. 기저대역 프로세싱 유닛(50)은 두 복소수의 곱셈 값 중 허수 값을 결정할 수 있고, 이것은
Figure 112009016134491-PCT00088
로부터
Figure 112009016134491-PCT00089
을 공제함으로써 계산될 수 있다. 이러한 계산은 단지 하나의 덧셈 동작을 필요로 한다. 기저대역 프로세싱 유닛(50)은 또한 (예를 들어, 복잡도가 낮은 근사 알고리즘을 사용하여) 나눗셈 동작을 수행할 수 있고, 그리고 룩업 테이블을 통해 arcsine 값을 결정할 수 있다. 따라서, 총 N 개의 서브캐리어들을 통해 방정식 (21)에서 표시된 바와 같은
Figure 112009016134491-PCT00090
값을 계산하기 위해, 기저대역 프로세싱 유닛(50)은 4N번의 덧셈, 2N+2번의 곱셈, 두번의 나눗셈, 및 한번의 룩업 테이블 동작을 수행할 수 있다. 이러한 연산 동작은 예시적인 것이며 한정적인 것이 아닌데, 왜냐하면 다른 수치 분석 및 연산 동작이 실질적으로 유 사한 결과를 얻기 위해 사용될 수 있기 때문이다.
일반적으로, 방정식 (20) 및 (21)에서 대략 1000 개의 서브캐리어들의 덧셈을 통해 불평형 인자의 충분한 예측치(
Figure 112009016134491-PCT00091
Figure 112009016134491-PCT00092
)가 제공될 수 있으며, 그렇지만 실제 결과는 더 적은 수의 서브캐리어들로 달성될 수도 있다.
단계(330)에서, 기저대역 프로세싱 유닛은 방정식 (4) 및 (5)를 사용하여 불평형 파라미터(
Figure 112009016134491-PCT00093
Figure 112009016134491-PCT00094
)를 결정한다.
단계(340)에서, 기저대역 프로세싱 유닛(50)은 예측된 신호
Figure 112009016134491-PCT00095
에서의 I/Q 불평형을 보상하기 위해 불평형 파라미터(
Figure 112009016134491-PCT00096
Figure 112009016134491-PCT00097
)를 사용한다. 기저대역 프로세싱 유닛(50)은 방정식 (8)을 사용하여 불평형 파라미터(
Figure 112009016134491-PCT00098
Figure 112009016134491-PCT00099
)로부터 관심 신호
Figure 112009016134491-PCT00100
를 결정한다.
도 1 내지 도 3과 함께, 도 4를 참조하면, 수신된 OFDM 신호로부터 관심 신호를 출력하기 위한 프로세스(400)는 도 4에 도시된 단계들을 포함할 수 있다. 그러나, 이러한 프로세스(400)는 단지 예시적인 것이며, 한정적인 것이 아니다. 프로세스(400)는 예를 들어 단계들이 부가되거나 삭제되거나, 혹은 재배열됨으로써 변경될 수 있다.
단계(410)에서, 정보 디스플레이 디바이스(22)는 OFDM 포맷으로 인코딩된 관심 신호를 수신할 수 있다.
단계(420)에서, OFDM 수신기(20)는 로컬 오실레이터(34)로부터 발생된 복소 파형을 사용하여, 수신된 신호
Figure 112009016134491-PCT00101
를 증폭하고 증배(multiply)할 수 있다. 결과적 으로 신호는 동위상 성분(I) 및 직교위상 성분(Q)을 포함할 수 있다.
단계(430)에서, OFDM 수신기(20)는 단계(420)에서 발생된 I 및 Q 신호(40, 60)를 필터링 및 디지털화한다. I 및 Q 신호(40, 60)가 필터링되어 더 높은 주파수에서 존재할 수 있는 신호 노이즈가 제거된다. 예를 들어, 저역통과 필터(44, 64)가 잘 확립된 신호 표준(예를 들어, 802.11 표준에 대해 10MHz)에 따라 튜닝될 수 있다. OFDM 수신기(18)는 또한 I 및 Q 브랜치 신호(40, 60)를 아날로그 형태에서 디지털 형태로 변환시킬 수 있다. 예를 들어, 아날로그 대 디지털 컨버터(46, 66)는 12 비트 정밀도로 20 Mhz에서 동작한다.
단계(440)에서, OFDM 수신기(20)는 디지털화된 I 및 Q 신호(48, 68)를 고속 퓨리에 변환(FFT)을 통해 시간 영역에서 주파수 영역으로 변환할 수 있다. 예를 들어, 기저대역 프로세싱 유닛(50)은, FFT 알고리즘(예를 들어, Cooley-Tukey, Bruun, Rader, Bluestein)을 실행하도록 구성된, 디지털 신호 프로세서 및 관련 메모리 디바이스를 포함할 수 있다.
단계(450)에서, 기저대역 프로세싱 유닛(50)은 단계(440)의 결과(예를 들어, I 신호 브랜치 및 Q 신호 브랜치의 주파수 영역을 나타내는 데이터)를 처리할 수 있고, 그리고 단계(320 및 330)에 표시된 바와 같이, I 브랜치(40)와 Q 브랜치(60) 간의 불평형을 결정하기 위한 프로세스(300)를 실행한다. 예를 들어, N 개의 서브캐리어들을 통한 FFT 알고리즘의 결과가 캐시 메모리에 존속한다. 그 다음에 기저대역 프로세싱 유닛(50)은 불평형 인자(
Figure 112009016134491-PCT00102
Figure 112009016134491-PCT00103
)를 예측할 수 있고, 그리고 불평형 파라미터(
Figure 112009016134491-PCT00104
Figure 112009016134491-PCT00105
)를 결정할 수 있다.
단계(460)에서, 기저대역 프로세싱 유닛(50)은 예측된 관심 신호
Figure 112009016134491-PCT00106
에서의 I/Q 불평형을 보상할 수 있고, 그리고 단계(340)에서 표시된 시간 영역에서의 관심 신호
Figure 112009016134491-PCT00107
를 결정할 수 있다.
단계(470)에서, OFDM 수신기(20)는 관심 신호
Figure 112009016134491-PCT00108
를 모니터(24)에 출력할 수 있다. 일반적으로, 출력은 시간 영역에서의 디지털 신호일 수 있지만, 그러나 OFDM 수신기(20)는 또한 아날로그 신호 출력을 제공하도록 구성될 수 있다. 예를 들어, 단계(470)에서 발생된 출력은 정보 디스플레이 디바이스(22)에 집적화된 LCD 비디오 디스플레이(24)와 호환가능한 디지털 비디오 신호일 수 있다.
동작시, I/Q 불평형 보상 알고리즘은 OFDM 방송 시스템에 대한 비트 에러율(BER) 성능에서 예측된 것 이상의 개선점을 제공한다. 예를 들어, 표 1 내지 표 4는 DVB 시스템에 근거하는 I/Q 불평형 보상 알고리즘의 성능을 나타낸다. 각각의 표는 채널 타입 및 신호 특성을 포함하는 DVB 시스템에 대한 전형적인 성능 엔벨로프(performance envelope)를 나타낸다. 각각의 표에서의 결과는 I/Q 불평형 보상 알고리즘을 사용한 경우 및 사용하지 않은 경우의 수신기들 간의 BER 성능 개선을 나타낸다. 이러한 결과는 예시적인 것이고, 한정적 의미로 사용된 것이 아닌데, 왜냐하면 다른 OFDM 기반의 시스템 및 그 관련 신호들이 I/Q 불평형 보상 알고리즘으로부터의 혜택을 받을 수 있기 때문이다.
[표 1] 가우시안 채널(Gaussian Cahnnel); 13dB;
Figure 112009016134491-PCT00109
=1.5,
Figure 112009016134491-PCT00110
=10°; 16QAM, 계층화 없음, 레이트 2/3, 1/16 가드 간격(Gurard interval), 2K 모드
Figure 112009016134491-PCT00111
[표 2] 가우시안 채널; 13dB;
Figure 112009016134491-PCT00112
=1.3
Figure 112009016134491-PCT00113
=15°; 16QAM, 계층화 없음, 레이트 2/3, 1/16 가드 간격, 2K 모드
Figure 112009016134491-PCT00114
[표 3] 가우시안 채널; 13dB;
Figure 112009016134491-PCT00115
=1.4,
Figure 112009016134491-PCT00116
=30°; 16QAM, 계층화 없음, 레이트 2/3, 1/16 가드 간격, 2K 모드
Figure 112009016134491-PCT00117
[표 4] 패이딩 채널(Fading Channel); 20.6dB; 5Hz 도플러;
Figure 112009016134491-PCT00118
=1.2,
Figure 112009016134491-PCT00119
=10°; 16QAM, 계층화 없음, 레이트 2/3, 1/16 가드 간격, 2K 모드
Figure 112009016134491-PCT00120
다른 많은 실시예들이 본 발명의 사상 및 범위 내에 있다. 예를 들어, 소프트웨어의 성질로 인해, 앞서 설명된 기능들은 소프트웨어, 하드웨어, 펌웨어, 하드 와이어링 혹은 이러한 것들 중 임의의 것의 결합을 사용하여 구현될 수 있다. 여러 특징을 구현하는 기능들은 또한 물리적으로 다양한 위치에 배치될 수 있으며, 예를 들어 여러 기능들의 일부분이 서로 다른 물리적 위치에서 구현되도록 분포될 수 있다.
더욱이, 앞서의 설명이 본 발명을 설명하고 있지만, 이러한 설명은 하나 혹은 그 이상의 발명을 포함할 수 있다.

Claims (18)

  1. OFDM(Orthogonal Frequency Division Multiplexing) 디지털 신호 처리 시스템으로서, 여기서 OFDM 신호는 관심 신호(signal of interest), 동위상(In-phase, I) 브랜치 및 직교위상(Quadrature-phase, Q) 브랜치를 포함하는 기저대역 신호를 포함하고, 상기 시스템은,
    디지털화된 I 브랜치 신호 및 Q 브랜치 신호에 관해 퓨리에 변환을 수행하고, 주파수 영역에서 디지털화된 기저대역 신호의 시간 기대값을 계산하고, 그리고 상기 시간 기대값의 계산 결과를 상기 기저대역 신호에 적용하여 상기 관심 신호를 결정함으로써 상기 관심 신호를 출력하는 프로세싱 모듈을 포함하여 구성되는 것을 특징으로 하는 OFDM 디지털 신호 처리 시스템.
  2. 제1항에 있어서,
    OFDM 신호를 수신하고, 상기 관심 신호, 상기 I 브랜치 및 상기 Q 브랜치를 포함하는 상기 기저대역 신호를 출력하는 튜너 모듈을 포함하는 것을 특징으로 하는 OFDM 디지털 신호 처리 시스템.
  3. 제2항에 있어서,
    상기 튜너 모듈에 연결되어 상기 I 브랜치 신호 및 상기 Q 브랜치 신호를 수신하고 아울러 디지털화된 I 브랜치 신호 및 Q 브랜치 신호를 출력하는 아날로그 대 디지털 컨버터 모듈을 포함하는 것을 특징으로 하는 OFDM 디지털 신호 처리 시스템.
  4. OFDM 디지털 신호를 수신하기 위한 ZIF(Zero Intermediate Frequency) 수신기로서, 여기서 OFDM 신호는 관심 신호를 포함하고 그리고 전송 채널을 통해 상기 수신기에 전송되고, 상기 수신기는,
    상기 OFDM 신호를 수신하고 아울러 기저대역 신호를 출력하는 튜너 모듈과, 여기서 상기 기저대역 신호는 상기 관심 신호, 동위상(I) 브랜치 신호 및 직교위상(Q) 브랜치 신호를 포함하고;
    상기 튜너 모듈에 연결되어, 아날로그 형태의 상기 I 브랜치 신호 및 상기 Q 브랜치 신호를 수신하고 아울러 디지털화된 I 브랜치 신호 및 Q 브랜치 신호를 출력하는 아날로그 대 디지털 컨버터 모듈과; 그리고
    상기 아날로그 대 디지털 컨버터 모듈에 연결되어, 상기 디지털화된 I 브랜치 신호 및 Q 브랜치 신호에 관해 퓨리에 변환을 수행하고, 주파수 영역에서 상기 디지털화된 기저대역 신호의 시간 기대값을 계산하고, 그리고 상기 시간 기대값의 계산 결과를 상기 기저대역 신호에 적용하여 상기 관심 신호를 결정함으로써 상기 관심 신호를 출력하는 기저대역 프로세싱 모듈을 포함하는 것을 특징으로 하는 ZIF 수신기.
  5. 제4항에 있어서,
    상기 튜너 모듈은,
    대역통과 필터와;
    저잡음 증폭기와;
    AGC 증폭기와; 그리고
    복합 파형을 제공하는 로컬 오실레이터를 포함하여 구성되는 것을 특징으로 하는 ZIF 수신기.
  6. 제4항에 있어서,
    상기 기저대역 프로세서는,
    복수의 메모리 유닛들과; 그리고
    복수의 프로세서들을 포함하는 것을 특징으로 하는 ZIF 수신기.
  7. 제4항에 있어서,
    상기 기저대역 프로세서는, 관계식
    Figure 112009016134491-PCT00121
    ,
    Figure 112009016134491-PCT00122
    을 이용하여 진폭 불평형 인자(
    Figure 112009016134491-PCT00123
    ) 및 위상 불평형 인자(
    Figure 112009016134491-PCT00124
    )를 예측함으로써 상기 시간 기대값을 전자공학적으로 계산하는 것을 특징으로 하는 ZIF 수신기.
  8. 수신된 OFDM 신호로부터 관심 신호를 출력하는 연산방법으로서,
    OFDM 포맷의 신호를 수신하는 단계와;
    ZIF 직접 변환을 통해 상기 수신된 OFDM 신호를 각각의 동위상(I) 신호 및 직교위상(Q) 신호로 변환하는 단계와;
    예측된 관심 신호를 결정하는 단계와;
    상기 I 신호 및 상기 Q 신호를 FFT를 통해 변환하는 단계와;
    I/Q 불평형 알고리즘을 사용하여 주파수 영역에서 상기 I 신호 및 상기 Q 신호를 처리하여 복수의 I/Q 불평형 파라미터들을 결정하는 단계와;
    상기 복수의 I/Q 불평형 파라미터들 중 적어도 하나 및 상기 예측된 관심 신호의 함수로 상기 관심 신호를 계산하는 단계와; 그리고
    상기 관심 신호를 출력하는 단계를 포함하여 구성되는 것을 특징으로 하는 관심 신호를 출력하는 연산방법.
  9. 제8항에 있어서,
    상기 I/Q 불평형 알고리즘은 관계식
    Figure 112009016134491-PCT00125
    Figure 112009016134491-PCT00126
    에 따라 진폭 불평형 인자(
    Figure 112009016134491-PCT00127
    ) 및 위상 불평형 인자(
    Figure 112009016134491-PCT00128
    )를 예측하는 것을 포함하는 것을 특징으로 하는 관심 신호를 출력하는 연산방법.
  10. 제9항에 있어서,
    상기 I/Q 불평형 파라미터들(
    Figure 112009016134491-PCT00129
    Figure 112009016134491-PCT00130
    )은 관계식
    Figure 112009016134491-PCT00131
    ,
    Figure 112009016134491-PCT00132
    에 의해 결정되는 것을 특징으로 하는 관심 신호를 출력하는 연산방법.
  11. 제10항에 있어서,
    상기 관심 신호는 관계식
    Figure 112009016134491-PCT00133
    를 사용하여 I/Q 불평형 파라미터들(
    Figure 112009016134491-PCT00134
    Figure 112009016134491-PCT00135
    )로부터 획득되는 것을 특징으로 하는 관심 신호를 출력하는 연산방법.
  12. 컴퓨터 판독가능 매체로서,
    상기 컴퓨터 판독가능 매체는,
    ZIF(Zero Intermediate Frequency) 직접 변환 OFDM 수신기로부터 동위상(I) 신호 및 직교위상(Q) 신호를 수신하는 것과;
    상기 I 신호 및 상기 Q 신호를 FFT를 통해 전자공학적으로 변환하는 것과;
    진폭 불평형 인자 및 위상 불평형 인자를 예측하는 것과; 그리고
    상기 진폭 불평형 인자 및 상기 위상 불평형 인자에 응답하여 관심 신호를 출력하는 것을 포함하는 방법을 수행하기 위한 컴퓨터 실행가능 명령들을 수록하고 있는 것을 특징으로 하는 컴퓨터 판독가능 매체.
  13. 제12항에 있어서,
    상기 진폭 불평형 인자 및 상기 위상 불평형 인자를 예측하는 것은 관계식
    Figure 112009016134491-PCT00136
    ,
    Figure 112009016134491-PCT00137
    에 따라 결정되는 것을 특징으로 하는 컴퓨터 판독가능 매체.
  14. 제13항에 있어서,
    복수의 불평형 파라미터들을 관계식
    Figure 112009016134491-PCT00138
    ,
    Figure 112009016134491-PCT00139
    을 사용하여 결정하는 것을 더 포함하는 것을 특징으로 하는 컴퓨터 판독가능 매체.
  15. 제14항에 있어서,
    상기 관심 신호는 상기 복수의 불평형 파라미터들에 근거하여 관계식
    Figure 112009016134491-PCT00140
    을 사용하여 결정되는 것을 특징으로 하는 컴퓨터 판독가능 매체.
  16. 집적 회로의 개발 및 테스트를 위한 프로그램 명령들이 수록된 컴퓨터 판독가능 매체로서, 상기 프로그램 명령들은,
    동위상(I) 신호 및 직교위상(Q) 신호를 포함하는 OFDM 신호를 식별하는 프로그램 명령들과;
    상기 I 신호 및 상기 Q 신호를 FFT를 통해 변환하는 프로그램 명령들과;
    진폭 불평형 인자 및 위상 불평형 인자를 예측하는 프로그램 명령들과; 그리고
    상기 진폭 불평형 인자 및 상기 위상 불평형 인자에 응답하여 관심 신호를 출력하는 프로그램 명령들을 포함하는 것을 특징으로 하는 컴퓨터 판독가능 매체.
  17. 제16항에 있어서,
    상기 프로그램 명령들은 HDL(Hardware Description Language) 형태로 쓰여져 있는 것을 특징으로 하는 컴퓨터 판독가능 매체.
  18. 제17항에 있어서,
    상기 HDL는 베리로그(verilog)인 것을 특징을 하는 컴퓨터 판독가능 매체.
KR1020097005504A 2006-08-31 2007-08-29 I/q 불평형 보상 KR101452395B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US82411006P 2006-08-31 2006-08-31
US60/824,110 2006-08-31
PCT/US2007/019014 WO2008027441A2 (en) 2006-08-31 2007-08-29 I/q imbalance compensation

Publications (2)

Publication Number Publication Date
KR20090045348A true KR20090045348A (ko) 2009-05-07
KR101452395B1 KR101452395B1 (ko) 2014-10-21

Family

ID=39048932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097005504A KR101452395B1 (ko) 2006-08-31 2007-08-29 I/q 불평형 보상

Country Status (6)

Country Link
US (1) US8503545B2 (ko)
EP (1) EP2060082B1 (ko)
JP (1) JP5562030B2 (ko)
KR (1) KR101452395B1 (ko)
CN (1) CN101548520A (ko)
WO (1) WO2008027441A2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060007999A1 (en) * 2004-07-08 2006-01-12 Gomez Ramon A Method and system for enhancing image rejection in communications receivers using test tones and a baseband equalizer
US7877070B2 (en) * 2006-09-29 2011-01-25 Broadcom Corp. Method and system for tuning an antenna using injection
US8264495B2 (en) * 2007-10-23 2012-09-11 Advanced Micro Devices, Inc. Display underflow prevention
US8036319B2 (en) * 2007-11-01 2011-10-11 Intel Corporation Direct conversion receiver and method for correcting phase imbalance therein
US20090201794A1 (en) * 2008-02-08 2009-08-13 Qualcomm, Incorporated Multiplexing devices over shared resources
KR101452995B1 (ko) * 2008-02-19 2014-10-23 삼성전자주식회사 직교 주파수 분할 다중 수신기에서 아이/큐 불균형파라미터를 추정하는 장치 및 방법
US8340225B2 (en) * 2009-09-17 2012-12-25 SiTune Corporation System and method for performing blind IQ-imbalance estimation and compensation
KR101127467B1 (ko) * 2010-10-13 2012-07-12 지씨티 세미컨덕터 인코포레이티드 Iq 부정합을 추정 및 보상하는 수신기
US9020026B2 (en) 2011-01-06 2015-04-28 LGS Innovations LLC Frequency dependent I/Q imbalance compensation
US8363712B2 (en) 2011-01-06 2013-01-29 Analog Devices, Inc. Apparatus and method for adaptive I/Q imbalance compensation
US8509298B2 (en) 2011-01-06 2013-08-13 Analog Devices, Inc. Apparatus and method for adaptive I/Q imbalance compensation
US9479203B2 (en) 2011-04-14 2016-10-25 Mediatek Inc. Transceiver capable of IQ mismatch compensation on the fly and method thereof
TWI456959B (zh) * 2012-07-11 2014-10-11 Realtek Semiconductor Corp 補償無線通訊系統之訊號不平衡的方法
CN102832959B (zh) * 2012-08-22 2015-01-21 天津大学 高中频超外差+零中频结构的射频前端
CN103036846B (zh) * 2012-12-27 2015-09-09 上海创远仪器技术股份有限公司 应用于通信系统接收机的i/q不平衡补偿控制方法
US9602228B1 (en) 2013-01-18 2017-03-21 Gregory R. Warnes Method and apparatus for transmission and reception of a signal over multiple frequencies with time offset encoding at each frequency
GB2537800B (en) * 2014-12-22 2018-05-30 Imagination Tech Ltd IQ imbalance estimator
CN104717172B (zh) * 2015-03-06 2018-03-20 东南大学 一种发射机中iq不平衡的补偿方法和装置
EP3068044A1 (en) * 2015-03-11 2016-09-14 Nxp B.V. Module for a radio receiver
CN107919905B (zh) * 2016-10-10 2020-05-22 富士通株式会社 光接收机频率响应特性不平衡的测量装置及方法
WO2018195722A1 (zh) * 2017-04-24 2018-11-01 华为技术有限公司 一种光接收机及延时估计方法
CN114978214B (zh) * 2022-05-23 2023-11-21 Oppo广东移动通信有限公司 直接变频接收机、数据接收方法、存储介质及电子设备
CN116979977B (zh) * 2023-08-01 2024-04-16 上海毫微太科技有限公司 一种镜像信号抑制方法、装置、系统及存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3818624B2 (ja) 2000-02-23 2006-09-06 株式会社ルネサステクノロジ 無線通信システム
US7158586B2 (en) * 2002-05-03 2007-01-02 Atheros Communications, Inc. Systems and methods to provide wideband magnitude and phase imbalance calibration and compensation in quadrature receivers
AU2003240318A1 (en) 2002-05-23 2003-12-12 Interuniversitair Microelektronica Centrum Vzw Method and device for estimating and compensating iq imbalance
WO2004015853A1 (en) * 2002-08-02 2004-02-19 Nokia Corporation Quadrature demodulator using a fft-processor
ATE551773T1 (de) * 2003-02-20 2012-04-15 Sony Ericsson Mobile Comm Ab Effizienter modulation von hochfrequenzsignalen
US7702712B2 (en) * 2003-12-05 2010-04-20 Qualcomm Incorporated FFT architecture and method
JP2005197968A (ja) 2004-01-06 2005-07-21 Fujitsu Ltd 信号処理回路並びに直交復調装置およびその誤差推定方法
GB2415846B (en) 2004-06-29 2006-08-02 Motorola Inc Receiver for use in wireless communications and method and terminal using it
CN101019395A (zh) 2004-09-13 2007-08-15 三菱电机株式会社 失真补偿装置
US20060133548A1 (en) * 2004-12-17 2006-06-22 Joungheon Oh Apparatus and method to calibrate amplitude and phase imbalance for communication receivers
JP4428272B2 (ja) * 2005-03-28 2010-03-10 セイコーエプソン株式会社 表示ドライバ及び電子機器
US7453934B2 (en) * 2005-06-27 2008-11-18 Nokia Corporation Automatic receiver calibration with noise and fast fourier transform
US7593485B2 (en) * 2006-05-30 2009-09-22 Freescale Semiconductor, Inc. Wireless receiver for removing direct current offset component
JP5219537B2 (ja) 2008-02-08 2013-06-26 株式会社アドバンテスト ゲインインバランス測定装置、位相差対応値測定装置、方法、プログラムおよび記録媒体

Also Published As

Publication number Publication date
KR101452395B1 (ko) 2014-10-21
JP5562030B2 (ja) 2014-07-30
EP2060082A2 (en) 2009-05-20
WO2008027441A2 (en) 2008-03-06
US8503545B2 (en) 2013-08-06
CN101548520A (zh) 2009-09-30
WO2008027441A3 (en) 2008-05-02
US20080056397A1 (en) 2008-03-06
JP2010503270A (ja) 2010-01-28
EP2060082B1 (en) 2017-11-01

Similar Documents

Publication Publication Date Title
KR101452395B1 (ko) I/q 불평형 보상
JP6373821B2 (ja) I/q変調送受信機内の信号の歪みを低減するデバイス及び方法
KR101234963B1 (ko) Ofdm fdd 통신 시스템에서의 송신 및 수신 경로들의 i/q 교정
JP2010503270A5 (ko)
JP5453366B2 (ja) Iq不整合を推定及び補償する受信機
KR100809206B1 (ko) 직교 주파수 분할 다중 수신기의 시간영역 iq 부정합검출 장치
CN101490997A (zh) 用于无线通信的多载波接收机
JP2010525710A (ja) Ofdm受信機におけるiqインバランス補正方法及び装置
JP2010283589A (ja) 通信装置
TWI469594B (zh) 低複雜性頻率選擇性iq失配數位rx平衡器和tx逆平衡器
EP2701392A2 (en) Measuring channel signal to noise metric using constellation data
JP5147089B2 (ja) Ofdm通信システムにおけるアナログ損失のハイブリッドドメイン補償パラメータの求め方と補償方法
JP2007151097A (ja) 遅延プロファイル解析回路及びそれを用いた装置
US8254856B2 (en) Method and system for processing imperfections of a radio frequency transmission subsystem and communication appliance incorporating such a transmission subsystem
KR100891819B1 (ko) 다이렉트 샘플링 방식 무선 수신장치 및 방법
JP5354750B2 (ja) イメージ信号を除去するアンダーサンプリングを用いた受信機、プログラム及び方法
US20180083823A1 (en) Transmission and reception circuit, transceiver, and method of correcting time difference of signal
NL1029566C2 (nl) Werkwijze en inrichting voor het meten van een fout in de draaggolffrequentie van een digitaal signaal van OFDM-demodulatie.
KR100813399B1 (ko) Zero-if 수신기의 i/q부정합 보상 장치 및 그 방법
Palipana et al. FPGA implementation of wideband IQ imbalance correction in OFDM receivers
Pereira et al. Real time FPGA based testbed for OFDM development with ML synchronization
JPH10271177A (ja) 直交変調波受信方法及び装置
JP2012044483A (ja) 受信装置および受信方法
JP4205317B2 (ja) 周波数特性表示方法及び、周波数特性表示回路
SG185841A1 (en) Method and system for performing complex sampling of signals by using two or more sampling channels and for calculating time delays between these channels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 5