JP5453366B2 - Iq不整合を推定及び補償する受信機 - Google Patents

Iq不整合を推定及び補償する受信機 Download PDF

Info

Publication number
JP5453366B2
JP5453366B2 JP2011226260A JP2011226260A JP5453366B2 JP 5453366 B2 JP5453366 B2 JP 5453366B2 JP 2011226260 A JP2011226260 A JP 2011226260A JP 2011226260 A JP2011226260 A JP 2011226260A JP 5453366 B2 JP5453366 B2 JP 5453366B2
Authority
JP
Japan
Prior art keywords
value
mismatch
phase
multiplier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011226260A
Other languages
English (en)
Other versions
JP2012085302A (ja
Inventor
ヨン ファン カン
ジヨン チョ
スウォン カン
Original Assignee
ジーシーティー セミコンダクター インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジーシーティー セミコンダクター インコーポレイテッド filed Critical ジーシーティー セミコンダクター インコーポレイテッド
Publication of JP2012085302A publication Critical patent/JP2012085302A/ja
Application granted granted Critical
Publication of JP5453366B2 publication Critical patent/JP5453366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3845Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863Compensation for quadrature error in the received signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009Compensating quadrature phase or amplitude imbalances
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、IQ不整合を推定及び補償する無線受信機に関する。
近年、通信システムでは、構成部品を低減することができ、複雑度が低くなり、消耗電力が少ないという長所がある直接変換(direct conversion)受信方式が多く使用されている。直接変換受信方式は、中間周波数を経ることなく、RF(radio frequency)帯域の信号を1つのミキサーを使用して基底帯域(baseband)に変換する方式である。ミキサーは、RF信号を入力されて、インフェーズ(in−phase)成分と直交(quadrature)成分の信号を出力し、各信号は、増幅器とアナログフィルタを経てAD変換器に入力される。このような過程で、局部発振器、ミキサー、増幅器、アナログフィルタで構成されるアナログ回路により、インフェーズ成分と直交成分の信号は、必然的に不整合(mismatch)が発生するようになる。このような不整合は、受信信号の信号対雑音比(signal to noise)を低下させることによって、ビット誤り率(BER)を高めるようになり、そのため、無線通信受信機の性能を低下させる。不整合を減らすためには、アナログ回路設計時に、インフェーズ成分と直交成分の誤差を最大限小さくしなければならないが、これは、アナログ回路設計時より高い正確度を要求するようになり、アナログ回路の費用を増加させるようになる。
このような短所を回避するために、デジタル段で不整合を推定し補償する方法が提案されている。例えば、直交分割多重方式システムでパイロット信号を利用する方法や送受信機が一緒に入っているシステムで知られた信号を利用する方法がある。これらのうち直交周波数分割多重方式を支援するシステムで特定パイロット信号を利用して不整合を推定する方式の場合、パイロット信号がないシステムでは適用することができず、パイロット信号推定誤差に起因して不整合を推定するにあたって性能低下があり得るという短所がある。また、送受信機が一緒に入っているトランシーバ構造で提案された方式の場合は、特定信号を送信機を通じて発生させ、その特定信号をRF段で受信機に連結して受信することによって、受信機の不整合を推定するものであって、この方法は、移動放送受信機のように受信機だけが必要なシステムでは、追加的に信号発生器を設けなければならないという負担があり、通信を行いながらリアルタイムで不整合を補償することができないという短所がある。また、既存に提案された不整合補償方式は、サンプリング周波数が高い広帯域システムで発生することができるインフェーズ成分と直交成分との間にアナログフィルタのグループ遅延差異あるいは回路の長さ差異に起因して発生する時間不整合に対しては対応しないという短所がある。
本発明の目的は、変調信号の種類に関係なく、受信機の不整合を推定及び補償することができ、受信信号の受信中でも、受信信号の不整合を推定及び補償することができる受信機を提供することにある。 そして本発明の他の目的は、あらかじめ知られていない未知の受信信号を利用してIQ不整合を推定及び補償することができる受信機を提供することにある。例えば、未知の信号は、パイロット信号ではなく、一般的なデータ信号であることができる。
また、本発明の他の目的は、受信信号の一部帯域を利用して不整合を推定することによって、広帯域システムのようなサンプリング周波数が高い受信機でインフェーズ成分と直交成分との間の時間遅延がある状況でも、効果的に不整合を推定及び補償することができる受信機を提供することにある。
上記目的を達成するために、本発明の第1態様による受信機は、RF信号を下向き変換(downconverting)し、インフェーズチャネル(in−phase channel)に前記RF信号のインフェーズ成分を提供する第1ミキサーと、前記RF信号を下向き変換し、直交チャネル(quadrature channel)に前記RF信号の直交成分を提供する第2ミキサーと、前記インフェーズチャネル及び前記直交チャネルに配置され、前記インフェーズ成分及び前記直交成分を増幅する増幅手段と、前記増幅されたインフェーズ成分及び直交成分を周波数領域に変換し、前記周波数領域に変換された成分に基づいて利得不整合値及び位相不整合値を推定する不整合推定部と、前記推定された利得不整合値及び位相不整合値に基づいて、前記増幅されたインフェーズ成分及び直交成分の不整合を補償する不整合補償部とを含み、前記不整合推定部は、前記周波数領域に変換された成分のうちDCを中心にして互いに対称的に位置する2つの値を乗算した値に基づいて前記利得不整合値及び位相不整合値を推定する。
また、本発明の第2態様による受信機は、直接変換方式を使用する受信機において、受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換し、前記周波数領域に変換された値に基づいて利得不整合値と位相不整合値を推定する不整合推定部と、前記推定された利得不整合値と位相不整合値に基づいて、前記受信信号の利得不整合及び位相不整合を補償する不整合補償部とを含み、前記不整合推定部は、前記受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換する高速フーリエ変換器と;周波数領域に変換された値をDCを中心にして対称に位置する値に乗算する第1乗算器と;前記第1乗算器の出力を積算する積算器と;前記積算器の出力の実数部にあらかじめ設定された値を乗算し、前記利得不整合値を導出する第2乗算器と;前記積算器の出力の虚数部にあらかじめ設定された値を乗算する第3乗算器とを含む。
また、本発明の第3態様による受信機は、直接変換方式を使用する受信機において、受信信号の利得不整合及び位相不整合を補償する不整合補償部と、前記利得不整合及び位相不整合が補償された受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換し、前記周波数領域に変換された値に基づいて、前記受信信号の利得不整合値及び位相不整合値を推定する不整合推定部と、前記推定された利得不整合値及び位相不整合値をフィルタリングし、前記不整合補償部にフィードバックするループフィルタとを含み、前記不整合推定部は、前記周波数領域に変換された成分のうちDCを中心にして互いに対称的に位置する2つの値を乗算した値に基づいて前記利得不整合値及び位相不整合値を推定する。
本発明は、次の効果を有することができる。ただ、特定実施例が次の効果を全部含まなければならないか、または次の効果だけを含まなければならないという意味ではないので、本発明の権利範囲は、これに限定されるものと解すべきではない。
本発明の一実施例による受信機は、変調信号の種類に関係なく、受信機の不整合を推定及び補償することができ、受信信号の受信中にも、受信信号の不整合を推定及び補償することができる。
本発明の一実施例による受信機は、受信信号の一部帯域を利用して不整合を推定することによって、広帯域システムのようなサンプリング周波数が高い受信機でインフェーズ成分と直交成分との間の時間遅延がある状況でも効果的に不整合を推定及び補償することができる。
直接変換受信方式を使用する受信機の一般的な構造を説明するための図である。 本発明の一実施例による受信機を示すブロック図である。 本発明の他の一実施例による受信機を示すブロック図である。 図2及び図3の受信機で位相不整合と利得不整合が発生する場合、AD変換器に入力される信号の歪みを数学的にモデリングした図である。 図2及び図3のIQ不整合補償部を示す図である。 図2及び図3のIQ不整合推定器の一例を示す回路図である。 図2及び図3のIQ不整合推定器の他の一例を示す回路図である。 図2及び図3のIQ不整合推定器のさらに他の一例を示す回路図である。 図2及び図3のIQ不整合推定器のさらに他の一例を示す回路図である。 図3のループフィルタを示す回路図である。
本発明に関する説明は、構造的または機能的説明のための実施例に過ぎないので、本発明の権利範囲は、本文に説明された実施例に限定されるものと解すべきではない。すなわち、実施例は、多様な変更が可能であり、さまざまな形態を有することができるので、本発明の権利範囲は、技術的思想を実現することができる均等物を含むものと解すべきである。
なお、本発明で記述される用語の意味は、次のように理解しなければならない。
単数の表現は、文脈上明白に異なるように意味しない限り、複数の表現を含むものと理解しなければならないし、”含む”または”有する”などの用語は、記述された特徴、数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものが存在することを指定しようとするものであって、1つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものなどの存在または付加可能性をあらかじめ排除しないものと理解しなければならない。
各段階は、文脈上明白に特定手順を記載しない以上、明記された手順と異なるように行うことができる。すなわち、各段階は、明記された手順と同一に行うこともでき、実質的に同時に行われることもでき、反対の順に行われることもできる。
ここで使用されるすべての用語は、異なって定義しない限り、本発明の属する技術分野における通常の知識を有する者により一般的に理解されるものと同一の意味を有する。一般的に使用される辞書に定義されている用語は、関連技術の文脈上有する意味と一致するものと解すべきであり、本発明で明白に定義しない限り、理想的や過度に形式的な意味を有するものと解すべきではない。
図1は、直接変換受信方式を使用する受信機の一般的な構造を説明するための図である。
図1を参照すれば、アンテナ110により受信された信号は、低雑音アンプ(LNA)112を経てミキサー114a、114bに入力される。ミキサー114a、114bは、入力された信号をインフェーズ(in−phase、I)成分と直交(quadrature、Q)成分に分けて、基底帯域信号に下向き変換する。下向き変換された信号は、可変アンプ116a、116b及びアナログ低帯域フィルタ118a、118bを経てAD変換器120a、120bに入力され、デジタルに変換された後、復調器122に伝達される。局部発振器124から出力された信号は、インフェーズ成分ミキサー114aとフェーズシフタ126に入力される。フェーズシフタ126は、入力された信号を90゜だけ位相遷移し、直交成分ミキサー114bに提供する。ここで、インフェーズ成分ミキサー114aに入力された信号と直交成分ミキサー114bに入力された信号の位相差は、理想的に90゜にならなければならないが、90゜ではない場合には、位相不整合(phase mismatch)が発生する。各ミキサー114a、114bの出力は、それぞれ可変アンプ116a、116b及びアナログ低帯域フィルタ118a、118bを通過するが、2つの回路の間に信号増幅利得(gain)の差異がある場合には、利得不整合(gain mismatch)が発生する。
図2は、本発明の一実施例による受信機を示すブロック図である。図2の受信機は、図1の受信機に比べて、IQ不整合推定部230及びIQ不整合補償部232をさらに含む。
IQ不整合推定部230は、AD変換器120a、120bからデジタル信号を受信し、デジタル信号からIQ不整合値を推定する。ここで、IQ不整合値は、位相不整合値と利得不整合値を含む。
IQ不整合補償部232は、推定されたIQ不整合値に基づいてAD変換器120a、120bから受信されたデジタル信号のIQ不整合を補償し、IQ不整合が補償された信号を復調器122に伝達する。
図3は、本発明の他の一実施例による受信機を示すブロック図である。図3の受信機は、図1の受信機に比べて、IQ不整合推定部330、IQ不整合補償部332及びループフィルタ334をさらに含む。
IQ不整合推定部330は、IQ不整合補償部332を通過した信号からIQ不整合値を推定し、推定されたIQ不整合値をIQ不整合補償部332に出力する。
IQ不整合補償部332は、推定されたIQ不整合値に基づいてAD変換器120a、120bから受信されたデジタル信号のIQ不整合を補償し、IQ不整合が補償された信号を復調器122に伝達する。IQ不整合推定部330とIQ不整合補償部332との間には、ループフィルタ334が挿入され、安定的に収束させることができる。
図4は、図2及び図3の受信機で位相不整合と利得不整合が発生する場合、AD変換器に入力される信号の歪みを数学的にモデリングした図である。
図4で、xin(t)は、アンテナ110とLNA112を経てミキサー114a、114bに入力される信号に該当し、2cos(2πfLOt+θ/2)と−2sin(2πfLOt−θ/2)は、局部発振器124の出力でそれぞれインフェーズ成分と直交成分のミキサー114a、114bに入力される信号に該当する。fLOは、局部発振器124の周波数に該当し、直接変換方式構造の場合、伝送された信号の中心周波数に該当する。θは、インフェーズ成分と直交成分との間の位相不整合値に該当し、εは、インフェーズ成分と直交成分の利得不整合値に該当する。ここで、送信端で伝送された基底帯域信号である伝送信号をxBB(t)=a(t)+jb(t)とすれば、ミキサー114a、114bに入力される信号であるxin(t)は、xin(t)=a(t)cos(2πft)−b(t)sin(2πft)に該当する。
IQ不整合が存在する場合、ミキサー114a、114bと可変アンプ116a、116b及び低帯域フィルタ118a、118bを通過して出力される信号であるI、Qを伝送信号のインフェーズ成分と直交成分であるa(t)、b(t)で表示すれば、次の数式1の通りである。
Figure 0005453366
Figure 0005453366
Figure 0005453366
ここで、ω=−θ/2、γ=(2+ε)/(2−ε)、A=(cosθ)/{(1+ε)cosθ}に該当する。
図5は、図2及び図3のIQ不整合補償部を示す図である。
図5のIQ不整合補償部は、数式2に示された不整合行列Mの逆行列を回路的に具現したものに該当する。数式2のAは、インフェーズ成分と直交成分に共通的に入っているスケールであって、値が1に近く、省略されることができる。したがって、位相不整合値であるθと利得不整合値であるεを推定することができる場合に、図5に示された回路に基づいてIQ不整合を除去することができる。
図5を参照すれば、IQ不整合補償部は、第1演算器510、第2演算器514、乗算器512、516、520及び加算器518、522を含む。
第1演算器510は、位相不整合値θからtan(−θ)演算を行い、位相不整合補償値を第1乗算器512と第3乗算器520に出力する。第1乗算器512は、第1演算器510の出力と受信信号のインフェーズ成分を乗算し、第1加算器518に出力する。第2演算器514は、利得不整合値εから(2+ε)/(2−ε)演算を行い、利得不整合補償値を第2乗算器516に出力する。第2乗算器516は、第2演算器514の出力と受信信号の直交成分を乗算し、第1加算器518と第3乗算器520に出力する。第1加算器518は、第2乗算器516の出力と第1乗算器512の出力を加算し、不整合が補償された直交成分を出力する。第3乗算器520は、第2乗算器516の出力と第1演算器510の出力を乗算し、第2加算器522に出力する。第2加算器522は、第3乗算器520の出力と受信信号のインフェーズ成分を加算し、不整合が補償されたインフェーズ成分を出力する。
図2及び図3のIQ不整合予測部は、次の方法によりIQ不整合を推定することができる。
まず、ミキサー114a、114bに入力される信号が単一周波数を有するトーン(tone)信号に該当する場合には、次のような方法によりIQ不整合を算出することができる。
基底帯域信号である伝送信号xBB(t)は、次の数式3に相当する。
Figure 0005453366
伝送信号xBB(t)は、受信機の不整合特性に起因して歪みが生じ、AD変換器120a、120bに入力される。したがって、数式1を利用してAD変換器120a、120bに入力される信号rBB(t)を導出すれば、次の数式4の通りである。
Figure 0005453366
ここで、トーン周波数fτが高速フーリエ変換のキャリア間周波数であるΔfの整数倍に該当し、整数倍をτとすれば、fτ=τ・Δfに該当する。rBB(t)を高速フーリエ変換すれば、DCキャリアインデックス値0を基準にしてτ番目インデックスと−τ番目インデックスは、それぞれ次の数式5と数式6に該当する値を有するようになる。
Figure 0005453366
Figure 0005453366
数式5と数式6から次の数式7を導出することができる。
Figure 0005453366
数式7を利得不整合値εに対して整理すれば、次の数式8のように利得不整合値を導出することができる。
Figure 0005453366
数式8により導出された利得不整合値εから、次の数式9のように位相不整合値θを導出することができる。
Figure 0005453366
ここで、位相不整合値の大きさが小さい場合に、数式9の位相不整合値は、次の数式10のように近似化されることができる。
Figure 0005453366
したがって、単一周波数を有するトーン(tone)信号を受信している状態で、受信信号を高速フーリエ変換し、高速フーリエ変換された値から数式8〜数式10により不整合値を算出することができ、算出された不整合値を利用して不整合を除去することができる。
次に、ミキサー114a、114bに入力される信号が単一周波数ではない任意の変調信号に該当する場合には、ミキサー114a、114bに入力される信号を高速フーリエ変換し、数式5〜数式7を拡張して整理し、次の数式11を導出することができる。
Figure 0005453366
Figure 0005453366
Figure 0005453366
Figure 0005453366
位相不整合値の大きさが小さい場合に、数式13の位相不整合値は、次の数式14のように近似化されることができる。
Figure 0005453366
したがって、任意の変調信号を受信する状態で、受信信号を高速フーリエ変換し、高速フーリエ変換された値から数式12〜数式14により不整合値を算出することができ、算出された不整合値を利用して不整合を除去することができる。
図6は、図2及び図3のIQ不整合推定器の一例を示す回路図であり、図7は、図2及び図3のIQ不整合推定器の他の一例を示す回路図である。図6のIQ不整合推定器は、数式12及び数式13を回路的に具現したものに該当し、図7のIQ不整合推定器は、数式12及び数式14を回路的に具現したものに該当する。
Figure 0005453366
図6を参照すれば、IQ不整合推定器は、高速フーリエ変換器610、第1乗算器612、積算器614、第2乗算器616、第3乗算器618、アンプ620、二乗器622、減算器624、逆数出力器626、第4乗算器628及びArcsin演算器630を含む。
高速フーリエ変換器610は、受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換する。第1乗算器612は、変換された値をDCを中心にして対称に位置する値に互いに乗算する。積算器614は、第1乗算器612の出力を積算する。第2乗算器616は、積算器614の出力の実数部にあらかじめ設定された値を乗算し、利得不整合値を導出する。第3乗算器618は、積算器614の出力の虚数部にあらかじめ設定された値を乗算する。アンプ620は、導出された利得不整合値を1/2倍だけ減少させる。二乗器622は、アンプ620の出力を二乗する。減算器624は、定数1から二乗器622の出力を減算する。逆数出力器626は、減算器624の出力の逆数を出力する。第4乗算器628は、逆数出力器626の出力と第3乗算器618の出力を乗算する。Arcsin演算器630は、第4乗算器628の出力をArcsin演算し、位相不整合値を導出する。
図7を参照すれば、IQ不整合推定器は、高速フーリエ変換器710、第1乗算器712、積算器714、第2乗算器716及び第3乗算器718を含む。
高速フーリエ変換器710は、受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換する。第1乗算器712は、変換された値をDCを中心にして対称に位置する値に互いに乗算する。積算器714は、第1乗算器712の出力を積算する。第2乗算器716は、積算器714の出力の実数部にあらかじめ設定された値を乗算し、利得不整合値を導出する。第3乗算器718は、積算器714出力の虚数部にあらかじめ設定された値を乗算する。上記では、すべての帯域の信号を利用して不整合を誘導したが、すべての帯域ではない一部の帯域のみを利用して不整合を誘導することもできる。この場合、数式12、13及び14は、それぞれ次の数式15、16及び17のように変形されることができる。
Figure 0005453366
Figure 0005453366
Figure 0005453366
ここで、P’は次の数式18に該当する。
Figure 0005453366
図8は、図2及び図3のIQ不整合推定器のさらに他の一例を示す回路図であり、図9は、図2及び図3のIQ不整合推定器のさらに他の一例を示す回路図である。図8のIQ不整合推定器は、数式15及び数式16に相当する回路図であり、図9のIQ不整合推定器は、数式15及び数式17に相当する回路図である。図8及び図9によるIQ不整合推定器は、一部帯域のみを利用して不整合を推定する。
図8を参照すれば、IQ不整合推定器は、高速フーリエ変換器810、第1乗算器812、積算器814、第2乗算器816、第3乗算器818、アンプ820、二乗器822、減算器824、逆数出力器826、第4乗算器828及びArcsin演算器830を含む。図8のIQ不整合推定器は、図6のIQ不整合推定器と比べて、第1乗算器912が一部帯域に相当する値をDCを中心にして対称に位置する値に乗算し、積算器814に出力することに差異があり、残りの構成要素は、図6と同一である。
図9を参照すれば、IQ不整合推定器は、高速フーリエ変換器910、第1乗算器912、積算器914、第2乗算器916及び第3乗算器918を含む。図9のIQ不整合推定器は、図6のIQ不整合推定器と比べて、第1乗算器812が一部帯域に相当する値をDCを中心にして対称に位置する値に乗算し、積算器914に出力することに差異があり、残りの構成要素は、図7と同一である。
広帯域通信システムの場合、サンプリング周波数が高いので、インフェーズ成分と直交成分との間に時間遅延があり得る。ここで、時間遅延は、信号がインフェーズ成分の経路と直交成分の経路にあるアナログ回路を通過しながらグループ遅延差異により時間差が発生することができ、AD変換器120a、120bのサンプリング時点によってインフェーズ成分と直交成分との間に時間差が発生することができる。時間差は、位相不整合を推定するにあたって、エラーを発生させることができる。時間差による歪みは、低周波領域では見えないので、低周波帯域の信号を利用して不整合を推定することができる。図8及び図9の回路は、信号の一部帯域、例えば、広帯域システムでは、低帯域を利用して不整合を推定する。
図10は、図3のループフィルタを示す回路図である。図10を参照すれば、ループフィルタは、第1増幅器1010、加算器1012、メモリー1014、第2増幅器1016及び第3増幅器1018を含み、入力信号にμ1だけ利得を乗算した値とメモリに格納されている値にμ2だけ利得乗算した値とを加算した後、加算された値に再びμ3だけ利得を乗算した後、出力する。
上記では、本発明の好ましい実施例を参照して説明したが、当該技術分野における熟練された当業者は、下記の特許請求の範囲に記載された本発明の思想及び領域を逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解することができる。

Claims (23)

  1. 無線で受信されたRF信号を下向き変換(downconverting)し、インフェーズチャネル(in−phase channel)に前記RF信号のインフェーズ成分を提供する第1ミキサーと;
    前記RF信号を下向き変換し、直交チャネル(quadrature channel)に前記RF信号の直交成分を提供する第2ミキサーと;
    前記インフェーズチャネル及び前記直交チャネルに配置され、前記インフェーズ成分及び前記直交成分を増幅する増幅手段と;
    前記増幅されたインフェーズ成分及び直交成分を周波数領域に変換し、前記周波数領域に変換された成分に基づいて利得不整合値及び位相不整合値を推定する不整合推定部と;
    前記推定された利得不整合値及び位相不整合値に基づいて、前記増幅されたインフェーズ成分及び直交成分の不整合を補償する不整合補償部とを含み、
    前記不整合推定部は、前記周波数領域に変換された成分のうちDCを中心にして互いに対称的に位置する2つの値を乗算した値に基づいて前記利得不整合値及び位相不整合値を推定することを特徴とする受信機。
  2. 前記不整合推定部は、
    前記増幅されたインフェーズ成分及び直交成分を含む信号を周波数領域に変換する高速フーリエ変換器と;
    前記周波数領域に変換された信号から利得不整合値を推定する利得不整合推定器と;
    前記周波数領域に変換された信号から位相不整合値を推定する位相不整合推定器と;
    を含むことを特徴とする請求項1に記載の受信機。
  3. 前記RF信号は、前記受信機にあらかじめ知られていない未知の信号(unknown signal)であることを特徴とする請求項1に記載の受信機。
  4. 前記利得不整合推定器は、
    前記周波数領域に変換された信号のうちDCを中心にして互いに対称的に位置する2つの値を乗算した値の実数部に基づいて利得不整合値を推定することを特徴とする請求項2に記載の受信機。
  5. 前記利得不整合推定器は、
    前記周波数領域に変換された成分をDCを中心にして対称的に位置する成分に乗算し、前記乗算した値の和の実数部に基づいて利得不整合値を推定することを特徴とする請求項2に記載の受信機。
  6. 前記位相不整合推定器は、
    前記周波数領域に変換された信号のうちDCを中心にして互いに対称的に位置する2つの値を乗算した値の虚数部に基づいて位相不整合値を推定することを特徴とする請求項2に記載の受信機。
  7. 前記位相不整合推定器は、
    前記周波数領域に変換された成分をDCを中心にして対称的に位置する成分に乗算し、前記乗算した値の和の虚数部に基づいて位相不整合値を推定することを特徴とする請求項2に記載の受信機。
  8. 前記利得不整合推定器は、
    Figure 0005453366
    (ここで、εは、利得不整合値、Xは、基底帯域信号である伝送信号の大きさ、R[τ]、R[−τ]は、前記増幅されたインフェーズ成分及び直交成分を含む信号を周波数領域に変換した信号である)により利得不整合値を導出することを特徴とする請求項2に記載の受信機。
  9. 前記位相不整合推定器は、
    Figure 0005453366
    (ここで、θは、位相不整合値である)により位相不整合値を導出することを特徴とする請求項8に記載の受信機。
  10. 前記位相不整合推定器は、
    Figure 0005453366
    (ここで、θは、位相不整合値である)により位相不整合値を導出することを特徴とする請求項8に記載の受信機。
  11. 前記ミキサーに入力される信号が任意の変調信号に該当すれば、
    前記利得不整合推定器は、
    Figure 0005453366
    により利得不整合値を導出し、
    前記位相不整合推定器は、
    Figure 0005453366
    (ここで、εは、利得不整合値、θは、位相不整合値、Nは、全体キャリア個数、rτは、高速フーリエ変換後のτ番目キャリア位置に出力される値、
    Figure 0005453366
    、R[τ]、R[−τ]は、前記増幅されたインフェーズ成分及び直交成分を含む信号を周波数領域に変換した信号である)により位相不整合値を導出することを特徴とする請求項2に記載の受信機。
  12. 前記ミキサーに入力される信号が任意の変調信号に該当すれば、
    前記利得不整合推定器は、
    Figure 0005453366
    により利得不整合値を導出し、
    前記位相不整合推定器は、
    Figure 0005453366
    (ここで、εは、利得不整合値、θは、位相不整合値、Nは、全体キャリア個数、rτは、高速フーリエ変換後のτ番目キャリア位置に出力される値、
    Figure 0005453366
    、R[τ]、R[−τ]は、前記増幅されたインフェーズ成分及び直交成分を含む信号を周波数領域に変換した信号である)により位相不整合値を導出することを特徴とする請求項2に記載の受信機。
  13. 前記不整合推定部は、
    前記周波数領域に変換された信号の一部帯域を利用して前記利得不整合値及び位相不整合値を推定することを特徴とする請求項2に記載の受信機。
  14. 前記利得不整合推定器は、
    Figure 0005453366
    (ここで、εは、利得不整合値、θは、位相不整合値、
    Figure 0005453366
    、R[τ]、R[−τ]は、前記増幅されたインフェーズ成分及び直交成分を含む信号を周波数領域に変換した信号である)により利得不整合値を導出することを特徴とする請求項7に記載の受信機。
  15. 前記位相不整合推定器は、
    Figure 0005453366
    (ここで、θは、位相不整合値である)により位相不整合値を導出することを特徴とする請求項14に記載の受信機。
  16. 前記位相不整合推定器は、
    Figure 0005453366
    により位相不整合値を導出することを特徴とする請求項14に記載の受信機。
  17. 直接変換方式を使用する受信機において、
    受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換し、前記周波数領域に変換された値に基づいて利得不整合値と位相不整合値を推定する不整合推定部と;
    前記推定された利得不整合値と位相不整合値に基づいて、前記受信信号の利得不整合及び位相不整合を補償する不整合補償部とを含み、
    前記不整合推定部は、
    前記受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換する高速フーリエ変換器と;
    前記周波数領域に変換された値をDCを中心にして対称に位置する値に乗算する第1乗算器と;
    前記第1乗算器の出力を積算する積算器と;
    前記積算器の出力の実数部にあらかじめ設定された値を乗算し、前記利得不整合値を導出する第2乗算器と;
    前記積算器の出力の虚数部にあらかじめ設定された値を乗算する第3乗算器と
    を含むことを特徴とする受信機。
  18. 前記不整合推定部は、
    前記受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換する高速フーリエ変換器と;
    前記周波数領域に変換された値をDCを中心にして対称に位置する値に乗算する第1乗算器と;
    前記第1乗算器の出力を積算する積算器と;
    前記積算器の出力の実数部にあらかじめ設定された値を乗算し、前記利得不整合値を導出する第2乗算器と;
    前記積算器の出力の虚数部にあらかじめ設定された値を乗算する第3乗算器と;
    前記導出された利得不整合値を1/2倍だけ減少させるアンプと;
    前記アンプの出力を二乗する二乗器と;
    定数1から前記二乗器の出力を減算する減算器と;
    前記減算器の出力の逆数を出力する逆数出力器と;
    前記逆数出力器の出力と前記第3乗算器の出力を乗算する第4乗算器と;
    前記第4乗算器の出力をArcsin演算し、前記位相不整合値を導出するArcsin演算器と;
    を含むことを特徴とする請求項17に記載の受信機。
  19. 前記不整合推定部は、
    前記受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換する高速フーリエ変換器と;
    前記周波数領域に変換された値のうち一部帯域に相当する値をDCを中心にして対称に位置する値に乗算する第1乗算器と;
    前記第1乗算器の出力を積算する積算器と;
    前記積算器の出力の実数部にあらかじめ設定された値を乗算し、前記利得不整合値を導出する第2乗算器と;
    前記積算器の出力の虚数部にあらかじめ設定された値を乗算する第3乗算器と;
    前記導出された利得不整合値を1/2倍だけ減少させるアンプと;
    前記アンプ出力を二乗する二乗器と;
    定数1から前記二乗器の出力を減算する減算器と;
    前記減算器の出力の逆数を出力する逆数出力器と;
    前記逆数出力器の出力と前記第3乗算器の出力を乗算する第4乗算器と;
    前記第4乗算器の出力をArcsin演算し、前記位相不整合値を導出するArcsin演算器と;
    を含むことを特徴とする請求項17に記載の受信機。
  20. 前記不整合推定部は、
    前記受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換する高速フーリエ変換器と;
    前記周波数領域に変換された値のうち一部帯域に相当する値をDCを中心にして対称に位置する値に乗算する第1乗算器と;
    前記第1乗算器の出力を積算する積算器と;
    前記積算器の出力の実数部にあらかじめ設定された値を乗算し、前記利得不整合値を導出する第2乗算器と;
    前記積算器の出力の虚数部にあらかじめ設定された値を乗算する第3乗算器と;
    を含むことを特徴とする請求項17に記載の受信機。
  21. 前記不整合補償部は、
    前記位相不整合値θからtan(−θ)演算を行い、位相不整合補償値を出力する第1演算器と;
    前記第1演算器の出力と前記受信信号のインフェーズ成分を乗算する第1乗算器と;
    前記利得不整合値εから(2+ε)/(2−ε)演算を行い、利得不整合補償値を出力する第2演算器と;
    前記第2演算器の出力と前記受信信号の直交成分を乗算する第2乗算器と;
    前記第2乗算器の出力と前記第1乗算器の出力を加算し、不整合が補償された直交成分を出力する第1加算器と;
    前記第2乗算器の出力と前記第1演算器の出力を乗算する第3乗算器と;
    前記第3乗算器の出力と前記受信信号のインフェーズ成分を加算し、不整合が補償されたインフェーズ成分を出力する第2加算器と;
    を含むことを特徴とする請求項17に記載の受信機。
  22. 直接変換方式を使用する受信機において、
    受信信号の利得不整合及び位相不整合を補償する不整合補償部と;
    前記利得不整合及び位相不整合が補償された受信信号のインフェーズ成分及び直交成分を含む信号を周波数領域の値に変換し、前記周波数領域に変換された値に基づいて、前記受信信号の利得不整合値及び位相不整合値を推定する不整合推定部と;
    前記推定された利得不整合値及び位相不整合値をフィルタリングし、前記不整合補償部にフィードバックするループフィルタとを含み、
    前記不整合推定部は、前記周波数領域に変換された成分のうちDCを中心にして互いに対称的に位置する2つの値を乗算した値に基づいて前記利得不整合値及び位相不整合値を推定することを特徴とする受信機。
  23. 前記ループフィルタは、
    前記推定された利得不整合値または位相不整合値を増幅する第1増幅器と;
    前記第1増幅器の出力とフィードバック信号を加算する加算器と;
    前記加算器の出力を保存するメモリと;
    前記メモリの出力を増幅し、前記フィードバック信号を生成する第2増幅器と;
    前記加算器の出力を増幅し、前記不整合補償部にフィードバックする第3増幅器と;
    を含むことを特徴とする請求項22に記載の受信機。
JP2011226260A 2010-10-13 2011-10-13 Iq不整合を推定及び補償する受信機 Active JP5453366B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100099729A KR101127467B1 (ko) 2010-10-13 2010-10-13 Iq 부정합을 추정 및 보상하는 수신기
KR10-2010-0099729 2010-10-13

Publications (2)

Publication Number Publication Date
JP2012085302A JP2012085302A (ja) 2012-04-26
JP5453366B2 true JP5453366B2 (ja) 2014-03-26

Family

ID=46243607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011226260A Active JP5453366B2 (ja) 2010-10-13 2011-10-13 Iq不整合を推定及び補償する受信機

Country Status (3)

Country Link
US (1) US8583064B2 (ja)
JP (1) JP5453366B2 (ja)
KR (1) KR101127467B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014091270A1 (en) * 2012-12-10 2014-06-19 Broadcom Corporation Method and device for estimation and correction of i/q mismatch using iterative loops
US8948326B2 (en) * 2013-03-15 2015-02-03 Analog Devices Technology Circuit architecture for I/Q mismatch mitigation in direct conversion receivers
US9231633B1 (en) * 2014-03-17 2016-01-05 Marvell International Ltd. Method and apparatus for performing run-time compensation of I/Q mismatch in a baseband signal
US9197268B1 (en) * 2014-03-27 2015-11-24 Marvell International Ltd. Method and apparatus for compensating for IQ mismatch in radio frequency receivers
US9306782B2 (en) * 2014-04-07 2016-04-05 Analog Devices, Inc. Systems and methods for narrowband signal quadrature error correction
EP3086478B1 (en) * 2015-04-23 2018-09-19 Nxp B.V. Wireless receiver and method
CN104796105B (zh) * 2015-05-08 2018-02-13 上海交通大学 Iq不匹配自校准可编程增益放大器、校准方法及应用
JP7003428B2 (ja) 2017-03-30 2022-01-20 富士通株式会社 不平衡補償装置、送信装置、受信装置、及び不平衡補償方法
WO2018195722A1 (zh) * 2017-04-24 2018-11-01 华为技术有限公司 一种光接收机及延时估计方法
CN109495421B (zh) * 2017-09-13 2021-04-30 深圳市中兴微电子技术有限公司 一种同相分量正交分量失配补偿装置及方法
US10749555B2 (en) 2018-09-26 2020-08-18 Samsung Electronics Co., Ltd. Time-domain IQ mismatch compensator with frequency-domain observations
US10601630B1 (en) 2019-06-10 2020-03-24 Robert Dickerman Quadrature signal imbalance estimation
RU207967U1 (ru) * 2021-07-29 2021-11-29 Федеральное государственное автономное образовательное учреждение высшего образования «Санкт-Петербургский государственный университет аэрокосмического приборостроения» Радиовысотомер с непрерывным излучением и фазовой автоподстройкой опорного сигнала
CN116546613B (zh) * 2023-06-26 2023-11-21 高拓讯达(北京)微电子股份有限公司 无线局域网i/q时间不平衡的确定方法、装置、设备及介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452619B1 (ko) 2002-05-15 2004-10-13 한국과학기술원 I/q부정합의 추정 및 보상방법과 그 장치, i/q부정합과 dc옵셋의 추정 및 보상방법과 그 장치
KR100544777B1 (ko) 2004-04-07 2006-01-23 삼성탈레스 주식회사 I/q 부정합 보상 방법 및 장치
JP4213734B2 (ja) * 2006-07-05 2009-01-21 株式会社東芝 Ofdmを用いた無線通信方法及びofdm受信装置
US8503545B2 (en) * 2006-08-31 2013-08-06 Advanced Micro Devices, Inc. I/Q imbalance compensation
JP4261578B2 (ja) 2006-12-27 2009-04-30 株式会社東芝 無線通信装置及び受信方法
JP2008211619A (ja) * 2007-02-27 2008-09-11 Advantest Corp 復調特性測定装置、直交復調器、復調特性測定方法、プログラム、記録媒体
BRPI0808674A2 (pt) * 2007-03-09 2014-08-12 Qualcomm Inc Estimação de desbalanceamento em quadratura usando seqüências de treinamento não polarizadas
WO2010061532A1 (ja) * 2008-11-01 2010-06-03 公立大学法人大阪府立大学 Ofdm通信システムにおけるアナログ損失のハイブリッドドメイン補償パラメータの求め方と補償方法
US20110013724A1 (en) * 2009-04-24 2011-01-20 Qualcomm Incorporated I/q imbalance estimation and compensation for a transmitter and a receiver

Also Published As

Publication number Publication date
KR101127467B1 (ko) 2012-07-12
US8583064B2 (en) 2013-11-12
JP2012085302A (ja) 2012-04-26
US20120270516A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
JP5453366B2 (ja) Iq不整合を推定及び補償する受信機
US8010064B2 (en) Systems and methods for transmitter calibration
JP5237451B2 (ja) Ofdmfdd通信システムにおける送信経路および受信経路のi/q較正
KR102500150B1 (ko) 낮은 복잡성의 주파수 의존형 iq 불균형 보상을 위한 방법 및 장치
US7573954B2 (en) Apparatus and method for compensating IQ imbalance in OFDM system with carrier frequency offset
US9749172B2 (en) Calibration method and calibration apparatus for calibrating mismatch between first signal path and second signal path of transmitter/receiver
TWI241793B (en) Method and apparatus for I/Q mismatch calibration in a receiver
US8831136B2 (en) Wireless apparatus and distortion compensating method
US8798199B2 (en) Composite power amplifier, transmitter, and composite-power-amplifier control method
US8792582B2 (en) Mobile wireless communications device having auxiliary receiver to determine transmit impairment and generate transmit impairment compensation signal, and associated methods
JP5147089B2 (ja) Ofdm通信システムにおけるアナログ損失のハイブリッドドメイン補償パラメータの求め方と補償方法
US9049091B2 (en) System and method for in-phase/quadrature-phase (I/Q) time delay measurement and compensation
EP2514100B1 (en) Multi carrier leakage tuning by error power detection
US7672655B1 (en) Frequency-selective and adaptive I/Q mismatch digital compensation
CN108702166B (zh) 通信接收器中的iq耦合的数字补偿
US10069670B2 (en) Transmission and reception circuit, transceiver, and method of correcting time difference of signal
US10142041B2 (en) Homodyne receiver calibration
KR101058589B1 (ko) Ofdm 시스템에서 i/q 브랜치 등화 방법 및 시스템
KR20110068474A (ko) 폴라 송신기의 지연 시간차 보상 방법 및 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Ref document number: 5453366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250