CN104796105B - Iq不匹配自校准可编程增益放大器、校准方法及应用 - Google Patents

Abstract

本发明提供一种IQ不匹配自校准可编程增益放大器、校准方法及应用，包括：校准IQ信号的镜像抑制模块；得到产生增益误差符号及相位误差符号的标志位的比较模块；产生校准时钟信号的时钟综合模块；产生增益误差控制位的增益误差检测模块；以及产生相位误差控制位的相位误差检测模块。本发明通过改变有IQ两路的运算放大器的输入电阻和串接电阻提高输出IQ信号的增益和相位匹配程度，可根据系统要求和采样精度设置电阻阵列的大小。根据镜像抑制器的结构设计和系统性能要求选取时钟频率，之后估计数字误差检测器计数结构和寄存器结构，将自校准控制位反馈到镜像抑制模块，实现IQ信号正交匹配，有效提高镜像抑制比，进而提高信号处理能力及射频电路性能。

Description

IQ不匹配自校准可编程增益放大器、校准方法及应用

技术领域

本发明涉及无线通讯集成电路技术领域，特别是涉及一种IQ不匹配自校准可编程增益放大器、校准方法及应用。

背景技术

随着无线射频(RF，Radio Frequency)技术的不断发展，射频设备的应用越来越广泛，种类日益增加。无线射频技术主要包括上变频技术和下变频技术。下变频技术接收外部射频信号，并将其下变频为中频信号，再将该中频信号转换为数字电路可识别的信号，进一步控制数字电路工作。而上变频技术将数字电路中发出的信号转换为模拟信号后上变频为射频信号，并发射出去。

在实混频下变频中，射频信号包含两个不同的信号，分别称为所需信号及其镜像信号，镜像信号频率如果位于输入回路的通频带内，通过外差的变频作用就会把镜像信号频率位置以及附近的电台信号搬移到中频带内，对所需信号形成干扰。如果镜像信号频率位置以及附近处无信号，就只增加了点噪声，降低了信噪比；如果镜像信号频率处正好有一个电台信号，该信号就会和所需信号差拍形成嚣叫，较强的镜像信号频率会喧宾夺主，抑制掉所需信号；如果电台信号不正好在镜像信号频率处，而是在镜像信号频率附近，则会形成混台，产生偏调失真，这种现象也称为镜像信号干扰现象。从另一个角度来看，镜像频率干扰现象是因为实信号的正频率部分和负频率部分分别向中频移动而发生混叠造成的，所以，为了得到较高的镜像抑制比，需要对负频率部分进行抑制。

事实上，IQ信号中幅度或相位的失会导致信号泄漏到负频率带，从而产生镜像信号。在采用正交下变频技术时，本振信号实际上是一个复信号，仅具有单边功率谱，因此没有镜像信号对所需信号的干扰问题，具有理论上无限的镜像频率抑制能力，但是这要求两条支路相互匹配，如果不是这样即出现正交失配现象，则会造成有限的镜像信号抑制能力，影响信号的信噪比。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种IQ不匹配自校准可编程增益放大器、校准方法及应用，用于解决现有技术中IQ信号失配引起的射频电路中镜像抑制比比较低的问题。

为实现上述目的及其他相关目的，本发明提供一种IQ不匹配自校准可编程增益放大器，所述IQ不匹配自校准可编程增益放大器至少包括：

镜像抑制模块，接收IQ信号，用于根据增益误差控制位和相位误差控制位来校准IQ信号的增益和相位，并输出校准后的IQ信号；

比较模块，连接于所述镜像抑制模块的输出端，用于得到产生增益误差符号及相位误差符号的标志位；

时钟综合模块，用于产生校准时钟信号；

增益误差检测模块，连接于所述比较模块及所述时钟综合模块的输出端，用于检测所述增益误差符号并向所述镜像抑制模块提供所述增益误差控制位；

相位误差检测模块，连接于所述比较模块及所述时钟综合模块的输出端，用于检测所述相位误差符号并向所述镜像抑制模块提供所述相位误差控制位。

优选地，还包括双选开关模块，所述双选开关模块连接于所述增益误差检测模块、所述相位误差检测模块及外部的手动校准信号，用于对调节所述镜像抑制模块的所述增益误差控制位和所述相位误差控制位的来源进行选择。

优选地，所述镜像抑制模块包括输入电阻阵列，串接电阻阵列以及运算放大器，I信号通过一组输入电阻正向连接到第一运算放大器的输入端，Q信号通过一组串接电阻反向连接到所述第一运算放大器的输入端；Q信号通过一组输入电阻正向连接到第二运算放大器的输入端，I信号通过一组串接电阻反向连接到所述第二运算放大器的输入端，所述输入电阻受所述增益误差控制位的控制用于校准IQ信号的增益误差，所述串接电阻受所述相位误差控制位的控制用于校准IQ信号的相位误差。

优选地，所述时钟综合模块包括分频比检测器以及连接于所述分频比检测器输出端的分频器，所述分频比检测器根据信号频率与参考信号频率的倍数比较得到分频比并将所述分频比输送给所述分频器，所述分频器根据所述分频比对参考时钟信号进行分频得到所述校准时钟信号。

优选地，所述增益误差检测模块及所述相位误差检测模块包括异或门、计数器、计数采样器以及寄存器；其中，所述计数器连接于所述异或门的输出端，用于对所述异或门检测到的增益误差符号或相位误差符号进行计数；所述计数采样器连接于所述计数器的输出端，用于将计数结束后的计数值输送到所述寄存器；所述寄存器连接于所述计数采样器的输出端，用于根据所述计数值得到所述增益误差控制位或所述相位误差控制位。

为实现上述目的及其他相关目的，本发明提供一种IQ不匹配自校准方法，所述IQ不匹配自校准方法包括：

基于镜像抑制模块得到含有增益误差和相位误差的IQ信号表达式；

基于比较模块根据所述IQ信号表达式得到产生增益误差符号及相位误差符号的标志位；

基于时钟综合模块根据信号频率和参考信号频率得到分频比，并以所述分频比对参考时钟信号分频得到校准时钟信号；

基于增益误差检测模块检测增益误差符号，根据所述校准时钟信号对所述增益误差符号进行计数并根据计数值通过内部查找迭代算法得到增益误差控制位；

基于相位误差检测模块检测相位误差符号，根据所述校准时钟信号对所述相位误差符号进行计数并根据计数值通过内部查找迭代算法得到相位误差控制位；

基于所述镜像抑制模块根据所述增益误差控制位及所述相位误差控制位校准所述IQ信号。

优选地，所述IQ不匹配自校准方法进一步包括：所述增益误差控制位及所述相位误差控制位也可以直接来自于外部的手动校准信号，基于双选开关模块选择所述增益误差控制位及所述相位误差控制位由所述增益误差检测模块及所述相位误差检测模块产生或由所述手动校准信号直接得到。

优选地，所述增益误差可通过改变所述镜像抑制模块中的输入电阻大小来调节，所述相位误差可通过改变所述镜像抑制模块中的串接电阻大小来调节。

优选地，所述时钟综合模块在所述信号频率的一个周期时间内对所述参考信号频率的上升沿计数，得到分频比N；再根据所述分频比N对所述参考时钟信号进行分频得到所述校准时钟信号；其中，计数N/2次所述参考时钟信号上升沿后再翻转的信号称为上升沿输出时钟，计数N/2次所述参考时钟信号下降沿后再翻转的信号称为下降沿输出时钟；当所述分频比为1时，所述校准时钟信号为所述参考时钟信号；当所述分频比为偶数时，所述校准时钟信号为所述参考时钟信号的上升沿输出时钟；当所述分频比为奇数时，所述校准时钟信号为所述上升沿输出时钟与下降沿输出时钟相与。

优选地，所述标志位包括I标志位、Q标志位、(I+Q)标志位、(I-Q)标志位，通过所述(I+Q)标志位符号及所述(I-Q)标志位符号的相乘可得到所述增益误差符号，通过所述I标志位符号及所述Q标志位符号的相乘可得到所述相位误差符号的相反符号。

优选地，基于异或门对所述增益误差符号或所述相位误差符号进行检测，基于计数器对所述增益误差符号或所述相位误差符号为1的情况计数，基于计数采样器将计数结束后的计数值输送到寄存器，基于所述寄存器通过内部查找迭代算法比较所述计数值与设定计数值的差值得到所述增益误差控制位或所述相位误差控制位。

更优选地，所述内部查找迭代算法为二叉树查找算法。

为实现上述目的及其他相关目的，本发明提供一种射频集成电路，所述射频集成电路包括：低噪声运算放大器、混频器、上述的IQ不匹配自校准可编程增益放大器、滤波器以及模数数模转换器。

如上所述，本发明的IQ不匹配自校准可编程增益放大器、校准方法及应用，具有以下有益效果：

本发明的IQ不匹配自校准可编程增益放大器、校准方法及应用通过改变有IQ两路的运算放大器的输入电阻和串接电阻来匹配IQ信号的增益和相位，可根据系统要求和采样精度设置电阻阵列的大小。根据镜像抑制器的结构设计和系统性能要求选取时钟频率，之后估计数字误差检测器计数结构和寄存器结构，将自校准控制位反馈到镜像抑制模块，实现IQ信号正交匹配，有效提高镜像抑制比，进而提高信号处理能力及射频电路性能。

附图说明

图1显示为本发明的IQ不匹配自校准可编程增益放大器结构示意图。

图2显示为本发明的镜像抑制模块结构示意图。

图3显示为本发明的输入电阻和串接电阻阵列结构示意图。

图4显示为本发明的时钟综合模块结构示意图。

图5显示为本发明的增益误差检测模块结构示意图。

图6显示为本发明的增益寄存器二叉树结构示意图。

图7显示为本发明的相位寄存器二叉树结构示意图。

图8显示为本发明的射频电路结构示意图。

元件标号说明

1 IQ不匹配自校准可编程增益放大器

11 镜像抑制模块

12 比较模块

121～124 第一比较器～第四比较器

13 时钟综合模块

131 分频比检测器

132 分频器

14 增益误差检测模块

141 异或门

142 计数器

143 计数采样器

144 寄存器

15 相位误差检测模块

16 双选开关模块

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1～5所示，本发明提供一种IQ不匹配自校准可编程增益放大器1，所述IQ不匹配自校准可编程增益放大器1至少包括：

镜像抑制模块11、比较模块12、时钟综合模块13、增益误差检测模块14、相位误差检测模块15以及双选开关模块16。

所述镜像抑制模块11接收IQ信号，用于根据增益误差控制位Bits_g和相位误差控制位Bits_p来校准IQ信号的增益和相位，并输出校准后的IQ信号。

具体地，如图2所示，所述镜像抑制模块的输入信号为IQ差分信号，其中I-信号I_in-经过一输入电阻Rg连接至第一运算放大器U1的反向输入端，I+信号I_in+经过一输入电阻Rg连接至所述第一运算放大器U1的正向输入端，I-信号I_in-经过一串接电阻Rp连接至第二运算放大器U2的正向输入端，I+信号I_in+经过一串接电阻Rp连接至所述第二运算放大器U2的反向输入端；Q-信号Q_in-经过一输入电阻Rg连接至所述第二运算放大器U2的反向输入端，Q+信号Q_in+经过一输入电阻Rg连接至所述第二运算放大器U2的正向输入端，Q-信号Q_in-经过一串接电阻Rp连接至所述第一运算放大器U1的正向输入端，Q+信号Q_in+经过一串接电阻Rp连接至所述第一运算放大器U1的反向输入端。所述第一运算放大器U1、所述第二运算放大器U2的正向输出端与反向输入端之间以及反向输出端与正向输入端之间连接有调谐电阻Rtune，所述第一运算放大器U1的正向输出端输出校准后的I+信号I_out+、反向输出端输出校准后的I-信号I_out-，所述第二运算放大器U2的正向输出端输出校准后的Q+信号Q_out+、反向输出端输出校准后的Q-信号Q_out-。

所述输入电阻Rg及所述串接电阻Rp受所述增益误差控制位Bits_g及所述相位误差控制位Bits_p的控制，通过调节所述输入电阻Rg及所述串接电阻Rp的大小可实现IQ信号的正交匹配，其中，所述输入电阻Rg受所述增益误差控制位Bits_g的控制，用于校准IQ信号的增益误差；所述串接电阻Rp受所述相位误差控制位Bits_p的控制，用于校准IQ信号的相位误差。

具体地，如图3所示，所述输入电阻Rg及所述串接电阻Rp为电阻阵列，各电阻两端并联开关，通过开关的选通和截止实现电阻阵列的阻值调节，在本实施例中，各开关管通过MOS管实现，但不以本实施例为限，任意可实现开关功能的器件均适用。在本实施例中，以16个电阻串接为例实现电阻阵列，在具体应用中，可根据精度要求设定电阻阵列中电阻的个数，不以本实施例为限。

所述比较模块12连接于所述镜像抑制模块11的输出端，用于得到产生增益误差符号及相位误差符号的标志位。

具体地，如图1所示，在本实施例中，所述比较模块12包括四个比较器，分别为第一比较器121、第二比较器122、第三比较器123及第四比较器124。所述第一比较器121的正向输入端连接所述校准后的I+信号I_out+、反向输入端连接所述校准后的Q+信号Q_out+，得到(I-Q)标志位；所述第二比较器122的正向输入端连接所述校准后的I+信号I_out+、反向输入端连接所述校准后的Q-信号Q_out-，得到(I+Q)标志位；所述第三比较器123的正向输入端连接所述校准后的I+信号I_out+、反向输入端接地，得到I标志位；所述第四比较器124的正向输入端连接所述校准后的Q+信号Q_out+、反向输入端接地，得到Q标志位。可得到所述增益误差符号及所述相位误差符号的标志位不仅限于本实施例所列举的四个，不以本实施例为限。

所述时钟综合模块13用于产生校准时钟信号Clock。

具体地，如图4所示，所述时钟综合模块13包括分频比检测器131及分频器132。所述分频比检测器131接收信号频率Sig及参考信号频率Ref_sig，根据所述信号频率Sig及所述参考信号频率Ref_sig的倍数比较得到分频比N。在本实施例中，所述信号频率Sig为所述校准后的I+信号I_out+，直接从所述校准后的I+信号I_out+中获取信号频率，也可以从其他三个校准后的IQ信号、从所述镜像抑制模块11输入的IQ信号中获取，甚至可以从频率与IQ信号一致的其他信号中获取，不以本实施例为限。所述分频比检测器131还连接一控制信号Rst_n，用于重置所述分频比检测器131。所述分频比检测器131将所述分频比N输出到所述分频器132，所述分频器132根据所述分频比N对参考时钟信号Ref_clk进行分频，最终得到所述校准时钟信号clock。

所述增益误差检测模块14连接于所述比较模块12及所述时钟综合模块13的输出端，用于检测所述增益误差符号并产生自动增益误差控制位Bitsg_dig。

具体地，如图5所示，所述增益误差检测模块14包括异或门141、计数器142、计数采样器143以及寄存器144。所述异或门141接收所述第一比较器121输出的(I-Q)标志位及所述第二比较器122输出的(I+Q)标志位，并对(I-Q)标志位及(I+Q)标志位的符号进行相乘的运算，以此得到所述增益误差符号。所述计数器142连接于所述异或门141的输出端，同时接收所述校准时钟信号clock及一重置信号Rst_n，所述计数器142根据所述校准时钟信号clock对所述增益误差符号中为1的情况进行计数。所述计数采样器143连接于所述计数器142的输出端，并接收重置信号Rst_n，所述计数采样器143将计数结束后的计数值输出到所述寄存器144，在本实施例中，以所述计数采样器143采样360个数据为例，所述计数采样器143将360个所述增益误差符号中为1数值输出到所述寄存器144，在实际应用中，采样数据的个数根据精度要求进行设定，不以本实施例为限。所述寄存器144连接于所述计数采样器143的输出端，根据所述计数采样器143输出的计数值利用内部查找迭代算法得到所述自动增益误差控制位Bitsg_dig，在本实施例中，所述内部查找迭代算法为二叉树查找算法。

所述相位误差检测模块15连接于所述比较模块12及所述时钟综合模块13的输出端，用于检测所述相位误差符号并产生自动相位误差控制位Bitsp_dig。

具体地，如图5所示，所述相位误差检测模块15与所述增益误差检测模块14的结构及原理相同，不同之处在于，所述相位误差检测模块15接收所述第三比较器123输出的I标志位及所述第四比较器124输出的Q标志位，得到所述相位误差符号，并对所述相位误差符号为1的情况进行计数，最终得到所述自动相位误差控制位Bitsp_dig。具体过程不再一一赘述，可参见所述增益误差检测模块14的结构及原理。

所述双选开关模块16连接于所述增益误差检测模块14及所述相位误差检测模块15，接收所述增益误差检测模块14及所述相位误差检测模块15输出的所述自动增益误差控制位Bitsg_dig及所述自动相位误差控制位Bitsp_dig，还接收外部的手动校准信号Bitsg_manual及Bitsp_manual，用于对所述增益误差控制位Bits_g和所述相位误差控制位Bits_p的来源进行选择，并输出到所述镜像抑制模块11进而校准IQ信号。

所述IQ不匹配自校准可编程增益放大器1可有效提高IQ信号的匹配度，提高镜像抑制比，进而提高信号的处理能力、优化性能。

根据系统性能要求，假设IQ信号的幅度和相位误差分别为α和θ，定义非理想的IQ信号为I’和Q’，那么：

假设幅度和相位误差都很小，在(1)和(2)式应用泰勒级数展开后再用欧拉定理对信号进行运算得到如(3)和(4)式所示的结果：

那么镜像抑制比(IRR)定义为信号功率与镜像信号功率的比值，所以可通过(5)式估计镜像抑制比的大小：

当在IQ信号间匹配时，IRR是∞，因此通过减小幅度和相位误差可提高镜像抑制比。

如图1～7所示，本发明提供一种IQ不匹配自校准方法，所述IQ不匹配自校准方法包括：

基于镜像抑制模块11对输入的IQ信号进行校准，同时得到含有增益误差和相位误差的IQ信号表达式。

具体地，如图2所示，在本实施例中，所述镜像抑制模块11对输入的IQ信号进行校准并输出含有增益误差和相位误差的IQ信号表达式，其中：

当输入电阻Rg的阻值远大于串接电阻Rp的阻值并且相位误差很小，那么可得到幅度和相位的近似表达：

由此可知，可以通过调节所述输入电阻Rg的阻值和所述串接电阻Rp阻值来改变幅度和相位误差，其中所述增益误差可通过改变所述镜像抑制模块11中的输入电阻Rg大小来调节，所述相位误差可通过改变所述镜像抑制模块11中的串接电阻Rp大小来调节。

基于比较模块12根据所述IQ信号表达式得到产生增益误差符号及相位误差符号的标志位。

具体地，假设存在幅度误差α和相位误差θ的IQ信号为：

I＝(1+α/2)cos(ωt+θ/2) (9)

Q＝(1-α/2)cos(ωt-θ/2) (10)

通过低通滤波I²-Q²可以估计所述增益误差α并且通过低通滤波IQ可以估计所述相位误差θ：

在上式两边乘以符号函数sgn()后，可得出幅度误差符号和相位误差符号：

sgn(I+Q)×sgn(I-Q)＝sgn(α) (13)

为了得到(13)及(14)式中的(I+Q)标志位、(I-Q)标志位、I标志位及Q标志位，通过所述比较模块12对IQ信号进行比较。

基于时钟综合模块13根据信号频率sig和参考信号频率Ref_sig得到校准时钟信号Clock。

具体地，所述时钟综合模块13在所述信号频率sig的一个周期时间内对所述参考信号频率Ref_sig的上升沿计数，得到分频比N；再根据所述分频比N对参考时钟信号Ref_clk进行分频得到所述校准时钟信号Clock。其中，计数N/2次所述参考时钟信号Ref_clk上升沿后再翻转的信号称为上升沿输出时钟，计数N/2次所述参考时钟信号Ref_clk下降沿后再翻转的信号称为下降沿输出时钟。当所述分频比N为1时，所述校准时钟信号Clock为所述参考时钟信号Ref_clk；当所述分频比N为偶数时，所述校准时钟信号Clock为所述参考时钟信号Ref_clk的上升沿输出时钟；当所述分频比N为奇数时，所述校准时钟信号Clock为所述参考时钟信号Ref_clk的上升沿输出时钟与下降沿输出时钟相与。

基于增益误差检测模块14检测增益误差符号，根据所述校准时钟信号Clock对所述增益误差符号进行计数并根据计数值通过内部查找迭代算法得到自动增益误差控制位。

具体地，所述增益误差检测模块14接收(I+Q)标志位及(I-Q)标志位，通过异或门实现(13)式，进而实现所述增益误差符号的检测。对所述增益误差符号为1的情况进行计数，在本实施例中，所述采样数据个数设定为360个，在具体应用中根据精度要求进行设定，不以本实施例为限。通过内部查找迭代算法比较计数值与设定计数值的差值得到所述自动增益误差控制位Bitsg_dig，在本实施例中，当IQ信号完全匹配时，360个所述增益误差符号中有180个为1，在具体应用中根据精度要求及系统设定得出，不以本实施例为限。在本实施例中，所述内部查找迭代算法为二叉树查找算法，如图6所示，在IQ信号无增益误差时360个所述增益误差符号中有178个为1；在IQ信号增益误差为+α’(α’为系统可响应的最大增益误差值)时360个所述增益误差符号中有199个为1；在IQ信号增益误差为-α’(α’为系统可响应的最大增益误差值)时360个所述增益误差符号中有157个为1；再根据所述校准时钟信号Clock的频率设定结点的列数，在本实施例中为5列。由此构建所述增益寄存器二叉树结构，如图6所示。将360个所述增益误差符号中为1的计数值与该二叉树结构中的结点进行比较得出一个5位自动增益误差控制位Bitsg_dig，所述自动增益误差控制位Bitsg_dig的位数与该二叉树结构的结点列数有关，根据精度要求做具体设定，不以本实施例为限。

基于相位误差检测模块15检测相位误差符号，根据所述校准时钟信号Clock对所述相位误差符号进行计数并根据计数值通过内部查找迭代算法得到自动相位误差控制位。

具体地，所述相位误差检测模块15接收I标志位及Q标志位，通过异或门实现(14)式，进而实现所述相位误差符号的相反符号的检测。对所述相位误差符号为1的情况进行计数，在本实施例中，所述采样数据个数设定为360个，在具体应用中根据精度要求进行设定，不以本实施例为限。通过内部查找迭代算法比较计数值与设定计数值的差值得到所述自动相位误差控制位Bitsp_dig，在本实施例中，当IQ信号完全匹配时，360个所述相位误差符号中有180个为1，在具体应用中根据精度要求及系统设定得出，不以本实施例为限。在本实施例中，所述内部查找迭代算法为二叉树查找算法，如图7所示，在IQ信号无相位误差时360个所述相位误差符号中有173个为1；在IQ信号相位误差为+θ’(θ’为系统可响应的最大相位误差值)时360个所述相位误差符号中有195个为1；在IQ信号相位误差为-θ’(θ’为系统可响应的最大相位误差值)时360个所述相位误差符号中有151个为1；再根据所述校准时钟信号Clock的频率设定结点的列数，在本实施例中为5列。由此构建所述相位寄存器二叉树结构，如图7所示。将360个所述相位误差符号中为1的计数值与该二叉树结构中的结点进行比较得出一个5位自动相位误差控制位Bitsp_dig，所述自动相位误差控制位Bitsp_dig的位数与该二叉树结构的结点列数有关，根据精度要求做具体设定，不以本实施例为限。

基于双选开关模块16对控制所述镜像抑制模块11的所述增益误差控制位Bits_g及所述相位误差控制位Bits_p的来源进行选择。

具体地，所述增益误差控制位Bits_g及所述相位误差控制位Bits_p可以来自所述增益误差检测模块14及所述相位误差检测模块15，也可以直接来自于外部的手动校准信号Bitsg_manual及Bitsp_manual，可通过所述双选开关模块16进行选择。

基于所述镜像抑制模块、所述增益误差检测模块14及所述相位误差检测模块15，只需校准一次所述IQ信号，即可得到一个确定的校准后的IQ信号，从而提高电路镜像抑制比。

所述IQ不匹配自校准方法可有效提高IQ信号的匹配度，提高镜像抑制比，进而提高信号的处理能力、优化性能。

如图8所示，本发明提供一种射频集成电路，所述射频集成电路包括：

低噪声运算放大器，接收射频信号RF_IN，并输出IQ两路信号。

混频器，接收所述低噪声放大器输出的IQ两路信号，并对所述IQ两路信号进行混频；所述混频器的本振信号由2～3.7G晶振经2^N分频后通过占空比为50％的本振产生器得出。

上述的IQ不匹配自校准可编程增益放大器，连接于所述混频器输出端，对所述IQ两路信号进行校准，使所述IQ两路信号正交匹配。

复数滤波器，连接于上述的IQ不匹配自校准可编程增益放大器的输出端，对正交匹配的IQ信号进行滤波并整合。

可编程增益放大器，连接于所述复数滤波器，对滤波后的IQ信号进行放大。

所述复数滤波器及所述可编程增益放大器的增益由1.9G晶振经N分频后通过自动增益控制器得到。

模数数模转换器，连接于所述可编程增益放大器的输出端，将所述IQ信号转换为数字信号后用于后续的数字电路处理。

互阻放大器，连接于所述低噪声放大器，对所述低噪声放大器输出的IQ信号进行放大。

低噪声复数滤波器，连接于所述互阻放大器输出端，对IQ信号进行滤波。

输出缓冲级选择器，连接于所述低噪声复数滤波器及所述可编程增益放大器输出端，用于选择所述低噪声复数滤波器或所述可编程增益放大器的输出信号作为模拟信号输出。

本发明的射频集成电路可有效提高IQ信号的匹配度，提高镜像抑制比，进而提高信号的处理能力、优化射频集成电路的性能。

综上所述，本发明提供一种IQ不匹配自校准可编程增益放大器，所述IQ不匹配自校准可编程增益放大器至少包括：校准IQ信号的镜像抑制模块；得到产生增益误差符号及相位误差符号的标志位的比较模块；产生校准时钟信号的时钟综合模块；产生增益误差控制位的增益误差检测模块；以及产生相位误差控制位的相位误差检测模块。本发明通过改变有IQ两路的运算放大器的输入电阻和串接电阻来减小IQ信号的增益和相位误差，可根据系统要求和采样精度设置电阻阵列的大小。根据镜像抑制器的结构设计和系统性能要求选取时钟频率，之后估计数字误差检测器计数结构和寄存器结构，将自校准控制位反馈到镜像抑制模块，实现IQ信号正交匹配，有效提高镜像抑制比，进而提高信号处理能力及射频电路性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种IQ不匹配自校准可编程增益放大器，其特征在于，所述IQ不匹配自校准可编程增益放大器至少包括：

镜像抑制模块，接收IQ信号，用于根据增益误差控制位和相位误差控制位来校准IQ信号的增益和相位，并输出校准后的IQ信号；其中，IQ信号为同相正交信号；

比较模块，连接于所述镜像抑制模块的输出端，用于得到产生增益误差符号及相位误差符号的标志位；

时钟综合模块，用于产生校准时钟信号；

增益误差检测模块，连接于所述比较模块及所述时钟综合模块的输出端，用于检测所述增益误差符号并向所述镜像抑制模块提供所述增益误差控制位；

相位误差检测模块，连接于所述比较模块及所述时钟综合模块的输出端，用于检测所述相位误差符号并向所述镜像抑制模块提供所述相位误差控制位。

2.根据权利要求1所述的IQ不匹配自校准可编程增益放大器，其特征在于：还包括双选开关模块，所述双选开关模块连接于所述增益误差检测模块、所述相位误差检测模块及外部的手动校准信号，用于对调节所述镜像抑制模块的所述增益误差控制位和所述相位误差控制位的来源进行选择。

3.根据权利要求1所述的IQ不匹配自校准可编程增益放大器，其特征在于：所述镜像抑制模块包括输入电阻阵列，串接电阻阵列以及运算放大器，I-信号经过一输入电阻连接至第一运算放大器的反向输入端，I+信号经过一输入电阻连接至所述第一运算放大器的正向输入端，I-信号经过一串接电阻连接至第二运算放大器的正向输入端，I+信号经过一串接电阻连接至所述第二运算放大器的反向输入端；Q-信号经过一输入电阻连接至所述第二运算放大器的反向输入端，Q+信号经过一输入电阻连接至所述第二运算放大器的正向输入端，Q-信号经过一串接电阻连接至所述第一运算放大器的正向输入端，Q+信号经过一串接电阻连接至所述第一运算放大器的反向输入端，各输入电阻受所述增益误差控制位的控制用于校准IQ信号的增益误差，各串接电阻受所述相位误差控制位的控制用于校准IQ信号的相位误差。

4.根据权利要求1所述的IQ不匹配自校准可编程增益放大器，其特征在于：所述时钟综合模块包括分频比检测器以及连接于所述分频比检测器输出端的分频器，所述分频比检测器根据信号频率与参考信号频率的倍数比较得到分频比并将所述分频比输送给所述分频器，所述分频器根据所述分频比对参考时钟信号进行分频得到所述校准时钟信号。

5.根据权利要求1所述的IQ不匹配自校准可编程增益放大器，其特征在于：所述增益误差检测模块及所述相位误差检测模块包括异或门、计数器、计数采样器以及寄存器；其中，所述计数器连接于所述异或门的输出端，用于对所述异或门检测到的增益误差符号或相位误差符号进行计数；所述计数采样器连接于所述计数器的输出端，用于将计数结束后的计数值输送到所述寄存器；所述寄存器连接于所述计数采样器的输出端，用于根据所述计数值得到所述增益误差控制位或所述相位误差控制位。

6.一种IQ不匹配自校准方法，其特征在于，所述IQ不匹配自校准方法包括：

基于镜像抑制模块得到含有增益误差和相位误差的IQ信号表达式；

基于比较模块根据所述IQ信号表达式得到产生增益误差符号及相位误差符号的标志位；

基于时钟综合模块根据信号频率和参考信号频率得到分频比，并以所述分频比对参考时钟信号分频得到校准时钟信号；

基于增益误差检测模块检测增益误差符号，根据所述校准时钟信号对所述增益误差符号进行计数并根据计数值通过内部查找迭代算法得到增益误差控制位；

基于相位误差检测模块检测相位误差符号，根据所述校准时钟信号对所述相位误差符号进行计数并根据计数值通过内部查找迭代算法得到相位误差控制位；

基于所述镜像抑制模块根据所述增益误差控制位及所述相位误差控制位校准所述IQ信号。

7.根据权利要求6所述的IQ不匹配自校准方法，其特征在于：所述IQ不匹配自校准方法进一步包括：所述增益误差控制位及所述相位误差控制位也可以直接来自于外部的手动校准信号，基于双选开关模块选择所述增益误差控制位及所述相位误差控制位由所述增益误差检测模块及所述相位误差检测模块产生或由所述手动校准信号直接得到。

8.根据权利要求6所述的IQ不匹配自校准方法，其特征在于：所述增益误差可通过改变所述镜像抑制模块中的输入电阻大小来调节，所述相位误差可通过改变所述镜像抑制模块中的串接电阻大小来调节。

9.根据权利要求6所述的IQ不匹配自校准方法，其特征在于：所述时钟综合模块在所述信号频率的一个周期时间内对所述参考信号频率的上升沿计数，得到分频比N；再根据所述分频比N对所述参考时钟信号进行分频得到所述校准时钟信号；其中，计数N/2次所述参考时钟信号上升沿后再翻转的信号称为上升沿输出时钟，计数N/2次所述参考时钟信号下降沿后再翻转的信号称为下降沿输出时钟；当所述分频比为1时，所述校准时钟信号为所述参考时钟信号；当所述分频比为偶数时，所述校准时钟信号为所述参考时钟信号的上升沿输出时钟；当所述分频比为奇数时，所述校准时钟信号为所述参考时钟信号的上升沿输出时钟与下降沿输出时钟相与。

10.根据权利要求6所述的IQ不匹配自校准方法，其特征在于：所述标志位包括I标志位、Q标志位、(I+Q)标志位、(I-Q)标志位，通过所述(I+Q)标志位及所述(I-Q)标志位的符号相乘可得到所述增益误差符号，通过所述I标志位及所述Q标志位的符号相乘可得到所述相位误差符号的相反符号。

11.根据权利要求6所述的IQ不匹配自校准方法，其特征在于：基于异或门对所述增益误差符号或所述相位误差符号进行检测，基于计数器对所述增益误差符号或所述相位误差符号为1的情况计数，基于计数采样器将计数结束后的计数值输送到寄存器，基于所述寄存器通过内部查找迭代算法比较所述计数值与设定计数值的差值得到所述增益误差控制位或所述相位误差控制位。

12.根据权利要求6或11所述的IQ不匹配自校准方法，其特征在于：所述内部查找迭代算法为二叉树查找算法。

13.一种射频集成电路，其特征在于，所述射频集成电路包括：低噪声运算放大器、混频器、如权利要求1～5任意一项所述的IQ不匹配自校准可编程增益放大器、滤波器以及模数数模转换器。