KR101127467B1 - Ｉｑ 부정합을 추정 및 보상하는 수신기 - Google Patents

Ｉｑ 부정합을 추정 및 보상하는 수신기 Download PDF

Info

Publication number
KR101127467B1
KR101127467B1 KR1020100099729A KR20100099729A KR101127467B1 KR 101127467 B1 KR101127467 B1 KR 101127467B1 KR 1020100099729 A KR1020100099729 A KR 1020100099729A KR 20100099729 A KR20100099729 A KR 20100099729A KR 101127467 B1 KR101127467 B1 KR 101127467B1
Authority
KR
South Korea
Prior art keywords
mismatch
phase
value
output
signal
Prior art date
Application number
KR1020100099729A
Other languages
English (en)
Inventor
강영환
조지영
강수원
Original Assignee
지씨티 세미컨덕터 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지씨티 세미컨덕터 인코포레이티드 filed Critical 지씨티 세미컨덕터 인코포레이티드
Priority to KR1020100099729A priority Critical patent/KR101127467B1/ko
Priority to JP2011226260A priority patent/JP5453366B2/ja
Priority to US13/272,779 priority patent/US8583064B2/en
Application granted granted Critical
Publication of KR101127467B1 publication Critical patent/KR101127467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863—Compensation for quadrature error in the received signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers

Abstract

수신기는 RF 신호를 하향변환(downconverting)하여, 인페이즈 채널(in-phase channel)로 RF 신호의 인페이즈 성분을 제공하는 제 1 믹서, RF 신호를 하향변환하여, 직교 채널(quadrature channel)로 RF 신호의 직교 성분을 제공하는 제 2 믹서, 인페이즈 채널 및 직교 채널에 배치되며, 인페이즈 성분 및 직교 성분을 증폭하는 증폭 수단들, 증폭된 인페이즈 성분 및 직교 성분을 주파수 영역으로 변환하고, 변환된 성분들에 기초하여 이득 부정합 값 및 위상 부정합 값을 추정하는 부정합 추정부, 및 추정된 이득 부정합 값 및 위상 부정합 값에 기초하여, 수신 신호의 부정합을 보상하는 부정합 보상부를 포함한다.

Description

ＩＱ 부정합을 추정 및 보상하는 수신기{RECEIVER CAPABLE OF ESTIMATING AND COMPENSATING IQ MISMATCH}
본 발명은 IQ 부정합을 추정 및 보상하는 무선 수신기에 관한 것이다.
근래의 통신 시스템에서는 구성 부품을 줄일 수 있어서 복잡도가 낮아지고 소모전력이 적은 장점이 있는 직접변환(direct conversion) 수신 방식이 선호되고 있다. 직접변환 수신 방식은 중간 주파수를 거치지 않고 RF(radio frequency) 대역의 신호를 하나의 믹서를 사용하여 기저대역(baseband)으로 변환하는 방식이다. 믹서는 RF 신호를 입력받아 인페이즈(in-phase) 성분과 직교(quadrature) 성분의 신호를 출력하고, 각 신호는 증폭기와 아날로그 필터를 거쳐 AD 변환기로 입력된다. 이러한 과정에서 로컬 오실레이터, 믹서, 증폭기, 아날로그 필터로 구성되는 아날로그 회로에 의해 인페이즈 성분과 직교 성분의 신호는 필연적으로 부정합(mismatch)이 발생하게 된다. 이러한 부정합은 수신 신호의 신호대잡읍비(signal to noise)를 떨어뜨림으로써 비트오율(BER)을 높이게 되고 결국 무선 통신 수신기의 성능을 저하시킨다. 부정합을 줄이기 위해서는 아날로그 회로 설계시에 인페이즈 성분과 직교 성분의 오차를 최대한 작게 만들어야 하는데, 이는 아날로그 회로 설계시 보다 높은 정확도를 요구하게 되어 아날로그 회로의 비용을 증가시키게 된다.
이러한 단점을 피하기 위해서 디지털 단에서 부정합을 추정하고 보상하는 방법들이 제안되고 있다. 예를 들어, 직교분할 다중 방식 시스템에서 파일럿 신호를 이용하는 방법이나 송수신기가 함께 들어있는 시스템에서 알려진 신호를 이용하는 방법이 있다. 이들 중 직교 주파수 분할 다중 방식을 지원하는 시스템에서 특정 파일럿 신호를 이용하여 부정합을 추정하는 방식의 경우, 파일럿 신호가 없는 시스템에서는 적용할 수 없으며 파일럿 신호 추정 오차로 인하여 부정합을 추정하는데 있어서 성능 저하가 있을 수 있는 단점이 있다. 또한, 송수신기가 함께 들어있는 트랜시버 구조에서 제안된 방식의 경우는, 특정 신호를 송신기를 통해 발생시키고 그 특정 신호를 RF단에서 수신기로 연결하여 수신함으로써 수신기의 부정합을 추정하는 것으로, 이 방법은 이동 방송 수신기와 같이 수신기만 필요한 시스템에서는 추가적으로 신호 발생기를 만들어야 하는 부담이 있고, 통신을 하면서 실시간으로 부정합을 보상할 수 없다는 단점이 있다. 또한 기존에 제안된 부정합 보상 방식들은 샘플링 주파수가 높은 광대역 시스템에서 발생할 수 있는 인페이즈 성분과 직교 성분 사이에 아날로그 필터의 그룹 지연차이 혹은 회로의 길이 차이로 인해 발생되는 시간 부정합에 대해서는 대응하지 못하는 단점이 있다.
개시된 기술이 이루고자 하는 기술적 과제는 변조 신호의 종류에 관계없이 수신기의 부정합을 추정 및 보상할 수 있으며, 수신 신호를 수신하고 있는 동안에도 수신 신호의 부정합을 추정 및 보상할 수 있는 수신기를 제공하는 데 있다.
또한, 개시된 기술이 이루고자 하는 기술적 과제는 수신 신호의 일부 대역을 이용하여 부정합을 추정함으로써 광대역 시스템과 같은 샘플링 주파수가 높은 수신기에서 인페이즈 성분과 직교 성분 사이의 시간 지연이 있는 상황에서도 효과적으로 부정합을 추정 및 보상할 수 있는 수신기를 제공하는 데 있다.
상기의 기술적 과제를 이루기 위해 개시된 기술의 제 1 측면은 RF 신호를 하향변환(downconverting)하여, 인페이즈 채널(in-phase channel)로 상기 RF 신호의 인페이즈 성분을 제공하는 제 1 믹서, 상기 RF 신호를 하향변환하여, 직교 채널(quadrature channel)로 상기 RF 신호의 직교 성분을 제공하는 제 2 믹서, 상기 인페이즈 채널 및 상기 직교 채널에 배치되며, 상기 인페이즈 성분 및 상기 직교 성분을 증폭하는 증폭 수단들, 상기 증폭된 인페이즈 성분 및 직교 성분을 주파수 영역으로 변환하고, 상기 변환된 성분들에 기초하여 이득 부정합 값 및 위상 부정합 값을 추정하는 부정합 추정부, 및 상기 추정된 이득 부정합 값 및 위상 부정합 값에 기초하여, 상기 수신 신호의 부정합을 보상하는 부정합 보상부를 포함하는 수신기를 제공하는 데 있다.
상기의 기술적 과제를 이루기 위해 개시된 기술의 제 2 측면은 직접변환 방식을 사용하는 수신기에 있어서, 수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환하고, 상기 변환된 값들에 기초하여 이득 부정합 값과 위상 부정합 값을 추정하는 부정합 추정부 및 상기 추정된 이득 부정합 값과 위상 부정합 값에 기초하여, 상기 수신 신호의 이득 부정합 및 위상 부정합을 보상하는 부정합 보상부를 포함하는 수신기를 제공하는 데 있다.
상기의 기술적 과제를 이루기 위해 개시된 기술의 제 3 측면은 직접변환 방식을 사용하는 수신기에 있어서, 수신 신호의 이득 부정합 및 위상 부정합을 보상하는 부정합 보상부, 상기 이득 부정합 및 위상 부정합이 보상된 수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환하고, 상기 변환된 값들에 기초하여, 상기 수신 신호의 이득 부정합 값 및 위상 부정합 값을 추정하는 부정합 추정부, 및 상기 추정된 이득 부정합 값 및 위상 부정합 값을 필터링하여 상기 부정합 보상부로 피드백하는 루프 필터를 포함하는 수신기를 제공하는 데 있다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
일 실시예에 따른 수신기는 변조 신호의 종류에 관계없이 수신기의 부정합을 추정 및 보상할 수 있으며, 수신 신호를 수신하고 있는 동안에도 수신 신호의 부정합을 추정 및 보상할 수 있다.
일 실시예에 따른 수신기는 수신 신호의 일부 대역을 이용하여 부정합을 추정함으로써 광대역 시스템과 같은 샘플링 주파수가 높은 수신기에서 인페이즈 성분과 직교 성분 사이의 시간 지연이 있는 상황에서도 효과적으로 부정합을 추정 및 보상할 수 있다.
도 1은 직접 변환 수신 방식을 사용하는 수신기의 일반적인 구조를 설명하기 위한 도면이다.
도 2는 개시된 기술의 일 실시예에 따른 수신기를 나타내는 블록도이다.
도 3은 개시된 기술의 다른 일 실시예에 따른 수신기를 나타내는 블록도이다.
도 4는 도 2 및 도 3의 수신기에서 위상 부정압과 이득 부정합이 발생하는 경우 AD 변환기로 입력되는 신호의 왜곡을 수학적으로 모델링한 도면이다.
도 5는 도 2 및 도 3의 IQ 부정합 보상부를 나타내는 도면이다.
도 6은 도 2 및 도 3의 IQ 부정합 추정기의 일 예를 나타내는 회로도이다.
도 7은 도 2 및 도 3의 IQ 부정합 추정기의 다른 일 예를 나타내는 회로도이다.
도 8은 도 2 및 도 3의 IQ 부정합 추정기의 또 다른 일 예를 나타내는 회로도이다.
도 9는 도 2 및 도 3의 IQ 부정합 추정기의 또 다른 일 예를 나타내는 회로도이다.
도 10은 도 3의 루프 필터를 나타내는 회로도이다.
개시된 기술에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 개시된 기술의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 개시된 기술의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 개시된 기술이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1은 직접 변환 수신 방식을 사용하는 수신기의 일반적인 구조를 설명하기 위한 도면이다.
도 1을 참조하면, 안테나(110)에 의해 수신된 신호는 저잡음 앰프(LNA)(112)를 지나 믹서(114a, 114b)로 입력된다. 믹서(114a, 114b)는 입력된 신호를 인페이즈(in-phase, I) 성분과 직교(quadrature, Q) 성분으로 나누어 기저대역 신호로 하향 변환한다. 하향 변환된 신호는 가변 앰프(116a, 116b) 및 아날로그 저대역 필터(118a, 118b)를 거쳐 AD 변환기(120a, 120b)로 입력되며, 디지털로 변환된 후 복조기(122)로 전달된다. 로컬 오실레이터(124)로부터 출력된 신호는 인페이즈 성분 믹서(114a)와 페이즈 쉬프터(126)로 입력된다. 페이즈 쉬프터(126)는 입력된 신호를 90˚만큼 위상 천이하여 직교 성분 믹서(114b)로 제공한다. 여기에서, 인페이즈 성분 믹서(114a)로 입력된 신호와 직교 성분 믹서(114b)로 입력된 신호의 위상 차이는 이상적으로 90˚가 되어야 하지만, 90˚가 아닌 경우에는 위상 부정합(phase mismatch)이 발생한다. 각 믹서(114a, 114b)의 출력은 각각 가변 앰프(116a, 116b)와 아날로그 저대역 필터(118a, 118b)를 통과하는데, 두 회로 사이에 신호 증폭 이득(gain)의 차이가 있는 경우에는 이득 부정합(gain mismatch)이 발생한다.
도 2는 개시된 기술의 일 실시예에 따른 수신기를 나타내는 블록도이다. 도 2의 수신기는 도 1의 수신기와 비교하여, IQ 부정합 추정부(230) 및 IQ 부정합 보상부(232)를 더 포함한다.
IQ 부정합 추정부(230)는 AD 변환기(120a, 120b)로부터 디지털 신호를 수신하고, 디지털 신호로부터 IQ 부정합 값을 추정한다. 여기에서, IQ 부정합 값은 위상 부정합 값과 이득 부정합 값을 포함한다.
IQ 부정합 보상부(232)는 추정된 IQ 부정합 값에 기초하여 AD 변환기(120a, 120b)로부터 수신된 디지털 신호의 IQ 부정합을 보상하고, IQ 부정합이 보상된 신호를 복조기(122)로 전달한다.
도 3은 개시된 기술의 다른 일 실시예에 따른 수신기를 나타내는 블록도이다. 도 3의 수신기는 도 1의 수신기와 비교하여, IQ 부정합 추정부(330), IQ 부정합 보상부(332) 및 루프 필터(334)를 더 포함한다.
IQ 부정합 추정부(330)는 IQ 부정합 보상부(332)를 통과한 신호로부터 IQ 부정합 값을 추정하고, 추정된 IQ 부정합 값을 IQ 부정합 보상부(332)로 출력한다.
IQ 부정합 보상부(332)는 추정된 IQ 부정합 값에 기초하여 AD 변환기(120a, 120b)로부터 수신된 디지털 신호의 IQ 부정합을 보상하고, IQ 부정합이 보상된 신호를 복조기(122)로 전달한다. IQ 부정합 추정부(330)와 IQ 부정합 보상부(332) 사이에는 루프 필터(334)가 삽입되어 안정적으로 수렴시킬 수 있다.
도 4는 도 2 및 도 3의 수신기에서 위상 부정압과 이득 부정합이 발생하는 경우 AD 변환기로 입력되는 신호의 왜곡을 수학적으로 모델링한 도면이다.
도 4에서, xin(t)는 안테나(110)와 LNA(112)를 지나 믹서(114a, 114b)로 입력되는 신호에 해당하고, 2cos(2πfLOt+θ/2)와 -2sin(2πfLOt-θ/2)는 로컬 오실레이터(124)의 출력으로 각각 인페이즈 성분과 직교 성분의 믹서(114a, 114b)로 입력되는 신호에 해당한다. fLO는 로컬 오실레이터(124)의 주파수에 해당하고, 직접변환방식 구조의 경우 전송된 신호의 중심 주파수에 해당한다. θ는 인페이즈 성분과 직교 성분 사이의 위상 부정합 값에 해당하고, ε는 인페이즈 성분과 직교 성분의 이득 부정합 값에 해당한다. 여기에서, 송신단에서 전송된 기저대역 신호인 전송 신호를 xBB(t)=a(t)+jb(t)라 하면, 믹서(114a, 114b)로 입력되는 신호인 xin(t)는 xin(t) = a(t)cos(2πft)-b(t)sin(2πft)에 해당된다.
IQ 부정합이 존재하는 경우, 믹서(114a, 114b)와 가변앰프(116a, 116b) 및 저대역 필터(118a, 118b)를 통과하여 출력되는 신호인 I, Q를 전송 신호의 인페이즈 성분과 직교 성분인 a(t), b(t)로 표시하면, 다음의 수학식 1과 같다.
Figure 112010066067145-pat00001
따라서 신호 I, Q로부터 전송 신호인 xBB(t)를 복원하기 위해서는, 부정합 행렬인 M의 역행렬을
Figure 112010066067145-pat00002
에 곱해주어야 하는데, M의 역행렬은 다음의 수학식 2와 같다.
Figure 112010066067145-pat00003
여기에서, ω=-θ/2, γ=(2+ε)/(2-ε), A=(cosθ)/{(1+ε)cosθ}에 해당한다.
도 5는 도 2 및 도 3의 IQ 부정합 보상부를 나타내는 도면이다.
도 5의 IQ 부정합 보상부는 수학식 2에 나타난 부정합 행렬 M의 역행렬을 회로적으로 구현한 것에 해당한다. 수학식 2의 A는 인페이즈 성분과 직교 성분에 공통적으로 들어있는 스케일로서, 값이 1에 가까우며 생략될 수 있다. 그러므로 위상 부정합 값인 θ와 이득 부정합 값인 ε을 추정할 수 있는 경우에, 도 5에 나타난 회로에 기초하여 IQ 부정합을 제거할 수 있다.
도 5를 참조하면, IQ 부정합 보상부는 제 1 연산기(510), 제 2 연산기(514), 곱셈기들(512, 516, 520) 및 가산기들(518, 522)을 포함한다.
제 1 연산기(510)는 위상 부정합 값 θ로부터 tan(-θ) 연산을 수행하여 위상 부정합 보상값을 제 1 곱셈기(512)와 제 3 곱셈기(520)로 출력한다. 제 1 곱셈기(512)는 제 1 연산기(510)의 출력과 수신 신호의 인페이즈 성분을 곱하여 제 1 가산기(518)로 출력한다. 제 2 연산기(514)는 이득 부정합 값 ε로부터 (2+ε)/(2-ε) 연산을 수행하여 이득 부정합 보상값을 제 2 곱셈기(516)로 출력한다. 제 2 곱셈기(516)는 제 2 연산기(514) 출력과 수신 신호의 직교 성분을 곱하여 제 1 가산기(518)와 제 3 곱셈기(520)로 출력한다. 제 1 가산기(518)는 제 2 곱셈기(516) 출력과 제 1 곱셈기(512) 출력을 가산하여 부정합이 보상된 직교 성분을 출력한다. 제 3 곱셈기(520)는 제 2 곱셈기(516) 출력과 제 1 연산기(510) 출력을 곱하여 제 2 가산기(522)로 출력한다. 제 2 가산기(522)는 제 3 곱셈기(520) 출력과 수신 신호의 인페이즈 성분을 가산하여 부정합이 보상된 인페이즈 성분을 출력한다.
도 2 및 도 3의 IQ 부정합 예측부는 다음의 방법에 따라 IQ 부정합을 추정할 수 있다.
먼저, 믹서(114a, 114b)로 입력되는 신호가 단일 주파수를 가지는 톤(tone) 신호에 해당하는 경우에는, 다음과 같은 방법을 통하여 IQ 부정합을 산출할 수 있다.
기저 대역 신호인 전송 신호 xBB(t)는 다음의 수학식 3에 상응한다.
Figure 112010066067145-pat00004
전송 신호 xBB(t)는 수신기의 부정합 특성에 의해 왜곡되어 AD 변환기(120a, 120b)로 입력된다. 그러므로 수학식 1을 이용하여 AD 변환기(120a, 120b)로 입력되는 신호 rBB(t)을 도출하면, 다음의 수학식 4와 같다.
Figure 112010066067145-pat00005
여기에서 톤 주파수 fτ가 고속 푸리에 변환의 캐리어간 주파수인 Δf의 정수배에 해당하고 정수배를 τ라 하면, fτ=τ·Δf에 해당한다. rBB(t)를 고속 푸리에 변환하면, DC 캐리어 인덱스 값 0을 기준으로 τ번째 인덱스와 -τ번째 인덱스는 각각 다음의 수학식 5와 수학식 6에 해당하는 값을 가지게 된다.
Figure 112010066067145-pat00006
Figure 112010066067145-pat00007
수학식 5와 수학식 6으로부터 다음의 수학식 7을 도출할 수 있다.
Figure 112010066067145-pat00008
수학식 7을 이득 부정합 값 ε에 대하여 정리하면, 다음의 수학식 8과 같이 이득 부정합 값을 도출할 수 있다.
Figure 112010066067145-pat00009
수학식 8에 의해 도출된 이득 부정합 값 ε로부터, 다음의 수학식 9와 같이 위상 부정합 값 θ를 도출할 수 있다.
Figure 112010066067145-pat00010
여기에서, 위상 부정합 값의 크기가 작은 경우에 수학식 9의 위상 부정합 값은 다음의 수학식 10과 같이 근사화될 수 있다.
Figure 112010066067145-pat00011
따라서 단일 주파수를 가진 톤(tone) 신호를 수신하는 있는 상태에서, 수신 신호를 고속 푸리에 변환하고, 고속 푸리에 변환된 값으로부터 수학식 8 내지 10에 따라 부정합 값을 산출할 수 있으며, 산출된 부정합 값을 이용하여 부정합을 제거할 수 있다.
다음으로, 믹서(114a, 114b)로 입력되는 신호가 단일 주파수가 아닌 임의의 변조 신호에 해당하는 경우에는, 믹서(114a, 114b)로 입력되는 신호를 고속 푸리에 변환하고 수학식 5 내지 7을 확장하여 정리하여, 다음의 수학식 11을 도출할 수 있다.
Figure 112010066067145-pat00012
여기에서, N은 전체 캐리어 개수이고, rτ는 고속 푸리에 변환 후의 τ번째 캐리어 위치에 출력되는 값으로서 캐리어 별로 독립적이다. 모든 캐리어 신호의 파워를 주파수 축에서 합한 값은 수신 신호의 파워 값에 해당한다. 따라서
Figure 112010066067145-pat00013
라 하면, 수학식 11로부터 다음의 수학식 12와 수학식 13을 도출할 수 있다.
Figure 112010066067145-pat00014
Figure 112010066067145-pat00015
위상 부정합 값의 크기가 작은 경우에, 수학식 13의 위상 부정합 값은 다음의 수학식 14와 같이 근사화될 수 있다.
Figure 112010066067145-pat00016
따라서 임의의 변조 신호를 수신하는 상태에서, 수신 신호를 고속 푸리에 변환하고, 고속 푸리에 변환된 값으로부터 수학식 12 내지 14에 따라 부정합 값을 산출할 수 있으며, 산출된 부정합 값을 이용하여 부정합을 제거할 수 있다.
도 6은 도 2 및 도 3의 IQ 부정합 추정기의 일 예를 나타내는 회로도이고, 도 7은 도 2 및 도 3의 IQ 부정합 추정기의 다른 일 예를 나타내는 회로도이다. 도 6의 IQ 부정합 추정기는 수학식 12 및 수학식 13을 회로적으로 구현한 것에 해당하고, 도 7의 IQ 부정합 추정기는 수학식 12 및 수학식 14를 회로적으로 구현한 것에 해당한다.
도 6의 IQ 부정합 추정기는 AD 변환기(120a, 120b)로부터 입력된 신호를 고속 푸리에 변환하고, DC를 중심으로 서로 대칭적으로 위치하는 두 출력값을 곱한 후 출력값들을 모두 더한다. IQ 부정합 추정기는 더한 값의 실수부분에 2/P를 곱하여 이득 부정합 값 ε을 도출하고, 더한 값의 허수부분에
Figure 112010066067145-pat00017
을 곱한 후 sin-1을 수행하여 페이지 부정합 값 θ을 도출할 수 있다. sin-1은 비선형 함수에 해당하며, 실제 구현시에 복잡도가 증가할 수 있는데, 보상하고자 하는 부정합 값은 일반적으로 작으므로, IQ 부정합 추정기는 수학식 13 대신 수학식 14에 따라 도 7과 같이 구현될 수도 있다.
도 6을 참조하면, IQ 부정합 추정기는 고속 푸리에 변환기(610), 제 1 곱셈기들(612), 합산기(614), 제 2 곱셈기(616), 제 3 곱셈기(618), 앰프(620), 제승기(622), 감산기(624), 역수 출력기(626), 제 4 곱셈기(628) 및 Arcsin 연산기(630)를 포함한다.
고속 푸리에 변환기(610)는 수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환한다. 제 1 곱셈기들(612)은 변환된 값들을 DC를 중심으로 대칭에 위치하는 값들에 서로 곱한다. 합산기(614)는 제 1 곱셈기들(612)의 출력을 합산한다. 제 2 곱셈기(616)는 합산기(614) 출력의 실수 부분에 미리 설정된 값을 곱하여, 이득 부정합 값을 도출한다. 제 3 곱셈기(618)는 합산기(614) 출력의 허수 부분에 미리 설정된 값을 곱한다. 앰프(620)는 도출된 이득 부정합 값을 1/2배만큼 감소시킨다. 제승기(622)는 앰프(620) 출력을 제곱한다. 감산기(624)는 상수 1로부터 제승기(622)의 출력을 감산한다. 역수 출력기(626)는 감산기(624) 출력의 역수를 출력한다. 제 4 곱셈기(628)는 역수 출력기(626)의 출력과 제 3 곱셈기(618)의 출력을 곱한다. Arcsin 연산기(630)는 제 4 곱셈기(628)의 출력을 Arcsin 연산하여, 위상 부정합 값을 도출한다.
도 7을 참조하면, IQ 부정합 추정기는 고속 푸리에 변환기(710), 제 1 곱셈기들(712), 합산기(714), 제 2 곱셈기(716) 및 제 3 곱셈기(718)을 포함한다.
고속 푸리에 변환기(710)는 수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환한다. 제 1 곱셈기들(712)은 변환된 값들을 DC를 중심으로 대칭에 위치하는 값들에 서로 곱한다. 합산기(714)는 제 1 곱셈기들(712)의 출력을 합산한다. 제 2 곱셈기(716)는 합산기(714) 출력의 실수 부분에 미리 설정된 값을 곱하여, 이득 부정합 값을 도출한다. 제 3 곱셈기(718)는 합산기(714) 출력의 허수 부분에 미리 설정된 값을 곱한다. 앞에서는 모든 대역의 신호를 이용하여 부정합을 유도하였지만, 모든 대역이 아닌 일부 대역만을 이용하여 부정합을 유도할 수도 있다. 이 경우, 수학식 12, 13 및 14는 각각 다음의 수학식 15, 16 및 17와 같이 변형될 수 있다.
Figure 112010066067145-pat00018
Figure 112010066067145-pat00019
Figure 112010066067145-pat00020
여기에서, P'은 다음의 수학식 18에 해당한다.
Figure 112010066067145-pat00021
도 8은 도 2 및 도 3의 IQ 부정합 추정기의 또 다른 일 예를 나타내는 회로도이고, 도 9는 도 2 및 도 3의 IQ 부정합 추정기의 또 다른 일 예를 나타내는 회로도이다. 도 8의 IQ 부정합 추정기는 수학식 15 및 수학식 16에 상응하는 회로도이고, 도 9의 IQ 부정합 추정기는 수학식 15 및 수학식 17에 상응하는 회로도이다. 도 8 및 도 9에 따른 IQ 부정합 추정기는 일부 대역만을 이용하여 부정합을 추정한다.
도 8을 참조하면, IQ 부정합 추정기는 고속 푸리에 변환기(810), 제 1 곱셈기들(812), 합산기(814), 제 2 곱셈기(816), 제 3 곱셈기(818), 앰프(820), 제승기(822), 감산기(824), 역수 출력기(826), 제 4 곱셈기(828) 및 Arcsin 연산기(830)를 포함한다. 도 8의 IQ 부정합 추정기는 도 6의 IQ 부정합 추정기와 비교하여, 제 1 곱셈기들(912)이 일부 대역에 상응하는 값들을 DC를 중심으로 대칭에 위치하는 값들에 곱하여 합산기(814)로 출력하는 것에 차이가 있으며, 나머지 구성 요소들은 도 6과 동일하다.
도 9를 참조하면, IQ 부정합 추정기는 고속 푸리에 변환기(910), 제 1 곱셈기들(912), 합산기(914), 제 2 곱셈기(916) 및 제 3 곱셈기(918)을 포함한다. 도 9의 IQ 부정합 추정기는 도 6의 IQ 부정합 추정기와 비교하여, 제 1 곱셈기들(812)이 일부 대역에 상응하는 값들을 DC를 중심으로 대칭에 위치하는 값들에 곱하여 합산기(914)로 출력하는 것에 차이가 있으며, 나머지 구성 요소들은 도 7과 동일하다.
광대역 통신 시스템의 경우에 샘플링 주파수가 높으므로, 인페이즈 성분과 직교 성분 사이에 시간 지연이 있을 수 있다. 여기에서 시간 지연은 신호들이 인페이지 성분의 경로와 직교 성분의 경로에 있는 아날로그 회로들을 통과하면서 그룹 딜레이 차이에 의해 시간차가 생길 수 있고, AD 변환기(120a, 120b)의 샘플링 시점에 의해 인페이즈 성분과 직교 성분 사이에 시간차가 생길 수 있다. 시간차는 위상 부정합을 추정하는데 있어서 오류를 발생시킬 수 있다. 시간 차에 의한 왜곡은 저주파 영역에서는 보이지 않으므로, 저주파 대역의 신호를 이용하여 부정합을 추정할 수 있다. 도 8 및 도 9의 회로는 신호의 일부 대역 예를 들어, 광대역 시스템에서는 저대역을 이용하여 부정합을 추정한다.
도 10은 도 3의 루프 필터를 나타내는 회로도이다. 도 10을 참조하면, 루프 필터는 제 1 증폭기(1010), 가산기(1012), 메모리(1014), 제 2 증폭기(1016) 및 제 3 증폭기(1018)를 포함하며, 입력 신호에 μ1만큼 이득을 곱한 값과 메모리에 저장되어 있는 값에 μ2만큼 이득을 곱한 값을 가산한 후, 가산된 값에 다시 μ3 만큼 이득을 곱한 후 출력한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (19)

  1. RF 신호를 하향변환(downconverting)하여, 인페이즈 채널(in-phase channel)로 상기 RF 신호의 인페이즈 성분을 제공하는 제 1 믹서;
    상기 RF 신호를 하향변환하여, 직교 채널(quadrature channel)로 상기 RF 신호의 직교 성분을 제공하는 제 2 믹서;
    상기 인페이즈 채널 및 상기 직교 채널에 배치되며, 상기 인페이즈 성분 및 상기 직교 성분을 증폭하는 증폭 수단들;
    상기 증폭된 인페이즈 성분 및 직교 성분을 주파수 영역으로 변환하고, 상기 변환된 성분들 중 DC(Direct Current)를 중심으로 서로 대칭적으로 위치하는 두 값을 곱한 값을 적어도 하나 산출하여, 상기 적어도 하나의 곱한 값에 기초하여 이득 부정합 값 및 위상 부정합 값을 추정하는 부정합 추정부; 및
    상기 추정된 이득 부정합 값 및 위상 부정합 값에 기초하여, 상기 증폭된 인페이즈 성분 및 직교 성분의 부정합을 보상하는 부정합 보상부를 포함하는 수신기.
  2. 제 1 항에 있어서, 상기 부정합 추정부는
    상기 증폭된 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역으로 변환하는 고속 푸리에 변환기;
    상기 변환된 신호로부터 이득 부정합 값을 추정하는 이득 부정합 추정기; 및
    상기 변환된 신호로부터 위상 부정합 값을 추정하는 위상 부정합 추정기를 포함하는 수신기.
  3. 제 2 항에 있어서, 상기 이득 부정합 추정기는
    Figure 112010066067145-pat00022

    (여기에서, ε은 이득 부정합 값, X는 기저 대역 신호인 전송 신호의 크기, R[τ], R[-τ]는 상기 증폭된 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역으로 변환한 신호임)에 따라 이득 부정합 값을 도출하는 수신기.
  4. 제 3 항에 있어서, 상기 위상 부정합 추정기는
    Figure 112010066067145-pat00023

    (여기에서, θ는 위상 부정합 값임)에 따라 위상 부정합 값을 도출하는 수신기.
  5. 제 3 항에 있어서, 상기 위상 부정합 추정기는
    Figure 112010066067145-pat00024

    (여기에서, θ는 위상 부정합 값임)에 따라 위상 부정합 값을 도출하는 수신기.
  6. 제 2 항에 있어서, 상기 믹서들로 입력되는 신호가 임의의 변조 신호에 해당하면,
    상기 이득 부정합 추정기는
    Figure 112010066067145-pat00025
    에 따라 이득 부정합 값을 도출하고,
    상기 위상 부정합 추정기는
    Figure 112010066067145-pat00026

    (여기에서, ε은 이득 부정합 값, θ는 위상 부정합 값, N은 전체 캐리어 개수, rτ는 고속 푸리에 변환 후의 τ번째 캐리어 위치에 출력되는 값,
    Figure 112010066067145-pat00027
    , R[τ], R[-τ]는 상기 증폭된 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역으로 변환한 신호임)에 따라 위상 부정합 값을 도출하는 수신기.
  7. 제 2 항에 있어서, 상기 믹서들로 입력되는 신호가 임의의 변조 신호에 해당하면,
    상기 이득 부정합 추정기는
    Figure 112010066067145-pat00028
    에 따라 이득 부정합 값을 도출하고,
    상기 위상 부정합 추정기는
    Figure 112010066067145-pat00029

    (여기에서, ε은 이득 부정합 값, θ는 위상 부정합 값, N은 전체 캐리어 개수, rτ는 고속 푸리에 변환 후의 τ번째 캐리어 위치에 출력되는 값,
    Figure 112010066067145-pat00030
    , R[τ], R[-τ]는 상기 증폭된 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역으로 변환한 신호임)에 따라 위상 부정합 값을 도출하는 수신기.
  8. RF 신호를 하향변환(downconverting)하여, 인페이즈 채널(in-phase channel)로 상기 RF 신호의 인페이즈 성분을 제공하는 제 1 믹서;
    상기 RF 신호를 하향변환하여, 직교 채널(quadrature channel)로 상기 RF 신호의 직교 성분을 제공하는 제 2 믹서;
    상기 인페이즈 채널 및 상기 직교 채널에 배치되며, 상기 인페이즈 성분 및 상기 직교 성분을 증폭하는 증폭 수단들;
    상기 증폭된 인페이즈 성분 및 직교 성분을 주파수 영역으로 변환하고, 상기 변환된 성분들에 기초하여 이득 부정합 값 및 위상 부정합 값을 추정하는 부정합 추정부; 및
    상기 추정된 이득 부정합 값 및 위상 부정합 값에 기초하여, 상기 증폭된 인페이즈 성분 및 직교 성분의 부정합을 보상하는 부정합 보상부를 포함하고,
    상기 부정합 추정부는
    상기 증폭된 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역으로 변환하는 고속 푸리에 변환기;
    상기 변환된 신호로부터 이득 부정합 값을 추정하는 이득 부정합 추정기; 및
    상기 변환된 신호로부터 위상 부정합 값을 추정하는 위상 부정합 추정기를 포함하되,
    상기 부정합 추정부는
    상기 주파수 영역으로 변환된 신호의 일부 대역을 이용하여 상기 이득 부정합 값 및 위상 부정합 값을 추정하는 수신기.
  9. 제 8 항에 있어서, 상기 이득 부정합 추정기는
    Figure 112010066067145-pat00031

    (여기에서, ε은 이득 부정합 값, θ는 위상 부정합 값,
    Figure 112010066067145-pat00032
    , R[τ], R[-τ]는 상기 증폭된 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역으로 변환한 신호임)에 따라 이득 부정합 값을 도출하는 수신기.
  10. 제 9 항에 있어서, 상기 위상 부정합 추정기는
    Figure 112010066067145-pat00033

    (여기에서, θ는 위상 부정합 값임)에 따라 위상 부정합 값을 도출하는 수신기.
  11. 제 9 항에 있어서, 상기 위상 부정합 추정기는
    Figure 112010066067145-pat00034
    에 따라 위상 부정합 값을 도출하는 수신기.
  12. 직접변환 방식을 사용하는 수신기에 있어서,
    수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환하고, 상기 변환된 값들 중 DC(Direct Current)를 중심으로 서로 대칭적으로 위치하는 두 값을 곱한 값을 적어도 하나 산출하여, 상기 적어도 하나의 곱한 값에 기초하여 이득 부정합 값과 위상 부정합 값을 추정하는 부정합 추정부; 및
    상기 추정된 이득 부정합 값과 위상 부정합 값에 기초하여, 상기 수신 신호의 이득 부정합 및 위상 부정합을 보상하는 부정합 보상부를 포함하는 수신기.
  13. 제 12 항에 있어서, 상기 부정합 추정부는
    상기 수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환하는 고속 푸리에 변환기;
    상기 변환된 값들을 DC를 중심으로 대칭에 위치하는 값들에 곱하는 제 1 곱셈기들;
    상기 제 1 곱셈기들의 출력을 합산하는 합산기;
    상기 합산기 출력의 실수 부분에 미리 설정된 값을 곱하여, 상기 이득 부정합 값을 도출하는 제 2 곱셈기;
    상기 합산기 출력의 허수 부분에 미리 설정된 값을 곱하는 제 3 곱셈기;
    상기 도출된 이득 부정합 값을 1/2배만큼 감소시키는 앰프;
    상기 앰프 출력을 제곱하는 제승기;
    상수 1로부터 상기 제승기의 출력을 감산하는 감산기;
    상기 감산기 출력의 역수를 출력하는 역수 출력기;
    상기 역수 출력기의 출력과 상기 제 3 곱셈기의 출력을 곱하는 제 4 곱셈기; 및
    상기 제 4 곱셈기의 출력을 Arcsin 연산하여, 상기 위상 부정합 값을 도출하는 Arcsin 연산기를 포함하는 수신기.
  14. 제 12 항에 있어서, 상기 부정합 추정부는
    상기 수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환하는 고속 푸리에 변환기;
    상기 변환된 값들을 DC를 중심으로 대칭에 위치하는 값들에 곱하는 제 1 곱셈기들;
    상기 제 1 곱셈기들의 출력을 합산하는 합산기;
    상기 합산기 출력의 실수 부분에 미리 설정된 값을 곱하여, 상기 이득 부정합 값을 도출하는 제 2 곱셈기; 및
    상기 합산기 출력의 허수 부분에 미리 설정된 값을 곱하는 제 3 곱셈기를 포함하는 수신기.
  15. 제 12 항에 있어서, 상기 부정합 추정부는
    상기 수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환하는 고속 푸리에 변환기;
    상기 변환된 값들 중 일부 대역에 상응하는 값들을 DC를 중심으로 대칭에 위치하는 값들에 곱하는 제 1 곱셈기들;
    상기 제 1 곱셈기들의 출력을 합산하는 합산기;
    상기 합산기 출력의 실수 부분에 미리 설정된 값을 곱하여, 상기 이득 부정합 값을 도출하는 제 2 곱셈기;
    상기 합산기 출력의 허수 부분에 미리 설정된 값을 곱하는 제 3 곱셈기;
    상기 도출된 이득 부정합 값을 1/2배만큼 감소시키는 앰프;
    상기 앰프 출력을 제곱하는 제승기;
    상수 1로부터 상기 제승기의 출력을 감산하는 감산기;
    상기 감산기 출력의 역수를 출력하는 역수 출력기;
    상기 역수 출력기의 출력과 상기 제 3 곱셈기의 출력을 곱하는 제 4 곱셈기; 및
    상기 제 4 곱셈기의 출력을 Arcsin 연산하여, 상기 위상 부정합 값을 도출하는 Arcsin 연산기를 포함하는 수신기.
  16. 제 12 항에 있어서, 상기 부정합 추정부는
    상기 수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환하는 고속 푸리에 변환기;
    상기 변환된 값들 중 일부 대역에 상응하는 값들을 DC를 중심으로 대칭에 위치하는 값들에 곱하는 제 1 곱셈기들;
    상기 제 1 곱셈기들의 출력을 합산하는 합산기;
    상기 합산기 출력의 실수 부분에 미리 설정된 값을 곱하여, 상기 이득 부정합 값을 도출하는 제 2 곱셈기; 및
    상기 합산기 출력의 허수 부분에 미리 설정된 값을 곱하는 제 3 곱셈기를 포함하는 수신기.
  17. 직접변환 방식을 사용하는 수신기에 있어서,
    수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환하고, 상기 변환된 값들에 기초하여 이득 부정합 값과 위상 부정합 값을 추정하는 부정합 추정부; 및
    상기 추정된 이득 부정합 값과 위상 부정합 값에 기초하여, 상기 수신 신호의 이득 부정합 및 위상 부정합을 보상하는 부정합 보상부를 포함하되,
    상기 부정합 보상부는
    상기 위상 부정합 값 θ로부터 tan(-θ) 연산을 수행하여 위상 부정합 보상값을 출력하는 제 1 연산기;
    상기 제 1 연산기 출력과 상기 수신 신호의 인페이즈 성분을 곱하는 제 1 곱셈기;
    상기 이득 부정합 값 ε로부터 (2+ε)/(2-ε) 연산을 수행하여 이득 부정합 보상값을 출력하는 제 2 연산기;
    상기 제 2 연산기 출력과 상기 수신 신호의 직교 성분을 곱하는 제 2 곱셈기;
    상기 제 2 곱셈기 출력과 상기 제 1 곱셈기 출력을 가산하여 부정합이 보상된 직교 성분을 출력하는 제 1 가산기;
    상기 제 2 곱셈기 출력과 상기 제 1 연산기 출력을 곱하는 제 3 곱셈기; 및
    상기 제 3 곱셈기 출력과 상기 수신 신호의 인페이즈 성분을 가산하여 부정합이 보상된 인페이즈 성분을 출력하는 제 2 가산기를 포함하는 수신기.
  18. 직접변환 방식을 사용하는 수신기에 있어서,
    수신 신호의 이득 부정합 및 위상 부정합을 보상하는 부정합 보상부;
    상기 이득 부정합 및 위상 부정합이 보상된 수신 신호의 인페이즈 성분 및 직교 성분을 포함하는 신호를 주파수 영역의 값들로 변환하고, 상기 변환된 값들에 기초하여, 상기 수신 신호의 이득 부정합 값 및 위상 부정합 값을 추정하는 부정합 추정부; 및
    상기 추정된 이득 부정합 값 및 위상 부정합 값을 필터링하여 상기 부정합 보상부로 피드백하는 루프 필터를 포함하는 수신기.
  19. 제 18 항에 있어서, 상기 루프 필터는
    상기 추정된 이득 부정합 값 또는 위상 부정합 값을 증폭하는 제 1 증폭기;
    상기 제 1 증폭기의 출력과 피드백 신호를 가산하는 가산기;
    상기 가산기 출력을 저장하는 메모리;
    상기 메모리 출력을 증폭하여 상기 피드백 신호를 생성하는 제 2 증폭기; 및
    상기 가산기 출력을 증폭하여 상기 부정합 보상부로 피드백하는 제 3 증폭기를 포함하는 수신기.
KR1020100099729A 2010-10-13 2010-10-13 Ｉｑ 부정합을 추정 및 보상하는 수신기 KR101127467B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100099729A KR101127467B1 (ko) 2010-10-13 2010-10-13 Ｉｑ 부정합을 추정 및 보상하는 수신기
JP2011226260A JP5453366B2 (ja) 2010-10-13 2011-10-13 Ｉｑ不整合を推定及び補償する受信機
US13/272,779 US8583064B2 (en) 2010-10-13 2011-10-13 Receiver for estimating and compensating for in-phase/quadrature mismatch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100099729A KR101127467B1 (ko) 2010-10-13 2010-10-13 Ｉｑ 부정합을 추정 및 보상하는 수신기

Publications (1)

Publication Number Publication Date
KR101127467B1 true KR101127467B1 (ko) 2012-07-12

Family

ID=46243607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100099729A KR101127467B1 (ko) 2010-10-13 2010-10-13 Ｉｑ 부정합을 추정 및 보상하는 수신기

Country Status (3)

Country Link
US (1) US8583064B2 (ko)
JP (1) JP5453366B2 (ko)
KR (1) KR101127467B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014091270A1 (en) * 2012-12-10 2014-06-19 Broadcom Corporation Method and device for estimation and correction of i/q mismatch using iterative loops
US8948326B2 (en) * 2013-03-15 2015-02-03 Analog Devices Technology Circuit architecture for I/Q mismatch mitigation in direct conversion receivers
US9231633B1 (en) * 2014-03-17 2016-01-05 Marvell International Ltd. Method and apparatus for performing run-time compensation of I/Q mismatch in a baseband signal
US9197268B1 (en) * 2014-03-27 2015-11-24 Marvell International Ltd. Method and apparatus for compensating for IQ mismatch in radio frequency receivers
US9306782B2 (en) * 2014-04-07 2016-04-05 Analog Devices, Inc. Systems and methods for narrowband signal quadrature error correction
EP3086478B1 (en) * 2015-04-23 2018-09-19 Nxp B.V. Wireless receiver and method
CN104796105B (zh) * 2015-05-08 2018-02-13 上海交通大学 Iq不匹配自校准可编程增益放大器、校准方法及应用
JP7003428B2 (ja) 2017-03-30 2022-01-20 富士通株式会社 不平衡補償装置、送信装置、受信装置、及び不平衡補償方法
WO2018195722A1 (zh) * 2017-04-24 2018-11-01 华为技术有限公司 一种光接收机及延时估计方法
CN109495421B (zh) * 2017-09-13 2021-04-30 深圳市中兴微电子技术有限公司 一种同相分量正交分量失配补偿装置及方法
US10749555B2 (en) 2018-09-26 2020-08-18 Samsung Electronics Co., Ltd. Time-domain IQ mismatch compensator with frequency-domain observations
US10601630B1 (en) 2019-06-10 2020-03-24 Robert Dickerman Quadrature signal imbalance estimation
RU207967U1 (ru) * 2021-07-29 2021-11-29 Федеральное государственное автономное образовательное учреждение высшего образования «Санкт-Петербургский государственный университет аэрокосмического приборостроения» Радиовысотомер с непрерывным излучением и фазовой автоподстройкой опорного сигнала
CN116546613B (zh) * 2023-06-26 2023-11-21 高拓讯达(北京)微电子股份有限公司 无线局域网i/q时间不平衡的确定方法、装置、设备及介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452619B1 (ko) 2002-05-15 2004-10-13 한국과학기술원 I/q부정합의 추정 및 보상방법과 그 장치, i/q부정합과 dc옵셋의 추정 및 보상방법과 그 장치
KR100544777B1 (ko) 2004-04-07 2006-01-23 삼성탈레스 주식회사 Ｉ／ｑ 부정합 보상 방법 및 장치
JP4213734B2 (ja) * 2006-07-05 2009-01-21 株式会社東芝 Ｏｆｄｍを用いた無線通信方法及びｏｆｄｍ受信装置
US8503545B2 (en) * 2006-08-31 2013-08-06 Advanced Micro Devices, Inc. I/Q imbalance compensation
JP4261578B2 (ja) 2006-12-27 2009-04-30 株式会社東芝 無線通信装置及び受信方法
JP2008211619A (ja) * 2007-02-27 2008-09-11 Advantest Corp 復調特性測定装置、直交復調器、復調特性測定方法、プログラム、記録媒体
EP2137918B1 (en) * 2007-03-09 2010-09-22 Qualcomm Incorporated Quadrature imbalance estimation using unbiased training sequences
JP5147089B2 (ja) * 2008-11-01 2013-02-20 公立大学法人大阪府立大学 Ｏｆｄｍ通信システムにおけるアナログ損失のハイブリッドドメイン補償パラメータの求め方と補償方法
US20110013724A1 (en) * 2009-04-24 2011-01-20 Qualcomm Incorporated I/q imbalance estimation and compensation for a transmitter and a receiver

Also Published As

Publication number Publication date
US20120270516A1 (en) 2012-10-25
US8583064B2 (en) 2013-11-12
JP2012085302A (ja) 2012-04-26
JP5453366B2 (ja) 2014-03-26

Similar Documents

Publication Publication Date Title
KR101127467B1 (ko) Ｉｑ 부정합을 추정 및 보상하는 수신기
US7769358B2 (en) Radio system, radio transmitter, and radio receiver
US8010064B2 (en) Systems and methods for transmitter calibration
CN100477489C (zh) 使用fft处理器的正交解调器
US7573954B2 (en) Apparatus and method for compensating IQ imbalance in OFDM system with carrier frequency offset
US20110051790A1 (en) Radio communication device and method
US8798199B2 (en) Composite power amplifier, transmitter, and composite-power-amplifier control method
US20170126465A1 (en) Method and apparatus for low-complexity frequency dependent iq imbalance compensation
US8472912B2 (en) Low-complexity diversity using preequalization
JPWO2006051776A1 (ja) 増幅回路、無線通信回路、無線基地局装置、および無線端末装置
KR20060024309A (ko) 직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링직교 복조기
JP5151785B2 (ja) 送信機及び送受信装置
US8792582B2 (en) Mobile wireless communications device having auxiliary receiver to determine transmit impairment and generate transmit impairment compensation signal, and associated methods
US20080233878A1 (en) Radio System and Radio Communication Device
US9049091B2 (en) System and method for in-phase/quadrature-phase (I/Q) time delay measurement and compensation
US8027411B2 (en) Wireless receiver
EP2514100B1 (en) Multi carrier leakage tuning by error power detection
JP2007295331A (ja) 無線基地局装置
CN108702166B (zh) 通信接收器中的iq耦合的数字补偿
US20180083823A1 (en) Transmission and reception circuit, transceiver, and method of correcting time difference of signal
US20240080001A1 (en) Electronic apparatus and signal processing method
JP7147350B2 (ja) 無線通信装置、及び受信信号補正方法
KR101058589B1 (ko) Ｏｆｄｍ 시스템에서 ｉ/ｑ 브랜치 등화 방법 및 시스템
KR20110068474A (ko) 폴라 송신기의 지연 시간차 보상 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170306

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 9