RU2535458C1 - Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь - Google Patents
Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь Download PDFInfo
- Publication number
- RU2535458C1 RU2535458C1 RU2013116177/08A RU2013116177A RU2535458C1 RU 2535458 C1 RU2535458 C1 RU 2535458C1 RU 2013116177/08 A RU2013116177/08 A RU 2013116177/08A RU 2013116177 A RU2013116177 A RU 2013116177A RU 2535458 C1 RU2535458 C1 RU 2535458C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- source
- comparator
- reference current
- current source
- Prior art date
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относится к области измерительной и вычислительной техники. Технический результат - расширение частотного диапазона обрабатываемых сигналов АЦП. Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь, каждая из N секций которого содержит компаратор напряжения, первый вход которого соединен с первым источником входного напряжения через первый эталонный резистор, а второй вход компаратора подключен ко второму источнику входного противофазного напряжения через второй эталонный резистор, причем первый вход компаратора связан с первым источником опорного тока и первым паразитным конденсатором, второй вход компаратора связан со вторым источником опорного тока и вторым паразитным конденсатором, а первый источник опорного тока выполнен в виде первого биполярного транзистора, коллектор которого является выходом первого источника опорного тока, база подключена к источнику вспомогательного напряжения, а эмиттер через первый дополнительный токостабилизирующий двухполюсник связан с шиной источника питания, причем между первым источником входного напряжения и эмиттером первого биполярного транзистора включен первый дополнительный конденсатор. 3 з.п. ф-лы, 9 ил.
Description
Предлагаемое изобретение относится к области измерительной и вычислительной техники, радиотехники, связи и может использоваться в структуре различных устройств обработки аналоговой информации, измерительных приборах, системах телекоммуникаций и т.п.
В современной технике широкое применение находят параллельные аналого-цифровые преобразователи (АЦП), обеспечивающие наибольшую скорость преобразования аналоговых сигналов (uвх) в цифровые сигналы [1-27]. С повышением частоты входного напряжения uвх в таких микроэлектронных АЦП возникают существенные погрешности преобразования, обусловленные влиянием паразитных конденсаторов, образуемых емкостями на подложку активных и пассивных компонентов [28-29]. Дальнейшее повышение быстродействия параллельных АЦП - одна из проблем современной информационно-измерительной техники, решение которой позволит осуществить практическую реализацию новых систем связи и телекоммуникаций с более высокими качественными показателями.
Наиболее близким по технической сущности заявляемому устройству является параллельный АЦП, описанный в патенте US 7.394.420 fig.3. Анализу его предельного частотного диапазона (fв.max), а также попыткам увеличения fв.max за счет оптимизации абсолютных значений R эталонных резисторов, посвящены статьи [28-29], в том числе соавтора настоящей заявки [29].
АЦП-прототип фиг.1 содержит N идентичных по архитектуре секций. Каждая из секций содержит компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного uвх.1 напряжения uвх.2 через первый 4 эталонный резистор, а второй 5 вход компаратора 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором
Существенный недостаток АЦП-прототипа (фиг.1), фрагменты которого также показаны на чертежах фиг.2, фиг.3, состоит в том, что его частотный диапазон преобразования входных аналоговых сигналов в цифру (даже при реализации на сверхвысокочастотных транзисторах с fmax=200 ГГц техпроцесса SGB25H1, IHP, Германия [28,29]) ограничен из-за уменьшения на высоких частотах коэффициента передачи сигнала со входов АЦП до входов компараторов.
Основная задача предлагаемого изобретения состоит в расширении в несколько раз частотного диапазона обрабатываемых сигналов АЦП за счет снижения погрешности передачи входных дифференциальных напряжений ко входам компараторов 1.
Поставленная задача достигается тем, что в сверхбыстродействующем параллельном дифференциальном аналого-цифровом преобразователе (фиг.1-3), каждая из N-секций которого, фиг.3, содержит компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором, предусмотрены новые элементы и связи - первый 8 источник опорного тока выполнен в виде первого 12 биполярного транзистора, коллектор которого является выходом первого 8 источника опорного тока, база подключена к источнику вспомогательного напряжения 13, а эмиттер через первый 14 дополнительный токостабилизирующий двухполюсник связан с шиной источника питания 15, причем между первым 3 источником входного напряжения и эмиттером первого 12 биполярного транзистора включен первый 16 дополнительный конденсатор.
На фиг.1 приведена схема АЦП-прототипа, который содержит N-параллельно включенных секций с одинаковой архитектурой, но разными абсолютными значениями сопротивлений эталонных резисторов 4 (7) и токов I08 
источников опорных токов 8 (10).
На фиг.2 представлена схема фиг.1, в которой в каждой из N идентичных по архитектуре секций показаны выходные транзисторы источников опорного тока 8 и 10, имеющие емкость на подложку (Сп) и емкость коллектор-база (Скб). Таким образом, паразитные емкости 9 и 11 в схеме фиг.2 определяется выходной емкостью транзисторов источников опорного тока 8 и 10 и входными емкостями компаратора 1.
На фиг.3 приведена упрощенная схема одной из секции АЦП фиг.2, соответствующая АЦП-прототипу.
На фиг.4 показана схема одной секции предлагаемого АЦП, соответствующая пп.1, 2 формулы изобретения.
На фиг.5 представлена схема шестиразрядного АЦП-прототипа фиг.1 в среде Cadence на моделях SiGe интегральных транзисторов.
На фиг.6 приведена в среде Cadence схема шестиразрядного заявляемого АЦП на основе секции фиг.4 на моделях SiGe интегральных транзисторов, соответствующая пп.1, 2 формулы изобретения.
На фиг.7 приведена логарифмическая амплитудно-частотная характеристика коэффициента передачи по напряжению со входа устройства ко входам компаратора №2 аналоговой части секции заявляемого АЦП фиг.6 при разных значениях емкостей дополнительных конденсаторов Ск=С16=С21. Из данного графика следует, что диапазон рабочих частот аналоговой части секции АЦП при Ск=0,25 пФ расширяется с 11,57 ГГц до 75,0 ГГц.
На фиг.8 приведена схема шестиразрядного заявляемого АЦП на основе секции фиг.4 в среде Cadence на моделях SiGe интегральных транзисторов, соответствующая п.3 формулы изобретения, когда последовательно с дополнительными конденсаторами 16, 21 включены корректирующие резисторы 22 и 23.
На фиг.9 показана логарифмическая амплитудно-частотная характеристика коэффициента передачи по напряжению к дифференциальному входу компаратора №2 аналоговой части секции АЦП фиг.8, которая показывает, что за счет введения резисторов 22 и 23 можно добиться дальнейшего расширения диапазона рабочих частот аналоговой секции АЦП.
Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь фиг.4 содержит n идентичных по архитектуре секций. Каждая из секций содержит компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором. Первый 8 источник опорного тока выполнен в виде первого 12 биполярного транзистора, коллектор которого является выходом первого 8 источника опорного тока, база подключена к источнику вспомогательного напряжения 13, а эмиттер через первый 14 дополнительный токостабилизирующий двухполюсник связан с шиной источника питания 15, причем между первым 3 источником входного напряжения и эмиттером первого 12 биполярного транзистора включен первый 16 дополнительный конденсатор.
На фиг.4, в соответствии с п.2 формулы изобретения, второй 10 источник опорного тока выполнен в виде второго 17 биполярного транзистора, коллектор которого является выходом второго 10 источника опорного тока, база подключена к источнику вспомогательного напряжения 18, а эмиттер через второй 19 дополнительный токостабилизирующий двухполюсник связан с шиной источника питания 20, причем между вторым 6 источником входного напряжения и эмиттером второго 17 биполярного транзистора включен второй 21 дополнительный конденсатор.
На фиг.8, в соответствии с п.3 формулы изобретения, последовательно с первым 16 дополнительным конденсатором включен первый 22 корректирующий резистор. Кроме этого, на фиг.8, в соответствии с п.4 формулы изобретения, последовательно со вторым 21 дополнительным конденсатором включен второй 23 корректирующий резистор.
Практические схемы АЦП фиг.5, 6, 8 имеют параллельную архитектуру (flash ADC) и содержат 64 секции и 32 компаратора, что соответствует 6 разрядам АЦП.
Схемы АЦП фиг.5, 6, 8 представляют собой входной дифференциальный буфер на двух биполярных npn-транзисторах Q2, Q1. В эмиттер каждого из транзисторов включены 64 параллельных канала (6-бит), представляющих собой последовательно включенные эталонные резисторы (4, 7) и источники опорного тока (8, 10), а также компаратор 1, что образует два блока для обработки дифференциального входного сигнала (V0, V2). Выходы компараторов подключаются к логическому блоку АЦП, формирующему в результате обработки состояний выходных токов компараторов цифровой эквивалент входного синусоидального сигнала.
Более подробно схемы АЦП фиг.5, 6 описаны в статьях [28, 29].
Рассмотрим работу аналоговой секции устройства фиг.4, включающей эталонные резисторы 4, 7 и источники опорного тока 8, 10.
В АЦП-прототипе фиг.1-3 быстродействие аналоговой части (ее частотный диапазон fв.max) определяется паразитными емкостями 9 и 11. Практически верхняя граничная частота по уровню -1 дБ АЦП-прототипа не превышает 10-11 ГГц (фиг.7, Ск=0), в то время как быстродействие компаратора 1, реализованного на СВЧ SiGe транзисторах [28, 29] с fт=200 ГГц, позволяет работать в более широком частотном диапазоне.
В заявляемом устройстве за счет введения дополнительных конденсаторов 16 и 21 диапазон рабочих частот аналоговой части секции АЦП расширяется в 5-6 раз (фиг.7). Это позволяет обеспечить аналого-цифровое преобразование более высокочастотных сигналов.
Введение последовательно с дополнительными конденсаторами 16 и 21 корректирующих резисторов 22 и 23 (фиг.8) позволяет оптимизировать неравномерность амплитудно-частотной характеристики аналоговой части секции АЦП, что создает условия для дальнейшего расширения частотного диапазона (фиг.9).
Таким образом, заявляемое устройство характеризуется существенными преимуществами в сравнении с прототипом по частотному диапазону обрабатываемых сигналов.
Источники информации
1. Патент US 6.437.724 fig.4.
2. Патент US 6.882.294.
3. Патент US 4.229.729 fig.1.
4. Патент US 4.058.806 fig.2a.
5. Патент US 4.831.379 fig.8.
6. Патент US 5.598.161 fig.9.
7. Патентная заявка US 2010/0231430 fig.11.
8. Патент US 4.912.469 fig.5, fig.6.
9. Патент US 6.437.724 fig.4.
10. Патент US 5.175.550 fig.2.
11. Патент US 6.847.320 fig.2.
12. Патент US 6.882.294 fig.3.
13. Патент DE 2009/002062 fig.3.
14. Патент US 5.307.067 fig.1.
15. Патент US 4.745.393 fig.1.
16. Патент US 5.204.679 fig.1.
17. Патент US 4.719.447 fig.1.
18. Патент US 4.774.498 fig.13.
19. Патент US 4.768.016 fig.1.
20. Патент US 7.196.649 fig.1.
21. Патент US 4.752.766 fig.5.
22. Патент DE 2009/002062 fig.1.
23. Патент US 5.231.399 fig.2.
24. Патент US 4.578.715 fig.4.
25. Патент US 4.831.379 fig.4.
26. Патентная заявка US 2008/036536.
27. Патент US 4.763.106 fig.1.
28. Y. Borokhovych. 4-bit, 16 GS/s ADC with new Parallel Reference Network / Y. Borokhovych, H. Gustat, C. Scheytt // COMCAS 2009 - 2009 IEEE International Conference on Microwaves, Communications, Antennas and Electronic Systems.
29. Серебряков А.И. Метод повышения быстродействия параллельных АЦП / А.И. Серебряков, Е.Б. Борохович // Твердотельная электроника. Сложные функциональные блоки РЭА: Материалы научно-технической конференции. - М.: МНТОРЭС им. А.С. Попова, 2012. - С.150-155.
Claims (4)
1. Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь, каждая из N секций которого содержит компаратор напряжения (1), первый (2) вход которого соединен с первым (3) источником входного напряжения через первый (4) эталонный резистор, а второй (5) вход компаратора (1) подключен ко второму (6) источнику входного противофазного напряжения через второй (7) эталонный резистор, причем первый (2) вход компаратора (1) связан с первым (8) источником опорного тока и первым (9) паразитным конденсатором, второй (5) вход компаратора (1) связан со вторым (10) источником опорного тока и вторым (11) паразитным конденсатором, отличающийся тем, что первый (8) источник опорного тока выполнен в виде первого (12) биполярного транзистора, коллектор которого является выходом первого (8) источника опорного тока, база подключена к источнику вспомогательного напряжения (13), а эмиттер через первый (14) дополнительный токостабилизирующий двухполюсник связан с шиной источника питания (15), причем между первым (3) источником входного напряжения и эмиттером первого (12) биполярного транзистора включен первый (16) дополнительный конденсатор.
2. Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь по п.1, отличающийся тем, что второй (10) источник опорного тока выполнен в виде второго (17) биполярного транзистора, коллектор которого является выходом второго (10) источника опорного тока, база подключена к источнику вспомогательного напряжения (18), а эмиттер через второй (19) дополнительный токостабилизирующий двухполюсник связан с шиной источника питания (20), причем между вторым (6) источником входного напряжения и эмиттером второго (17) биполярного транзистора включен второй (21) дополнительный конденсатор.
3. Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь по п.1, отличающийся тем, что последовательно с первым (16) дополнительным конденсатором включен первый (22) корректирующий резистор.
4. Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь по п.2, отличающийся тем, что последовательно со вторым (21) дополнительным конденсатором включен второй (23) корректирующий резистор.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013116177/08A RU2535458C1 (ru) | 2013-04-09 | 2013-04-09 | Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013116177/08A RU2535458C1 (ru) | 2013-04-09 | 2013-04-09 | Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2013116177A RU2013116177A (ru) | 2014-10-20 |
| RU2535458C1 true RU2535458C1 (ru) | 2014-12-10 |
Family
ID=53285959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2013116177/08A RU2535458C1 (ru) | 2013-04-09 | 2013-04-09 | Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2535458C1 (ru) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1762409A2 (ru) * | 1989-01-24 | 1992-09-15 | Предприятие П/Я Г-4322 | Параллельный аналого-цифровой преобразователь |
| RU2157048C2 (ru) * | 1995-01-30 | 2000-09-27 | Самсунг Электроникс Ко., Лтд. | Аналого-цифровой преобразователь |
| RU2335844C2 (ru) * | 2006-09-29 | 2008-10-10 | Юрий Владимирович Агрич | Аналого-цифровой преобразователь и способ его калибровки |
| DE102009002062A1 (de) * | 2009-03-31 | 2010-10-07 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Analog-Digital-Umsetzer mit breitbandigem Eingangsnetzwerk |
| RU2441317C1 (ru) * | 2010-09-20 | 2012-01-27 | Государственное образовательное учреждение высшего профессионального образования "Уфимский государственный нефтяной технический университет" | Аналого-цифровой преобразователь |
| CN102624390A (zh) * | 2012-03-28 | 2012-08-01 | 东南大学 | 基于制约竞争计数码的高速并联a/d转换器 |
-
2013
- 2013-04-09 RU RU2013116177/08A patent/RU2535458C1/ru not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1762409A2 (ru) * | 1989-01-24 | 1992-09-15 | Предприятие П/Я Г-4322 | Параллельный аналого-цифровой преобразователь |
| RU2157048C2 (ru) * | 1995-01-30 | 2000-09-27 | Самсунг Электроникс Ко., Лтд. | Аналого-цифровой преобразователь |
| RU2335844C2 (ru) * | 2006-09-29 | 2008-10-10 | Юрий Владимирович Агрич | Аналого-цифровой преобразователь и способ его калибровки |
| DE102009002062A1 (de) * | 2009-03-31 | 2010-10-07 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Analog-Digital-Umsetzer mit breitbandigem Eingangsnetzwerk |
| RU2441317C1 (ru) * | 2010-09-20 | 2012-01-27 | Государственное образовательное учреждение высшего профессионального образования "Уфимский государственный нефтяной технический университет" | Аналого-цифровой преобразователь |
| CN102624390A (zh) * | 2012-03-28 | 2012-08-01 | 东南大学 | 基于制约竞争计数码的高速并联a/d转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2013116177A (ru) | 2014-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11962318B2 (en) | Calibration scheme for a non-linear ADC | |
| EP2810368A1 (en) | Voltage controlled oscillator using variable capacitor and phase locked loop using the same | |
| CN104702289A (zh) | 逐次逼近型模数转换器及其比较器输入管的电容补偿电路 | |
| US10727853B1 (en) | DAC calibration using VCO ADC | |
| JP2024505551A (ja) | 非線形システムのためのルックアップテーブル | |
| US9866236B1 (en) | Appapatus and method for fast conversion, compact, ultra low power, wide supply range auxiliary digital to analog converters | |
| KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
| RU2535458C1 (ru) | Сверхбыстродействующий параллельный дифференциальный аналого-цифровой преобразователь | |
| Wang et al. | A novel 12-bit 0.6-mW two-step coarse-fine time-to-digital converter | |
| CN101834619B (zh) | 一种发射系统及降低发射系统本振泄漏功率的方法 | |
| WO2024016519A1 (zh) | 组合运算放大器电路、芯片和信号处理装置 | |
| US8319551B2 (en) | Method and system for improving limiting amplifier phase noise for low slew-rate input signals | |
| Buck et al. | A 6-GS/s 9.5-b Single-Core Pipelined Folding-Interpolating ADC With 7.3 ENOB and 52.7-dBc SFDR in the Second Nyquist Band in 0.25-$\mu $ m SiGe-BiCMOS | |
| RU2536377C1 (ru) | Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом | |
| RU2518997C1 (ru) | Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом | |
| RU2523960C1 (ru) | Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом | |
| RU2513716C1 (ru) | Быстродействующий аналого-цифровой преобразователь с дифференциальным входом | |
| US6933874B2 (en) | Applying desired voltage at a node | |
| RU2384936C1 (ru) | Управляемый двухкаскадный дифференциальный усилитель с отрицательной обратной связью по синфазному сигналу | |
| Hong et al. | Design of a low power 10 bit 300 ksps multi-channel SAR ADC for wireless sensor network applications | |
| CN103297359B (zh) | 同相正交数字基带信号处理方法及装置 | |
| Buck et al. | A 6 GS/s 9.5 bit pipelined folding-interpolating ADC with 7.3 ENOB and 52.7 dBc SFDR in the 2nd Nyquist band in 0.25 µm SiGe-BiCMOS | |
| Faure et al. | High-speed Cherry Hooper flash analog-to-digital converter | |
| RU2479109C1 (ru) | Избирательный усилитель | |
| RU2530262C1 (ru) | Быстродействующий аттенюатор для входных цепей аналого-цифровых интерфейсов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20150410 |