CN103297359B

CN103297359B - 同相正交数字基带信号处理方法及装置

Info

Publication number: CN103297359B
Application number: CN201210053442.3A
Authority: CN
Inventors: 李杨君; 冯文龙; 张文
Original assignee: Comba Telecom Systems China Ltd
Current assignee: Comba Network Systems Co Ltd
Priority date: 2012-03-02
Filing date: 2012-03-02
Publication date: 2016-03-02
Anticipated expiration: 2032-03-02
Also published as: CN103297359A

Abstract

本发明公开了一种同相正交数字基带信号处理方法及装置，包括：获得待处理的数字基带信号；将获得的数字基带信号进行乘法运算后得到M位的第一二进制数；将得到的第一二进制数处理成N位的第二二进制数，其中N为预设的需要丢弃的数据位数，且小于M；将所述第一二进制数和第二二进制数相加，得到第三二进制数，并丢弃第三二进制数中的N位，得到第四二进制数作为处理后的数字基带信号。采用本发明这里提出的技术方案，能够较好地减小计算误差，进而抑制数字域产生的本振泄露，提高整个通信系统的性能。

Description

同相正交数字基带信号处理方法及装置

技术领域

本发明涉及数字信号处理技术领域，尤其是涉及一种同相正交数字基带信号处理方法及装置。

背景技术

数字无线通信发射机中，将接收到的设备信号通过数字基带信号处理，然后发送出去，可以使通信系统的性能得到较大的改善。数字基带信号处理过程包括对接收到的经模拟至数字转换(ADC)采样及量化后的数据，进行数字下变频处理、基带成型滤波处理、增益控制处理以及数字上变频等处理步骤。其中，数字下变频处理是指将接收到的同相正交(IQ，In-phase/Quardrature)数字基带信号向基带0频的搬频，基带成型滤波处理是指对下变频处理后的数据进行低通滤波处理，增益控制处理步骤可以动态调整IQ数字基带信号的增益，数字上变频处理是值将经过低通滤波处理后的数字基带信号进行数字上变频处理。

在整个数据基带处理过程中，不同位宽的IQ数字基带信号采用二进制数的方式来表示，按照计算机二进制的含义，数据位宽为n的二进制正数A可以表示为A[n-1:0]，其中A可表示数值的范围为[-2^n-12^n-1-1]，n取自然数。由于在IQ数字基带信号处理过程中，必须对相互正交的IQ数字基带信号进行乘法运算，然后根据运算结果，确定最终需要的若干连续比特的数据。

假设在对相互正交的IQ数字基带信号进行乘法运算时，数据位宽为n比特的被乘数A[n-1:0]与数据位宽为m比特的乘数B[m-1:0]进行相乘得到位宽为n+m比特的结果C[n+m-1:0]。根据乘法运算后得到的结果C[n+m-1:0]，由于最终需要的结果可能不是位宽为n+m比特的数据C[n+m-1:0]，而是数据C[n+m-1:0]中的若干连续比特数据，如C[j:k]，其中j≤n+m-1，k≥0，所以需要对结果C[n+m-1:0]进行处理，得到所需位宽为j-k+1比特数据C[j:k]。

根据乘法运算后得到的结果，现有技术中一般采用下述方式来确定最终需要的数据：如果要得到位宽为j-k+1比特的数据C[j:k]，把C[n+m-1:j+1]及C[k-1:0]的数据直接丢弃，保留C[j:k]的数据。例如：数据位宽为8的正数X[7:0]＝01101111和数据位宽为8的正数Y[7:0]＝01100000，现在需要分别获得X和Y的高四位的数据，则分别保留数据X和Y的高4位，即A＝X[7:4]＝0110，换算为十进制数位6，B＝Y[7:4]＝0110，换算为十进制数为6。A和B的值在丢弃低4位后相等，说明X和Y的低四位数值(即X[3:0]和Y[3:0])不论大小，不会对保留的高4位的数据A和B造成影响，这种直接丢弃低位处理的方式，会使最终结果产生误差。

综上所述，现有技术中，在整个数字基带信号处理过程中，虽然按照要求保留了需要得到的位宽为j-k+1比特的数据C[j:k]，但是此种方法存在一定的数据误差，这些误差会生成数字域中的本振泄露，使得输出到数字量至模拟量转换(DAC)器件的IQ数字基带信号出现不匹配的现象，并且这些本振泄露经过射频电路的上变频、混频及功率放大器放大后会在有用信号上产生无用的本振泄露信号，无用的本振泄露信号会对整个通信系统的性能产生较大的影响，如产生较高的误码率、通信中断等。

发明内容

本发明实施例提供了一种同相正交数字基带信号处理方法及装置，能够较好地减小计算误差，进而抑制数字域产生的本振泄露，提高整个通信系统的性能。

本发明实施例提出的技术方案如下：

一种同相正交数字基带信号处理方法，包括：获得待处理的数字基带信号；将获得的数字基带信号进行乘法运算后得到M位的第一二进制数；将得到的第一二进制数处理成N位的第二二进制数，其中N为预设的需要丢弃的数据位数，且小于M；将所述第一二进制数和第二二进制数相加，得到第三二进制数，并丢弃第三二进制数中的N位，得到第四二进制数作为处理后的数字基带信号。

一种同相正交数字基带信号处理装置，包括：获得单元，用于获得待处理的数字基带信号；计算单元，用于将获得单元获得的数字基带信号进行乘法运算后得到M位的第一二进制数；处理单元，用于将计算单元得到的第一二进制数处理成N位的第二二进制数，其中N为预设的需要丢弃的数据位数，且小于M；所述计算单元，还用于将所述第一二进制数和第二二进制数相加，得到第三二进制数，并丢弃第三二进制数中的N位，得到第四二进制数作为处理后的数字基带信号。

采用上述技术方案，在数字基带信号处理过程中，获得待处理的数字基带信号，将获得的数字基带信号进行乘法运算，得到的M位的第一二进制数，将得到的第一二进制数处理成N位的第二二进制数，然后将得到的第二二进制数作为加数，与所述第一二进制数相加，得到的和值作为第三二进制数，在得到的第三二进制数中，丢弃第三二进制数中的N位，得到第四二进制数作为处理后的数字基带信号，相对现有技术中，通过直接丢弃获得的第一二进制数中的N位，将得到的数值作为处理后得到数字基带信号的技术方案，能够较好地减小计算误差，进而较好地抑制数字域产生的本振泄露，提高整个通信系统的性能。

附图说明

图1为本发明实施例一中，提出的同相正交数字基带信号原理结构示意图；

图2为本发明实施例一中，提出的同相正交数字基带信号处理方法流程图；

图3为本发明实施例二中，提出的同相正交数字基带信号处理装置结构图；

图4为本发明实施例三中，提出的对32位数字基带进行处理后与采用现有技术的技术方案处理后相比的效果图；

图5为本发明实施例四中，提出的对32位数字基带进行处理后与采用现有技术的技术方案处理后相比的效果图；

图6为本发明实施例五中，提出的对32位数字基带进行处理后与采用现有技术的技术方案处理后相比的效果图；

图7为本发明实施例六中，提出的对32位数字基带进行处理后与采用现有技术的技术方案处理后相比的效果图；

图8为本发明现有技术中，提出的对频率为39.77MHz的数字基带信号进行处理时得到的频谱效果图；

图9为本发明实施例六中，提出的对频率为39.77MHz的数字基带信号进行处理时得到的频谱效果图。

具体实施方式

为了避免现有技术中存在的在整个数字基带信号处理过程中，对同相正交数据的处理过程中，误差较大，使得数字域产生本振泄露，降低整个通信系统的性能的问题，本发明实施例这里提出的技术方案，在数字基带信号处理过程中，获得待处理的数字基带信号，将获得的数字基带信号进行乘法运算后得到的M位的第一二进制数，将得到的第一二进制数处理成N位的第二二进制数，然后将得到的第二二进制数作为加数，与所述第一二进制数相加，在得到的第三二进制数中，丢弃第三二进制数中的N位，得到第四二进制数作为处理后的数字基带信号，能够较好地减小计算误差，进而较好地抑制因为计算误差引起的数字域的本振泄露，提高整个通信系统的性能，

下面将结合各个附图对本发明实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细地阐述。

实施例一

本发明实施例一这里提出一种同相正交数字基带信号处理方法，该方法的实施原理的结构组成如图1所示，下面将结合图1所示的结构组成图，来详细阐述本发明实施例一这里提出的同相正交数字基带信号处理方法，如图2所示，具体处理过程如下：

步骤201，在数字基带信号处理过程中，获得待处理的数字基带信号，使用乘法器，将获得的数字基带信号进行乘法运算，得到M位的第一二进制数。

如图1所示，在接收到的经模拟至ADC采样及量化后的数据中，获得待处理的数字基带信号A和B。其中，获得的数字基带信号A采用二进制数表示为A[n-1:0]，数字基带信号B采用二进制数表示为B[m-1:0]，将数字基带信号A作为被乘数，数字基带信号B作为乘数，二者相乘，得到M位的第一二进制数C，M＝n+m，即对应图1中的数字基带信号C采用二进制数表示为C[n+m-1:0]。

其中，采用二进制数表示的数字基带信号C，最高两位n+m-1和n+m-2为该二进制数的符号位，余下的各位为有效数据位(如图1所示)。

需要说明的是，上述步骤201中提出的将获得的数字基带信号A作为被乘数，将获得的数字基带信号B作为乘数，仅是相对获得数字基带信号A和数字基带信号B的时间顺序来阐述的，并没有指定的规则，也可以将获得时间在后的数字基带信号B作为被乘数，将获得时间在前的数字基带信号A作为乘数来进行乘法运算，无论采用哪种方式，得到的运算结果都是相同的。

步骤202，在数字基带信号的处理过程中，对于步骤201中经过乘法运算后得到的第一二进制数，并不需要该M位的第一二进制数的全部位数的数据，所以需要将步骤201中经过乘法运算后得到的第一二进制数进行处理，处理成N位的第二二进制数，其中N为预先设定的需要丢弃的数据位数，且小于M。

其中，将步骤201中得到的第一二进制数处理成N位的第二二进制数，可以但不限于有以下三种方法，具体如下述：

第一种方法：获得第一二进制数中的符号位上的二进制数值，在得到的第一二进制数中的符号位上的二进制数值中任意选择一个二进制数值，然后将选择的二进制数值取反后得到的二进制数值作为第二二进制数的最高位，以及在第二二进制数的剩余N-1位中填充选择的二进制数值，得到所述第二二进制数。

其中，由于第一二进制数中的符号位有两位，且两位的数值均相同，所以在第一二进制数中的两位符号位对应的数值中择一选取一位，然后将选取的数值进行处理后作为第二二进制数的最高位即可。

第二种方法：获得第一二进制数中的符号位的具体数值，根据得到的具体数值，确定得到的第一二进制数是正数还是负数，若第一二进制数为正数，则按照2^N-1确定出一个十进制数值，并将确定的十进制数值转换为N位二进制数，作为第二二进制数；若第一二进制数为负数，则按照2^N-1-1确定出一个十进制数值，并将确定的十进制数值转换为N位二进制数，作为第二二进制数。其中，如果确定出该第一二进制数中的符号位的数值为二进制数“1”时，则判断该第一二进制数是负数，如果确定出该第一二进制数中的符号位的数值为二进制数“0”时，则判断该第一二进制数是正数。

第三种方法，网络优化人员可以根据实际经验，采用预先设定的方式，设定一个二进制数值作为第二二进制数。

具体地，步骤202这里继续以步骤201中得到的M位的第一二进制数C为例，来详细阐述本步骤的具体实现过程。对于步骤201中得到的第一二进制数C[n+m-1:0]，需要丢弃M＝n+m位的第一二进制数C中的N＝k位的数据，则需要将第一二进制数C处理成第二二进制数，可以但不限于有三种实施方式：

采用上述第一种方法：首先选取第一二进制数C[n+m-1:0]中的第二位符号位(对应图1中的n+m-2)的二进制数值，然后将该数值取反后作为第二二进制数E的最高位，最后在第二二进制数E的剩余N-1位(对应图1中的k-1位)中填充选择的二进制数值，得到所述的第二二进制数E[k-1:0](对应图1中的加数E)。

具体地，对于最终要获得的第二二进制数为E[k-1:0]，首先，确定该第二二进制数E的位宽，假设预先设定的需要丢弃的数据位数为k，所以最终要获得的第二二进制数E[k-1:0]的位宽也是k。然后采用下述方式确定第二二进制数E[k-1:0]上的各个位上的具体数据：

步骤一：在得到的第一二进制数C[n+m-1:0]中的符号位上的二进制数值中选择一个二进制数值，本发明实施例一这里在得到的第一二进制数C[n+m-1:0]中选择第二个符号位的数值，即C[n+m-2]的数值。

步骤二：将得到的符号位的数值取反后得到的二进制数值作为第二二进制数的最高位的数值，即E[k-1]＝！C[n+m-2]。

步骤三：在最终要获得的第二二进制数为E[k-1:0]的其他数据位中填充选择的二进制数值，即E[k-2]＝C[n+m-2]、E[k-3]＝C[n+m-2]......E[1]＝C[n+m-2]。

采用上述第二种方法：对于步骤201中得到的第一二进制数C[n+m-1:0]，按照系统的预先设定，需要丢弃该第一二进制数C[n+m-1:0]中的连续k位，则首先确定该第一二进制数C中包含的符号位的数值，如果该第一二进制数是正数，则按照公式2^N-1确定出一个十进制数值，其中，N＝k。然后将确定出的十进制数值转换为k位的二进制数，将转换后的k位二进制数作为第二二进制数。如果该第一二进制数是负数，则按照公式2^N-1-1确定出一个十进制数值，其中，N＝k。然后将确定出的十进制数值转换为k位的二进制数，将转换后的k位二进制数作为第二二进制数。

步骤203，将第一二进制数和步骤202中获得的第二二进制数相加，得到的和值作为第三二进制数，并在得到的第三二进制数中，丢弃第三二进制数中的N位，得到第四二进制数作为处理后的数字基带信号。

其中，在得到的第三二进制数中，丢弃第三二进制数中的N位，可以但不限于以下三种方式以及三种方式的组合形式：

第一种方式：在得到的第三二进制数中，依次丢弃第三二进制数中从低位至高位的N位。

第二种方式：在得到的第三二进制数中，丢弃第三二进制数中从高位至低位的P位，并丢弃从低位至高位的N-P位，其中P＜N。

第三种方式：在得到的第三二进制数中，依次丢弃第三二进制数中从高位至低位的N位。

一种较佳地实现方式，本发明实施例一这里将去掉一位符号位后的第一二进制数，与步骤202中获得的第二二进制数相加，将得到的和值作为第三二进制数。采用只保留一位符号位的第一二进制数作为被加数，可以使得计算更精确。具体地，如图1所示，获取第一二进制数C[n+m-1:0]中的n+m-2位的数据D＝C[n+m-2:0]作为被加数，与得到的第二二进制数E[k-1:0]相加，在得到的结果中丢弃k位数据，获得最终结果F[n+m-2:k]，将得到的第四二进制数作为处理后的数字基带信号，可以继续执行下一步基带处理过程，也可以将得到的处理后的数字基带信号传输至DAC转换器中，转换成模拟信号再经过射频放大器将得到的射频信号发送出去。

使用本发明实施例一上述提出的技术方案，能够使得最终获得的使用二进制数表示的数字基带信号，在丢弃前的第一二进制数大于或者等于根据第一二进制数确定出的第二二进制数值时，丢弃后得到的第四二进制数能够向高位数据靠近，在丢弃前的第一二进制数小于根据第一二进制数确定出的第二二进制数值时，最终得到的第四二进制数能够向低位的数据靠近，使得最终得到的使用二进制数表示的数字基带信号更为精确，从而抑制了数字域的本振泄露，降低通信网络的误码率，使得整个通信系统的性能得以较大的提高，保证通信质量。

实施例二

相应地，基于上述方法实施例，本发明实施例二这里提出一种同相正交数字基带信号处理装置，其结构组成如图3所示，包括：

获得单元301，用于获得待处理的数字基带信号。

计算单元302，用于将获得单元302获得的数字基带信号进行乘法运算后得到M位的第一二进制数。

处理单元303，用于将计算单元302得到的第一二进制数处理成N位的第二二进制数，其中N为预设的需要丢弃的数据位数，且小于M。

上述处理单元303，具体用于在第一二进制数中的符号位上的二进制数值中选择一个二进制数值；将选择的二进制数值取反后得到的二进制数值作为第二二进制数的最高位；以及在第二二进制数的剩余N-1位中填充选择的二进制数值，得到所述第二二进制数。

具体地，上述处理单元303，具体用于在第一二进制数为正数时，则确定2^N-1的十进制数值，并将确定的十进制数值转换为N位二进制数，作为第二二进制数；在第一二进制数为负数时，则确定2^N-1-1的十进制数值；并将确定的十进制数值转换为N位二进制数，作为第二二进制数。

上述计算单元302，还用于将获得的第一二进制数和处理单元303得到的第二二进制数相加，得到第三二进制数，并丢弃第三二进制数中的N位，得到第四二进制数作为处理后的数字基带信号。

具体地，上述计算单元302，具体用于依次丢弃第三二进制数中从低位至高位的N位；或丢弃第三二进制数中从高位至低位的P位，并丢弃从低位至高位的N-P位，其中P＜N。

实施例三

进一步地，在上述实施例一基础之上，本发明实施三这里以具体的数字基带信号为例详细阐述同相正交数字基带信号处理方法，具体处理过程如下：

步骤一：在接收到的经模拟至ADC采样及量化后的数据中，获得待处理的数字基带信号，使用乘法器，将获得的数字基带信号进行乘法运算，得到M位的第一二进制数。本发明实施例二这里假设使用乘法器进行运算后，得到的M位的第一二进制数为位宽是32比特的二进制数：A[31:0]＝00101001011110000100000000000000。

步骤二：按照预先设定的规则，需要获得第一二进制数表示的数字基带信号A中高16位的数据B[15:0]，即需要舍弃第一二进制数A中低16位的数据。按照上述实施例一中提出的技术方案，则需要将第一二进制数A进行处理，处理成16位的第二二进制数C[15:0]。

其中，将32位第一二进制数A进行处理，得到16位的第二二进制数，所使用的方法原理在上述实施例步骤202中已经详细阐述，本发明实施例二这里不再赘述。

无论采用上述哪种方法，最终得到的16位第二二进制数均为C[15:0]＝1000000000000000。

步骤三：将第一二进制数A[31:0]与得到的第二二进制数C[15:0]相加，得到第三二进制数D[31:0]，即：D[31:0]＝A[31:0]+C[15:0]＝00101001011110000100000000000000+1000000000000000＝00101001011110001100000000000000。

步骤四：在得到的第三二进制数D[31:0]中，丢弃低16位的数据，得到第四二进制数B[15:0]作为处理后的数字基带信号。

较佳地，由于符号位并不会影响最后的计算结果，因此为减少计算的误差，提高计算结果的准确性，本发明实施例三这里在得到的第三二进制数D[31:0]中，从低位至高位开始丢弃连续16位数据)，得到第四二进制数B[15:0]＝0010100101111000，将得到的第四二进制数作为数字基带信号继续进行下一步的处理。

需要说明的是，本发明实施例三这里采用了最佳的技术方案来求得使用第四二进制数表示的数字基带信号，进一步地，本发明实施例三这里将采用本发明实施例这里提出的技术方案得到的第四二进制数B[15:0]＝0010100101111000，表示的数字基带信号与采用现有技术中提出的技术方案得到的第四二进制数B’[15:0]做出比较，详细阐述本发明实施例这里提出的技术方案是如何减小计算误差，从而抑制了数字域的本振泄露，提高了通信网络的性能的。

对于使用第一二进制数表示的32位数字基带信号A[31:0]＝00101001011110000100000000000000，按照现有技术中提出的技术方案，直接丢弃A中低16位的数据，得到一个二进制数B’[15:0]＝0010100101111000。

为了方便比较，本发明实施例三这里将采用本发明这里提出的技术方案得到的二进制数B[15:0]和采用现有技术方案得到的二进制数B’[15:0]分别转换为十进制数，需要说明的是，在数字基带信号处理过程中，并不需要做出如此转换。

将B[15:0]＝0010100101111000，转换为十进制后，对应的数值为B[15:0]＝10616，B’[15:0]＝0010100101111000转换为十进制后，对应的数值为B’[15:0]＝10616，二者差值为B[15:0]-B’[15:0]＝10616-10616＝0，

为便于阐述，借助图4中的数轴对采用本发明实施例提出的技术方案，对第一二进制数A的截位效果进行说明，数轴上的a点表示0，b点表示采用现有技术中的技术方案，对第一二进制数A[31:0]进行处理后得到的数字基带信号B’[15:0]，转换为十进制后的数值，即B’[15:0]＝A[31:16]＝10616，并且b点也是第一二进制数A[31:0]中的高16位数据转换为十进制后对应的数值，同时b点也表示采用本发明实施例这里提出的技术方案，对第一二进制数进行处理后得到的数字基带信号B[15:0]，转换为十进制后的数值，即B[15:0]＝10616。c点表示数值是A[31:16]+1＝10617的数值。在b点和c点的正中间选择d点做为中间参考点，值为10616.5。此时如果将第一二进制数A[31:0]中需要保留的高16位数据看做是第一二进制数A转换为十进制数后的整数部分，A中要丢弃的低16位数据看做是第一二进制数A转换为十进制数后的小数部分，则将A[31:0]转换为十进制后的数值为整数部分加上小数部分之和，即将第一二进制数A转换为十进制后对应的数值为：A[31:0]＝10616.25，对应数轴上的e点，e点处于中间参考点d和b之间，则按照十进制数中，四舍五入的原理，对数据10616.25进行四舍五入处理后，结果为10616，即对应采用本发明实施例这里提出的最终结果转换为十进制以后也是10616，所以采用本发明实施例中提出的技术方案得到的最终结果也是接近实际数值的。

综上所述，使用本发明实施例三上述提出的技术方案，能够使得最终获得的使用二进制数表示的数字基带信号B，能够向低位数据靠近，使得最终得到的使用二进制数表示的数字基带信号B更为精确，从而抑制了数字域的本振泄露，降低通信网络的误码率，使得整个通信系统的性能得以较大的提高，保证通信质量。

实施例四

进一步地，在上述实施一的基础之上，本发明实施例四这里以具体的数字基带信号为例详细阐述同相正交数字基带信号处理方法，具体处理过程如下：

步骤一：在接收到的经模拟至ADC采样及量化后的数据中，获得待处理的数字基带信号，使用乘法器，将获得的数字基带信号进行乘法运算，得到M位的第一二进制数。本发明实施例二这里假设使用乘法器进行运算后，得到的M位的第一二进制数为位宽是32比特的二进制数：A[31:0]＝00101001011110001100000000000000。

其中，将32位第一二进制数A进行处理，得到16位的第二二进制数，所使用的方法原理在上述实施例步骤202中已经详细阐述，本发明实施例四这里不再赘述。

步骤三：将第一二进制数A[31:0]与得到的第二二进制数C[15:0]相加，得到第三二进制数D[31:0]，即：D[31:0]＝A[31:0]+C[15:0]＝00101001011110001100000000000000+1000000000000000＝00101001011110010100000000000000。

步骤四：在得到的第三二进制数D[31:0]中，从低位至高位，连续丢弃16位数据，得到第四二进制数B[15:0]作为处理后的数字基带信号，即B[15:0]＝0010100101111001。

为便于理解，借助图5中的数轴对本发明实施例四这里提出的技术方案的截位效果进行说明，数轴上的a点表示0，b点表示采用现有技术中的技术方案，对第一二进制数A[31:0]进行处理后得到的数字基带信号B’[15:0]转换为十进制后对应的数值，即B’[15:0]＝A[31:16]＝0010100101111000＝10616，采用本发明实施例这里提出的技术方案得到的计算结果B[15:0]＝0010100101111001转换为十进制为10617。c点表示数值是A[31:16]+1＝10617的数值，并且c点表示的数值也是采用本发明实施例这里提出的技术方案得到的计算结果。在b点和c点的正中间选择d点做为中间参考点，值为10616.5。此时如果将第一二进制数A[31:0]中需要保留的高16位数据看做是第一二进制数A转换为十进制数后的整数部分，要丢弃的低16位数据看做是第一二进制数A转换为十进制数后的的小数部分，则将A[31:0]转换为十进制后的数值为整数部分加上小数部分之和，即A[31:0]＝10616.75，对应数轴上的e点，e点处于中间参考点d和c之间，则按照十进制数中，四舍五入的原理，对数据10616.75进行四舍五入处理后，结果为10617，从图5的数周上不难看出，采用现有技术中提出的技术方案，最终得到的结果是10616，而采用本发明实施例中提出的技术方案得到的最终结果为10617，更接近实际数值。

综上所述，使用本发明实施例四上述提出的技术方案，能够使得最终获得的使用二进制数表示的数字基带信号，在丢弃前的第一二进制数小于根据第一二进制数确定出的第二二进制数值时，最终得到的第四二进制数能够向高位的数据靠近，使得最终得到的使用二进制数表示的数字基带信号更为精确，从而抑制了数字域的本振泄露，降低通信网络的误码率，使得整个通信系统的性能得以较大的提高，保证通信质量。

实施例五

进一步地，在上述实施一的基础之上，本发明实施例五这里以具体的数字基带信号为例详细阐述同相正交数字基带信号处理方法，具体处理过程如下：

步骤一：假设对进行乘法运算后得到的采用位宽为32位的第一二进制数表示的数字基带信号为：A[31:0]＝11101001011110001100000000000000，按照预先设定的规则，需要保留第一二进制数高16位的数字，即需要丢弃的位数是16位，按照本发明实施例这里提出的技术方案，将第一二进制进行处理后得到位宽为16比特的使用第二二进制数表示的数字基带信号为C[15:0]＝0111111111111111。

具体地，将第一二进制数转换为第二二进制数的具体处理过程请参见上述实施例一步骤202的详细阐述，这里不再赘述，

步骤二：将第一二进制数A[31:0]与得到的第二二进制数C[15:0]相加，得到第三二进制数D[31:0]，即：D[31:0]＝A[31:0]+C[15:0]＝11101001011110001100000000000000+0111111111111111＝11101001011110010011111111111111。

步骤三：在得到的第三二进制数D[31:0]中，从低位至高位连续丢弃16位数据，得到第四二进制数B[15:0]作为处理后的数字基带信号，即B[15:0]＝1110100101111001。

为便于理解，借助图6中的数轴对本发明实施例五这里提出的技术方案的截位效果进行详细说明，数轴上的a点表示0，b点表示采用现有技术中的技术方案，对第一二进制数A[31:0]进行处理后得到的数字基带信号B’[15:0]转换为十进制后的数值，即B’[15:0]＝A[31:16]＝1110100101111000＝-5768。c点表示的是第一二进制数高16位+1的数值-5767，并且采用本发明实施例提出的技术方案得到的B[15:0]＝1110100101111001转换为十进制数为-5767，即对应数轴上的c点。在b点和c点的正中间选择d点做为中间参考点，值为-5767.5。此时如果将第一二进制数A[31:0]中需要保留的高16位数据看做是第一二进制数A转换为十进制数后的整数部分，要丢弃的低16位数据看做是第一二进制数A转换为十进制数后的的小数部分，则将A[31:0]转换为十进制后的数值为整数部分加上小数部分之和，即A[31:0]＝-5767.25，对应数轴上的e点，e点处于中间参考点d和c之间，则按照十进制数中，四舍五入的原理，对数据-5767.25进行四舍五入处理后，结果为-5767，从图6的数轴上不难看出，采用本发明实施例中提出的技术方案得到的得到的数值更为精确。

综上所述，使用本发明实施例五上述提出的技术方案，能够使得最终获得的使用二进制数表示的数字基带信号，在丢弃前的第一二进制数大于等于根据第一二进制数确定出的第二二进制数值时，最终得到的第四二进制数能够向高位的数据靠近，使得最终得到的使用二进制数表示的数字基带信号更为精确，从而抑制了数字域的本振泄露，降低通信网络的误码率，使得整个通信系统的性能得以较大的提高，保证通信质量。

实施例六

进一步地，在上述实施一的基础之上，本发明实施例六这里以具体的数字基带信号为例详细阐述同相正交数字基带信号处理方法，具体处理过程如下：

假设将获得的数字基带信号进行乘法运算后得到的采用位宽为32位的第一二进制数表示的数字基带信号：A[31:0]＝11101001011110000100000000000000，进行处理后得到位宽为16比特的使用第四二进制数表示的数字基带信号转换为十进制后的数值为：B[15:0]＝A[31:16]＝-5768。而采用现有技术提出的技术方案得到的使用第四二进制数表示的数字基带信号，转换为十进制数后的数值为：B’[15:0]＝A[31:16]＝-5768。

具体地，如何将获得的采用第一二进制数表示的数字基带信号转换为使用第四二进制数表示的数字基带信号的具体处理过程，请参见上述实施例一中步骤202～步骤203的详细阐述，这里不再赘述。

为便于理解，借助图7中的数轴对截位效果进行说明，数轴上的a点表示0，b点表示采用现有技术中的技术方案，对第一二进制数A[31:0]进行处理后得到的数字基带信号B’[15:0]转换为十进制后的数值，即B’[15:0]＝A[31:16]＝-5768，并且b点也表示的是采用本发明实施例这里提出的技术方案，对第一二进制数进行处理后得到的数字基带信号B[15:0]转换为十进制后的数值，即B[15:0]＝-5768。c点表示的是第一二进制数高16位+1的数值-5767。在b点和c点的正中间选择d点做为中间参考点，值为-5767.5。此时如果将第一二进制数A[31:0]中需要保留的高16位数据看做是第一二进制数A转换为十进制数后的整数部分，要丢弃的低16位数据看做是第一二进制数A转换为十进制数后的的小数部分，则将A[31:0]转换为十进制后的数值为整数部分加上小数部分之和，即A[31:0]＝-5767.75，对应数轴上的e点，e点处于中间参考点d和b之间，则按照十进制数中，四舍五入的原理，对数据-5767.75进行四舍五入处理后，结果为-5768，所以从图7的数轴上不难看出，采用本发明实施例中提出的技术方案得到的也能够得到实际数值，精确度更高。

进一步地，在数字基带信号处理过程中，对频率为39.77MHz的数字基带信号进行处理时，采用现有技术方案，即直接丢弃的方法，得到的频谱效果图如图8所示，由图中可知，直接截位处理方式会导致频率为0处出现-61.6dBm的本振泄露信号(对应图8中画圈部分)，产生的本振泄露信号进一步的会通过数字通道传输到DAC变换器中，经过变换后会传输至后级的射频放大器中，经放大后会影响通信的质量。图9是在对频率为39.77MHz的数字基带信号进行处理时，采用了本发明实施例中提出的技术方案，得到的频谱效果图。与图7相比，采用了本发明实施例上述提出的技术方案，频率为0处的本振泄露信号消失，数字基带信号经过处理后并未产生直流分量，从而消除了数字域本振泄露信号对射频主信号的影响，提高了通信系统的性能。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种同相正交数字基带信号处理方法，其特征在于，包括：

获得待处理的数字基带信号；

将获得的数字基带信号进行乘法运算后得到M位的第一二进制数；

将得到的第一二进制数处理成N位的第二二进制数，其中N为预设的需要丢弃的数据位数，且小于M；

将所述第一二进制数和第二二进制数相加，得到第三二进制数，并丢弃第三二进制数中的N位，得到第四二进制数作为处理后的数字基带信号。

2.如权利要求1所述的方法，其特征在于，将得到的第一二进制数处理成N位的第二二进制数，包括：

在第一二进制数中的符号位上的二进制数值中选择一个二进制数值；

将选择的二进制数值取反后得到的二进制数值作为第二二进制数的最高位；以及

在第二二进制数的剩余N-1位中填充选择的二进制数值，得到所述第二二进制数。

3.如权利要求1所述的方法，其特征在于，将得到的第一二进制数处理成N位的第二二进制数，包括：

若第一二进制数为正数，则确定2^N-1的十进制数值，并将确定的十进制数值转换为N位二进制数，作为第二二进制数；

若第一二进制数为负数，则确定2^N-1-1的十进制数值；并将确定的十进制数值转换为N位二进制数，作为第二二进制数。

4.如权利要求1所述的方法，其特征在于，丢弃第三二进制数中的N位，包括：

依次丢弃第三二进制数中从低位至高位的N位；或

丢弃第三二进制数中从高位至低位的P位，并丢弃从低位至高位的N-P位，其中P＜N。

5.一种同相正交数字基带信号处理装置，其特征在于，包括：

获得单元，用于获得待处理的数字基带信号；

计算单元，用于将获得单元获得的数字基带信号进行乘法运算后得到M位的第一二进制数；

处理单元，用于将计算单元得到的第一二进制数处理成N位的第二二进制数，其中N为预设的需要丢弃的数据位数，且小于M；

所述计算单元，还用于将计算单元得到的第一二进制数和处理单元得到的第二二进制数相加，得到第三二进制数，并丢弃第三二进制数中的N位，得到第四二进制数作为处理后的数字基带信号。

6.如权利要求5所述的装置，其特征在于，所述处理单元，具体用于在第一二进制数中的符号位上的二进制数值中选择一个二进制数值；将选择的二进制数值取反后得到的二进制数值作为第二二进制数的最高位；以及在第二二进制数的剩余N-1位中填充选择的二进制数值，得到所述第二二进制数。

7.如权利要求5所述的装置，其特征在于，所述处理单元，具体用于若第一二进制数为正数，则确定2^N-1的十进制数值，并将确定的十进制数值转换为N位二进制数，作为第二二进制数；若第一二进制数为负数，则确定2^N-1-1的十进制数值；并将确定的十进制数值转换为N位二进制数，作为第二二进制数。

8.如权利要求5所述的装置，其特征在于，所述计算单元，具体用于依次丢弃第三二进制数中从低位至高位的N位；或丢弃第三二进制数中从高位至低位的P位，并丢弃从低位至高位的N-P位，其中P＜N。