CN104579352B

CN104579352B - 基于fpga的温度计码到二进制码的编码转换装置和方法

Info

Publication number: CN104579352B
Application number: CN201510080550.3A
Authority: CN
Inventors: 王永纲; 刘冲
Original assignee: University of Science and Technology of China USTC
Current assignee: University of Science and Technology of China USTC
Priority date: 2015-02-12
Filing date: 2015-02-12
Publication date: 2018-09-07
Anticipated expiration: 2035-02-12
Also published as: CN104579352A

Abstract

本发明实施例公开了基于FPGA芯片的温度计码到二进制码的编码转换方法和装置，本发明组合使用FPGA芯片最小资源单位中的基本查找表(LUT)逻辑资源，通过一个逐位移动的窗口将温度计码切分得到多个窗口值，并通过依序排列所述窗口值所对应的真值得到与所述温度计码对应的“one‑hot”码，从而实现“冒泡”纠错。同时，实现“one‑hot”码到二进制码的编码中，编码算法为全局逻辑“或”运算或全局逻辑“与”运算，编码算法的电路实现是通过流水线结构，组合使用FPGA基本查找表(LUT)逻辑资源来完成。本发明对提高FPGA上设计实现的数字处理系统的集成度有重要意义，具有重要的应用价值。

Description

基于FPGA的温度计码到二进制码的编码转换装置和方法

技术领域

本发明属于FPGA数字电路设计领域，具体涉及一种基于FPGA的温度计码到二进制码的编码转换装置和方法。

背景技术

物理量的数字化一般是先由某一种机制将物理量转化为一种中间数字码字，再由数字编码技术将该中间码字转化为二进制码(B：Binary Code)输出。一种常见的中间数字码字是温度计码(TM：Thermometer Code)，将温度计码编码为二进制码(TM2B)是该类数字化转换器的必要组成部分。例如，闪速模拟数字转换器(Flash ADC)，使用电阻链构成2^N-1个等间隔的基准电压，通过2^N-1个比较器同时和输入待转换的模拟电压信号进行比较，比较器输出的结果即构成温度计码。该温度计码有2^N位，表现为连续若干个“1”(可想象为温度计的水银柱)和剩余若干个“0”组成，其中“1”的个数与被转换模拟信号的值成正比。TM2B编码电路的功能就是将上述2^N位的码字编码为N位的二进制码，以方便转换结果的输出和应用。对于实际的数字转换器，电路部件的非理想特性会造成转换输出的中间码字是非理想的温度计码，即“冒泡”现象。例如，理想的温度计状态序列应该为…11110000…，但由于实际电路缺陷的存在，温度计码有可能会出现…11010000…的状态序列，即非理想的温度计码，其中第一个0就是所谓的“冒泡”。实用的TM2B编码电路必须具有一定的冒泡容错功能，以提高转换器的抗噪声和容错能力。

现有的TM2B编码技术多是在ASIC芯片内利用专门设计的电路实现。随着FPGA(现场可编程逻辑阵列：Field Programmable Gate Array)技术的快速发展，基于FPGA集成设计用户特定需求的数据获取和处理系统越来越方便和可行。FPGA作为一种通用的数字技术设计平台越来越重要。由于FPGA芯片是由预先定义好的具有固定结构的逻辑资源组成的，将现有的TM2B编码技术直接转移到FPGA上实现，一般都会造成FPGA逻辑资源的浪费或者是执行效率的降低；前者对有效利用FPGA资源，提高用户特定数字系统的集成度不利，而后者则会造成数字转换器的性能降低。

发明内容

(一)要解决的技术问题

本发明的目的在于提供一种基于FPGA芯片的，逻辑资源占用少、编码速度快，并具有足够强的“冒泡”纠错能力的温度计码到二进制码的编码转换装置和方法。

(二)技术方案

本发明的一方面提出一种基于FPGA的温度计码到二进制码的编码转换方法，所述温度计码具有2^N位，所述二进制码具有N位，N为自然数，所述方法包括：通过一个逐位移动的窗口将所述温度计码切分得到2^N个窗口值，所述窗口的位宽为m，m为自然数且2≤m≤2^N，并通过依序排列所述窗口值所对应的真值得到与所述温度计码对应的“one-hot”码；以及将所述“one-hot”码转换为二进制码。

根据本发明的具体实施方式，所有可能的窗口值与对应的真值之间的转换真值表存储于FPGA的逻辑资源LUT中。

根据本发明的具体实施方式，当所述信号变化沿寻找电路用于寻找温度计码的上升沿时，在所述真值表中，只有第一位是0、其余位均为1的窗口值对应的真值为1，其余窗口值对应的真值均为0；或者，只有第一位是0、其余位均为1的窗口值对应的真值为0，其余窗口值对应的真值均为1；当所述信号变化沿寻找电路用于寻找温度计码的下降沿时，在所述真值表中，只有最后一位是0、其余位均为1的窗口值对应的真值为1，其余窗口值对应的真值均为0；或者，只有最后一位是0、其余位均为1的窗口值对应的真值为0，其余窗口值对应的真值均为1。

根据本发明的具体实施方式，所述“one-hot”码到二进制码转换电路对于用“1”表示的“one-hot”码，通过计算2^N-1个“one-hot”码字的逻辑“或”运算来得到二进制码的每一位的编码；对于用“0”表示的“one-hot”码，通过计算2^N-1个“one-hot”码字的逻辑“与”运算来得到二进制码的每一位的编码。

根据本发明的具体实施方式，利用流水线结构组合使用FPGA的LUT实现所述逻辑“或”运算或者逻辑“与”运算，流水线的每一级是一个或若干个并行的依靠LUT而实现的逻辑“或”运算或逻辑“与”运算。

本发明的另一方面提出的是一种基于FPGA的温度计码到二进制码的编码转换装置，所述温度计码具有2^N位，所述二进制码具有N位，N为自然数，所述编码转换装置包括信号变化沿寻找电路和“one-hot”码到二进制码转换电路，其中，所述信号变化沿寻找电路通过一个逐位移动的窗口将所述温度计码切分得到2^N个窗口值，所述窗口的位宽为m，m为自然数且2≤m≤2^N，并通过依序排列所述窗口值所对应的真值得到与所述温度计码对应的“one-hot”码；所述“one-hot”码到二进制码转换电路用于将所述“one-hot”码转换为二进制码。

(三)有益效果

本发明充分利用FPGA所提供的逻辑资源及其结构，高性能地实现了TM2B编码，具有很强的“冒泡”纠错能力，而且使FPGA的资源利用率最高。本发明对提高物理量数字转换器的性能，同时提高FPGA上设计实现的数字处理系统的集成度有重要意义，具有重要的应用价值。

附图说明

图1是本发明的一个实施例的基于FPGA的温度计码到二进制码的编码转换装置的结构示意图；

图2为本发明所述实施例提供的Kintex-7FPGA基本查找表结构示意图；

图3为本发明所述实施例提供的使用滑动窗结构寻找信号变化沿原理示意图；

图4为本发明所述实施例提供的使用流水线结构实现128位逻辑“或”运算结构示意图。

具体实施方式

本发明提出一种基于FPGA的温度计码到二进制码的编码转换方法和相应的编码转换装置。在此，我们设温度计码具有2^N位，二进制码为N位，N为自然数。

为避免“冒泡”现象的干扰，本发明采用滑动窗法先将温度计码转换为一个“one-hot”码，然后，本发明将所述“one-hot”码转换为二进制码。“one-hot”码就是除了其中的一个位、其他的位均相同的编码，例如…00001000…，或者…111110111…。前者也可称为由“1”表示的“one-hot”码，后者也可称为由“0”表示的“one-hot”码。获得与温度计码对应的“one-hot”码的过程其实就是寻找信号变化沿的过程。因此，本发明的装置可通过一个信号沿变化寻找电路来实现该过程。

具体来说，本发明的滑动窗法首先通过一个逐位移动的窗口将所述温度计码切分得到2^N个窗口值，所述窗口的位宽为m，m为自然数且2≤m≤2^N，并通过依序排列所述窗口值所对应的真值得到与所述温度计码对应的“one-hot”码。

为了消除“冒泡”的影响，本发明规定，当所述信号变化沿寻找电路用于寻找温度计码的上升沿时，只有第一位是0、其余位均为1的窗口值对应的真值为1，其余窗口值对应的真值均为0(对于由“1”表示的“one-hot”码)；或者，只有第一位是0、其余位均为1的窗口值对应的真值为0，其余窗口值对应的真值均为1(对于由“0”表示的“one-hot”码)；同样的道理，当所述信号变化沿寻找电路用于寻找温度计码的下降沿时，只有最后一位是0、其余位均为1的窗口值对应的真值为1，其余窗口值对应的真值均为0(对于由“1”表示的“one-hot”码)；或者，只有最后一位是0、其余位均为1的窗口值对应的真值为0，其余窗口值对应的真值均为1(对于由“0”表示的“one-hot”码)。所有可能的窗口值与对应的真值之间的转换真值表存储在FPGA逻辑资源的LUT中。

本发明的转换装置可以通过一个“one-hot”码到二进制码转换电路将“one-hot”码转换为二进制码。所述“one-hot”码到二进制码转换电路对于用“1”表示的“one-hot”码，通过计算2^N-1个“one-hot”码字的逻辑“或”运算来得到二进制码的每一位的编码；对于用“0”表示的“one-hot”码，通过计算2^N-1个“one-hot”码字的逻辑“与”运算来得到二进制码的每一位的编码。通过FPGA实现时，可利用流水线结构组合使用FPGA的LUT实现所述逻辑“或”运算或者逻辑“与”运算，流水线的每一级是一个或若干个并行的依靠LUT而实现的逻辑“或”运算或逻辑“与”运算。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

图1是本发明的一个实施例的基于FPGA的温度计码到二进制码的编码转换装置的结构示意图。如图1所示，该转换装置包括信号变化沿寻找电路和“one-hot”码到二进制码转换电路，信号变化沿寻找电路通过前述的滑动窗法得到与所述温度计码对应的“one-hot”码；“one-hot”码到二进制码转换电路则用于将所述“one-hot”码转换为二进制码。

图2为所述实施例提供的Kintex-7FPGA基本查找表结构示意图。如图2所示，信号变化沿寻找电路和“one-hot”码到二进制码转换电路所使用的FPGA逻辑资源都是FPGA芯片内最小逻辑资源单位中的基本查找表(LUT)。目前两大主流FPGA(Xilinx和Altera)内的基本查找表资源的具体结构形式不完全相同，主要区别在基本查找表的输入最大位宽和输出信号数不同，例如本实施例所使用的Kintex-7FPGA的基本查找表结构如图2所示。它有6个输入端，2个输出端。该查找表可以被用作一个6输入查找表(6-LUT)，也可以被用作2个5输入查找表(5-LUT)，此时15要被赋值为1。其它系列或其它公司的FPGA的查找表和此类似。

图3为本发明所述实施例提供的使用滑动窗结构寻找信号变化沿原理示意图。该实施例中将2^N位的温度计码转换为2^N位的“one-hot”码。实际应用中的待转换的温度计码可以有不同的变化形式，例如图3所示实施例的输入码是一个负脉冲形式，它可看成是两个温度计码的叠加，一个是由1到0变化的温度计码，另一个是0到1变化的温度计码。本实施例要同时检测温度计码的上升沿和下降沿，因此将图2的查找表用作2个5-LUT，其中一个用于上升沿的寻找电路，另一个用作下降沿寻找电路。

如图3所示，利用滑动窗结构并行寻找窗内是否有感兴趣的变化沿，每个滑动窗的宽度为5，它是基本查找表的输入位宽。最后一个窗的输入若不足5位，则用“1”补齐。如果一个窗内发现到了感兴趣的变化沿，该窗的输出为1，否则为0。这样所有窗的输出就将温度计码变换为“one-hot”码。

图3中用C_i表示上升沿的“one-hot”码，用D_i表示下降沿的“one-hot”码，i为0或正整数。

表1.变化沿寻找电路的真值表

表1为本发明实施例提供的具有“冒泡”纠错能力的用于变化沿寻找的基本查找表的真值表，其中C_i只有在01111情况下输出才为1，其它情况均为0，D_i只有在11110情况下才为1，其它情况均为0。

上述真值表的安排，使得变化沿寻找具有一定的“冒泡”容错能力，例如对于上升沿，如果出现…001001111…的码字，则第一个1不会被认为是上升沿。这就是说通过查找表的真值表赋值，变化沿寻找具有“冒泡”纠错能力。对于本实施例，最大能够纠错的情况是出现连续3个“冒泡”。这对于经过TDL状态重新排序的状态码字已是足够了，因为在我们实践中，没有发现有连续两个“冒泡”情况的发生。

在本实施例的“one-hot”码中只有一个1，其余都为0，其中1的位置标明变化沿的位置(当然，也可以是只有一个0，其余都为1，其中0的位置就是变化沿的位置)。本实施例要把该“one-hot”码转化为8位的二进制码(B₇，B₆，B₅，B₄，B₃，B₂，B₁，B₀)。所采用编码算法的思路是在“one-hot”码中哪些码字为1会造成二进制码中的某一个码字为1。

以B₆的编码算法为例，表2为本发明实施例提供的“one-hot”码到二进制码的编码运算算法说明表。

表2.使编码输出B₆＝1的所有C_i情况

表2列出了能够是B₆＝1的所有C_i，共有128个C_i等于1的时候会使B₆＝1。因此B₆的编码算法应该就是该128位的逻辑“或”。该128位的位置可以简单地表示为x1xxxxxx，其中x分别取值为0和1。同样，二进制码中的其他所有位都是对应128位C_i的逻辑“或”，这些128位的位置有同样的表达式，例如使B₃＝1的所有位在xxxx1xxx位置上。

图4为本发明所述实施例提供的使用流水线结构实现128位逻辑“或”运算结构示意图。如图4所示，这里仍然使用基本查找表，不过这里把它用作6-LUT。利用三级流水线结构实现本实施例的编码“或”运算。其中第一级由22个6-LUT组成，共可接收132个输入，第二级有4个6-LUT，第三级只有一个6-LUT，每级之间用D触发器阵列缓冲数据。所有6-LUT的真值表都是“或”运算。最后输出的B_i表示二进制码中的一位。对于本实施例上升沿的8位二进制码，共需要上述流水线运算电路8套，它们并行运算，同样对于下降沿的8位二进制编码，也需要上述并行的流水线运算电路共8套。流水线结构使得编码运算的速度可以达到FPGA允许的最高时钟频率。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种基于FPGA的温度计码到二进制码的编码转换方法，所述温度计码具有2^N位，所述二进制码具有N位，N为自然数，其特征在于，所述方法包括：

通过一个逐位移动的窗口将所述温度计码切分得到2^N个窗口值，所述窗口的位宽为m，m为自然数且2≤m≤2^N，若最后一个窗的输入不足m位，则用“1”补齐，并通过依序排列所述窗口值所对应的真值得到与所述温度计码对应的“one-hot”码；

将所述“one-hot”码转换为二进制码；所有可能的窗口值与对应的真值之间转换的真值表存储在FPGA中的基本逻辑单元LUT中。

2.如权利要求1所述的基于FPGA的温度计码到二进制码的编码转换方法，其特征在于：

当信号变化沿寻找电路用于寻找温度计码的上升沿时，在所述真值表中，只有第一位是0、其余位均为1的窗口值对应的真值为1，其余窗口值对应的真值均为0；或者，只有第一位是0、其余位均为1的窗口值对应的真值为0，其余窗口值对应的真值均为1；

当信号变化沿寻找电路用于寻找温度计码的下降沿时，在所述真值表中，只有最后一位是0、其余位均为1的窗口值对应的真值为1，其余窗口值对应的真值均为0；或者，只有最后一位是0、其余位均为1的窗口值对应的真值为0，其余窗口值对应的真值均为1。

3.如权利要求1所述的基于FPGA的温度计码到二进制码的编码转换方法，其特征在于，在所述“one-hot”码到二进制码的转换过程中，对于用“1”表示的“one-hot”码，通过计算2^N ^-1个“one-hot”码字的逻辑“或”运算来得到二进制码的每一位的编码；对于用“0”表示的“one-hot”码，通过计算2^N-1个“one-hot”码字的逻辑“与”运算来得到二进制码的每一位的编码。

4.如权利要求3所述的基于FPGA的温度计码到二进制码的编码转换方法，其特征在于，利用流水线结构组合使用FPGA的LUT实现所述逻辑“或”运算或者逻辑“与”运算，流水线的每一级是一个或若干个并行的依靠LUT而实现的逻辑“或”运算或逻辑“与”运算。

5.一种基于FPGA的温度计码到二进制码的编码转换装置，所述温度计码具有2^N位，所述二进制码具有N位，N为自然数，其特征在于，所述编码转换装置包括信号变化沿寻找电路和“one-hot”码到二进制码转换电路，其中，

所述信号变化沿寻找电路通过一个逐位移动的窗口将所述温度计码切分得到2^N个窗口值，所述窗口的位宽为m，m为自然数且2≤m≤2^N，若最后一个窗的输入不足m位，则用“1”补齐，并通过依序排列所述窗口值所对应的真值得到与所述温度计码对应的“one-hot”码；

所述“one-hot”码到二进制码转换电路用于将所述“one-hot”码转换为二进制码；所有可能的窗口值与对应的真值之间的转换真值表存储在在FPGA逻辑资源的LUT中。

6.如权利要求5所述的基于FPGA的温度计码到二进制码的编码转换装置，其特征在于：

当所述信号变化沿寻找电路用于寻找温度计码的上升沿时，在所述真值表中，只有第一位是0、其余位均为1的窗口值对应的真值为1，其余窗口值对应的真值均为0；或者，只有第一位是0、其余位均为1的窗口值对应的真值为0，其余窗口值对应的真值均为1；

当所述信号变化沿寻找电路用于寻找温度计码的下降沿时，在所述真值表中，只有最后一位是0、其余位均为1的窗口值对应的真值为1，其余窗口值对应的真值均为0；或者，只有最后一位是0、其余位均为1的窗口值对应的真值为0，其余窗口值对应的真值均为1。

7.如权利要求5所述的基于FPGA的温度计码到二进制码的编码转换装置，其特征在于，所述“one-hot”码到二进制码转换电路对于用“1”表示的“one-hot”码，通过计算2^N-1个“one-hot”码字的逻辑“或”运算来得到二进制码的每一位的编码；对于用“0”表示的“one-hot”码，通过计算2^N-1个“one-hot”码字的逻辑“与”运算来得到二进制码的每一位的编码。

8.如权利要求7所述的基于FPGA的温度计码到二进制码的编码转换装置，其特征在于，利用流水线结构组合使用FPGA的LUT实现所述逻辑“或”运算或者逻辑“与”运算，流水线的每一级是一个或若干个并行的依靠LUT而实现的逻辑“或”运算或逻辑“与”运算。