CN103078645B - 一种宏单元、二进制码到温度计码的译码方法及译码电路 - Google Patents

Abstract

本发明公开了一种宏单元，该宏单元包括一个二输入的或门和一个二输入的与门。应用该宏单元的二进制码到温度计码的译码方法逻辑深度小。同时，本发明公开了一种二进制码到温度计码的译码方法，该方法包括将n位数字信号划分为基数为2的二进制码；将得到的基数为2的二进制码输入到2-to-3译码单元；将二进制码译成温度计码；将得到的温度计码连续组合到该宏单元的阵列，得到n-to-2ⁿ-1的译码。该方法逻辑深度小、无需匹配延时路径。本发明还公开了一种二进制码到温度计码的译码电路，该电路是根据该译码方法由2-to-3译码单元连续组合到该宏单元的阵列构建而成的。该电路在版图布局时布局简单。

Description

一种宏单元、二进制码到温度计码的译码方法及译码电路

技术领域

本发明涉及数字模拟转换器中二进制码到温度计码的译码方法技术领域，特别涉及一种宏单元、二进制码到温度计码的译码方法及译码电路。

背景技术

DAC是一种将数字信号转换为以电流、电压或者电荷的形式存在的模拟信号的设备。在很多数字系统中，信号以数字方式存储和传输，数字模拟转换器可以将这种数字信号转换为模拟信号，从而使它们能够被外界识别。在显示技术中，DAC负责将输入的数字信号转换成显示器能够识别的模拟信号。

现有技术中，DAC设计中常用的结构包括电压型、电荷型和电流型三种。电流型DAC由于具有速度快，精度高且对寄生参数不敏感等优点而被广泛地应用。电流型DAC又分为二进制加权型DAC、温度计码型DAC和分段式DAC。其中，分段式DAC由于结合了二进制加权型DAC结构简单、面积小和温度计码型DAC单调性好、误差小的优点，是一种最常用的DAC结构。分段式DAC是将X位的输入数字信号分成m+n位，其中，m为温度计码型，n位为二进制加权型，为了保证性能，温度计码型为高m位，二进制码为低n位。例如，14位的分段式DAC，如果采用8+6的分段方式，即高8位采用温度计码型结构，低6位采用二进制加权型结构。因此，高8位的温度计码型结构中需要相应的将输入的二进制码转换成对应的温度计码的译码电路。

现有技术中，二进制码到温度计码的译码电路包括二输入的或非门1、二输入的与非门2和反相器，如附图1所示为2-to-3译码单元。然后，通过迭代的方法，借助（k-1）-to-（2^k-1-1）二进制码到温度计码的译码电路能够实现（k）-to-（2^k-1）二进制码到温度计码的译码电路，如附图2所示。附图3为借助如图1所示的2-to-3译码单元3实现3-to-7二进制码到温度计码的译码电路4的示意图，其中，该2-to-3译码单元3的输出为S₁’、S₂’和S₃’，该3-to-7二进制码到温度计码的译码电路4的输出为S₁、S₂、…、S₇，该3-to-7二进制码到温度计码的译码真值如表1所示，其中，输出为“0”的译码输出为有效输出。

表13-to-7二进制码到温度计译码真值表

采用这种方式实现的二进制码到温度计码的译码电路存在以下问题：

1）应用该二进制码到温度计码的译码电路实现的译码方法中，数字信号从输入译码电路到最后的译码输出所经过的门数即逻辑深度较大，例如，（k）-to-（2^k-1）二进制码到温度计码的译码的逻辑深度为k-1。

2）应用该二进制码到温度计码的译码电路实现的译码方法中，当k较大（如k=8）时，要求权重低的数字信号逻辑深度大于权重高的数字信号的逻辑深度，因此，为了匹配各个信号之间的延时，权重高的数字信号就需要加入相应的虚假译码单元。

3）该译码电路随着k的增大，在版图布局布线时，会越来越复杂，以至于到达一种难以想象的程度。

发明内容

为了解决上述问题，本发明提出了一种逻辑深度小的宏单元及借助其实现的逻辑深度小、无需匹配延时路径的译码方法，以及在版图布局时布局简单的译码电路。

本发明提供的宏单元包括一个二输入的或门和一个二输入的与门，所述二输入的或门的一个输入端口用于接收次决定输入信号，所述二输入的或门的另一个输入端口用于接收低位译码，所述二输入的与门的一个输入端口用于接收主决定输入信号，所述二输入的与门的另一个输入端口连接于所述二输入的或门的输出端，所述译码由所述二输入的与门的输出端输出0为有效输出的输出；或者，

所述二输入的与门的一个输入端口用于接收次决定输入信号，所述二输入的与门的另一个输入端口用于接收低位译码，所述二输入的或门的一个输入端口用于接收主决定输入信号，所述二输入的或门的另一个输入端口连接于所述二输入的与门的输出端，所述译码由所述二输入的或门的输出端输出1为有效输出的输出。

本发明提供的二进制码到温度计码的译码方法包括以下步骤：

步骤1：将n位数字信号划分为基数为2的二进制码；

步骤2：将得到的基数为2的二进制码输入到2-to-3译码单元译成温度计码；

步骤3：将得到的温度计码连续组合到所述宏单元的阵列，得到n-to-2ⁿ-1的译码。

本发明提供的二进制码到温度计码的译码电路是根据所述译码方法由2-to-3译码单元连续组合到所述宏单元的阵列构建而成的。

应用本发明提供的宏单元的二进制码到温度计码的译码方法逻辑深度小；本发明提供的二进制码到温度计码的译码电路及译码方法逻辑深度小、无需匹配延时路径；本发明提供的译码电路在版图布局时布局简单。

附图说明

图1为现有技术中的2-to-3译码单元示意图；

图2为现有技术中，由（k-1）-to-（2^k-1-1）二进制码到温度计码的译码电路实现的（k）-to-（2^k-1）二进制码到温度计码的译码电路示意图；

图3为现有技术中，借助2-to-3译码单元实现3-to-7二进制码到温度计码的译码电路示意图；

图4为本发明实施例提供的宏单元示意图；

图5为本发明实施例提供的8-to-255二进制码到温度计码的译码方法的原理示意图。

图6为本发明实施例提供的6-to-15二进制码到温度计码的译码电路示意图；

图7为本发明实施例提供的30-to-255二进制码到温度计码的译码电路示意图。

具体实施方式

为了深入了解本发明，下面结合附图及具体实施例对本发明进行详细说明。

参见附图4，本发明提供的宏单元包括一个二输入的或门9和一个二输入的与门10，二输入的或门9的一个输入端口用于接收次决定输入信号6，二输入的或门9的另一个输入端口用于接收低位译码7，二输入的与门10的一个输入端口用于接收主决定输入信号5，二输入的与门10的另一个输入端口连接于二输入的或门9的输出端，译码由二输入的与门的输出端8输出0为有效输出的输出。或者，

本发明提供的宏单元包括一个二输入的与门9和一个二输入的或门10，二输入的与门9的一个输入端口用于接收次决定输入信号6，二输入的与门的另一个输入端口用于接收低位译码7，二输入的或门10的一个输入端口用于接收主决定输入信号5，二输入的或门10的另一个输入端口连接于二输入的与门9的输出端，译码由二输入的或门10的输出端输出1为有效输出的输出。

本发明提供的宏单元的工作原理如下：

只要主决定输入信号5为有效输入，则输出端8的输出也为有效输出；当主决定输入信号5无效时，次决定输入信号6和低位译码7的共同决定输出是否有效。

本发明提供的二进制码到温度计码的译码方法包括以下步骤：

步骤1：将n位数字信号划分为基数为2的二进制码。

步骤2：将得到的基数为2的二进制码输入到2-to-3译码单元译成温度计码。

步骤3：将得到的温度计码连续组合到如图4所示的宏单元的阵列，得到n-to-2ⁿ-1的译码。

本发明提供的二进制码到温度计码的译码电路是根据译码方法由2-to-3译码单元连续组合到如图4所示的宏单元的阵列构建而成的。

实施例

以n=8为例（一般DAC中采用二进码到温度计码的译码不会超过8位）具体步骤如下：

1.将n（=8）位数字信号分成j+k（4+4）两部分，并假设j为高位二进制码，k为低位二进制码；

2.j（=4）位按照步骤1同样分成两部分j1+j2（2+2）（j1为高位，j2为低位）；将j1，j2分别输入到2-to-3译码单元实现这两部分从二进制码到温度计码的译码；再将这两部分的温度计码组合到宏单元阵列中实现4-to-15的温度计译码；

3.同样按照步骤2，实现k（=4）位二进制码到温度计码的译码；

4.最后将j，k两部分的温度计码连续组合到宏单元阵列中实现n-to-2ⁿ-1的译码，也即8-to-255的译码。

上述步骤的原理如图5所示，其中标号11为j位二进制码到温度计码的译码；标号12为k位二进制码到温度计码的译码；标号13为k部分中低位的温度计码输出LL<1:3>；标号14为k部分中高位的温度计码输出LH<1:3>；标号15为j部分中低位的温度计码输出HL<1:3>；标号16为j部分中高位的温度计码输出HH<1:3>；标号17为将k部分的两部分温度计码LL<1:3>和LH<1:3>组合后输出L<1:15>；标号18为将j部分的两部分温度计码HL<1:3>和HH<1:3>组合后输出H<1:15>；标号19为将L<1:15>和H<1:15>组合后输出BtoT<1:255>；标号20为15个基本宏单元阵列；标号14为255个基本宏单元阵列。

标号20中将LL<1:3>和LH<1:3>组合以输出L<1:15>的原理如图6所示，HL<1:3>和HH<1:3>采用同样组合以输出H<1:15>。

标号21中将H<1:15>和L<1:15>组合最后输出BtoT<1:255>，其原理如图7所示。其中标号22为第一列的组合输出，共15行输出，BtoT<1:15>；标号23为第16列的组合输出，共16行输出，BtoT<240:255>；标号24为第2—15列的组合输出，每列16行输出，BtoT<16:239>。图中VDD表示电路中的电源信号，VSS表示电路中的地信号。

本实施例提供的宏单元、二进制码到温度计码的译码方法及译码电路都是以温度计码0为有效输出，如果1为有效输出，只需将基本宏单元的或门替换成与门，与门替换成或门；将2-to-3中的或非门替换成或门，反相器取消，与非门替换成与门。

本实施例是采用j+k=4+4实现的，如果是j+k=2+6，j+k=5+3甚至是j+k=7+1都可以实现本发明。

应用本发明提供的如图4所示的宏单元的二进制码到温度计码的译码方法逻辑深度小；本发明提供的二进制码到温度计码的译码方法只需两种基本单元，2-to-3译码单元和本发明提供的如图4所示的宏单元；通过组合法用该宏单元实现温度计码译码的译码方法逻辑深度为k（为log₂(n)结果向上取整），要小于传统迭代法实现的n-1的逻辑深度；所有的二进制数字信号从输入到最终译码输出，所经过的译码路径相同，因此不需要用虚拟译码单位去匹配各个不同数字位的延迟路径；由于是用本发明提供的宏单元阵列通过组合法实现译码，所以在版图布局时比较简单，不需要复杂的走线，从而，本发明提供的二进制码到温度计码的译码电路在版图布局时布局简单。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种二进制码到温度计码的译码方法，其特征在于，包括以下步骤：

步骤1：将n位数字信号以2为基数来划分二进制码，得到2位的二进制码；

步骤2：将得到的二进制码输入到2-to-3译码单元译成温度计码；

步骤3：将得到的温度计码连续组合到宏单元的阵列，得到n-to-2ⁿ-1的译码；

其中，

所述宏单元包括一个二输入的或门和一个二输入的与门，

所述二输入的或门的一个输入端口用于接收次决定输入信号，所述二输入的或门的另一个输入端口用于接收低位译码，所述二输入的与门的一个输入端口用于接收主决定输入信号，所述二输入的与门的另一个输入端口连接于所述二输入的或门的输出端，所述译码由所述二输入的与门的输出端输出0为有效输出的输出；或者，

所述二输入的与门的一个输入端口用于接收次决定输入信号，所述二输入的与门的另一个输入端口用于接收低位译码，所述二输入的或门的一个输入端口用于接收主决定输入信号，所述二输入的或门的另一个输入端口连接于所述二输入的与门的输出端，所述译码由所述二输入的或门的输出端输出1为有效输出的输出。

2.一种二进制码到温度计码的译码电路，其特征在于，根据权利要求1所述的译码方法由2-to-3译码单元连续组合到宏单元的阵列构建而成的；

其中，

所述宏单元包括一个二输入的或门和一个二输入的与门，

所述二输入的或门的一个输入端口用于接收次决定输入信号，所述二输入的或门的另一个输入端口用于接收低位译码，所述二输入的与门的一个输入端口用于接收主决定输入信号，所述二输入的与门的另一个输入端口连接于所述二输入的或门的输出端，所述译码由所述二输入的与门的输出端输出0为有效输出的输出；或者，

所述二输入的与门的一个输入端口用于接收次决定输入信号，所述二输入的与门的另一个输入端口用于接收低位译码，所述二输入的或门的一个输入端口用于接收主决定输入信号，所述二输入的或门的另一个输入端口连接于所述二输入的与门的输出端，所述译码由所述二输入的或门的输出端输出1为有效输出的输出。