CN113114264B - 温度计译码方法和电路 - Google Patents

温度计译码方法和电路 Download PDF

Info

Publication number
CN113114264B
CN113114264B CN202010028359.5A CN202010028359A CN113114264B CN 113114264 B CN113114264 B CN 113114264B CN 202010028359 A CN202010028359 A CN 202010028359A CN 113114264 B CN113114264 B CN 113114264B
Authority
CN
China
Prior art keywords
input
bits
order
bit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010028359.5A
Other languages
English (en)
Other versions
CN113114264A (zh
Inventor
熊江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actions Technology Co Ltd
Original Assignee
Actions Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actions Technology Co Ltd filed Critical Actions Technology Co Ltd
Priority to CN202010028359.5A priority Critical patent/CN113114264B/zh
Publication of CN113114264A publication Critical patent/CN113114264A/zh
Application granted granted Critical
Publication of CN113114264B publication Critical patent/CN113114264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
    • H03M7/04—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being two
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开涉及一种温度计译码方法和电路，属于集成电路领域，其逻辑简单，不容易出错，可靠性高。一种温度计译码方法，包括：将N比特二进制码拆分为满足预设比特数条件的至少一组高位连续比特和低位连续比特；若拆分得到一组M比特的高位连续比特和K比特的低位连续比特，其中，K和M均满足所述预设比特数条件并且K＝N‑M，则执行包括如下步骤S1和步骤S2的译码步骤：步骤S1、由行温度译码模块将M比特的高位连续比特译码为2M‑1比特的行选温度计码，由列温度译码模块将K比特的低位连续比特译码为2K‑1比特的列选温度计码；步骤S2、由2N‑1个基本逻辑颗粒单元对所述行选温度计码和所述列选温度计码进行逻辑处理，得到2N‑1比特的温度计译码。

Description

温度计译码方法和电路
技术领域
本公开涉及集成电路领域，具体地，涉及一种温度计译码方法和电路。
背景技术
传统的温度计译码方法是先用真值表列出所有输入所对应的温度计译码输出状态值，然后列出逻辑表达式并将表达式化简，最终得到温度计码每一位对应的组合逻辑电路。这种方法的过程繁琐，容易出错。
发明内容
本公开的目的是提供一种温度计译码方法和电路，其逻辑简单，不容易出错，可靠性高。
根据本公开的第一实施例，提供一种温度计译码方法，包括：将N比特二进制码拆分为满足预设比特数条件的至少一组高位连续比特和低位连续比特；若拆分得到一组M比特的高位连续比特和K比特的低位连续比特，其中，K和M均满足所述预设比特数条件并且K＝N-M，则执行包括如下步骤S1和步骤S2的译码步骤：步骤S1、由行温度译码模块将所述M比特的高位连续比特译码为2M-1比特的行选温度计码，并由列温度译码模块将所述K比特的低位连续比特译码为2K-1比特的列选温度计码；步骤S2、由2N-1个基本逻辑颗粒单元对所述行选温度计码和所述列选温度计码进行逻辑处理，得到2N-1比特的温度计译码，所述基本逻辑颗粒单元的B输入和C输入相与后再与A输入相或，其中：
第1行的2K个所述基本逻辑颗粒单元的A输入全部连接所述行选温度计码的最低位、所述B输入全部连接高电平，最高位的所述基本逻辑颗粒单元的C输入连接低电平，其余2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特；
第i行的2K个所述基本逻辑颗粒单元的A输入全部连接所述行选温度计码的第i比特、所述B输入全部连接所述行选温度计码的第i-1比特，最高位的所述基本逻辑颗粒单元的C输入连接所述低电平，其余2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特，其中2≤i≤2M-1；
第2M行的2K-1个所述基本逻辑颗粒单元的A输入全部连接所述低电平、所述B输入全部连接所述行选温度计码的最高比特，2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特。
可选地，所述将N比特二进制码拆分为满足预设比特数条件的至少一组高位连续比特和低位连续比特，包括：将所述N比特二进制码作为母字段，将该母字段拆分为高位连续比特和低位连续比特两个子字段；将比特数大于2的所述子字段作为新的母字段，继续拆分为高位连续比特和低位连续比特两个子字段，直到拆分得到比特数均小于或等于2的各个子字段，得到多级高位连续比特和低位连续比特组，其中所述预设比特数条件为比特数小于或等于2；所述方法还包括：针对最低级的高位连续比特和低位连续比特组执行所述译码步骤，得到译码结果；针对其他级的高位连续比特和低位连续比特组，利用所述步骤S2对该级的下一级高位连续比特和低位连续比特组的译码结果进行合并处理，得到最终的译码结果。
可选地，在M等于1的情况下，所述行温度译码模块由一个所述基本逻辑颗粒单元实现，而且该基本逻辑颗粒单元的A输入、B输入和C输入均连接所述N比特二进制码的高位连续M比特，或者所述A输入连接所述N比特二进制码的高位连续M比特而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述N比特二进制码的高位连续M比特、另一者连接所述高电平；或者
在K等于1的情况下，所述列温度译码模块由一个所述基本逻辑颗粒单元实现，而且该基本逻辑颗粒单元的A输入、B输入和C输入均连接所述N比特二进制码的低位连续K比特，或者所述A输入连接所述N比特二进制码的低位连续K比特而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述N比特二进制码的低位连续K比特、另一者连接所述高电平。
可选地，在M等于2的情况下：所述行选温度计码的最低位通过将所述基本逻辑颗粒单元的A输入连接所述高位连续M比特的最高位而所述B输入和所述C输入中的一者连接所述高位连续M比特的最低位、另一者连接所述低电平来实现，或者通过将所述A输入连接所述高位连续M比特的最低位而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高电平来实现；所述行选温度计码的中间位通过将所述基本逻辑颗粒单元的A输入、B输入和C输入连接所述高位连续M比特的最高位来实现，或者通过将所述A输入连接所述高位连续M比特的最高位而所述B输入和所述C输入连接所述低电平来实现，或者通过将所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高电平来实现，或者通过将所述A输入连接所述低电平而所述B输入和所述C输入连接所述高位连续M比特的最高位来实现；所述行选温度计码的最高位通过将所述基本逻辑颗粒单元的A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高位连续M比特的最低位来实现；
在K等于2的情况下，所述列选温度计码的最低位通过将所述基本逻辑颗粒单元的A输入连接所述低位连续K比特的最高位而所述B输入和所述C输入中的一者连接所述低位连续K比特的最低位、另一者连接所述低电平来实现，或者通过将所述A输入连接所述低位连续K比特的最低位而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述高电平来实现；所述列选温度计码的中间位通过将所述基本逻辑颗粒单元的A输入、B输入和C输入连接所述低位连续K比特的最高位来实现，或者通过将所述A输入连接所述低位连续K比特的最高位而所述B输入和所述C输入连接所述低电平来实现，或者通过将所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述高电平来实现，或者通过将所述A输入连接所述低电平而所述B输入和所述C输入连接所述低位连续K比特的最高位来实现；所述列选温度计码的最高位通过将所述基本逻辑颗粒单元的A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述低位连续K比特的最低位来实现。
根据本公开的第二实施例，提供一种温度计译码电路，包括拆分模块、行温度译码模块、列温度译码模块和行列逻辑颗粒阵列模块，其中：所述拆分模块，用于将N比特二进制码拆分为满足预设比特数条件的至少一组高位连续比特和低位连续比特；所述行温度译码模块，用于在拆分得到一组M比特的高位连续比特和K比特的低位连续比特、且K和M均满足所述预设比特数条件并且K＝N-M的情况下，将所述M比特的高位连续比特译码为2M-1比特的行选温度计码；所述列温度译码模块，用于在拆分得到一组M比特的高位连续比特和K比特的低位连续比特、且K和M均满足所述预设比特数条件并且K＝N-M的情况下，将所述K比特的低位连续比特译码为2K-1比特的列选温度计码；所述行列逻辑颗粒阵列模块包括2N-1个基本逻辑颗粒单元，所述2N-1个基本逻辑颗粒单元对所述行选温度计码和所述列选温度计码进行逻辑处理，得到2N-1比特的温度计译码，所述基本逻辑颗粒单元的B输入和C输入相与后再与A输入相或，其中：
第1行的2K个所述基本逻辑颗粒单元的A输入全部连接所述行选温度计码的最低位、所述B输入全部连接高电平，最高位的所述基本逻辑颗粒单元的C输入连接低电平，其余2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特；
第i行的2K个所述基本逻辑颗粒单元的A输入全部连接所述行选温度计码的第i比特、所述B输入全部连接所述行选温度计码的第i-1比特，最高位的所述基本逻辑颗粒单元的C输入连接所述低电平，其余2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特，其中2≤i≤2M-1；
第2M行的2K-1个所述基本逻辑颗粒单元的A输入全部连接所述低电平、所述B输入全部连接所述行选温度计码的最高比特，2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特。
可选地，所述拆分模块具体用于将所述N比特二进制码作为母字段，将该母字段拆分为高位连续比特和低位连续比特两个子字段；将比特数大于2的所述子字段作为新的母字段，继续拆分为高位连续比特和低位连续比特两个子字段，直到拆分得到比特数均小于或等于2的各个子字段，得到多级高位连续比特和低位连续比特组，其中所述预设比特数条件为比特数小于或等于2；以及针对最低级的高位连续比特和低位连续比特组，分别由所述行温度译码模块、所述列温度译码模块和所述行列逻辑颗粒阵列模块执行如权利要求5所述的译码操作，得到译码结果；针对其他级的高位连续比特和低位连续比特组，由所述行列逻辑颗粒阵列模块采用如权利要求5所述的译码操作对该级的下一级高位连续比特和低位连续比特组的译码结果进行合并处理，得到最终的译码结果。
可选地，在M等于1的情况下，所述行温度译码模块包括一个所述基本逻辑颗粒单元，而且该基本逻辑颗粒单元的A输入、B输入和C输入均连接所述N比特二进制码的高位连续M比特，或者所述A输入连接所述N比特二进制码的高位连续M比特而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述N比特二进制码的高位连续M比特、另一者连接所述高电平；或者
在K等于1的情况下，所述列温度译码模块包括一个所述基本逻辑颗粒单元，而且该基本逻辑颗粒单元的A输入、B输入和C输入均连接所述N比特二进制码的低位连续K比特，或者所述A输入连接所述N比特二进制码的低位连续K比特而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述N比特二进制码的低位连续K比特、另一者连接所述高电平。
可选地，在M等于2的情况下，所述行温度译码模块包括3个所述基本逻辑颗粒单元，其中：最低位的所述基本逻辑颗粒单元的A输入连接所述高位连续M比特的最高位而所述B输入和所述C输入中的一者连接所述高位连续M比特的最低位、另一者连接所述低电平，或者所述A输入连接所述高位连续M比特的最低位而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高电平；中间位的所述基本逻辑颗粒单元的A输入、B输入和C输入连接所述高位连续M比特的最高位，或者所述A输入连接所述高位连续M比特的最高位而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高电平，或者所述A输入连接所述低电平而所述B输入和所述C输入连接所述高位连续M比特的最高位；最高位的所述基本逻辑颗粒单元的A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高位连续M比特的最低位；
在K等于2的情况下，所述列温度译码模块包括3个所述基本逻辑颗粒单元，其中：最低位的所述基本逻辑颗粒单元的A输入连接所述低位连续K比特的最高位而所述B输入和所述C输入中的一者连接所述低位连续K比特的最低位、另一者连接所述低电平，或者所述A输入连接所述低位连续K比特的最低位而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述高电平；中间位的所述基本逻辑颗粒单元的A输入、B输入和C输入连接所述低位连续K比特的最高位，或者所述A输入连接所述低位连续K比特的最高位而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述高电平，或者所述A输入连接所述低电平而所述B输入和所述C输入连接所述低位连续K比特的最高位；最高位的所述基本逻辑颗粒单元的A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述低位连续K比特的最低位。
通过采用上述技术方案，利用相同的基本逻辑颗粒单元，按照一定的行列译码规则，能够简单可靠地将任意位宽度的二进制码译码为温度计码，特别适合于需要用基本逻辑门、而非RTL代码方式(例如Verilog或VHDL)实现温度计译码的电路设计场合。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1示出根据本公开一种实施例的温度计译码电路的示意结构图。
图2示出了根据本公开实施例的温度计译码电路所采用的基本逻辑颗粒单元的示意结构图。
图3示出了根据本公开实施例的行列逻辑颗粒阵列模块中的第1行基本逻辑颗粒单元的示意结构图。
图4示出了根据本公开实施例的行列逻辑颗粒阵列模块中的第i行基本逻辑颗粒单元的示意结构图。
图5示出了根据本公开实施例的行列逻辑颗粒阵列模块中的第2M行基本逻辑颗粒单元的示意结构图。
图6和图7分别示出了一种示例性的嵌套结构示意图。
图8示出根据本公开一种实施例的温度计译码方法的流程图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
图1示出根据本公开一种实施例的温度计译码电路的示意结构图。如图1所示，该温度计译码电路1包括拆分模块14、行温度译码模块11、列温度译码模块12和行列逻辑颗粒阵列模块13。
拆分模块14，用于将N比特二进制码拆分为满足预设比特数条件的至少一组高位连续比特和低位连续比特。
行温度译码模块11用于在拆分得到一组M比特的高位连续比特和K比特的低位连续比特、且K和M均满足所述预设比特数条件并且K＝N-M的情况下，将M比特的高位连续比特(也即图1中的BH)译码为2M-1比特的行选温度计码TR。列温度译码模块12用于在拆分得到一组M比特的高位连续比特和K比特的低位连续比特、且K和M均满足所述预设比特数条件并且K＝N-M的情况下，将K比特的低位连续比特(也即图1中的BL)译码为2K-1比特的列选温度计码TC。
图2示出了根据本公开实施例的温度计译码电路所采用的基本逻辑颗粒单元的示意结构图。如图2所示，该基本逻辑颗粒单元包括一个与门和一个或门，其中B输入和C输入相与之后与A输入相或。图1中的行温度译码模块11、列温度译码模块12和行列逻辑颗粒阵列模块13中各示意性地示出了一个基本逻辑颗粒单元，但是这并不构成对本公开的限制，行温度译码模块11、列温度译码模块12和行列逻辑颗粒阵列模块13各自所采用的基本逻辑颗粒单元的数量与其所要处理的位宽有关，而且行温度译码模块11和列温度译码模块12除了使用基本逻辑颗粒单元来进行温度计译码之外，也可以采用现有的二进制码向温度计码的译码方式来实现。
行列逻辑颗粒阵列模块13包括2N-1个基本逻辑颗粒单元，2N-1个基本逻辑颗粒单元对行选温度计码和列选温度计码进行逻辑处理，得到2N-1比特的温度计译码。这2N-1个基本逻辑颗粒单元被分成了2M行。
第1行中包含2K个基本逻辑颗粒单元。这2K个基本逻辑颗粒单元的A输入全部连接行选温度计码TR的最低位(也即第一个输出)、B输入全部连接高电平，最高位的基本逻辑颗粒单元的C输入连接低电平，其余2K-1个基本逻辑颗粒单元的C输入从高到低分别连接列选温度计码TC的从高到低比特。图3示出了根据本公开实施例的行列逻辑颗粒阵列模块13中的第1行基本逻辑颗粒单元的示意结构图。
第i行中包含2K个基本逻辑颗粒单元。这2K个基本逻辑颗粒单元的A输入全部连接行选温度计码TR的第i比特，B输入全部连接行选温度计码TR的第i-1比特，最高位的基本逻辑颗粒单元的C输入连接低电平，其余2K-1个基本逻辑颗粒单元的C输入从高到低分别连接列选温度计码TC的从高到低比特，其中2≤i≤2M-1。图4示出了根据本公开实施例的行列逻辑颗粒阵列模块中的第i行基本逻辑颗粒单元的示意结构图。
第2M行包括2K-1个基本逻辑颗粒单元。这2K-1个基本逻辑颗粒单元的A输入全部连接低电平，B输入全部连接行选温度计码TR的最高比特(也即最后一个输出)，2K-1个基本逻辑颗粒单元的C输入从高到低分别连接列选温度计码TC的从高到低比特。图5示出了根据本公开实施例的行列逻辑颗粒阵列模块中的第2M行基本逻辑颗粒单元的示意结构图。
通过采用上述技术方案，利用相同的基本逻辑颗粒单元，按照一定的行列译码规则，能够简单可靠地将任意位宽度的二进制码译码为温度计码，特别适合于需要用基本逻辑门、而非RTL代码方式(例如Verilog或VHDL)实现温度计译码的电路设计场合。
在一种实施方式中，拆分模块14具体用于：将N比特二进制码作为母字段，将该母字段拆分为高位连续比特和低位连续比特两个子字段，将比特数大于2的子字段作为新的母字段，继续拆分为高位连续比特和低位连续比特两个子字段，直到拆分得到比特数均小于或等于2的各个子字段，得到多级高位连续比特和低位连续比特组，其中预设比特数条件为比特数小于或等于2。
经过如此拆分之后，就会得到多级高位连续比特和低位连续比特组。则，针对最低级的高位连续比特和低位连续比特组，分别由行温度译码模块11、列温度译码模块12和行列逻辑颗粒阵列模块13执行前述的译码操作，得到译码结果。针对其他级的高位连续比特和低位连续比特组，由行列逻辑颗粒阵列模块13采用前述的译码操作对该级的下一级高位连续比特和低位连续比特组的译码结果进行合并处理，得到最终的译码结果。图6和图7分别示出了根据本公开实施例的嵌套结构示意图。从图6和图7可以看出，只要行温度译码模块11或列温度译码模块12的位宽比较大，那么就可以采用前述的拆分方式以嵌套的方式不断进行扩展，直至将二进制码向下拆分为最少为一位或两位的位宽。
在行温度译码模块11或列温度译码模块12的位宽为一位时，由于输入和输出都只有一位，则输入与输出直接连接，就是天然的温度计码，无需采用其他逻辑电路来实现。当然，若为了延时相同，也可以将基本逻辑颗粒单元的输入A、B、C适当连接，形成等效逻辑。例如将A输入、B输入、C输入都接输入的一位二进制码；或者A输入接输入的二进制码，B输入、C输入任意接低电平；或者A输入接低电平，B输入和C输入中任意一个接输入的二进制码而另外一个接高电平。这种逻辑处理方式适用于行温度译码模块11的位宽为一位的情况，也适用于列温度译码模块12的位宽为一位的情况。
在二进制码的位宽为2位宽度时，是非常简单的译码。表1示出了2位二进制码向温度计码译码时的真值表。
表1
从表1可以看出，温度计码的最低位T0的真值表达式为二进制码B1+B0(两输入的或，也即或门逻辑)，因此可以用一个或门来实现译码。若希望用根据本公开实施例的基本逻辑颗粒单元来实现译码，则只需将基本逻辑颗粒单元的A输入连接二进制码的最高位B1而B输入和C输入中的任意一者连接二进制码的最低位B0、另外一者连接高电平，或者只需将基本逻辑颗粒单元的A输入连接二进制码的最低位B0而B输入和C输入中的任意一者连接二进制码的最高位B1、另外一者连接高电平。也即，在行温度译码模块11的输入位宽为2位时，行温度译码模块11需要包括3个基本逻辑颗粒单元，其中最低位的基本逻辑颗粒单元采用上面针对T0所描述的方式进行操作。这同样适用于列温度译码模块12。
从表1中还可以看出，温度计码的中间位T1的真值表达式为B1(B1的等同，等同逻辑)，因此可以采用将输入输出直接连接的方式实现译码。若希望采用根据本公开实施例的基本逻辑颗粒单元来实现，则只需将A输入和B输入和C输入都连接二进制码的最高位B1，或者将A输入连接二进制码的最高位B1而B输入和C输入中的任意一者连接低电平，或者将A输入连接低电平而B输入和C输入中任意一者连接二进制码的最高位B1而另外一者连接高电平，或者将A输入连接低电平而B输入和C输入都连接二进制码的最高位B1。也即，在行温度译码模块11的输入位宽为2位时，行温度译码模块11需要包括3个基本逻辑颗粒单元，其中中间位的基本逻辑颗粒单元采用上面针对T1所描述的方式进行操作。这同样适用于列温度译码模块12。
进一步地，从表1可以看出，温度计码的最高位T2的真值表达式为B1*B0(也即两输入的与，与逻辑)，因此可以采用一个与门来实现。若希望采用根据本公开实施例的基本逻辑颗粒单元来实现，则只需将A输入连接低电平，B输入和C输入中的任意一者连接二进制码的最高位B1而另外一者连接二进制码的最低位B0。也即，在行温度译码模块11的输入位宽为2位时，行温度译码模块11需要包括3个基本逻辑颗粒单元，其中最高位的基本逻辑颗粒单元采用上面针对T2所描述的方式进行操作。这同样适用于列温度译码模块12。
通过采用上面的技术方案，通过嵌套的方式，能够不断减小行温度译码模块11、列温度译码模块12的输入二进制码的位宽，使得整个温度计译码电路能够使用简单的基本逻辑颗粒单元来实现，因此，其不仅连接规则简单，结构可嵌套，具有任意位宽的可扩展性，增加了基本单元的可重用性，确保了单元延时的一致性进而确保了切换平稳、无毛刺，减小了设计译码电路过程中的出错概率，减小了电路图和版图设计的设计成本和人力成本。
图8示出根据本公开一种实施例的温度计译码方法的流程图。如图8所示，该方法包括以下步骤S81至S83。
步骤S81、将N比特二进制码拆分为满足预设比特数条件的至少一组高位连续比特和低位连续比特。
步骤S82、若拆分得到一组M比特的高位连续比特和K比特的低位连续比特，其中，K和M均满足所述预设比特数条件并且K＝N-M，则执行包括如下步骤S1和步骤S2的译码步骤：
步骤S1、由行温度译码模块将M比特的高位连续比特译码为2M-1比特的行选温度计码，由列温度译码模块将K比特的低位连续比特译码为2K-1比特的列选温度计码。
步骤S2、由2N-1个基本逻辑颗粒单元对行选温度计码和列选温度计码进行逻辑处理，得到2N-1比特的温度计译码，基本逻辑颗粒单元的B输入和C输入相与后再与A输入相或，其中：
第1行的2K个基本逻辑颗粒单元的A输入全部连接行选温度计码的最低位、B输入全部连接高电平，最高位的基本逻辑颗粒单元的C输入连接低电平，其余2K-1个基本逻辑颗粒单元的C输入从高到低分别连接列选温度计码的从高到低比特；
第i行的2K个基本逻辑颗粒单元的A输入全部连接行选温度计码的第i比特、B输入全部连接行选温度计码的第i-1比特，最高位的基本逻辑颗粒单元的C输入连接低电平，其余2K-1个基本逻辑颗粒单元的C输入从高到低分别连接列选温度计码的从高到低比特，其中2≤i≤2M-1；
第2M行的2K-1个基本逻辑颗粒单元的A输入全部连接低电平、B输入全部连接行选温度计码的最高比特，2K-1个基本逻辑颗粒单元的C输入从高到低分别连接列选温度计码的从高到低比特。
通过采用上述技术方案，利用相同的基本逻辑颗粒单元，按照一定的行列译码规则，能够简单可靠地将任意位宽度的二进制码译码为温度计码，特别适合于需要用基本逻辑门、而非RTL代码方式(例如Verilog或VHDL)实现温度计译码的电路设计场合。
可选地，所述将N比特二进制码拆分为满足预设比特数条件的至少一组高位连续比特和低位连续比特，包括：将所述N比特二进制码作为母字段，将该母字段拆分为高位连续比特和低位连续比特两个子字段；将比特数大于2的所述子字段作为新的母字段，继续拆分为高位连续比特和低位连续比特两个子字段，直到拆分得到比特数均小于或等于2的各个子字段，得到多级高位连续比特和低位连续比特组，其中所述预设比特数条件为比特数小于或等于2；所述方法还包括：针对最低级的高位连续比特和低位连续比特组执行所述译码步骤，得到译码结果；针对其他级的高位连续比特和低位连续比特组，利用所述步骤S2对该级的下一级高位连续比特和低位连续比特组的译码结果进行合并处理，得到最终的译码结果。
可选地，在M等于1的情况下，行温度译码模块由一个基本逻辑颗粒单元实现，而且该基本逻辑颗粒单元的A输入、B输入和C输入均连接N比特二进制码的高位连续M比特，或者A输入连接N比特二进制码的高位连续M比特而B输入和C输入连接低电平，或者A输入连接低电平而B输入和C输入中的一者连接N比特二进制码的高位连续M比特、另一者连接高电平；或者在K等于1的情况下，列温度译码模块由一个基本逻辑颗粒单元实现，而且该基本逻辑颗粒单元的A输入、B输入和C输入均连接N比特二进制码的低位连续K比特，或者A输入连接N比特二进制码的低位连续K比特而B输入和C输入连接低电平，或者A输入连接低电平而B输入和C输入中的一者连接N比特二进制码的低位连续K比特、另一者连接高电平。
可选地，在M等于2的情况下：行选温度计码的最低位通过将基本逻辑颗粒单元的A输入连接高位连续M比特的最高位而B输入和C输入中的一者连接高位连续M比特的最低位、另一者连接低电平来实现，或者通过将A输入连接高位连续M比特的最低位而B输入和C输入中的一者连接高位连续M比特的最高位、另一者连接高电平来实现；行选温度计码的中间位通过将基本逻辑颗粒单元的A输入、B输入和C输入连接高位连续M比特的最高位来实现，或者通过将A输入连接高位连续M比特的最高位而B输入和C输入连接低电平来实现，或者通过将A输入连接低电平而B输入和C输入中的一者连接高位连续M比特的最高位、另一者连接高电平来实现，或者通过将A输入连接低电平而B输入和C输入连接高位连续M比特的最高位来实现；行选温度计码的最高位通过将基本逻辑颗粒单元的A输入连接低电平而B输入和C输入中的一者连接高位连续M比特的最高位、另一者连接高位连续M比特的最低位来实现；或者
在K等于2的情况下，列选温度计码的最低位通过将基本逻辑颗粒单元的A输入连接低位连续K比特的最高位而B输入和C输入中的一者连接低位连续K比特的最低位、另一者连接低电平来实现，或者通过将A输入连接低位连续K比特的最低位而B输入和C输入中的一者连接低位连续K比特的最高位、另一者连接高电平来实现；列选温度计码的中间位通过将基本逻辑颗粒单元的A输入、B输入和C输入连接低位连续K比特的最高位来实现，或者通过将A输入连接低位连续K比特的最高位而B输入和C输入连接低电平来实现，或者通过将A输入连接低电平而B输入和C输入中的一者连接低位连续K比特的最高位、另一者连接高电平来实现，或者通过将A输入连接低电平而B输入和C输入连接低位连续K比特的最高位来实现；列选温度计码的最高位通过将基本逻辑颗粒单元的A输入连接低电平而B输入和C输入中的一者连接低位连续K比特的最高位、另一者连接低位连续K比特的最低位来实现。
根据本公开实施例的温度计译码方法中各个步骤所执行操作的具体实现方式已经在有关电路中进行了详细描述，此处不再赘述。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (8)

1.一种温度计译码方法，其特征在于，包括：
将N比特二进制码拆分为满足预设比特数条件的至少一组高位连续比特和低位连续比特；
若拆分得到一组M比特的高位连续比特和K比特的低位连续比特，其中，K和M均满足所述预设比特数条件并且K＝N-M，则执行包括如下步骤S1和步骤S2的译码步骤：
步骤S1、由行温度译码模块将所述M比特的高位连续比特译码为2M-1比特的行选温度计码，并由列温度译码模块将所述K比特的低位连续比特译码为2K-1比特的列选温度计码；
步骤S2、由2N-1个基本逻辑颗粒单元对所述行选温度计码和所述列选温度计码进行逻辑处理，得到2N-1比特的温度计译码，所述基本逻辑颗粒单元的B输入和C输入相与后再与A输入相或，其中：
第1行的2K个所述基本逻辑颗粒单元的A输入全部连接所述行选温度计码的最低位、所述B输入全部连接高电平，最高位的所述基本逻辑颗粒单元的C输入连接低电平，其余2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特；
第i行的2K个所述基本逻辑颗粒单元的A输入全部连接所述行选温度计码的第i比特、所述B输入全部连接所述行选温度计码的第i-1比特，最高位的所述基本逻辑颗粒单元的C输入连接所述低电平，其余2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特，其中2≤i≤2M-1；
第2M行的2K-1个所述基本逻辑颗粒单元的A输入全部连接所述低电平、所述B输入全部连接所述行选温度计码的最高比特，2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特。
2.根据权利要求1所述的方法，其特征在于，所述将N比特二进制码拆分为满足预设比特数条件的至少一组高位连续比特和低位连续比特，包括：
将所述N比特二进制码作为母字段，将该母字段拆分为高位连续比特和低位连续比特两个子字段；
将比特数大于2的所述子字段作为新的母字段，继续拆分为高位连续比特和低位连续比特两个子字段，直到拆分得到比特数均小于或等于2的各个子字段，得到多级高位连续比特和低位连续比特组，其中所述预设比特数条件为比特数小于或等于2；
所述方法还包括：
针对最低级的高位连续比特和低位连续比特组执行所述译码步骤，得到译码结果；
针对其他级的高位连续比特和低位连续比特组，利用所述步骤S2对该级的下一级高位连续比特和低位连续比特组的译码结果进行合并处理，得到最终的译码结果。
3.根据权利要求1或2所述的方法，其特征在于，
在M等于1的情况下，所述行温度译码模块由一个所述基本逻辑颗粒单元实现，而且该基本逻辑颗粒单元的A输入、B输入和C输入均连接所述N比特二进制码的高位连续M比特，或者所述A输入连接所述N比特二进制码的高位连续M比特而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述N比特二进制码的高位连续M比特、另一者连接所述高电平；或者
在K等于1的情况下，所述列温度译码模块由一个所述基本逻辑颗粒单元实现，而且该基本逻辑颗粒单元的A输入、B输入和C输入均连接所述N比特二进制码的低位连续K比特，或者所述A输入连接所述N比特二进制码的低位连续K比特而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述N比特二进制码的低位连续K比特、另一者连接所述高电平。
4.根据权利要求1或2所述的方法，其特征在于，
在M等于2的情况下：所述行选温度计码的最低位通过将所述基本逻辑颗粒单元的A输入连接所述高位连续M比特的最高位而所述B输入和所述C输入中的一者连接所述高位连续M比特的最低位、另一者连接所述低电平来实现，或者通过将所述A输入连接所述高位连续M比特的最低位而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高电平来实现；所述行选温度计码的中间位通过将所述基本逻辑颗粒单元的A输入、B输入和C输入连接所述高位连续M比特的最高位来实现，或者通过将所述A输入连接所述高位连续M比特的最高位而所述B输入和所述C输入连接所述低电平来实现，或者通过将所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高电平来实现，或者通过将所述A输入连接所述低电平而所述B输入和所述C输入连接所述高位连续M比特的最高位来实现；所述行选温度计码的最高位通过将所述基本逻辑颗粒单元的A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高位连续M比特的最低位来实现；
在K等于2的情况下，所述列选温度计码的最低位通过将所述基本逻辑颗粒单元的A输入连接所述低位连续K比特的最高位而所述B输入和所述C输入中的一者连接所述低位连续K比特的最低位、另一者连接所述低电平来实现，或者通过将所述A输入连接所述低位连续K比特的最低位而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述高电平来实现；所述列选温度计码的中间位通过将所述基本逻辑颗粒单元的A输入、B输入和C输入连接所述低位连续K比特的最高位来实现，或者通过将所述A输入连接所述低位连续K比特的最高位而所述B输入和所述C输入连接所述低电平来实现，或者通过将所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述高电平来实现，或者通过将所述A输入连接所述低电平而所述B输入和所述C输入连接所述低位连续K比特的最高位来实现；所述列选温度计码的最高位通过将所述基本逻辑颗粒单元的A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述低位连续K比特的最低位来实现。
5.一种温度计译码电路，其特征在于，包括拆分模块、行温度译码模块、列温度译码模块和行列逻辑颗粒阵列模块，其中：
所述拆分模块，用于将N比特二进制码拆分为满足预设比特数条件的至少一组高位连续比特和低位连续比特；
所述行温度译码模块，用于在拆分得到一组M比特的高位连续比特和K比特的低位连续比特、且K和M均满足所述预设比特数条件并且K＝N-M的情况下，将所述M比特的高位连续比特译码为2M-1比特的行选温度计码；
所述列温度译码模块，用于在拆分得到一组M比特的高位连续比特和K比特的低位连续比特、且K和M均满足所述预设比特数条件并且K＝N-M的情况下，将所述K比特的低位连续比特译码为2K-1比特的列选温度计码；
所述行列逻辑颗粒阵列模块包括2N-1个基本逻辑颗粒单元，所述2N-1个基本逻辑颗粒单元对所述行选温度计码和所述列选温度计码进行逻辑处理，得到2N-1比特的温度计译码，所述基本逻辑颗粒单元的B输入和C输入相与后再与A输入相或，其中：
第1行的2K个所述基本逻辑颗粒单元的A输入全部连接所述行选温度计码的最低位、所述B输入全部连接高电平，最高位的所述基本逻辑颗粒单元的C输入连接低电平，其余2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特；
第i行的2K个所述基本逻辑颗粒单元的A输入全部连接所述行选温度计码的第i比特、所述B输入全部连接所述行选温度计码的第i-1比特，最高位的所述基本逻辑颗粒单元的C输入连接所述低电平，其余2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特，其中2≤i≤2M-1；
第2M行的2K-1个所述基本逻辑颗粒单元的A输入全部连接所述低电平、所述B输入全部连接所述行选温度计码的最高比特，2K-1个所述基本逻辑颗粒单元的C输入从高到低分别连接所述列选温度计码的从高到低比特。
6.根据权利要求5所述的电路，其特征在于，所述拆分模块具体用于将所述N比特二进制码作为母字段，将所述母字段拆分为高位连续比特和低位连续比特两个子字段；将比特数大于2的所述子字段作为新的母字段，继续拆分为高位连续比特和低位连续比特两个子字段，直到拆分得到比特数均小于或等于2的各个子字段，得到多级高位连续比特和低位连续比特组，其中所述预设比特数条件为比特数小于或等于2；以及
针对最低级的高位连续比特和低位连续比特组，分别由所述行温度译码模块、所述列温度译码模块和所述行列逻辑颗粒阵列模块执行如权利要求5所述的译码操作，得到译码结果；
针对其他级的高位连续比特和低位连续比特组，由所述行列逻辑颗粒阵列模块采用如权利要求5所述的译码操作对该级的下一级高位连续比特和低位连续比特组的译码结果进行合并处理，得到最终的译码结果。
7.根据权利要求5或6所述的电路，其特征在于，
在M等于1的情况下，所述行温度译码模块包括一个所述基本逻辑颗粒单元，而且该基本逻辑颗粒单元的A输入、B输入和C输入均连接所述N比特二进制码的高位连续M比特，或者所述A输入连接所述N比特二进制码的高位连续M比特而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述N比特二进制码的高位连续M比特、另一者连接所述高电平；或者
在K等于1的情况下，所述列温度译码模块包括一个所述基本逻辑颗粒单元，而且该基本逻辑颗粒单元的A输入、B输入和C输入均连接所述N比特二进制码的低位连续K比特，或者所述A输入连接所述N比特二进制码的低位连续K比特而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述N比特二进制码的低位连续K比特、另一者连接所述高电平。
8.根据权利要求5或6所述的电路，其特征在于，
在M等于2的情况下，所述行温度译码模块包括3个所述基本逻辑颗粒单元，其中：最低位的所述基本逻辑颗粒单元的A输入连接所述高位连续M比特的最高位而所述B输入和所述C输入中的一者连接所述高位连续M比特的最低位、另一者连接所述低电平，或者所述A输入连接所述高位连续M比特的最低位而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高电平；中间位的所述基本逻辑颗粒单元的A输入、B输入和C输入连接所述高位连续M比特的最高位，或者所述A输入连接所述高位连续M比特的最高位而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高电平，或者所述A输入连接所述低电平而所述B输入和所述C输入连接所述高位连续M比特的最高位；最高位的所述基本逻辑颗粒单元的A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述高位连续M比特的最高位、另一者连接所述高位连续M比特的最低位；
在K等于2的情况下，所述列温度译码模块包括3个所述基本逻辑颗粒单元，其中：最低位的所述基本逻辑颗粒单元的A输入连接所述低位连续K比特的最高位而所述B输入和所述C输入中的一者连接所述低位连续K比特的最低位、另一者连接所述低电平，或者所述A输入连接所述低位连续K比特的最低位而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述高电平；中间位的所述基本逻辑颗粒单元的A输入、B输入和C输入连接所述低位连续K比特的最高位，或者所述A输入连接所述低位连续K比特的最高位而所述B输入和所述C输入连接所述低电平，或者所述A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述高电平，或者所述A输入连接所述低电平而所述B输入和所述C输入连接所述低位连续K比特的最高位；最高位的所述基本逻辑颗粒单元的A输入连接所述低电平而所述B输入和所述C输入中的一者连接所述低位连续K比特的最高位、另一者连接所述低位连续K比特的最低位。
CN202010028359.5A 2020-01-10 2020-01-10 温度计译码方法和电路 Active CN113114264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010028359.5A CN113114264B (zh) 2020-01-10 2020-01-10 温度计译码方法和电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010028359.5A CN113114264B (zh) 2020-01-10 2020-01-10 温度计译码方法和电路

Publications (2)

Publication Number Publication Date
CN113114264A CN113114264A (zh) 2021-07-13
CN113114264B true CN113114264B (zh) 2023-08-08

Family

ID=76708687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010028359.5A Active CN113114264B (zh) 2020-01-10 2020-01-10 温度计译码方法和电路

Country Status (1)

Country Link
CN (1) CN113114264B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115102553B (zh) * 2022-08-26 2022-12-23 深圳市汇顶科技股份有限公司 二进制码转温度计码的装置和电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2223369A (en) * 1988-08-18 1990-04-04 Plessey Co Plc Analogue-to-digital converters
US5382955A (en) * 1993-11-04 1995-01-17 Tektronix, Inc. Error tolerant thermometer-to-binary encoder
JP2005217596A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd デコード方法及びデコード回路
CN1855185A (zh) * 2005-04-19 2006-11-01 三菱电机株式会社 译码电路和使用该译码电路的显示装置
CN103078645A (zh) * 2012-12-27 2013-05-01 中国科学院微电子研究所 一种宏单元、二进制码到温度计码的译码方法及译码电路
CN104158547A (zh) * 2014-07-17 2014-11-19 南京航空航天大学 一种温度计码到n位二进制码的并行转换装置及转换方法
CN104168027A (zh) * 2014-07-17 2014-11-26 南京航空航天大学 一种二进制码到温度计码的串行转换装置及转换方法
CN105099458A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 温度计译码器
US9331710B1 (en) * 2015-06-26 2016-05-03 Nuvoton Technology Corporation Method and apparatus for encoding digital data into an oversampling digital to analog converter

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2223369A (en) * 1988-08-18 1990-04-04 Plessey Co Plc Analogue-to-digital converters
US5382955A (en) * 1993-11-04 1995-01-17 Tektronix, Inc. Error tolerant thermometer-to-binary encoder
JP2005217596A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd デコード方法及びデコード回路
CN1855185A (zh) * 2005-04-19 2006-11-01 三菱电机株式会社 译码电路和使用该译码电路的显示装置
CN103078645A (zh) * 2012-12-27 2013-05-01 中国科学院微电子研究所 一种宏单元、二进制码到温度计码的译码方法及译码电路
CN105099458A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 温度计译码器
CN104158547A (zh) * 2014-07-17 2014-11-19 南京航空航天大学 一种温度计码到n位二进制码的并行转换装置及转换方法
CN104168027A (zh) * 2014-07-17 2014-11-26 南京航空航天大学 一种二进制码到温度计码的串行转换装置及转换方法
US9331710B1 (en) * 2015-06-26 2016-05-03 Nuvoton Technology Corporation Method and apparatus for encoding digital data into an oversampling digital to analog converter

Also Published As

Publication number Publication date
CN113114264A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
JPH0428180B2 (zh)
CN101140511A (zh) 串行进位二进制加法器
Mahdi et al. A multirate fully parallel LDPC encoder for the IEEE 802.11 n/ac/ax QC-LDPC codes based on reduced complexity XOR trees
CN113114264B (zh) 温度计译码方法和电路
Reddy et al. A comparative study on low-power and high speed Carry Select Adder
JP6653126B2 (ja) 再構成可能な半導体装置
US8635259B2 (en) Barrel shifter
CN112332857B (zh) 一种用于ldpc码的循环移位网络系统及循环移位方法
CN114489563A (zh) 一种电路结构
CN115102553B (zh) 二进制码转温度计码的装置和电子设备
WO2022088683A1 (zh) 计算芯片、算力板和数据处理设备
Kang et al. Low‐complexity, high‐speed multi‐size cyclic‐shifter for quasi‐cyclic LDPC decoder
US11010134B2 (en) High radix subset code multiplier architecture
CN114595658A (zh) 一种行译码电路的设计方法及相关设备
CN114925640A (zh) 一种多级mprm逻辑电路功耗优化方法
Kishor et al. Implementation of Trinary/Quaternary Addition using Multivalue Logic Digital Circuit
CN111221502A (zh) 一种量子元胞自动机的广义流水线细胞电路
US7487198B2 (en) Multibit bit adder
JP2019047516A (ja) 再構成可能な半導体装置
CN115543895B (zh) 一种应用于高速时钟处理系统中的可控延时设备
Abdelrasoul et al. Index and Sort Algorithm Based on FPGA for Sorting Data
Roy Breakup Algorithm for Switching Circuit Simplifications
CN106877872B (zh) 一种电流舵数模转换器的控制装置及编码方法
CN117955488A (zh) 一种译码电路的设计方法及其推广应用系统
CN115202613A (zh) 符号位加法电路和二进制有符号数加法电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant