CN102355231A - 一种基于概率计算的低功耗数字滤波器及实现方法 - Google Patents

Abstract

本发明提供了一种基于概率计算的低功耗数字滤波器，其特征在于：所述滤波器采用串行和全并行结构，所述串行结构包括输入数据转化器，选择信号生成单元，多路选通器，以及输出转化器。本发明在低电压时，更是有很好的容错性能；在滤波性能损失较传统滤波器小的条件下，可以获得更大的功耗改善。

Description

一种基于概率计算的低功耗数字滤波器及实现方法

技术领域

本发明属于数字信号处理领域，尤其是涉及一种基于概率计算的低功耗数字滤波器及实现方法，本发明可应用于通信系统和数字信号处理系统等，。

背景技术

随着集成电路工艺的不断发展，对计算精确度越加难以保证，而且如何能降低系统的功耗，这些问题已成为目前集成电路设计的瓶颈[1][10]。虽然传统的方法提出了采用电路保护，或者部分加强的方法来保证计算的精确性[2]，但是这些都是以额外的开销的代价来实现的。并且当采用低电压供电以降低模块功耗时，基本的逻辑门电路，包括纠错电路的功能会出现差错。

近来，有学者将概率计算应用于数字信号处理的过程中[3][9]，其主要思想是将概率值用二进制序列中1所占的比例来表征。而计算则通过对应比特的逻辑关系来实现。这种方法的好处在于首先基本门的结构减少了硬件复杂度，使得总体功耗降低，关键路径更短，从而提高系统的处理速度。其次，采用序列的方式进行计算对单位门有较好的容错性，因此通过降低计算电路的供电电压，可以在损失很少的精确度的情况下，大大减少整体的功耗[6]。

数字信号处理领域的常用器件滤波器，是一种用来消除干扰杂讯的器件，其功能是允许一部分频率的信号顺利通过，而另一部分频率的信号则受到较大抑制。理想滤波器在通带内的电压增益为常数，在阻带内的电压增益为零。实际滤波器的通带和阻带之间存在一定频率范围的过渡带。按照滤波器的三种频带在全频带中分布位置的不同，滤波器可分为以下四种基本类型：低通滤波器、带通滤波器、高通滤波器和带阻滤波器。滤波器可用于电子学，信号处理和大气科学等众多领域。

发明内容

本发明的目的是提供一种基于概率计算的低功耗数字滤波器及实现方法。

本发明的核心在于，将概率计算的方法运用在数字滤波器中。滤波器的功能函数为y＝x1c1+x2c2+…+xncn。其中x1是输入数据，经1，2，…(n-1)个时钟周期延迟得到数据x2，x3，…，xn，c1，c2，…，cn是滤波器系数，y是滤波器输出。

在概率计算中，首先将输入数据xi和滤波器系数ci分别作线性变换归一化至[0，1]概率区间，得到Pxi和Pci，此时滤波器函数对应为Py＝∑Pxi*Pci。将Pxi转化为贝努利概率序列Xi，其中序列Xi中‘1’的概率为Pxi，根据Pci选择对应序列Xi的值输出，得到Py，将此概率值作反线性变换，映射至数值域，即完成了基于概率计算的数字滤波器实现。

为满足滤波器不同性能的要求，本发明采用了串行和全并行的结构。其中，串行滤波器的硬件开销最小，而全并行滤波器速度最快。

串行结构：由输入数据转化器，选择信号生成单元，多路选通器，以及输出转化单元组成。其中，输入数据转化器，选择信号生成单元，多路选通器和输出转化单元依次相连，本文所指的连接指一般通用的电路连接。输入信号由输入数据转化器转化为概率序列，其输出作为多路选通器的输入数据信号，由选择信号生成单元产生多路选通器的选择信号，将多路选通器的输出送入输出转化单元，完成概率序列到数值的转化，即为滤波器的最终输出。

输入数据转化器：其功能是将输入数据转化成贝努利概率序列。根据大数定律可知，当试验次数足够多时，事件对应的概率值可用事件发生的频率表征。实现时，将输入数据与一组随机数依次作大小比较，若输入数据较当前随机数大，输出‘1’，否则输出‘0’。当随机数足够多时，输入数据的概率值可用比较结果中1所占比例表示，比较结果即为输入数据对应的概率序列。

选择信号生成单元：其功能是将滤波器系数映射为端口选择信号。将滤波器系数进行线性归一化，得到对应的各个端口的选择概率。实现时，将输入数据转化器生成的概率序列长度值分别乘以端口概率值得到每个端口的选择次数。因为端口个数等于滤波器阶数。故而得到一组原始端口选择序列。将原始端口选择序列经交织得到一组新的选择序列并存储，在对应的时钟取出即可。

多路选通器：其功能是在多路数据传递过程中，根据选择信号，将对应某路的数据选择输出。它包含多路的数据输入，一组选择信号输入以及一路输出，输出与选择的数据输入值相同。

输出转化器：由计数器和补偿单元构成，其功能是将生成的概率序列转化为数值，并进行补偿后输出。计数器的功能是将生成的概率序列转化为数值。已知多路选通器的选择信号为固定的一组数据，计数器初始值为零，将一组选择信号对应的一组输出即多路选通器的输出送入计数器进行累加，得到计数器的一次有效输出值，将结果送至补偿单元，计数器同时清零。补偿单元预先将补偿数值存储，与计数器输出的有效值作减法操作，其输出即为最终结果。

全并行结构：由输入转化器，交织单元和输出转化器组成。其中，输入转化器，交织单元和输出转化器依次相连。输入数据由输入转化器展开成多根信号线，经交织单元采用抽线法，根据滤波器系数映射得到的选择序列，将输入数据的对应比特信号线选出，送至输出转化器，其输出即为滤波器的最终结果。因为抽线法只选择有用信号线，并将未用的信号线删除，所以大大减少硬件开销。

输入转化器：其功能是将输入数据展开成多根信号线。原理如下，设输入二进制数据x位宽n比特，可将其按各位权重展开，得到展开式X＝2n-1x(n)+2n-2x(n-1)+…+20x(1)，即将输入数据用2n根信号线表示，并按权重由小到大的顺序从1到2n对信号线进行编号，其中第k(0≤k≤n-1)比特信号对应第2k至2k+1-1根信号线。

交织单元：其功能是将输入数据的有效信号线选出。具体实现是，根据滤波器系数对应的选择序列经交织后的选择序列，即端口选择序列，将其按端口分类，生成各端口的地址集合。若端口p的地址集合为{a，b}(a，b≥0)，则将端口p处输入的第2a至2a+1-1和2b至2b+1-1根信号线选出，同时把端口p的其它未用信号线删除。

输出转化器：由加法器和补偿单元构成。加法器与补偿单元依次相连。加法器的功能是将当前长为2n的随机比特串转换为二进制数值。将输入转化器输出的2n根信号线送至加法器的输入端，每次输入均对应一个有效输出。补偿单元同串行结构。

本发明提出了一种新的基于概率计算的低功耗数字滤波器实现方法。首先对传统滤波器的算法进行改进，使其映射到概率域中。其次提出算法所对应的硬件结构，给出了串行和全并行的基于概率计算的实现结构。

本发明提出的概率滤波器，在输入信噪比约等于30dB时，其输出信噪比性能与传统滤波器计算性能相当；但因为使用基本门电路实现乘加运算，所以硬件开销更低，关键路径更短。在低电压时，更是有很好的容错性能；在滤波性能损失较传统滤波器小的条件下，可以获得更大的功耗改善。

附图说明

图1为传统滤波器结构图；

图2为本方案中串行滤波器结构图；

图3为串行滤波器输入数据转化器结构图；

图4为串行滤波器输出转化器结构图；

图5为串行滤波器多路选通器结构图；

图6为本方案中并行滤波器结构图；

图7为并行滤波器输入转化器结构图；

图8为并行滤波器输出转化器结构图。

具体实施方式

本发明的核心在于，将概率计算的方法运用在数字滤波器中。首先将传统滤波器的算法映射到概率域，并给出了基于概率计算的串行和全并行的滤波器实现结构。

以下结合附图，具体说明本发明：

滤波器的功能函数为y＝x1c1+x2c2+…+xncn。其中x1是输入数据，经1，2，…(n-1)个时钟周期延迟得到数据x2，x3，…，xn，c1，c2，…，cn是滤波器系数，y是滤波器输出，xi，ci∈[-2L/2，2L/2]，L表示二进制数据位宽。传统滤波器结构图如图1所示。

为实现概率域上的计算，首先对输入数据xi和滤波器系数ci作线性归一化。输入数据xi根据映射关系：Pxi＝(xi+2L/2)/2L实现数值域到概率域的转换。滤波器系数ci根据映射关系：Pci＝(ci+2L/2)/sum(c+2L/2)，其中sum(c+2L/2)＝∑i＝1～n(ci+2L/2)实现数值域到概率域的转换。将概率域上的输入数据和滤波器系数带入滤波器功能函数，得到

y0＝∑i＝1～n Pxi·Pci＝(y+g+h+m)/(2L·sum(c+2L/2))。因此滤波器输出y＝y0·(2L·sum(c+2L/2))-g-h-m，其中g＝∑xi·2L/2，h＝∑ci·2L/2，m＝2L。由上式可知，滤波器的功能函数可以用概率计算来完成，多余的直流偏量即g+h+m，可以用一个补偿电路进行抵消。

请参见图2，为本方案中串行滤波器结构图。此结构包含实现存储功能的寄存器201，用于将系数转化为选择信号的选择信号生成单元202，将输入数据转化成概率序列的输入数据转化器203，完成信号选择的多路选通器204和将序列转化为数据的输出转化器205。其中寄存器201依次相连，寄存器201与输入数据转化器203相连，输入数据转化器203和选择信号生成单元202依次与多路选通器204相连，多路选通器204与输出转化器205相连。

其工作原理如下：输入数据经输入数据转化器203转化为概率序列，作为多路选通器204的输入，选择信号生成单元202生成多路选通器204的选择信号，多路选通器204输出送至输出转化器205，完成概率序列到数值的转化，得到滤波器的最终输出结果。

选择信号生成单元202的功能是将滤波器系数映射为端口选择信号。首先对滤波器系数进行线性归一化，得到对应的各个端口的选择概率。实现时，将输入数据转化器生成的概率序列长度值分别乘以端口概率值得到每个端口的选择次数。因为端口个数等于滤波器阶数。故而得到一组原始端口选择序列。以一个4阶滤波器为例，其系数等于{-3，5，2，7}，归一化得到{0.1163，0.3023，0.2326，0.3488}，设序列长度为8。将归一化结果分别乘以序列长度得到对应端口的选择次数{1，2，2，3}，即一组原始的端口选择序列{1，2，2，3，3，4，4，4}。为提高结果的正确性，常将选择序列经交织后使用，得到结果，如{2，4，3，1，4，3，2，4}，通常采用不同的交织方式会得到不同的选择序列。

输入数据转化器203的具体实现如图3所示。其功能是将输入数据转化成贝努利概率序列。它包含随机数发生器301和比较器302。随机数发生器301与比较器302依次相连。根据大数定律可知，当试验次数足够多时，事件对应的概率值可用事件发生的频率表征。实现时，将输入数据与一组随机数依次作大小比较，若输入数据较当前随机数大，输出‘1’，否则输出‘0’。当随机数足够多时，输入数据的概率值可用比较结果中1所占比例表示，比较结果即为输入数据对应的概率序列。以一个输入数据位宽2比特的输入数据转化器为例。将输入数据x＝1与随机数发生器301生成的一组数值，如{0，2，-1，1}，依次作大小比较，得到经比较器302的输出X＝1011。

多路选通器204的具体实现如图4所示。其功能是在多路数据传递过程中，根据选择信号，将对应某路的数据选择输出。它包含多路的数据输入，一组选择信号输入以及一路输出，输出与选择的数据输入值相同。以一个4输入序列长度为5的多路选通器为例，端口1对应输入序列{1，0，0，1，1}，端口2对应输入序列{0，0，1，0，0}，端口3对应输入序列{1，1，1，0，1}，端口4对应输入序列{1，0，1，1，0}，根据选择信号{2，3，4，3，1}选择对应输入端口的数值，得到输出序列{0，1，1，0，1}。

输出转化器205的具体实现如图5所示。其功能是将生成的概率序列转化为数值，并进行补偿后输出。它包含计数器501和补偿单元502。计数器501和补偿单元502依次相连。计数器501的功能是将生成的概率序列转化为数值。已知多路选通器204的选择信号为固定的一组数据，计数器501的初始值为零，将一组选择信号对应的一组输出即多路选通器204的输出送入计数器501进行累加，得到计数器501的一次有效输出值，将结果送至补偿单元502，计数器501同时清零。补偿单元502预先将补偿数值存储，其中补偿数值为g+h+m＝∑xi·2L/2+∑ci·2L/2+2L，与计数器501输出的有效值作减法操作。其输出即为最终结果。

请参见图6，其为本方案中并行滤波器结构图。此结构包含寄存器601，输入转化器602，交织单元603和输出转化器604。其中寄存器601依次相连，寄存器601与输入转化器602相连，输入转化器602，交织单元603和输出转化器604依次相连。

其工作原理如下：输入数据由输入转化器602展开成多根信号线，经交织单元603采用抽线法，根据滤波器系数映射得到的选择序列，将输入数据的对应比特信号线选出，送至输出转化器604，其输出即为滤波器的最终结果。因为抽线法只选择有用信号线，并将未用的信号线删除，所以大大减少硬件开销。

输入转化器602的具体实现如图7所示。其功能是将输入数据展开成多根信号线。原理如下，设输入二进制数据x位宽n比特，可将其按各位权重展开，得到展开式X＝2n-1x(n)+2n-2x(n-1)+…+20x(1)，即将输入数据用2n根信号线表示，并按权重由小到大的顺序从1到2n对信号线进行编号，其中第k(0≤k≤n-1)比特信号对应第2k至2k+1-1根信号线。

交织单元603的功能是将输入数据的有效信号线选出。具体实现是，根据滤波器系数对应的选择序列经交织后的选择序列，即端口选择序列，将其按端口分类，生成各端口的地址集合。若端口p的地址集合为{a，b}(a，b≥0)，则将端口p处输入的第2a至2a+1-1和2b至2b+1-1根信号线选出，同时把端口p的其它未用信号线删除。以一个4阶的选择集合C＝{X2(1)，X1(2)，X2(3)，X3(4)，X4(5)，X2(6)，X1(7)，X3(8)}的滤波器为例，可知端口1到4的地址集合为X1＝{2，7}，X2＝{1，3，6}，X3＝{4，8}，X4＝{5}，根据抽线法原理，在每个端口处均能得到8根信号线，将端口1的第2，7根，端口2的第1，3，6根，端口3的第4，8根，端口4的第5根选出即可。

输出转化器604的具体实现如图8所示。它包含加法器801和补偿单元802。加法器801与补偿单元802依次相连。加法器801的功能是将当前长为2n的随机比特串转换为二进制数值。补偿单元802实现同补偿单元502。

本发明提出的概率滤波器，在输入信噪比约等于30dB时，其输出信噪比性能与传统滤波器计算性能相当；但因为使用基本门电路实现乘加运算，所以硬件开销更低，关键路径更短。在低电压时，更是有很好的容错性能；在滤波性能损失较传统滤波器小的条件下，可以获得更大的功耗改善。

下面结合具体实施方式对本发明的上述发明内容作进一步的详细描述。

但不应将此理解为本发明上述主题的范围仅限于下述实施例。在不脱离本发明上述技术思想情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的范围内。

Claims (9)

1.一种基于概率计算的低功耗数字滤波器，其特征在于：所述滤波器采用串行和全并行结构，所述串行结构包括输入数据转化器，选择信号生成单元，多路选通器，以及输出转化器，其中，输入数据转化器，选择信号生成单元，多路选通器和输出转化器依次电路连接，输入数据转化器将输入信号转化为概率序列，输入数据转化器的输出作为多路选通器的输入数据信号，由选择信号生成单元产生多路选通器的选择信号将多路选通器的输出送入输出转化器，完成概率序列到数值的转化；所述全并行结构包括输入转化器，交织单元和输出转化器，其中，输入转化器，交织单元和输出转化器依次电路相连，输入数据由输入转化器展开成多根信号线，经交织单元采用抽线法，根据滤波器系数映射得到的选择序列将输入数据的对应比特信号线选出，送至输出转化器。

2.根据权利要求1所述的基于概率计算的低功耗数字滤波器，其特征在于：所述输入数据转化器是将输入数据转化成贝努利概率序列。

3.根据权利要求1所述的基于概率计算的低功耗数字滤波器，其特征在于：所述选择信号生成单元是将滤波器系数映射为端口选择信号。

4.根据权利要求1所述的基于概率计算的低功耗数字滤波器，其特征在于：所述多路选通器是在多路数据传递过程中，根据选择信号，将对应某路的数据选择输出。

5.根据权利要求1所述的基于概率计算的低功耗数字滤波器，其特征在于：所述串行结构中的输出转化器是将生成的概率序列转化为数值，并进行补偿后输出。

6.根据权利要求1所述的基于概率计算的低功耗数字滤波器，其特征在于：所述输入转化器是将输入数据展开成多根信号线。

7.根据权利要求1所述的基于概率计算的低功耗数字滤波器，其特征在于：所述交织单元是将输入数据的有效信号线选出。

8.根据权利要求1所述的基于概率计算的低功耗数字滤波器，其特征在于：所述全并行结构中的输出转化器是将当前长为2n的随机比特串转换为二进制数值，并进行补偿后输出。

9.一种基于概率计算的低功耗数字滤波器的实现方法，其特征在于：方法步骤为：首先将输入数据xi和滤波器系数ci分别作线性变换归一化至[0，1]概率区间，得到Pxi和Pci，此时滤波器函数对应为Py＝∑Pxi*Pci，其次，将Pxi转化为贝努利概率序列Xi，其中序列Xi中‘1’的概率为Pxi，根据Pci选择对应序列Xi的值输出，得到Py，然后，将此概率值作反线性变换，映射至数值域，完成了基于概率计算的数字滤波器实现。

Images