CN109542393B

CN109542393B - 一种近似4-2压缩器及近似乘法器

Info

Publication number: CN109542393B
Application number: CN201811376371.4A
Authority: CN
Inventors: 贺雅娟; 裴浩然; 衣溪琳; 张子骥; 周航; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2018-11-19
Filing date: 2018-11-19
Publication date: 2022-11-04
Anticipated expiration: 2038-11-19
Also published as: CN109542393A

Abstract

一种近似4‑2压缩器及近似乘法器，属于集成电路技术领域。近似4‑2压缩器包括第一或门、第二或门、第三或门、第一与门、第二与门和第三与门，第一或门和第一与门的第一输入端作为近似4‑2压缩器的第一输入端，它们的第二输入端连作为近似4‑2压缩器的第二输入端，它们的输出端连接第三与门的两个输入端；第二或门和第二与门的第一输入端作为近似4‑2压缩器的第三输入端，它们的第二输入端作为近似4‑2压缩器的第四输入端；第三或门的输入端分别连接第一与门、第二与门和第三与门的输出端，其输出端作为近似4‑2压缩器的输出端。近似乘法器的近似压缩模块采用本发明提出的近似4‑2压缩器，并辅以误差矫正单元，具有高精度、低功耗和低延迟的特点。

Description

一种近似4-2压缩器及近似乘法器

技术领域

本发明属于集成电路技术领域，涉及一种近似4-2压缩器，以及一种基于该近似4-2压缩器设计的近似乘法器。

背景技术

现代计算机体系中绝大多数的运算单元是由高精度和高可靠度的数字集成电路构成的，但是在现在的许多应用中，如多媒体处理、图像处理、神经网络、物联网等，在存在一定的误差的情况下，系统仍然可以得到有意义的运算结果。所以精确计算单元对这样的运算电路而言，就显得不那么的适合和有效。由此，近似计算应运而生。近似电路牺牲了一定程度的精度，来减少电路的复杂度，降低电路延迟和功耗。集成电路发展至今，在纳米级规模的数字信号处理电路中，功耗和性能的折衷是电路设计者要面对的一个巨大难题，而近似计算在某些方向上提供了一个极具吸引力的解决方案。

乘法器一直是许多应用电路的基本运算单元，其使用的普遍性和高频性决定了它对电路的延迟、功耗、面积的巨大影响。常见的树形乘法器通常由三部分组成：部分积产生模块；使用半加器、全加器、4-2压缩器等压缩单元构成的树形部分积压缩模块；快速的进位传播加法器模块。传统的精确乘法器输出结果完全正确，但是其电路消耗了大量的硬件资源，且具有较高的延迟和功耗。精度的完美却耗费了大量的资源。而这在某些可以容忍一定误差的应用场景中，是不值得的。

而对并行乘法器而言，其近似优化空间最大的部分为部分积压缩模块，而4-2压缩器为目前最常用的压缩器模块，采用4-2压缩器来对部分积进行压缩树的安排相对而言具有较高的压缩效率，且硬件消耗也可以接受。所以对于部分积压缩模块的近似的研究也主要放在了对近似4-2压缩器的研究上，即如何得到一个压缩效率、误差性能、硬件消耗等多方面综合性能更好的压缩器。

发明内容

针对上述传统的精确乘法器和4-2压缩器在功耗、面积和延迟等方面存在的问题，本发明提出一种近似4-2压缩器，相对于传统4-2压缩器而言利用更少的器件实现更低的功耗和延迟；而由于在对乘法器的优化当中，树形部分积压缩模块在面积、延迟和功耗方面占据最大的比例，所以优化乘法器的树形部分积压缩模块是至关重要的，对它的优化空间也是最大的，因此将本发明提出的近似4-2压缩器应用于乘法器的近似压缩树模块，并辅以一个简单的误差矫正单元，得到了一个具有相对高精确度的近似乘法器。

为实现上述目的，本发明采用如下技术方案：

一种近似4-2压缩器，包括二输入的第一或门、第二或门、第一与门、第二与门和第三与门以及三输入的第三或门，

第一或门的第一输入端连接第一与门的第一输入端并作为所述近似4-2压缩器的第一输入端，其第二输入端连接第一与门的第二输入端并作为所述近似4-2压缩器的第二输入端，其输出端连接第三与门的第一输入端；

第二或门的第一输入端连接第二与门的第一输入端并作为所述近似4-2压缩器的第三输入端，其第二输入端连接第二与门的第二输入端并作为所述近似4-2压缩器的第四输入端，其输出端连接第三与门的第二输入端；

第三或门的三个输入端分别连接第一与门、第二与门和第三与门的输出端，其输出端作为所述近似4-2压缩器的输出端。

一种近似乘法器，包括部分积产生模块、部分积压缩模块和进位传播加法器，

所述部分积产生模块的输入端连接M位的乘数和N位的被乘数，用于产生M×N个部分积输出到所述部分积压缩模块，其中M和N为正整数；所述进位传播加法器用于将所述部分积压缩模块的输出信号相加后得到所述近似乘法器的输出信号；

所述部分积压缩模块包括精确压缩单元、近似压缩单元和误差矫正单元，将M×N个部分积分为两部分，其中权重较高部分的部分积输入到所述精确压缩单元中利用精确4-2压缩器、全加器和半加器进行压缩，另一部分的部分积输入到所述近似压缩单元中利用近似4-2压缩器、全加器和半加器进行压缩；

所述近似4-2压缩器包括二输入的第一或门、第二或门、第一与门、第二与门和第三与门以及三输入的第三或门，

第三或门的三个输入端分别连接第一与门、第二与门和第三与门的输出端，其输出端作为所述近似4-2压缩器的输出端；

所述误差矫正单元的输入端连接所述近似压缩单元中最高权重位的近似4-2压缩器的输入信号，其输出端连接所述精确压缩单元中最低权重位的所述精确4-2压缩器的进位输入端；

所述误差矫正单元包括第四或门、第五或门和第六或门，第四或门的两个输入端分别作为所述误差矫正单元的第一输入端和第二输入端，其输出端连接第六或门的第一输入端；第五或门的两个输入端分别作为所述误差矫正单元的第三输入端和第四输入端，其输出端连接第六或门的第二输入端；第六或门的输出端作为所述误差矫正单元的输出端。

具体的，所述部分积产生模块为与门阵列，用于将所述乘数的每一位分别与所述被乘数的每一位通过一个与门后产生一个对应的部分积。

本发明的有益效果为：取消了传统精确4-2压缩器的进位端，提出一种具有更低功耗和更低延迟的近似4-2压缩器；将本发明提出的近似4-2压缩器用于乘法器的近似压缩树模块，并辅以误差矫正电路来降低乘法器复杂度，并使乘法器具有较高的精度；本发明适用于可以允许一定误差，硬件资源有限且对计算精度要求较高应用。

附图说明

图1为本发明提出的一种近似乘法器的结构示意图。

图2为传统4-2压缩器的真值表。

图3为本发明提出的一种近似4-2压缩器的真值表。

图4为本发明提出的一种近似4-2压缩器的电路结构图。

图5为传统4-2压缩器的电路结构图。

图6为本发明中误差矫正单元的结构示意图。

图7为应用本发明的4-2压缩器的8×8位近似乘法器的结构示意图。

图8为传统的8×8位乘法器的结构示意图。

具体实施方式

下面结合附图和具体实施例详细描述本发明。

传统4-2压缩器真值表如图2所示。从图中易见，精确4-2压缩器的cout位和carry位在32个状态中有20个状态都是由1个1和1个0构成，因此可以把每一种状态的cout位和carry位的和近似为由1个1和1个0组成。而cout位和carry位的权重值是相等的，对该级来说，均为2。于是可以对其值进行任意的分配，出于取消级与级之间的信号传播的目的，我们希望进位输入cin和进位输出cout的值相对固定，所以我们将图2所示真值表中上一半的16种情况cout位分配为0，carry位分配为1；将图2所示真值表的下一半的16中情况cout位分配为1，carry位分配为0。此时对于分配之后的上半部分真值表对应的16种情况而言，cin＝cout＝0，carry＝1，对于分配之后的下半部分真值表对应的16中情况而言，cin＝cout＝1，carry＝0。这时因为上半部分真值表或下半部分真值表中cin、cout和carry三个信号的电路逻辑值恒定不变，所以不会对原本包含其信号的电路产生影响。这样一来，在设计sum的电路逻辑的时候，把cin为0或者cin为1中的一种固定情况考虑进去，就可以相应地设计出不直接含有cin和cout信号而又与之相关的逻辑电路。比如4-2压缩器的4个输入里面只有1个输入为1时，sum本该为1，而此时如果让sum为0，就相当于把cin为1考虑进了电路而又不含有cin信号，这样大大降低了电路的复杂程度，于是得到了经过重新分配之后的上下两种近似乘法器的真值表。在此先给出一个简单的概率分析，因为采用与门阵列产生部分积，假设乘法器的两个输入是随机均匀分布的。所以第一次压缩时部分积为1的概率为1/4，为0的概率为3/4。简单的概率分析可知分配后的下半部分真值表所示的cin＝cout＝1的近似压缩器的性能更加优异，而且它的carry输出恒为0，所以直接省略掉这个输出端口，这样也更利于减少部分积的个数。之后选取分配后的下半部分真值表进一步优化，通过更改sum的值实现相互补偿来改善压缩器的误差性能。比如，假设在四个输入里有三个输入为1，由于cin输入为上一级的cout此时恒为1，这时传统4-2压缩器的三个输出cout，carry，sum分别为1，1，0。由于我们直接把cout分配为1，carry分配为0，所以此时的绝对误差为2，而我们通过把sum更改为1来优化此种情况对应的误差，使其误差性能更好。最后得到本发明所提出的新型压缩器真值表，如图3所示，其中最后一列为压缩器各个输入情况所对应的概率。

根据上述分析得到的真值表，本发明提出一种新型的近似4-2压缩器，其具体电路结构如图4所示，包括二输入的第一或门、第二或门、第一与门、第二与门和第三与门以及三输入的第三或门，第一或门的第一输入端连接第一与门的第一输入端并作为近似4-2压缩器的第一输入端，其第二输入端连接第一与门的第二输入端并作为近似4-2压缩器的第二输入端，其输出端连接第三与门的第一输入端；第二或门的第一输入端连接第二与门的第一输入端并作为近似4-2压缩器的第三输入端，其第二输入端连接第二与门的第二输入端并作为近似4-2压缩器的第四输入端，其输出端连接第三与门的第二输入端；第三或门的三个输入端分别连接第一与门、第二与门和第三与门的输出端，其输出端作为近似4-2压缩器的输出端。

如图5所示是传统4-2压缩器电路结构，可见本发明提出的近似4-2压缩器的电路较传统4-2压缩器而言更加简单；且传统4-2压缩器有5个输入端口(X1、X2、X3、X4、Cin)和3个输出端口(Cout、Sum、Carry)。本发明提出的近似4-2压缩器相对于传统4-2压缩器的而言仅有4个输入端口(X1、X2、X3、X4)和1个输出端口(Sum)，较传统4-2压缩器而言减少了1个输入端口和2个输出端口，而更少的输出端口意味着对之后的下一级压缩计算或者加法计算电路需求的降低，所以可预期对于位宽更大的乘法器，本发明提出的近似4-2压缩器的优势会更加明显。同时，本发明提出的近似4-2压缩器取消了传统精确4-2压缩器所具有的级与级之间的数据传播，这样也就降低了最坏情况下数据传播的路径长度，从而降低了数据传播的延迟。

如图1所示是应用本发明提出的近似4-2压缩器的近似乘法器，包括部分积产生模块、部分积压缩模块和进位传播加法器，部分积产生模块的输入端连接M位的乘数和N位的被乘数，用于产生M×N个部分积输出到部分积压缩模块，部分积产生模块为与门阵列，用于将乘数的每一位分别与被乘数的每一位通过一个与门后产生一个对应的部分积。进位传播加法器用于将部分积压缩模块的输出信号相加后得到近似乘法器的输出信号。部分积压缩模块包括精确压缩单元、近似压缩单元和误差矫正单元，将M×N个部分积分为两部分，其中权重较高部分的部分积输入到精确压缩单元中利用精确4-2压缩器、全加器和半加器进行压缩，另一部分的部分积输入到近似压缩单元中利用近似4-2压缩器、全加器和半加器进行压缩。4-2压缩器的4个部分积输入端口分别输入4个相同权重的部分积。

由图3可见第一种输入情况对应的概率相对较大，会引起较大的误差，尤其是当该压缩级的权重较高时，所以在每一条近似压缩器链路的最高一级，即在采用近似压缩的最高权重一级，引入一个误差矫正单元，来纠正这种情况下的误差。误差矫正单元的四个输入端分别接到近似压缩单元中最高权重位的近似4-2压缩器的4个部分积，输出接到下一级压缩器即精确压缩单元中最低权重位的精确4-2压缩器的进位输入端。误差矫正单元示意图如图6所示，包括第四或门、第五或门和第六或门，第四或门的两个输入端分别作为误差矫正单元的第一输入端和第二输入端，其输出端连接第六或门的第一输入端；第五或门的两个输入端分别作为误差矫正单元的第三输入端和第四输入端，其输出端连接第六或门的第二输入端；第六或门的输出端作为误差矫正单元的输出端。

本发明提出的近似乘法器的主要思想为将压缩树部分划分为精确压缩部分和近似压缩部分，其精确压缩部分安排在权重值更高的部分，而近似压缩部分安排在剩下的权重相对较低的部分中。在实际实施时可以通过设置不同的分区安排来进行乘法器精度和复杂度的折中：精确压缩部分占的位数越多计算结果就越精确，但同时电路也越复杂；近似压缩部分占的位数越多电路就更加简单，但是相应的精度会有一定的损失。具体的分区设置根据对实际电路的要求来划分。

为了衡量乘法器的误差性能，采用三个归一化的误差指标来衡量采用新型近似压缩器的乘法器的误差性能，分别为：误差均值、最大误差和均方误差。

这里以一个8×8乘法器为例，其压缩树结构示意图如图7所示。因部分积产生模块和传统实现方法一样，所以没有表现在图中；图中的一个圆代表一比特位的部分积；方框分别代表4-2压缩器、全加器、半加器、或门，方框上的连线表示数据的进位传播；乘法器的树形压缩结构被分成了近似压缩部分，精确压缩部分；近似部分中部分积的压缩通过本发明提出的近似4-2压缩器、全加器和半加器完成；精确部分中部分积的压缩通过传统精确4-2压缩器、全加器和半加器完成；图中乘法器经过了两级压缩得到2行部分积并通过一个简单的进位传播加法器得到最终结果。相比图8所示的传统精确乘法器，本发明提出的近似乘法器拥有着更简化的硬件复杂度。在单个4-2压缩器的电路结构更简单的情况下，从图7和图8的对比可以看见，对于相应的近似部分的压缩，基于本发明提出的近似4-2压缩器的近似乘法器用了4个近似4-2压缩器，1个全加器，1个半加器和1个或门。而传统乘法器使用了6个精确4-2压缩器和3个半加器。

经过实验仿真得出，相比传统的精确8×8无符号树形乘法器，基于本发明提出的一种近似4-2压缩器实现的近似乘法器，功耗降低了20.57％，延迟时间降低14.14％，均值误差为0.0121，最大误差为0.0040，均方误差为0.0219。可见基于本发明提出的近似4-2压缩器来完成部分积中权重较低位的近似压缩并在近似4-2压缩器链的最高位添加一个误差矫正单元，能够使得本发明提出的近似乘法器精度进一步提高。

本领域的普通技术人员将会意识到，上述例子是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims

1.一种近似4-2压缩器，其特征在于，包括二输入的第一或门、第二或门、第一与门、第二与门和第三与门以及三输入的第三或门，

2.一种近似乘法器，包括部分积产生模块、部分积压缩模块和进位传播加法器，

其特征在于，所述部分积压缩模块包括精确压缩单元、近似压缩单元和误差矫正单元，将M×N个部分积分为两部分，其中权重较高部分的部分积输入到所述精确压缩单元中利用精确4-2压缩器、全加器和半加器进行压缩，另一部分的部分积输入到所述近似压缩单元中利用近似4-2压缩器、全加器和半加器进行压缩；

3.根据权利要求2所述的近似乘法器，其特征在于，所述部分积产生模块为与门阵列，用于将所述乘数的每一位分别与所述被乘数的每一位通过一个与门后产生一个对应的部分积。