CN111475136B - 一种零均值误差的近似4-2压缩器 - Google Patents

一种零均值误差的近似4-2压缩器 Download PDF

Info

Publication number
CN111475136B
CN111475136B CN202010279881.0A CN202010279881A CN111475136B CN 111475136 B CN111475136 B CN 111475136B CN 202010279881 A CN202010279881 A CN 202010279881A CN 111475136 B CN111475136 B CN 111475136B
Authority
CN
China
Prior art keywords
gate
compressor
input end
approximate
nand gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010279881.0A
Other languages
English (en)
Other versions
CN111475136A (zh
Inventor
贺雅娟
衣溪琳
裴浩然
朱飞宇
彭泽阳
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010279881.0A priority Critical patent/CN111475136B/zh
Publication of CN111475136A publication Critical patent/CN111475136A/zh
Application granted granted Critical
Publication of CN111475136B publication Critical patent/CN111475136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/607—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers number-of-ones counters, i.e. devices for counting the number of input lines set to ONE among a plurality of input lines, also called bit counters or parallel counters

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种零均值误差的近似4‑2压缩器，属于集成电路技术领域。其中第一与非门的第一输入端连接第二或门的第一输入端并作为近似4‑2压缩器的第一输入端，其第二输入端连接第二或门的第二输入端并作为近似4‑2压缩器的第三输入端，其输出端连接第三与非门的第一输入端；第一异或非门的第一输入端连接第一或门的第一输入端并作为近似4‑2压缩器的第二输入端，其第二输入端连接第一或门的第二输入端并作为近似4‑2压缩器的第四输入端，其输出端连接第二与非门的第一输入端；第二与非门的第二输入端连接第二或门的输出端，其输出端连接第三与非门的第二输入端；第三与非门的输出端输出近似4‑2压缩器的伪和信号，第一或门的输出端输出近似4‑2压缩器的进位信号。

Description

一种零均值误差的近似4-2压缩器
技术领域
本发明属于集成电路技术领域，涉及一种零均值误差的近似4-2压缩器，能够用于并行多操作数累加、压缩。
背景技术
随着大数据、云计算、物联网等新技术的兴起，计算机系统越来越多地被用来与物理世界进行交互。虽然半导体技术和低功耗设计技术也在不断发展，但为了处理不断增加的信息量，计算机系统的总能耗仍在以惊人的速度快速增长。现如今，功耗与能耗问题已经成为芯片设计时不得不考虑的重要因素。对于高性能运算设备，如服务器、高性能处理器等，功耗过高会导致严重的散热问题，局部高功耗区域会形成热点造成电路损坏；对于便携式设备，设备的使用时间受限于电池的电量，功耗过高会降低设备的续航能力。因此，如何在保证电路性能的前提下降低芯片的功耗和能耗成为学术界和工业界的研究热点。而近似计算作为一个解决方案吸引了越来越多的关注。而近似计算电路设计的关键就是对近似算术单元的研究。
在高速并行计算中，经常需要面临多操作数累加的一个问题，比如在并行乘法器中部分积的压缩。部分积压缩部分往往占据着最大的面积和功耗。虽然有着Wallace树型结构与Dadda树形结构和其他的多种近似压缩树型结构，但其中各种压缩器作为子模块被大量的使用，因此压缩器单元对电路的整体效果有着重要的影响。对并行乘法器而言，其近似优化空间最大的部分为部分积压缩模块，而4-2压缩器为目前最常用的压缩器模块，采用4-2压缩器来对部分积进行压缩树的安排相对而言压缩效率较高，且硬件消耗也可以接受。所以对于部分积压缩模块的近似的研究主要放在了对近似4-2压缩器的研究身上，即如何得到一个压缩效率、误差性能、硬件消耗等多方面综合性能更好的压缩器。
发明内容
针对上述高速并行计算中对压缩器在压缩效率、误差和功耗等方面的要求，本发明提出了一种新型结构的近似4-2压缩器，与传统4-2压缩器相比简化了电路设计复杂度和电路面积，同时在延时和功耗上取得了很大的提升；且本发明提出的近似4-2压缩器输出的均值误差为0，能够解决某些应用场景中误差不断累积的问题。
本发明的技术方案为：
一种零均值误差的近似4-2压缩器，包括第一与非门、第二与非门、第三与非门、第一或门、第二或门和第一异或非门，
第一与非门的第一输入端连接第二或门的第一输入端并作为所述近似4-2压缩器的第一输入端，其第二输入端连接第二或门的第二输入端并作为所述近似4-2压缩器的第三输入端，其输出端连接第三与非门的第一输入端；
第一异或非门的第一输入端连接第一或门的第一输入端并作为所述近似4-2压缩器的第二输入端，其第二输入端连接第一或门的第二输入端并作为所述近似4-2压缩器的第四输入端，其输出端连接第二与非门的第一输入端；
第二与非门的第二输入端连接第二或门的输出端，其输出端连接第三与非门的第二输入端；
第三与非门的输出端输出所述近似4-2压缩器的伪和信号，第一或门的输出端输出所述近似4-2压缩器的进位信号。
本发明的有益效果为：本发明提出的近似4-2压缩器简化了电路结构，降低了电路复杂度和面积，同时提升了延时性能和功耗性能；本发明能够实现零均值误差，将本发明的近似4-2压缩器用于乘法器进行多操作数的压缩时能够降低乘法器复杂度，并提高计算结果的精度；本发明适用于可以允许一定误差、硬件资源有限且对计算精度要求较高的应用。
附图说明
图1为传统4-2压缩器的真值表。
图2为本发明提出的一种零均值误差的近似4-2压缩器的真值表。
图3为本发明利用卡诺图进行优化的示意图。
图4为本发明一种零均值误差的近似4-2压缩器的电路结构图。
具体实施方式
下面结合附图对本发明的技术方案进行详细描述。
首先给出传统4-2压缩器真值表如图1所示，本发明提出的近似4-2压缩器把传统4-2压缩器中的Cin和Cout同时取消，因此本发明与传统的精确4-2压缩器相比缩短了关键路径，降低了电路复杂度。此时，4-2压缩器的功能表达式如下式所示：
X1+X2+X3+X4＝2Carry+Sum
其中X1、X2、X3、X4分别近似4-2压缩器的四个输入信号，Sum是近似4-2压缩器输出的伪和信号，Carry是近似4-2压缩器输出的进位信号。
当输入信号X1、X2、X3、X4都为“1”的时候，上述等式是必然不成立的，且此时会引入一个为“-1”的误差。所以为了达到误差均值期望为0的目的，需要在其他的情况使近似压缩器产生为负的误差。本发明基于卡诺图的近似方法进行设计，进一步简化了逻辑，又因为该方法可以较为直观的观察到其对应的门级电路，方便对正负误差的修改。下面详细描述本发明基于对卡诺图优化设计近似4-2压缩器的技术方案。
如图3所示是本发明利用卡诺图进行优化的示意图，图3中(a)、b分别是输出信号对应的原始卡诺图，(c)、(d)分别是本发明优化过后的卡诺图。对于该卡诺图，因为每一种输入情况均对应一组由进位信号Carry和伪和信号Sum组成的输出，所以要想知道一种情况的误差情况，应该将进位信号Carry和伪和信号Sum的卡诺图结合起来分析。4个输入信号X1、X2、X3、X4分别是输入的4个相同权重位的信号，进位信号Carry因为被传送到下一个二进制位，所以其权重是其它所有输入信号X1、X2、X3、X4和输出信号Sum的两倍。因为近似4-2压缩器一共有4个输入，所以相对应的有2的4次方即16种输入情况。通过对卡诺图的观察，我们可以发现在16种输入情况下共有四种情况会产生误差，即图3(a)(b)所示卡诺图中的四个圈。在这四种输入组合中，有两种产生+1的误差，另外两种则产生-1的误差，分别在图3(a)(b)中以虚线圈和实线圈标注了出来。本发明通过对图3(a)(b)所示的卡诺图进行优化得到了图3(c)(d)所示优化后的卡诺图，基于图3(c)(d)所示优化后的卡诺图能够设计很多种电路结构，本发明基于对数字逻辑运算的优化设计了一种最优结构的近似4-2压缩器，如图2所示是本发明提出的近似4-2压缩器的真值表，如图4所示是本发明提出的近似4-2压缩器的电路结构图。
本发明提出的近似4-2压缩器，包括第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第一或门OR1、第二或门OR2和第一异或非门XNOR1，第一与非门NAND1的第一输入端连接第二或门OR2的第一输入端并作为近似4-2压缩器的第一输入端连接输入信号X1，其第二输入端连接第二或门OR2的第二输入端并作为近似4-2压缩器的第三输入端连接输入信号X3，其输出端连接第三与非门NAND3的第一输入端；第一异或非门XNOR1的第一输入端连接第一或门OR1的第一输入端并作为近似4-2压缩器的第二输入端连接输入信号X2，其第二输入端连接第一或门OR1的第二输入端并作为近似4-2压缩器的第四输入端连接输入信号X4，其输出端连接第二与非门NAND2的第一输入端；第二与非门NAND2的第二输入端连接第二或门OR2的输出端，其输出端连接第三与非门NAND3的第二输入端；第三与非门NAND3的输出端输出近似4-2压缩器的伪和信号Sum，第一或门OR1的输出端输出近似4-2压缩器的进位信号Carry。
可以看出本发明提出的近似4-2压缩器有4个部分积输入端口和2个压缩输出端口，较传统4-2压缩器而言减少了1个输入端口和1个输出端口。整个近似4-2压缩器由6个二输入的逻辑门构成，包括3个与非门、2个或门和1个异或非门。在本发明提出的近似4-2压缩器中，产生的进位信号Carry仅与4个输入信号的其中两个(X2和X4)相关，所以第一或门OR1用于直接产生进位信号Carry，第一或门OR1的输入即为输入信号X2和输入信号X4。第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第二或门OR2和第一异或非门XNOR1用于产生伪和信号Sum。第一异或非门XNOR1的两个输入端接输入信号X2和输入信号X4，而输入信号X1和输入信号X3则是第二或门OR2和第一与非门NAND1的输入。接着，第一异或非门XNOR1和第二或门OR2的输出信号输入到第二与非门NAND2，第二与非门NAND2和第一与非门NAND1的输出接到第三与非门NAND3，第三与非门NAND3的输出便是伪和信号Sum。
通过实验仿真可以得出，本发明提出的近似4-2压缩器相比传统的精确4-2压缩器而言，功耗降低了51.81％，延迟时间降低34.29％，面积降低了50.00％。
综上所述，本发明从传统4-2压缩器入手进行优化，很大程度上简化了其实现电路。根据图2可知，本发明在考虑裁剪电路的同时，将近似4-2压缩器误差设计为两正两负，这样使得本发明应用于输入独立均匀分布的应用场景时，由于正负误差的误差距离和误差概率均相同，因此本发明提出的这种近似4-2压缩器的误差均值的期望为0，在该种情况下本发明的近似4-2压缩器产生的误差为-1和+1的概率相同，所以在多次的压缩中，其正负误差会相互抵消，这在一定程度上避免了误差的不断累积，使得总误差接近于0。利用本发明提出的近似4-2压缩器进行多次操作，可以一定程度上避免误差的累加，解决误差不断累积的问题，可见本发明在面积、延时、功耗等方面均取得很大的提升。
本领域的普通技术人员将会意识到，上述例子是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (1)

1.一种零均值误差的近似4-2压缩器，其特征在于，包括第一与非门、第二与非门、第三与非门、第一或门、第二或门和第一异或非门，
第一与非门的第一输入端连接第二或门的第一输入端并作为所述近似4-2压缩器的第一输入端，其第二输入端连接第二或门的第二输入端并作为所述近似4-2压缩器的第三输入端，其输出端连接第三与非门的第一输入端；
第一异或非门的第一输入端连接第一或门的第一输入端并作为所述近似4-2压缩器的第二输入端，其第二输入端连接第一或门的第二输入端并作为所述近似4-2压缩器的第四输入端，其输出端连接第二与非门的第一输入端；
第二与非门的第二输入端连接第二或门的输出端，其输出端连接第三与非门的第二输入端；
第三与非门的输出端输出所述近似4-2压缩器的伪和信号，第一或门的输出端输出所述近似4-2压缩器的进位信号。
CN202010279881.0A 2020-04-10 2020-04-10 一种零均值误差的近似4-2压缩器 Active CN111475136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010279881.0A CN111475136B (zh) 2020-04-10 2020-04-10 一种零均值误差的近似4-2压缩器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010279881.0A CN111475136B (zh) 2020-04-10 2020-04-10 一种零均值误差的近似4-2压缩器

Publications (2)

Publication Number Publication Date
CN111475136A CN111475136A (zh) 2020-07-31
CN111475136B true CN111475136B (zh) 2023-03-03

Family

ID=71751810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010279881.0A Active CN111475136B (zh) 2020-04-10 2020-04-10 一种零均值误差的近似4-2压缩器

Country Status (1)

Country Link
CN (1) CN111475136B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111966323B (zh) * 2020-08-18 2022-09-13 合肥工业大学 基于无偏压缩器的近似乘法器及计算方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278341A (zh) * 1997-10-28 2000-12-27 爱特梅尔股份有限公司 快速规则的乘法器层次结构
US6308195B1 (en) * 1998-08-10 2001-10-23 Mitsubishi Denki Kabushiki Kaisha 4-2 compressor circuit and voltage holding circuit for use in 4-2 compressor circuit
CN101685385A (zh) * 2008-09-28 2010-03-31 北京大学深圳研究生院 一种复数乘法器
CN102722352A (zh) * 2012-05-21 2012-10-10 华南理工大学 一种Booth乘法器
CN105183425A (zh) * 2015-08-21 2015-12-23 电子科技大学 一种具有高精度低复杂度特性的固定位宽乘法器
CN108984149A (zh) * 2018-08-07 2018-12-11 电子科技大学 一种高速低功耗的近似4-2压缩器
CN109542393A (zh) * 2018-11-19 2019-03-29 电子科技大学 一种近似4-2压缩器及近似乘法器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423903B1 (ko) * 2000-12-29 2004-03-24 삼성전자주식회사 고속 저전력 4-2 압축기

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278341A (zh) * 1997-10-28 2000-12-27 爱特梅尔股份有限公司 快速规则的乘法器层次结构
US6308195B1 (en) * 1998-08-10 2001-10-23 Mitsubishi Denki Kabushiki Kaisha 4-2 compressor circuit and voltage holding circuit for use in 4-2 compressor circuit
CN101685385A (zh) * 2008-09-28 2010-03-31 北京大学深圳研究生院 一种复数乘法器
CN102722352A (zh) * 2012-05-21 2012-10-10 华南理工大学 一种Booth乘法器
CN105183425A (zh) * 2015-08-21 2015-12-23 电子科技大学 一种具有高精度低复杂度特性的固定位宽乘法器
CN108984149A (zh) * 2018-08-07 2018-12-11 电子科技大学 一种高速低功耗的近似4-2压缩器
CN109542393A (zh) * 2018-11-19 2019-03-29 电子科技大学 一种近似4-2压缩器及近似乘法器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
翟召岳 ; 韩志刚.基于Booth算法的32位流水线型乘法器设计.《微电子学与计算机》.2014, *

Also Published As

Publication number Publication date
CN111475136A (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
CN108984149B (zh) 一种高速低功耗的近似4-2压缩器
Chen et al. Minimization of switching activities of partial products for designing low-power multipliers
Maheshwari et al. A design approach for compressor based approximate multipliers
Fathi et al. Very fast, high-performance 5-2 and 7-2 compressors in CMOS process for rapid parallel accumulations
Frustaci et al. A new low-power high-speed single-clock-cycle binary comparator
CN111475136B (zh) 一种零均值误差的近似4-2压缩器
Naresh et al. Design of 8-bit Dadda Multiplier using Gate Level Approximate 4: 2 Compressor
Kishore et al. Low power and high speed carry Save adder using modified gate diffusion input technique
Choppala et al. Design of Area Efficient, Low Power, High Speed and Full Swing Hybrid Multipliers
CN209496362U (zh) 三输入n位二进制加法器
Seok et al. Design Optimization of a 4-2 Compressor for Low-cost Approximate Multipliers
Harikrishna et al. A LOW POWER BINARY SQUARE ROOTER USING REVERSIBLE LOGIC
Rocha et al. Improving the Partial Product Tree Compression on Signed Radix-2 m Parallel Multipliers
Bhongale et al. Review on Recent Advances in VLSI Multiplier
CN113655991B (zh) 一种近似2比特乘法器和大规模乘法器
Ramesh et al. Simulation and Synthesis of Current Mode Logic and Reversible Logic Based Arithmetic Circuits
Kharwar et al. Design & Comparison of 32-bit CSLA with Hybrid Logic
Martins et al. Optimal combination of dedicated multiplication blocks and adder trees schemes for optimized radix-2m array multipliers realization
Joshi et al. Fast & energy efficient binary to bcd converter with complement based logic design (cbld) for bcd multipliers
Shyamsunder et al. Design and Implementation of an Arithmetic Unit with Reduced Switching Activity
Sasikumar et al. Efficient FPGA Floating-Point Multiplier with ATM and XOR-MUX
Krishna et al. Energy Efficient Approximate 4: 2 Compressors for Error Tolerant Applications
Rathore et al. A Review Articles of Booth Multiplier
Wang et al. The Design of Multipliers Based on Radix-4 Booth Coding
Cheng et al. Power-Effective Vedic-Hierarchical Multiplier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant