CN108984149B - 一种高速低功耗的近似4-2压缩器 - Google Patents

一种高速低功耗的近似4-2压缩器 Download PDF

Info

Publication number
CN108984149B
CN108984149B CN201810888536.XA CN201810888536A CN108984149B CN 108984149 B CN108984149 B CN 108984149B CN 201810888536 A CN201810888536 A CN 201810888536A CN 108984149 B CN108984149 B CN 108984149B
Authority
CN
China
Prior art keywords
gate
input
compressor
input signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810888536.XA
Other languages
English (en)
Other versions
CN108984149A (zh
Inventor
贺雅娟
衣溪琳
裴浩然
何进
万晨雨
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810888536.XA priority Critical patent/CN108984149B/zh
Publication of CN108984149A publication Critical patent/CN108984149A/zh
Application granted granted Critical
Publication of CN108984149B publication Critical patent/CN108984149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

一种高速低功耗的近似4‑2压缩器，属于集成电路技术领域。本发明提出的近似4‑2压缩器，取消了精确4‑2压缩器的Cout信号和Cin信号，减短了4‑2压缩器的关键路径和延迟时间，提高了运算速度；在传统精确4‑2压缩器的基础上进行了逻辑近似，得到了近似逻辑表达式并给出了该近似逻辑表达式的一种电路实现形式，对该近似表达式进行等价变化得到了一种更加简化的电路结构。本发明通过优化电路结构减少了使用的晶体管，与传统精确4‑2压缩器相比具有更低的硬件复杂度，从而具有更低的延迟和功耗；适用于要求低延迟、低功耗、且可以容忍一定误差的运算场景。

Description

一种高速低功耗的近似4-2压缩器
技术领域
本发明属于集成电路技术领域，具体涉及一种高速低功耗的近似4-2压缩器。
背景技术
在集成电路领域，对于低功耗设计一直是一个非常严峻的挑战，研究者们从工艺、器件和电路等多个方面来降低电路的功耗。尤其随着便携式设备和物联网的兴起，更低的功耗就意味着设备可以在有限的能量下有效运转更长的时间。于是，近似计算逻辑作为一种通过牺牲一定计算精度，可以大幅降低电路复杂度和电路功耗的设计方法开始逐渐被人们采用，这种方法需要系统具有容错性，常见的应用场合包括数字信号处理、多媒体、模糊逻辑、神经网络、数据挖掘等。
乘法器一直是许多应用的基本运算单元，对应用电路的延迟、功耗、面积等有很大的影响。目前较常见的树型乘法器先通过与门阵列或布斯编码的部分积产生模块产生部分积；再使用半加器、全加器、4-2压缩器等压缩单元构成树形部分积压缩模块，把部分积产生模块的输出压缩成两行部分积。其中，树形部分积压缩模块往往占据着乘法器中最大的面积、最长的延迟和最多的功耗；同时，4-2压缩器相比全加器和半加器有更高的压缩效率，在快速乘法器的树形压缩部分被广泛使用。因为树形部分积压缩模块在面积、延迟和功耗方面占据最大的比例，所以优化乘法器的树形部分积压缩模块是至关重要的。
传统的精确4-2压缩器通常组成较为复杂，如图1所示是一种常用的实现精确4-2压缩器运算逻辑的门级电路图，有74根晶体管。用两个全加器构成一个精确4-2压缩器也是常见的方法，其结构图如图2所示，其中如图3所示是一种典型的28管全加器结构图，则两个全加器结构的精确4-2压缩器有56根晶体管，这种结构依然具有较高的复杂度，且比图1结构的传统门级4-2压缩器具有更长的延迟。
发明内容
针对上述传统精确4-2压缩器存在的结构复杂、延迟长和功耗大等问题，本发明提出了近似4-2压缩器，并给出了近似4-2压缩器的两种电路实现形式，与传统精确4-2压缩器相比具有更简单的电路结构、更低的延迟和功耗，能够用于乘法器的树形压缩模块，使乘法器在保证一定精度的情况下大大降低复杂度和功耗。
本发明的技术方案为：
一种高速低功耗的近似4-2压缩器，其中一种实现形式包括第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第四与非门NAND4、第一或门OR1、第一或非门NOR1、第一异或门XOR1和第二异或门XOR2；
第一与非门NAND1的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第三与非门NAND3和第一或门OR1的第一输入端；
第二与非门NAND2的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第三与非门NAND3和第一或门OR1的第二输入端；
第三与非门NAND3的输出端输出第一输出信号Carry；
第一异或门XOR1的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第一或非门NOR1的第一输入端；
第二异或门XOR2的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第一或非门NOR1的第二输入端；
第四与非门NAND4的第一输入端连接第一或门OR1的输出端，其第二输入端连接第一或非门NOR1的输出端，其输出端输出第二输出信号Sum。
一种高速低功耗的近似4-2压缩器的另一种实现形式，包括第五与非门NAND5、第六与非门NAND6、第七与非门NAND7、第一与门AND1、第二与门AND2、第三与门AND3、第二或门OR2、第三或门OR3、第三异或门XOR3和第四异或门XOR4；
第五与非门NAND5的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第七与非门NAND7的第一输入端；
第六与非门NAND6的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第七与非门NAND7的第二输入端；
第七与非门NAND7的输出端输出第一输出信号Carry；
第一与门AND1的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第三与门AND3的第一输入端；
第二与门AND2的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第三与门AND3的第二输入端；
第三异或门XOR3的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第二或门OR2的第一输入端；
第四异或门XOR4的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第二或门OR2的第二输入端；
第三或门OR3的第一输入端连接第三与门AND3的输出端，其第二输入端连接第二或门OR2的输出端，其输出端输出第二输出信号Sum。
本发明的有益效果为：与传统精确4-2压缩器相比具有更低的硬件复杂度，具有高速和低功耗的特点，适用于要求低延迟、低功耗且可以容忍一定误差的运算场景。
附图说明
图1为传统的精确4-2压缩器的门级电路图。
图2为传统的由两个全加器构成的精确4-2压缩器的结构示意图。
图3为一种28管的全加器的电路结构示意图。
图4为本发明中提出的一种高速低功耗的近似4-2压缩器的一种电路实现示意图。
图5为本发明中提出的一种高速低功耗的近似4-2压缩器的另一种电路实现示意图。
图6是本发明提出的一种高速低功耗的近似4-2压缩器的真值表。
具体实施方式
下面结合附图和具体实施例详细描述本发明的技术方案。
如图1和图2所示，传统的精确4-2压缩器都有5个输入(分别是第一输入信号X1、第二输入信号X2、第三输入信号X3、第四输入信号X4和Cin信号)和3个输出(分别是第一输出信号Carry、第二输出信号Sum和Cout信号)，其中第一输入信号X1、第二输入信号X2、第三输入信号X3、第四输入信号X4与第二输出信号Sum具有相同的权重，第一输出信号Carry的权重是第二输出信号Sum权重的2倍，精确4-2压缩器接收一个来自前一个4-2压缩器产生的二进制数值Cout作为其Cin信号，并输出一个Cout信号到后一个4-2压缩器，传统4-2压缩器的功能表达式为：
X1+X2+X3+X4+Cin＝Sum+2(Carry+Cout)
本发明提出的近似4-2压缩器首先将Cin信号和Cout信号同时取消，与传统精确4-2压缩器相比简短了关键路径和延迟时间，因此本发明提出的近似4-2压缩器的功能表达式为：
X1+X2+X3+X4＝Sum+2Carry
此时，当第一输入信号X1、第二输入信号X2、第三输入信号X3、第四输入信号X4都为1的时候，等式是必然不成立的。其他情况下，如果满足上面的等式，本发明提出的近似4-2压缩器就能精确的完成计算。
本发明中的近似4-2压缩器真值表如图6所示，其中第一输入信号X1、第二输入信号X2、第三输入信号X3、第四输入信号X4与第二输出信号Sum具有相同的权重，第一输出信号Carry的权重是第二输出信号Sum权重的2倍；在确定真值表时，假定乘法器输入概率为1的概率为“1/2”的情况下，可以得到第一输入信号X1、第二输入信号X2、第三输入信号X3和第四输入信号X4每种情况发生的概率。为了在化简电路时不引入过大的误差，采用了以下思路：首先，需要避免在高概率输入情况下的近似，通过这种方式可以控制错误的概率。其次，一些情况下(第一输出信号Carry与第二输出信号Sum的精确值不同时为1)第一输出信号Carry与第二输出信号Sum的误差可以相互补偿，通过这种方式可以使误差发生时实际产生的误差不会过大。例如当输入为“1000”且准确值为1时，如果第一输出信号Carry近似为“1”，第二输出信号Sum依然为1的话，则近似值为3，准确值与近似值之间的差值为2，通过将第二输出信号Sum近似为“0”，误差可以减少到1。在上述方法下，只有在精确值为1和2的情况下，第一输出信号Carry和第二输出信号Sum的误差可以相互补偿，选取其中输入情况的发生概率较小的情况，并考虑用较简单的电路实现第一输出信号Carry的输出功能，可以得到图6所示的真值表。
对于与门产生部分积的乘法器，假设乘数和被乘数任一位为“1”的概率是1/2，则部分积的任一位为“1”的概率是1/4，则当4-2压缩器输入确定的情况下其产生的概率如图6所示。图6中的误差定义为近似值与精确值的差。通过图6可以看出，近似4-2压缩器用于与门阵列产生部分积的第一级压缩，只有在第一输入信号X1、第二输入信号X2、第三输入信号X3和第四输入信号X4为0101、0110、1001、1011和1111时会产生误差，每种情况出现的概率分别为9/256、9/256、9/256、9/256和1/256，则产生误差的概率较低只有37/256，并且产生的误差都很小。
等价地，根据图6所示的真值表可以得到本发明所提出的近似4-2压缩器的逻辑表达式为：
Figure BDA0001756273810000041
Figure BDA0001756273810000042
一种可以实现上述逻辑表达式的电路结构如图4所示，包括第五与非门NAND5、第六与非门NAND6、第七与非门NAND7、第一与门AND1、第二与门AND2、第三与门AND3、第二或门OR2、第三或门OR3、第三异或门XOR3和第四异或门XOR4；第五与非门NAND5的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第七与非门NAND7的第一输入端；第六与非门NAND6的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第七与非门NAND7的第二输入端；第七与非门NAND7的输出端输出第一输出信号Carry；第一与门AND1的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第三与门AND3的第一输入端；第二与门AND2的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第三与门AND3的第二输入端；第三异或门XOR3的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第二或门OR2的第一输入端；第四异或门XOR4的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第二或门OR2的第二输入端；第三或门OR3的第一输入端连接第三与门AND3的输出端，其第二输入端连接第二或门OR2的输出端，其输出端输出第二输出信号Sum。
将图4中第二输出信号Sum对应的电路结构通过德·摩根定律进行了等价转化可以得到近似4-2压缩器的另一种优化电路实现结构，如图5所示，优化后的4-2压缩器包括第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第四与非门NAND4、第一或门OR1、第一或非门NOR1、第一异或门XOR1和第二异或门XOR2；第一与非门NAND1的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第三与非门NAND3和第一或门OR1的第一输入端；第二与非门NAND2的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第三与非门NAND3和第一或门OR1的第二输入端；第三与非门NAND3的输出端输出第一输出信号Carry；第一异或门XOR1的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第一或非门NOR1的第一输入端；第二异或门XOR2的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第一或非门NOR1的第二输入端；第四与非门NAND4的第一输入端连接第一或门OR1的输出端，其第二输入端连接第一或非门NOR1的输出端，其输出端输出第二输出信号Sum。
转化后第二输出信号Sum的逻辑表达式为：
Figure BDA0001756273810000051
虽然逻辑表达式看上去复杂了，但对应电路图得到了简化，门的数量进一步减小，并且用更多的与非逻辑和或非逻辑可以减少晶体管数量，缩短关键路径。
根据数字电路的基本知识可知，反相器包括2根晶体管，二输入与非门包括4根晶体管，与门包括6根晶体管，或非门包括4根晶体管，或门包括6根晶体管，异或门包括6根晶体管，异或非门包括6根晶体管。则图1所示的经过门级优化的传统精确4-2压缩器有74根晶体管，图2所示的由两个28管全加器构成的传统精确4-2压缩器有56根晶体管，本发明提出的图4结构的近似4-2压缩器有54根晶体管，而本发明提出的图5结构的近似4-2压缩器只有38根晶体管，可以看出相比传统的精确4-2压缩器，本发明提出的近似4-2压缩器具有更少的晶体管，经过实验仿真得出面积减少了47.3％，延迟时间降低了58.8％，功耗降低了68.2％，能耗降低了86.89％。
综上所述，本发明提出的近似4-2压缩器，取消了精确4-2压缩器的Cout信号和Cin信号，减短了4-2压缩器的关键路径和延迟时间，提高了运算速度；在传统精确4-2压缩器的基础上进行了逻辑近似，得到了近似逻辑表达式并给出了图4所示的该近似逻辑表达式的一种电路实现形式，对该近似表达式进行等价变化得到图5所示的更加简化的电路结构；通过优化电路结构减少了使用的晶体管，与传统精确4-2压缩器相比具有更低的硬件复杂度，从而具有更低的延迟和功耗；经过实验仿真得到，图5结构的近似4-2压缩器与图2所示的传统精确4-2压缩器相比，面积减少了47.3％，延迟时间降低了58.8％，功耗降低了68.2％，能耗降低了86.89％。
值得说明的是，虽然本发明只给出了两种近似4-2压缩器的电路实现形式，但是本发明提出的近似4-2压缩器不仅有这两种实现形式，其他基于本发明的转换思想得到的近似4-2压缩器的优化形式仍然在本发明的保护范围内。本发明适用于要求低延迟、低功耗、且可以容忍一定误差的运算场景，将本发明提出的近似4-2压缩器用于乘法器的树形压缩模块中代替传统精确4-2压缩器，可以使乘法器在保证一定精度的情况下大大降低复杂度，同时降低了乘法器的延迟和功耗。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (2)

1.一种高速低功耗的近似4-2压缩器，其特征在于，包括第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第四与非门NAND4、第一或门OR1、第一或非门NOR1、第一异或门XOR1和第二异或门XOR2；
第一与非门NAND1的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第三与非门NAND3和第一或门OR1的第一输入端；
第二与非门NAND2的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第三与非门NAND3和第一或门OR1的第二输入端；
第三与非门NAND3的输出端输出第一输出信号Carry；
第一异或门XOR1的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第一或非门NOR1的第一输入端；
第二异或门XOR2的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第一或非门NOR1的第二输入端；
第四与非门NAND4的第一输入端连接第一或门OR1的输出端，其第二输入端连接第一或非门NOR1的输出端，其输出端输出第二输出信号Sum。
2.一种高速低功耗的近似4-2压缩器，其特征在于，包括第五与非门NAND5、第六与非门NAND6、第七与非门NAND7、第一与门AND1、第二与门AND2、第三与门AND3、第二或门OR2、第三或门OR3、第三异或门XOR3和第四异或门XOR4；
第五与非门NAND5的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第七与非门NAND7的第一输入端；
第六与非门NAND6的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第七与非门NAND7的第二输入端；
第七与非门NAND7的输出端输出第一输出信号Carry；
第一与门AND1的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第三与门AND3的第一输入端；
第二与门AND2的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第三与门AND3的第二输入端；
第三异或门XOR3的第一输入端连接第一输入信号X1，其第二输入端连接第二输入信号X2，其输出端连接第二或门OR2的第一输入端；
第四异或门XOR4的第一输入端连接第三输入信号X3，其第二输入端连接第四输入信号X4，其输出端连接第二或门OR2的第二输入端；
第三或门OR3的第一输入端连接第三与门AND3的输出端，其第二输入端连接第二或门OR2的输出端，其输出端输出第二输出信号Sum。
CN201810888536.XA 2018-08-07 2018-08-07 一种高速低功耗的近似4-2压缩器 Active CN108984149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810888536.XA CN108984149B (zh) 2018-08-07 2018-08-07 一种高速低功耗的近似4-2压缩器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810888536.XA CN108984149B (zh) 2018-08-07 2018-08-07 一种高速低功耗的近似4-2压缩器

Publications (2)

Publication Number Publication Date
CN108984149A CN108984149A (zh) 2018-12-11
CN108984149B true CN108984149B (zh) 2023-03-03

Family

ID=64556004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810888536.XA Active CN108984149B (zh) 2018-08-07 2018-08-07 一种高速低功耗的近似4-2压缩器

Country Status (1)

Country Link
CN (1) CN108984149B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110262772B (zh) * 2019-06-18 2023-01-03 北京大学深圳研究生院 一种两位、三位的近似加法器和一种近似加法器
CN110362292B (zh) * 2019-07-22 2022-12-20 电子科技大学 一种基于近似4-2压缩器的近似乘法运算方法和近似乘法器
CN110825346B (zh) * 2019-10-31 2023-09-12 南京大学 一种低逻辑复杂度的无符号近似乘法器
CN111221499B (zh) * 2019-11-18 2022-04-26 合肥工业大学 基于近似6-2和4-2压缩器的近似乘法器及计算方法
CN111475136B (zh) * 2020-04-10 2023-03-03 电子科技大学 一种零均值误差的近似4-2压缩器
CN111966323B (zh) * 2020-08-18 2022-09-13 合肥工业大学 基于无偏压缩器的近似乘法器及计算方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278341A (zh) * 1997-10-28 2000-12-27 爱特梅尔股份有限公司 快速规则的乘法器层次结构
CN101196806A (zh) * 2006-12-05 2008-06-11 阿尔特拉公司 用于可编程逻辑器件的大型乘法器
GB201407688D0 (en) * 2014-05-01 2014-06-18 Imagination Tech Ltd Approximating functions
CN105183425A (zh) * 2015-08-21 2015-12-23 电子科技大学 一种具有高精度低复杂度特性的固定位宽乘法器
CN105739945A (zh) * 2016-01-22 2016-07-06 南京航空航天大学 一种基于改进部分积阵列的修正Booth编码乘法器
CN106547514A (zh) * 2016-11-08 2017-03-29 电子科技大学 一种基于时钟拉伸技术的高能效二进制加法器
CN106909970A (zh) * 2017-01-12 2017-06-30 南京大学 一种基于近似计算的二值权重卷积神经网络硬件加速器计算模块

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423903B1 (ko) * 2000-12-29 2004-03-24 삼성전자주식회사 고속 저전력 4-2 압축기
US7139787B2 (en) * 2003-01-30 2006-11-21 Sun Microsystems, Inc. Multiply execution unit for performing integer and XOR multiplication
CN102355232A (zh) * 2011-07-29 2012-02-15 北京航空航天大学 基于fpga的高速fir数字滤波器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278341A (zh) * 1997-10-28 2000-12-27 爱特梅尔股份有限公司 快速规则的乘法器层次结构
CN101196806A (zh) * 2006-12-05 2008-06-11 阿尔特拉公司 用于可编程逻辑器件的大型乘法器
GB201407688D0 (en) * 2014-05-01 2014-06-18 Imagination Tech Ltd Approximating functions
CN105183425A (zh) * 2015-08-21 2015-12-23 电子科技大学 一种具有高精度低复杂度特性的固定位宽乘法器
CN105739945A (zh) * 2016-01-22 2016-07-06 南京航空航天大学 一种基于改进部分积阵列的修正Booth编码乘法器
CN106547514A (zh) * 2016-11-08 2017-03-29 电子科技大学 一种基于时钟拉伸技术的高能效二进制加法器
CN106909970A (zh) * 2017-01-12 2017-06-30 南京大学 一种基于近似计算的二值权重卷积神经网络硬件加速器计算模块

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A 320 mv 56 μw 411 gops/watt ultra-low voltage motion estimation accelerator in 65 nm cmos;Kaul H;《IEEE Journal of Solid-State Circuits》;20081231;107-114 *
一种wallace树压缩器硬件结构的实现;管幸福;《计算机工程与应用》;20110811;第47卷(第23期);76-78+83 *
低温多效蒸馏海水淡化工艺的应用;郝彦光;《节能与环保》;20121215(第12期);60-61 *

Also Published As

Publication number Publication date
CN108984149A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
CN108984149B (zh) 一种高速低功耗的近似4-2压缩器
Radhakrishnan et al. Low power CMOS pass logic 4-2 compressor for high-speed multiplication
Chen et al. Minimization of switching activities of partial products for designing low-power multipliers
Yi et al. Design of an energy-efficient approximate compressor for error-resilient multiplications
CN109542393B (zh) 一种近似4-2压缩器及近似乘法器
Prabhu et al. Design of modified low power booth multiplier
Venkatachalam et al. Approximate sum-of-products designs based on distributed arithmetic
CN111221499B (zh) 基于近似6-2和4-2压缩器的近似乘法器及计算方法
CN111966323B (zh) 基于无偏压缩器的近似乘法器及计算方法
An et al. 29.3 An 8.09 TOPS/W Neural Engine Leveraging Bit-Sparsified Sign-Magnitude Multiplications and Dual Adder Trees
CN110825346B (zh) 一种低逻辑复杂度的无符号近似乘法器
Naresh et al. Design of 8-bit Dadda Multiplier using Gate Level Approximate 4: 2 Compressor
CN111475136B (zh) 一种零均值误差的近似4-2压缩器
Daud et al. Hybrid modified booth encoded algorithm-carry save adder fast multiplier
US7603398B2 (en) Data converter and a delay threshold comparator
CN209496362U (zh) 三输入n位二进制加法器
US20060277242A1 (en) Combining circuitry
CN111897513A (zh) 一种基于反向极性技术的乘法器及其代码生成方法
Seok et al. Design Optimization of a 4-2 Compressor for Low-cost Approximate Multipliers
Singh et al. Modified booth multiplier with carry select adder using 3-stage pipelining technique
Kalaiselvi et al. Area efficient high speed and low power MAC unit
Wesly et al. Design of high-performance carry select adder using multiplexer based logic in 90nm technology
Yan et al. An Energy Efficient Carry-Free Inner Product Unit
Ercan et al. Power-delay analysis of an ABACUS parallel integer multiplier VLSI implementation
Ghasemizadeh et al. A 1.6 GHz 16× 16-bit low-latency pipelined booth multiplier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant