JP6358679B2

JP6358679B2 - 剰余数系アナログ−デジタル変換を使用した位相角測定

Info

Publication number: JP6358679B2
Application number: JP2016544782A
Authority: JP
Inventors: ファールジア、ルイス
Original assignee: エアバスディフェンスアンドスペイスリミテッド
Priority date: 2013-09-30
Filing date: 2014-09-26
Publication date: 2018-07-18
Anticipated expiration: 2034-09-26
Also published as: JP2016539347A; CA2924980A1; WO2015044675A1; US9759754B2; EP2853905B1; EP2853905A1; US20160291069A1; CA2924980C

Description

本発明は位相角の測定に関する。より具体的には、本発明は、剰余数系（ＲＮＳ）アナログ−デジタル変換器（ＡＤＣ）においてアナログ信号をデジタル信号に変換することによって位相角を測定すること、及び、ＲＮＳＡＤＣによって出力されるデジタル信号から位相角を測定することに関する。

例えば、地上のトランスミッタから、又は別の衛星からの複数のアナログ信号を受信する通信衛星は、オンボード処理のために、複数のアナログ信号をデジタル領域に変換するよう構成され得る。受信されたアナログ信号は、特定の時間における信号レベル、例えば電圧又は電流を測定し、測定された信号レベルを表わすコードワードを出力するアナログ−デジタル変換器（ＡＤＣ）を使用して変換される。従って、ＡＤＣによって出力されるデジタル信号は、受信された信号レベルの経時的変化を表わす一連のコードワードを備える。

また、複数の信号処理の応用においては、処理中の信号の位相角を正確に測定する必要がある場合がある。例えば、直交振幅変調（ＱＡＭ）方式が使用されるとき、コンスタレーションの原点を基準とする複数の別個のシンボルの間の角分離は、変調の次数が増加するにつれて、減少する。従って、複数のシンボルが確実に区別され得ることを保証するために、正確な位相角測定が望ましい。複数の誤差が、例えばガウス雑音として、受信されたままの信号中に存在することがある、又は、デジタル信号プロセッサ（ＤＳＰ）の前の様々な構成要素によってもたらされることがある。ＡＤＣによるアナログ信号からデジタル信号への変換の場合、複数の系統的誤差がＡＤＣ自身によってもたらされる場合がある。例えば、複数のＡＤＣが、ＡＤＣが使用され得る動作範囲を減少させる、積分非直線性（ＩＮＬ）及び微分非直線性（ＤＮＬ）の影響に悩まされる場合があることが知られている。これに関連して、本発明が成される。

本発明により、アナログ信号から位相角を測定するための装置が提供される。当該装置は、ＲＮＳ方式に従って第１のアナログ信号から複数のデジタルサンプルを出力するよう構成される剰余数系ＲＮＳアナログ−デジタル変換器ＡＤＣと、ＲＮＳＡＤＣによって出力される基準信号及び複数のデジタルサンプルに基づいて、アナログ信号と基準信号との間で位相角を測定するよう構成される位相測定モジュールとを備える。

当該装置は、ＲＮＳＡＤＣと位相測定モジュールとの間に接続されるＲＮＳ−２進変換器であって、２値化方式に従って、複数のＲＮＳデジタルサンプルを複数の２進値に変換するよう構成されるＲＮＳ−２進変換器、をさらに備え得る。当該位相測定モジュールは、基準信号、及びＲＮＳ−２進変換器からの複数の変換されたデジタルサンプルに基づいて位相角を測定するよう構成される。

当該位相測定モジュールは、基準信号の周波数に従って、正弦波形及び余弦波形を生成するよう構成される直交基準信号発生器と、複数のデジタルサンプルに余弦波形を乗算して同相のＩ信号成分を得るよう構成される第１の乗算器と、複数のデジタルサンプルに正弦波形を乗算して直交Ｑ信号成分を得るよう構成される第２の乗算器と、Ｉ信号成分を時間で積分するよう構成される第１の積分器と、Ｑ信号成分を時間で積分するよう構成される第２の積分器と、積分されたＩ信号成分及びＱ信号成分から位相角の大きさを計算するよう構成される位相角算出器とを備え得る。

第１及び第２の積分器は、基準周波数の整数周期に等しい期間にわたって、Ｉ信号成分及びＱ信号成分を積分するよう構成され得る。

当該位相角算出器は、ＣｏｏｒｄｉｎａｔｅＲｏｔａｔｉｏｎＤｉｇｉｔａｌＣｏｍｐｕｔｅｒＣＯＲＤＩＣアルゴリズムを使用して、位相角の大きさを計算するよう構成され得る。

当該装置は、入力信号をデジタル信号に変換するよう構成されるアナログ−デジタル変換器ＡＤＣ（１１０）と、デジタル信号に対してデジタル信号処理を実行するよう構成されるデジタル信号プロセッサ（１１２）と、処理されたデジタル信号を出力信号に変換するよう構成されるデジタル−アナログ変換器ＤＡＣ（１１４）とを含む主信号経路を備えるシステムに含まれ得、当該装置は位相角の測定のために、ＤＡＣからの出力信号をアナログ信号として受信するよう構成され得、基準信号は、ＡＤＣの前で主信号経路に注入される。当該装置は、通信衛星などの衛星に含まれ得る。

本発明により、アナログ信号と基準信号との間の位相角を測定するための方法もまた提供される。当該方法は、ＲＮＳ方式に従って、アナログ信号からの複数のデジタルサンプルを出力すべく、剰余数系ＲＮＳアナログ−デジタル変換器ＡＤＣを使用する段階と、基準信号及び複数のデジタルサンプルに基づいて、位相角を測定する段階とを備える。

当該方法は、２値化方式に従って、複数のＲＮＳデジタルサンプルを複数の２進値に変換する段階をさらに備え得、位相角は、基準信号及び複数の変換されたデジタルサンプルに基づいて測定され得る。

位相角を測定する段階は、基準信号の周波数に従って、正弦波形及び余弦波形を生成する段階と、同相のＩ信号成分を得るべく、複数のデジタルサンプルに余弦波形を乗算する段階と、直交Ｑ信号成分を得るべく、複数のデジタルサンプルに正弦波形を乗算する段階と、Ｉ信号成分を時間で積分する段階と、Ｑ信号成分を時間で積分する段階と、積分されたＩ信号成分及びＱ信号成分から位相角の大きさを計算する段階とを備え得る。

Ｉ信号成分及びＱ信号成分は、基準信号の整数周期に等しい期間にわたって積分され得る。

位相角の大きさは、ＣｏｏｒｄｉｎａｔｅＲｏｔａｔｉｏｎＤｉｇｉｔａｌＣｏｍｐｕｔｅｒＣＯＲＤＩＣアルゴリズムを使用して計算され得る。

当該方法は、入力信号をデジタル信号に変換するよう構成されるアナログ−デジタル変換器ＡＤＣ（１１０）と、デジタル信号に対してデジタル信号処理を実行するよう構成されるデジタル信号プロセッサ（１１２）と、処理されたデジタル信号を出力信号に変換するよう構成されるデジタル−アナログ変換器ＤＡＣ（１１４）とを含む主信号経路に基準信号を注入する段階と、位相角の測定のために、ＤＡＣからの出力信号をアナログ信号として受信する段階とをさらに備え得る。

本発明の複数の実施形態が、複数の添付の図面を参照して、単なる例としてここで説明される。
通信衛星における使用のための信号処理システムを示す。図１のシステムの、入力信号電力に対する位相遅延誤差をプロットするグラフである。ＡＤＣの出力信号におけるデジタル−アナログ干渉を示す。ＲＮＳ［５，１３］方式における、０から６５の範囲の複数の整数の剰余のグラフィック図である。本発明の実施形態に係る、位相角を測定するための装置を示す。本発明の実施形態に係る、位相角を測定するための方法を示す。本発明の実施形態に係る、ＲＮＳＡＤＣが従来の１２ビットのＡＤＣの代わりに使用される場合のキャリア対干渉比の向上をグラフ表示にて示す。本発明の実施形態に係る、ＲＮＳＡＤＣが従来の１２ビットのＡＤＣの代わりに使用される場合のキャリア対干渉比の向上をグラフ表示にて示す。本発明の実施形態に係る、ＲＮＳＡＤＣが従来の１０ビットのＡＤＣの代わりに使用される場合のキャリア対干渉比の向上をグラフ表示にて示す。本発明の実施形態に係る、ＲＮＳＡＤＣが従来の１０ビットのＡＤＣの代わりに使用される場合のキャリア対干渉比の向上をグラフ表示にて示す。

ここで図１を参照すると、通信衛星における使用のための信号処理システムが示される。当該システムは、ＡＤＣ１１０、ＡＤＣ１１０の出力に接続されるＤＳＰ１１２、及び、ＤＳＰ１１２の出力に接続されるデジタル−アナログ変換器（ＤＡＣ）１１４を備える。アナログ信号は、ＡＤＣ１１０に入力され、デジタル信号に変換され、次にデジタル信号はＤＳＰ１１２によって処理される。処理されたデジタル信号は、次にＤＡＣ１１４によって変換されてアナログ領域に戻される。

図１において示されるように、本実施形態において、ＤＳＰ較正器１１６は、アナログからデジタルへの遷移、及びアナログに戻す遷移の間、信号の位相が正しく維持されているかどうかをチェックすべく使用される。ＤＳＰ較正器１１６は、処理中の入力信号に存在する他の複数の周波数と干渉しないように選択される周波数で、ＡＤＣ１１０の入力に既知の基準信号を注入することによって動作する。ＤＳＰ較正器１１６は、それ自身のＡＤＣ、すなわち、較正器１１６に含まれるさらなるＡＤＣを使用して、ＤＡＣ１１４のアナログ出力を再変換してデジタル表現に戻し、次に、この信号を、位相角が測定される、それ自身のローカルなデジタルのＩデジタル基準信号、Ｑデジタル基準信号に関連付ける。複数の基準信号の既知の周波数を考慮すると、位相角の大きさは、系統的な推論による位相遅延をもたらす。従って、ＤＳＰ較正器１１６は、ＤＡＣ１１４の出力における基準信号を入力された基準信号と比較して、基準信号の位相が維持されたかどうか、又は複数の位相誤差がもたらされたかどうかを判断し得る。

図２は、図１のシステムの、入力信号電力に対する位相遅延誤差をプロットするグラフである。位相遅延誤差は、ピコ秒（ｐｓ）単位で測定され、入力信号電力は、１ミリワットを基準としたデシベル（ｄＢｍ）単位で測定される。位相遅延誤差は、９．８０メガヘルツ（ＭＨｚ）の一定のトーンを備える基準信号について、ＤＳＰ較正器１１６によって得られる複数の測定値に固有の誤差である。図２において示されるように、低い入力信号電力において、相関器によって不正確に測定される位相の結果として、数１００ｐｓもの位相遅延誤差が推定され、その結果、位相角はＤＳＰ較正器１１６の相関器によって不正確に測定される。発明者による研究により、低信号電力におけるこの位相遅延異常の原因は、較正器１１６のＡＤＣ出力とＡＤＣ入力との間のデジタル−アナログ干渉であることが明らかにされた。具体的に、異なる複数の出力コードワードは、各コードワードにおける電圧レベルに応じて、入力アナログ信号と異なる様に干渉し得る。

図１のＤＳＰ較正器１１６のＡＤＣ３１６−１におけるデジタル−アナログ干渉が、図３に概略的に示される。リークパス３００が、ＡＤＣ出力バスとＡＤＣ入力との間に存在する。このことは、入力信号が、ＡＤＣ３１６−１によって現在出力されているコードワードにおける電流レベルによって影響を受け得ることを意味する。実際には、入力及び出力は完全に分離されないので、そのようなリークパスはいずれのＡＤＣにおいても存在し得る。このことは、位相遅延異常が、較正器１１６において使用されるＡＤＣのタイプにかかわらず依然として生じ得ることを意味する。

より詳細には、図３において示されるように、ＡＤＣ出力バスは、それぞれが出力コードワードの１ビットを伝えるよう構成される複数の信号ラインを含む。本例において、ＡＤＣ３１６−１は８ビットのＡＤＣであるが、本発明はあらゆる分解能のＡＤＣに概して適用可能である。複数のＡＤＣの動作原理は周知のものであるので、ここでは詳細な説明は提供されない。図３において示されるように、複数の出力ラインの各々における電流のレベルは、現在出力されているコードワードのそのビットが０又は１のどちらに設定されるのか、すなわち、電圧がロー又はハイのどちらに設定されるのか、に依存する。具体的に、ビットの電圧が、２進値の１を表すハイに設定される場合、２進値の０を伝える信号ラインよりも、そのビットを伝える信号ラインにおいて、より高い電流が流れる。出力コードワードの全てのビットが１に設定される場合、最も高い出力電流が得られ、出力コードワードの全てのビットが０に設定される場合、最も低い出力電流が得られるであろう。従って、任意の時点におけるデジタル−アナログ干渉の強さは、ＡＤＣ３１６−１によって現在出力されているコードワードにおける、１に設定されるビット数に依存するであろう。つまり、干渉は、より多くのビットが１に設定される場合により強くなるであろう。なぜなら、平均出力電流がより高くなるからである。

当業者ならば、図３において示される複数の例示的な電流レベルは、高い電圧レベルが１の値を表し、低い電圧レベルが０の値を表すある特定の電気的プロトコルに対応するが、本発明は、そのようなプロトコルでの使用に限定されないことを理解するであろう。複数の他の実施形態において、複数の他の電気的プロトコルが使用され得、例えば、１及び０の状態の両方における電流のレベルは同じで、電流の方向が変化するのみであってよい。何れの場合においても、使用される特定のプロトコルにかかわらず、干渉レベルは、コードワードにおける複数のビットの論理値、例えば、１に設定されるビット数、及び／又は、先行するコードワードに対する、１から０への遷移及び０から１への遷移の数、すなわち、現在のコードワードにおける複数のビットの論理値と、先行するコードワードにおける対応する複数のビットの論理値との間の差、に従って変化するということが想定され得る。

コードワードにおける１に設定されるビット数は、コードワードのハミング重みによって表わされ得る。それ故に、ＡＤＣ出力とＡＤＣ入力との間の干渉信号は、以下、ハミング干渉信号（Ｈａｍｍｉｎｇｉｎｔｅｒｆｅｒｅｒ）と称される。ハミング重みは２進数の数字和であり、また、「ポピュレーションカウント」又は「横向き和（ｓｉｄｅｗａｙｓｓｕｍ）」と称され得る。例えば、８ビットの２進数のハミング重みは、０（すなわち、全てのビットが０に設定される）と８（すなわち、全てのビットが１に設定される）の間の任意の整数になり得る。図３の例において、８ビットのコードワード０１１０１０１０は、４（０＋１＋１＋０＋１＋０＋１＋０）のハミング重みを有する。

本発明の複数の実施形態において、アナログ信号からのサンプルは、剰余数系（ＲＮＳ）方式に従ってデジタル値に変換される。ＲＮＳ方式において、整数値Ｘは、複数の法と称される１セットのより小さな整数を参照することによって表わされる。

ｉ個の法｛ｍ_１，...ｍ_ｉ｝によって定義されるＲＮＳにおいて、整数Ｘは、１セットの除算の剰余｛ｘ_１，...ｘ_ｉ｝によって表われ得る。ｉ番目の法ｍ_ｉに対する除算の剰余ｘ_ｉは、以下の式で与えられる：

式中、

は実数

の床関数を示す。

ＲＮＳ方式の演算範囲Ｍは、複数の法の最小公倍数（ＬＣＭ）によって与えられる。ＲＮＳ方式は、０≦Ｘ≦Ｍ−１の範囲の任意の整数を表し得る。好ましくは、複数の法によって提供される演算範囲を最も効率的に使用すべく、互いに素な複数の法が選択されるべきである。互いに素な複数の法を使用することで、演算範囲内のあらゆる整数値が一意的なセットの剰余によって表わされることを保証する。複数の互いに素でない複数の法が使用されるとき、より少ない範囲が得られる。このことは、より少ない値が一意的に表わされ得ることを意味する。例えば、ＲＮＳ［４，２］は互いに素でない複数の法４及び２を有する。４及び２のＬＣＭは４であり、このことは、ＲＮＳ［４，２］の有効な基本的範囲が０、１、２及び３のみであることを意味する。

図４は、ＲＮＳ［５，１３］方式における、０から６５の範囲の複数の整数の剰余のグラフィック図である。ＲＮＳ［５，１３］を使用するＲＮＳＡＤＣは、６５（すなわち、５×１３）の分解能を有し、従って、６４（すなわち、２^６）の分解能を有する従来のストレートバイナリの６ビットのＡＤＣと同等である。図４は、整数値Ｘに対する複数の剰余ｘ_ｉをプロットする。図４において示されるように、０から６４の範囲の任意の整数は、ただ１つのセットの剰余によって表わされ得る。例えば、１０進値３７は、１セットの剰余｛２，１１｝によって表わされ、１０進値９は１セットの剰余｛４，９｝によって表わされる、などである。

図４の例において、法５の剰余は、０から４までの任意の値を取り得る。故に、２進で法５を表わすには３ビットが必要である。また、法１３の剰余は、０から１２までの任意の値を取り得る。故に、２進で法１３を表わすには４ビットが必要である。ＲＮＳＡＤＣは、ＲＮＳ方式の複数の法に対する１セットの剰余として表現される複数のデジタルサンプルを出力する。従って、ＲＮＳ［５，１３］を使用するＲＮＳＡＤＣは、複数のＲＮＳの法の２進表現を出力すべく、７ビットの出力バスを必要とする。このことは、ストレートバイナリの６ビットのＡＤＣと比較して、１ビットのオーバヘッドをもたらす。

この更なるオーバヘッドコストは、６ビットのＡＤＣの例に限定されない。概して、任意の与えられた分解能を実現するためには、ＲＮＳＡＤＣは、ストレートバイナリのＡＤＣと比べてより多くのビットを有する出力バスを必要とするであろう。加えて、ＲＮＳＡＤＣの使用は、ＲＮＳにおいて実行されるべき、後続の信号処理演算を必要とするか、又は、従来の２進に変換されるべき複数のＲＮＳデジタルサンプルを必要とするかのいずれかである。これらの理由のために、ＲＮＳＡＤＣは広くは使用されない。

しかしながら、発明者による研究により、複数のＲＮＳＡＤＣが、位相角測定の状況においては驚くべき利点を提供することが明らかにされた。ＲＮＳアーキテクチャは、位相角測定が行われるトーンである所望のトーンと、ハミング干渉信号との間のスペクトル関係を非相関化する効果を有する。ハミング干渉信号と所望のトーンとの間の一時的コヒーレンスはＲＮＳＡＤＣにおいて減少させられるので、所望のトーンへのハミング干渉信号の影響は、他のＡＤＣ設計に対してよりも、ＲＮＳＡＤＣに対して顕著ではない。

ここで図５を参照すると、位相角を測定するための装置が、本発明の実施形態に従って示される。当該装置は、基準信号のコピーとＤＡＣ１１４の出力信号との間の位相角を測定するための図１の較正器内に含まれて、基準信号の位相が、ＤＳＰ１１２の間に正しく維持されたかどうかをチェックし得る。しかしながら、本発明はこの適用例に限定されず、本発明の複数の実施形態は、位相角測定が必要とされる任意の適用例において使用され得る。

図５において示されるように、当該装置は、ＲＮＳＡＤＣ５１６−１と、ＲＮＳＡＤＣ５１６−１によって出力されるＲＮＳ値を従来の２進値に変換するよう構成されるＲＮＳ−２進変換器５１６−２と、ＲＮＳＡＤＣ５１６−１からのデジタル出力を受信して位相角の大きさθを出力する位相測定モジュール５１６−３とを備える。複数の他の実施形態において、ＲＮＳ−２進変換器５１６−２は省略され得、位相測定モジュール５１６−３は、ＲＮＳＡＤＣ５１６−１によって出力される複数のＲＮＳ値から直接位相角の大きさを計算し得る。

本実施形態において、位相測定モジュール５１６−３は、第１及び第２の直交乗算器５０１、５０２、並びに信号発生器５０３を有する。信号発生器５０３は、ＤＳＰに供給される基準信号（ｒｅｆ）を受信し、基準信号の周波数で、正弦直交基準信号及び余弦直交基準信号を生成するよう構成される。第１及び第２の直交乗算器５０１、５０２は、デジタルＡＤＣ出力信号に正弦直交基準信号及び余弦直交基準信号を乗算して、同相（Ｉ）信号成分及び直交（Ｑ）信号成分を生成するよう構成される。

位相測定モジュール５１６−３は、直交乗算器５０１、５０２の結果を時間で積分するよう構成される第１及び第２の直交積分器５０４、５０５をさらに有する。本実施形態において、直交積分器５０４、５０５は、基準信号（ｒｅｆ）の周波数である基準周波数の整数周期であるように選択される積分期間にわたって積分を実行するよう構成される。基準周波数の整数周期にわたって積分することの効果は、選択的バンドパスフィルタリング機能と同様に、基準周波数以外の複数の周波数におけるＲＦ入力信号のコンテンツのほとんどをカットすることである。これは、積分値が最大となるビンであって、基準周波数に対応するビン、とは別個の複数のビンにおけるハミング干渉信号からのエネルギーを効率的にカットするという利点を有する。

位相測定モジュール５１６−３は、ＣｏｏｒｄｉｎａｔｅＲｏｔａｔｉｏｎＤｉｇｉｔａｌＣｏｍｐｕｔｅｒ（ＣＯＲＤＩＣ）ブロックの形の位相角算出器５０６をさらに有する。ＣＯＲＤＩＣ５０６は、第１及び第２の直交積分器５０４、５０５から積分結果を受信し、Ｉ及びＱの積分結果から逆正接関数を計算して、位相角の大きさθを与えるように構成される。本発明においては、ＣＯＲＤＩＣアルゴリズムが使用されるが、本発明の複数の実施形態はＣＯＲＤＩＣの実装に限定されない。ＣＯＲＤＩＣアルゴリズムは周知のものであり、逆正接関数を連続的に計算するための効率的な方法である。しかしながら、複数の他の実施形態においては、複数の他のアルゴリズムがＣＯＲＤＩＣの代わりに使用され得る。

上述されたように、ストレートバイナリのＡＤＣが使用される場合、ハミング干渉信号が所望のトーンと堅く結合し、ハミング干渉信号からのエネルギーのほとんどが、所望のトーンと同じ周波数において生じるようになる。このことは、所望のトーン、すなわち基準周波数、の周波数ビンにおいて積分器５０４、５０５によって得られる値が、ハミング干渉信号によって著しく影響を及ぼされることを意味する。しかしながら、本発明の複数の実施形態において、ＲＮＳＡＤＣは、ハミング干渉信号と所望のトーンとの間のスペクトル関係を壊し、その結果、ハミング干渉信号からのエネルギーは、多数の周波数ビンにわたって分散される。このエネルギーは積分段階の間は破棄され、所望の周波数ビンにおける値へのハミング干渉信号の影響はそれに応じて減少させられる。

本実施形態において、Ｉ信号成分及びＱ信号成分を得るべく、直交変換の実行前にＲＮＳ−２進変換が実行されるが、複数の他の実施形態においては、異なる時点、例えば、直交乗算器５０１、５０２と積分器５０４、５０５との間においてＲＮＳ−２進変換が実行され得る。

さらに、本実施形態において、位相測定モジュール５１６−３は位相角を測定すべく、Ｉ／Ｑ処理を使用するが、複数の他の実施形態においては、位相測定モジュールは異なる方法によって位相角を得ることができる。例えば、代替的な実施形態において、位相測定モジュールは、フーリエ変換を使用することによってＲＮＳＡＤＣからのデジタルサンプルを解析し、関連する周波数ビンの複素係数からアナログ信号に関する位相情報を推測するよう構成され得る。このアプローチにおいて、基準信号は同じ解析を受け、それから、必要とされる位相角は、その差を計算することによって得られ得る。

ここで図６を参照すると、位相角を測定するための方法が、本発明の実施形態に従って示される。まず、段階Ｓ６０１において、アナログ信号がサンプリングされ、ＲＮＳ値の形の複数のデジタルサンプルに変換される。アナログ信号の各サンプルに対するＲＮＳ値は、１セットの剰余として表現される。段階Ｓ６０１はＲＮＳＡＤＣによって実行されるサンプリング及び変換の機能、例えば、図５のＲＮＳＡＤＣ５１６−１、に対応する。

次に、段階Ｓ６０２において、複数のデジタルサンプルは、ＲＮＳから従来の２値化方式、例えば、ストレートバイナリ、オフセット２進、又は２の補数に変換される。複数のＲＮＳ値を従来の２進値に変換することは、加算器及び乗算器などの標準の２進演算ブロックが使用され得るという利点を有する。段階Ｓ６０２は、図５のＲＮＳ−２進変換器５１６−２によって実行される変換に対応する。あるいは、いくつかの実施形態においては、段階Ｓ６０２は省略され得、位相角は複数のＲＮＳ値から直接計算され得る。複数のＲＮＳ値として複数のデジタルサンプルを保持すると、位相角の大きさがより速く計算されることを可能にし得る。なぜなら、ＲＮＳ算術は桁上げがなく、従来の２進算術に比べてより少ない段階で実行され得るからである。

次に、段階Ｓ６０３において、複数のデジタルサンプルから位相角が測定される。この段階は、図５において示されるものなどの位相角測定モジュールによって実行され得る。しかしながら、上述したように、本発明の複数の実施形態は、位相角を計算するためのＣＯＲＤＩＣアルゴリズムの使用に限定されず、複数の他の実施形態においては、位相角を計算するための複数の異なる方法が使用され得る。

上述されたように、位相測定の適用例において、アナログ−デジタル変換を実行すべくＲＮＳＡＤＣを使用することは、複数の他のＡＤＣ設計に比べ、ＡＤＣ内のハミング干渉信号の影響を減少させるという利点を提供する。図７Ａ、図７Ｂ、図８Ａ及び図８Ｂは、ＲＮＳＡＤＣがストレートバイナリのＡＤＣに代えて使用されるときの、入力信号電力の範囲に対する、キャリア対干渉比（Ｃ／Ｉ）の向上をグラフ表示にて示す。

図７Ａは、従来の１２ビットのＡＤＣ（図７Ａにおける破線）についての、及び、ＲＮＳ［２，３，５，１１，２３］を使用するＲＮＳＡＤＣ（図７Ａにおける実線）についての、フルスケールに対するデシベル（ｄＢＦＳ）単位のトーン電力に対するデシベル（ｄＢ）単位のＣ／Ｉをプロットし、図７Ｂは、１２ビットのＡＤＣとＲＮＳＡＤＣとの間のＣ／Ｉの差をプロットする。ほとんどの入力信号電力について、ＲＮＳＡＤＣは、およそ２０から３０ｄＢの向上を実現している。

発明者による研究によって、その向上が図７Ａ及び図７Ｂにおいて示される１２ビットの例に限定されず、複数のＲＮＳの法の特定の選択に依存するものではないことが分かった。さらなる例として、図８Ａ及び図８Ｂは、ＲＮＳ［５，１１，１９］ＡＤＣ（図８Ａにおける実線）が従来の１０ビットのＡＤＣ（図８Ａにおける破線）に代えて使用されるときの、Ｃ／Ｉ比の向上を示す。

本発明の複数の特定の実施形態が上述されてきたが、当業者ならば、添付の特許請求の範囲において定義される発明の範囲から逸脱することなく、多くの変更形態及び変形形態が可能であることを理解するであろう。

Claims

アナログ信号から位相角を測定するための装置であって、
剰余数系ＲＮＳ方式に従って、第１のアナログ信号から複数のデジタルサンプルを出力する剰余数系ＲＮＳアナログ−デジタル変換器ＡＤＣと、
前記アナログ信号と基準信号との間の位相角を、前記基準信号、及び、前記ＲＮＳＡＤＣによって出力される前記複数のデジタルサンプルに基づいて測定する位相測定モジュールと、を備える
装置。
前記ＲＮＳＡＤＣと前記位相測定モジュールとの間に接続されるＲＮＳ−２進変換器であって、２値化方式に従って、ＲＮＳの前記複数のデジタルサンプルを複数の２進値に変換するＲＮＳ−２進変換器をさらに備え、
前記位相測定モジュールは、前記基準信号、及び、前記ＲＮＳ−２進変換器からの変換された前記複数のデジタルサンプルに基づいて前記位相角を測定する、
請求項１に記載の装置。
前記位相測定モジュールは、
前記基準信号の周波数に従って正弦波形及び余弦波形を生成する直交基準信号発生器と、
同相のＩ信号成分を得るべく、前記複数のデジタルサンプルに前記余弦波形を乗算する第１の乗算器と、
直交Ｑ信号成分を得るべく前記複数のデジタルサンプルに前記正弦波形を乗算する第２の乗算器と、
前記Ｉ信号成分を時間で積分する第１の積分器と、
前記Ｑ信号成分を時間で積分する第２の積分器と、
積分された前記Ｉ信号成分及び前記Ｑ信号成分から前記位相角の大きさを計算する位相角算出器と、を備える、
請求項１又は２に記載の装置。
前記第１の積分器及び前記第２の積分器は、前記基準信号の整数周期に等しい期間にわたって前記Ｉ信号成分及び前記Ｑ信号成分を積分する
請求項３に記載の装置。
前記位相角算出器は、ＣｏｏｒｄｉｎａｔｅＲｏｔａｔｉｏｎＤｉｇｉｔａｌＣｏｍｐｕｔｅｒＣＯＲＤＩＣアルゴリズムを使用して前記位相角の大きさを計算する
請求項３又は４に記載の装置。
入力信号をデジタル信号に変換するアナログ−デジタル変換器ＡＤＣと、前記デジタル信号に対してデジタル信号処理を実行するデジタル信号プロセッサと、処理された前記デジタル信号を出力信号に変換するデジタル−アナログ変換器ＤＡＣとを含む主信号経路と、
前記位相角を測定するために、前記ＤＡＣからの前記出力信号を前記アナログ信号として受信し、前記基準信号は前記ＡＤＣの前の前記主信号経路に注入される、請求項１から５の何れか一項に記載の装置と、を備える
装置。
請求項１から６の何れか一項に記載の装置を備える衛星。
アナログ信号と基準信号との間の位相角を測定するための方法であって、
剰余数系ＲＮＳ方式に従って、前記アナログ信号から複数のデジタルサンプルを出力すべく剰余数系ＲＮＳアナログ−デジタル変換器ＡＤＣを使用する段階と、
前記基準信号及び前記複数のデジタルサンプルに基づいて位相角を測定する段階と、を備える
方法。
２値化方式に従って、ＲＮＳの前記複数のデジタルサンプルを複数の２進値に変換する段階をさらに備え、
前記位相角は前記基準信号、及び変換された前記複数のデジタルサンプルに基づいて測定される
請求項８に記載の方法。
前記位相角を測定する段階は、
前記基準信号の周波数に従って正弦波形及び余弦波形を生成する段階と、
同相のＩ信号成分を得るべく、前記複数のデジタルサンプルに前記余弦波形を乗算する段階と、
直交Ｑ信号成分を得るべく、前記複数のデジタルサンプルに前記正弦波形を乗算する段階と、
前記Ｉ信号成分を時間で積分する段階と、
前記Ｑ信号成分を時間で積分する段階と、
積分された前記Ｉ信号成分及び前記Ｑ信号成分から前記位相角の大きさを計算する段階と、を有する
請求項８又は９に記載の方法。
前記Ｉ信号成分及び前記Ｑ信号成分は、前記基準信号の整数周期に等しい期間にわたって積分される
請求項１０に記載の方法。
前記位相角の大きさは、ＣｏｏｒｄｉｎａｔｅＲｏｔａｔｉｏｎＤｉｇｉｔａｌＣｏｍｐｕｔｅｒＣＯＲＤＩＣアルゴリズムを使用して計算される
請求項１０又は１１に記載の方法。
入力信号をデジタル信号に変換するアナログ−デジタル変換器ＡＤＣと、前記デジタル信号に対してデジタル信号処理を実行するデジタル信号プロセッサと、処理された前記デジタル信号を出力信号に変換するデジタル−アナログ変換器ＤＡＣとを含む主信号経路に前記基準信号を注入する段階と、
前記位相角を測定するために、前記ＤＡＣからの前記出力信号を前記アナログ信号として受信する段階と、をさらに備える
請求項８から１２の何れか一項に記載の方法。