DE102010046187B4

DE102010046187B4 - Schaltung zur Analog-Digital-Umsetzung

Info

Publication number: DE102010046187B4
Application number: DE102010046187A
Authority: DE
Inventors: Dr.-Ing. Samid Lourans; Johannes Schäfer; Thomas Janz
Original assignee: Atmel Automotive GmbH
Current assignee: Atmel Corp
Priority date: 2010-09-23
Filing date: 2010-09-23
Publication date: 2012-08-30
Anticipated expiration: 2030-09-24
Also published as: US20120075135A1; CN102412839A; DE102010046187A1; US8552899B2

Abstract

Schaltung (1) zur Analog-Digital-Umsetzung, – mit einem ersten analogen Mischer (21), der zum Mischen eines ersten Analogsignals (I1) mit einem ersten Oszillatorsignal (LOI1) mit einer ersten Frequenz (f1) eingerichtet ist, – mit einem zweiten analogen Mischer (22), der zum Mischen eines zweiten Analogsignals (I2) mit einem zweiten Oszillatorsignal (LOI2) mit einer zweiten Frequenz (f2) eingerichtet ist, wobei die erste Frequenz (f1) und die zweite Frequenz (f2) unterschiedlich sind, – mit einem Analog-Digital-Umsetzer (30) zur Umsetzung eines Summensignals (SA) in ein Digitalsignal (SD), wobei das Summensignal (SA) ein erstes analoges Ausgangssignal (F1) des ersten analogen Mischers (21) als ersten Summand und ein zweites analoges Ausgangssignal (F2) des zweiten analogen Mischers (22) als zweiten Summand aufweist, – mit einer Steuerungsvorrichtung (40), – bei der die Steuerungsvorrichtung (40) zur Ausgabe des ersten Oszillatorsignals (LOI1) mit dem ersten Mischer (21) und zur Ausgabe des zweiten Oszillatorsignals (LOI2) mit dem...

Description

Die vorliegende Erfindung betrifft eine Schaltung zur Analog-Digital-Umsetzung.
Aus dem Buch „Analoge Schaltungen” von Manfred Seifart, Berlin 2003, Seiten 568 bis 575, ist ein Delta-Sigma Analog-Digital-Umsetzer bekannt. Analog-Digital-Umsetzer werden auch als Analog-Digital-Wandler oder AD-Wandler oder engl. ADC (Analog-Digital-Converter) bezeichnet. Der Delta-Sigma-Analog-Digital-Umsetzer weist beispielsweise einen analogen Modulator und einen digitalen (Tiefpass-)Filter/Dezimierer auf und gibt beispielsweise an einem PCM-Ausgang die Digitaldaten mit der benötigten Wortbreite aus.
Aus der EP 1993212 B1 ist eine Wandlervorrichtung zum Wandeln eines analogen Gleichspannungs-Signals in ein digitales Signal bekannt. Es ist eine Oszillatorvorrichtung zur Ausgabe eines ersten Oszillatorsignals und eines zweiten Oszillatorsignals vorgesehen, wobei das erste Oszillatorsignal und das zweite Oszillatorsignal zueinander phasenstarr und mit gleicher Frequenz aus einem Referenzsignal erzeugt werden. Mit der Oszillatorvorrichtung ist ein analoger Frequenzumsetzer in Form eines analogen Mischers verbunden. Der Frequenzumsetzer ist zum Umsetzen des analogen Gleichspannungs-Signals mittels des ersten Oszillatorsignals in ein umgesetztes Signal in einen ersten Spektralbereich mit einer ersten Mittenfrequenz eingerichtet. Die Wandlervorrichtung weist einen Analog/Digital-Wandler zum Wandeln des umgesetzten Signals in ein umgesetztes digitales Signal auf. Die Wandlervorrichtung weist einen mit der Oszillatorvorrichtung verbundenen digitalen Frequenzumsetzer zum Umsetzen des umgesetzten digitalen Signals mittels des zweiten Oszillatorsignals in einen zweiten Spektralbereich mit einer zweiten Mittenfrequenz auf, um das digitale Signal zu erhalten.
Aus „A survey of CORDIC algorithms for FPGA based computers”, R. Andraka, FPGA 98 Monjterey CA USA, 1998 ist der CORDIC-Algorithmus und mögliche Hardware-Implementierungen – beispielsweise zur Erzeugung von Werten einer Sinusfunktion oder einer Cosinusfunktion – bekannt.
Aus der Druckschrift DE 100 42 959 C1 ist eine Schaltung zur Analog-Digital-Umsetzung bekannt, wobei mehrere analoge Eingangssignale mittels Multiplikation spektral gespreizt und zu einem analogen Summensignal addiert werden, wobei die ausgangsseitige digitale Rückspreizung mittels separater Filter in jedem Kanal erfolgt.
Aus der Druckschrift US 2010/0195669 ist eine Schaltung zur Analog-Digital-Umsetzung mehrerer Analogkanäle unter Verwendung orthogonaler Mischtechniken im Eingangszweig bekannt, wobei die ausgangsseitige Demodulation ebenfalls kanalweise separat erfolgt.
Der Erfindung Liegt die Aufgabe zugrunde, eine Schaltung zur Analog-Digital-Umsetzung möglichst zu verbessern.
Diese Aufgabe wird durch eine Schaltung mit den Merkmalen des unabhängigen Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von abhängigen Ansprüchen und in der Beschreibung enthalten.
Demzufolge ist eine Schaltung zur Analog-Digital-Umsetzung vorgesehen. Die Schaltung weist einen ersten analogen Mischer auf, der zum Mischen eines ersten Analogsignals mit einem ersten Oszillatorsignal eingerichtet ist. Das erste Oszillatorsignal hat eine erste Frequenz. Die Schaltung weist einen zweite analogen Mischer auf, der zum Mischen eines zweiten Analogsignals mit einem zweiten Oszillatorsignal eingerichtet ist. Das zweite Oszillatorsignal hat eine zweite Frequenz. Die erste Frequenz und die zweite Frequenz sind unterschiedlich. Der erste Mischer und der zweite Mischer sind vorzugsweise als passive Mischer ausgebildet.
Die Schaltung weist einen Analog-Digital-Umsetzer zur Umsetzung eines analogen Summensignals in ein Digitalsignal auf. Der Analog-Digital-Umsetzer kann nach einem Verfahren arbeiten, das die für die Umsetzung der gemischten Signale notwendige Bandbreite aufweist. Vorzugsweise ist der Analog-Digital-Umsetzer ein Delta-Sigma-Analog-Digital-Umsetzer. Das analoge Summensignal weist ein erstes analoges Ausgangssignal des ersten analogen Mischers als ersten Summand und ein zweites analoges Ausgangssignal des zweiten analogen Mischers als zweiten Summand auf.
Die Schaltung weist eine Steuerungsvorrichtung zur Ausgabe des ersten Oszillatorsignals und des zweiten Oszillatorsignals auf. Zur Ausgabe ist die Steuerungsvorrichtung mit dem ersten Mischer und mit dem zweiten Mischer verbunden. Beispielsweise werden das erste Oszillatorsignal und das zweite Oszillatorsignal als differenzielles Signal ausgegeben.
Die Steuerungsvorrichtung ist eingerichtet, erste digitale Werte einer ersten Sinusfunktion durch ein Taktsignal getaktet auszugeben. Die erste Sinusfunktion weist die erste Frequenz auf. Die Steuerungsvorrichtung ist eingerichtet, zweite digitale Werte einer zweiten Sinusfunktion durch das Taktsignal getaktet auszugeben. Die zweite Sinusfunktion weist die zweite Frequenz auf. Vorzugsweise wird mittels des ersten Oszillatorsignals eine Amplitudenmodulation und mittels des zweiten Oszillatorsignals ebenfalls eine Amplitudenmodulation durchgeführt.
Die Schaltung weist einen digitalen Multiplizierer auf, dessen erster Eingang mit einem Ausgang des Analog-Digital-Umsetzers und dessen zweiter Eingang mit einem Ausgang der Steuerungsvorrichtung verbunden sind. Der digitale Multiplizierer ist zur Multiplikation des Digitalsignals mit den ersten digitalen Werten der ersten Sinusfunktion und zeitversetzt zur Multiplikation des Digitalsignals mit den zweiten digitalen Werten der zweiten Sinusfunktion eingerichtet. Der digitale Multiplizierer, der Analog-Digital-Umsetzer und die Steuerungsvorrichtung sind derart verschaltet, dass die Multiplikation der ersten Werte mit dem Digitalsignal und die Multiplikation der zweiten Werte mit dem Digitalsignal mittels ein und desselben Multiplizierers erfolgen.
Die Steuerungsvorrichtung ist eingerichtet, die zweiten digitalen Werte zeitlich zwischen den ersten digitalen Werten um zumindest eine Taktperiode des Taktsignals zeitlich versetzt auszugeben. Beispielsweise werden die ersten digitalen Werte und die zweiten digitalen Werte abwechselnd, also zeitlich disjunkt ausgegeben. Hingegen werden die ersten digitalen Werte und die zweiten digitalen Werte nicht gleichzeitig ausgegeben.
Die Schaltung weist ein erstes Register und mit ein zweites Register auf, die mit einem Ausgang des digitalen Multiplizierers verbunden sind. Die Steuerungsvorrichtung ist eingerichtet, die Ergebnisse der Multiplikation des Digitalsignals mit den ersten digitalen Werten im ersten Register durch Steuerung des ersten Registers mittels eines ersten Steuersignals zu speichern. Weiterhin ist die Steuerungsvorrichtung eingerichtet, die Ergebnisse der Multiplikation des Digitalsignals mit den zweiten digitalen Werten im zweiten Register durch Steuerung des zweiten Registers mittels eines zweiten Steuersignals zu speichern.
Durch eine konkrete Ausführung der Erfindung, wie diese in der 4 dargestellt ist, wird der Vorteil erzielt, dass lediglich ein einziger Analog-Digital-Umsetzer benötigt wird. Ebenfalls wird nur eine geringe Anzahl digitaler Multiplizierer benötigt, so dass eine Mehrzahl von eingangsseitigen Analogsignalen durch ein und denselben Multiplizierer ausgewertet werden kann. Aufgrund dieser Anordnung wird daher die benötigte Chipfläche für die Schaltung signifikant reduziert. Die Anzahl der Analog-Digital-Umsetzer und der digitalen Multiplizierer ist zudem von der Anzahl der umzusetzenden Analogsignale unabhängig, so dass die Schaltung auf eine nahezu beliebige Anzahl von Analogsignalen erweiterbar ist, wobei dennoch jeder Digitalwert des zugehörigen umgesetzten Analogsignals nur gering verzögert ausgegeben werden kann.
Gemäß einer vorteilhaften Ausgestaltung ist die Steuerungsvorrichtung zur zeitlich synchronisierten Ausgabe der ersten Werte und des ersten Steuersignals eingerichtet. Vorzugsweise ist die Steuerungsvorrichtung ebenfalls zur zeitlich synchronisierten Ausgabe der zweiten Werte und des zweiten Steuersignals eingerichtet.
In einer bevorzugten Ausgestaltung ist vorgesehen, dass die Schaltung einen ersten Analogeingang zur Eingabe eines ersten analogen Eingangssignals und einen zweiten Analogeingang zur Eingabe eines zweiten analogen Eingangssignals aufweist. Bevorzugt weist die Schaltung eine erste Eingangsschaltung auf, die zur Bildung des ersten Analogsignals aus dem ersten analogen Eingangssignal mit dem ersten Analogeingang verbunden ist. Bevorzugt weist die Schaltung eine zweite Eingangsschaltung auf, die zur Bildung des zweiten Analogsignals aus dem zweiten analogen Eingangssignal mit dem zweiten Analogeingang verbunden ist. In einer besonders einfachen Ausgestaltung weist jede Eingangsschaltung eine Impedanzanpassung und/oder eine Schutzschaltung – beispielsweise eine ESD-Schutzschaltung – auf. In einer bevorzugten Ausgestaltung weist jede Eingangsschaltung einen Filter und/oder einen Spannung-zu-Strom-Wandler und/oder einen Strom-zu-Spannungs-Wandler auf.
Gemäß einer vorteilhaften Weiterbildung weist die Schaltung einen dritten analogen Mischer auf, der zum Mischen eines dritten Analogsignals mit einem dritten Oszillatorsignal eingerichtet ist. Das dritte Oszillatorsignal hat ebenfalls die erste Frequenz. Das dritte Oszillatorsignal ist gegenüber dem ersten Oszillatorsignal um 90° phasenverschoben. Wird das erste Oszillatorsignal als Inphase-Signal bezeichnet, so kann das dritte Oszillatorsignal als zugehöriges Quadraturphase-Signal bezeichnet werden.
Gemäß einer anderen vorteilhaften Weiterbildung weist die Schaltung einen vierten analogen Mischer auf, der zum Mischen eines vierten Analogsignals mit einem vierten Oszillatorsignal eingerichtet ist. Das vierte Oszillatorsignal hat ebenfalls die zweite Frequenz. Das vierte Oszillatorsignal ist gegenüber dem zweiten Oszillatorsignal um 90° phasenverschoben. Die analogen Ausgangssignale des dritten Mischers und des vierten Mischers werden ebenfalls summiert. Demzufolge weist das Summensignal auch das dritte Ausgangsignal des dritten Mischers als dritten Summanden und das vierte Ausgangssignal des vierten Mischers als vierten Summanden auf.
In einer besonders vorteilhaften Weiterbildung ist die Steuerungsvorrichtung eingerichtet, dritte Werte einer ersten Cosinusfunktion getaktet auszugeben. Die erste Cosinusfunktion hat dabei die erste Frequenz. Weiterhin ist die Steuerungsvorrichtung eingerichtet, vierte Werte einer zweiten Cosinusfunktion getaktet auszugeben. Die zweite Cosinusfunktion hat die zweite Frequenz.
Gemäß einer ersten, bevorzugten Weiterbildungsvariante ist die Steuerungsvorrichtung eingerichtet, die dritten Werte und die vierten Werte zeitlich zwischen den ersten Werten und den zweiten Werten um zumindest eine Taktperiode des Taktsignals versetzt auszugeben. Beispielsweise wird mit einem ersten Taktimpuls einer der ersten Werte, mit dem folgenden Taktimpuls einer der dritten Werte, mit dem folgenden Taktimpuls einer der zweiten Werte und mit dem wiederum folgenden Taktimpuls einer der vierten Werte ausgegeben. Vorzugsweise ist der digitale Multiplizierer zur Multiplikation des Digitalsignals mit den dritten Werten der ersten Cosinusfunktion und den vierten Werten der zweiten Cosinusfunktion eingerichtet.
In dieser ersten Weiterbildungsvariante weist die Schaltung ein drittes Register und ein viertes Register auf. Die Steuerungsvorrichtung ist vorzugsweise eingerichtet, die Ergebnisse der Multiplikation mit den dritten Werten im dritten Register durch Steuerung des dritten Registers mittels eines dritten Steuersignals und die Ergebnisse der Multiplikation mit den vierten Werten im vierten Register durch Steuerung des vierten Registers mittels eines vierten Steuersignals zu speichern.
In einer zweiten Weiterbildungsvariante ist die Steuerungsvorrichtung eingerichtet, dritte Werte einer ersten Cosinusfunktion zeitlich synchronisiert mit den ersten Werten durch das Taktsignal getaktet auszugeben. Die erste Cosinusfunktion weist die erste Frequenz auf. Gemäß dieser Weiterbildungsvariante ist die Steuerungsvorrichtung eingerichtet, vierte Werte einer zweiten Cosinusfunktion zeitlich synchronisiert mit den zweiten Werten durch das Taktsignal getaktet auszugeben. Die zweite Cosinusfunktion weist die zweite Frequenz auf.
Bevorzugt weist die Schaltung einen weiteren digitalen Multiplizierer auf, dessen erster Eingang mit dem Ausgang des Analog-Digital-Umsetzers und dessen zweiter Eingang mit einem weiteren Ausgang der Steuerungsvorrichtung verbunden sind. Der Multiplizierer ist vorzugsweise zur Multiplikation des Digitalsignals mit den dritten Werten der ersten Cosinusfunktion und den vierten Werten der zweiten Cosinusfunktion verschaltet, so dass die Multiplikation des Digitalsignals mit den dritten Werten und die Multiplikation des Digitalsignals mit den vierten Werten durch denselben weiteren Multiplizierer erfolgt.
In einer vorteilhaften Weiterbildung weist die Schaltung ein drittes Register und ein viertes Register auf. Die Steuerungsvorrichtung ist bevorzugt eingerichtet, die Ergebnisse der Multiplikation des Digitalsignals mit den dritten Werten im dritten Register durch Steuerung des dritten Registers mittels eines dritten Steuersignals zu speichern. Weiterhin ist die Steuerungsvorrichtung bevorzugt eingerichtet, die Ergebnisse der Multiplikation des Digitalsignals mit den vierten Werten im vierten Register durch Steuerung des vierten Registers mittels eines vierten Steuersignals zu speichern.
Gemäß einer bevorzugten Weiterbildung ist die Steuerungsvorrichtung zur zeitlich verzögerten Ausgabe oder zur Phasendrehung des ersten Oszillatorsignals gegenüber den ersten Werten und/oder des zweiten Oszillatorsignals gegenüber den zweiten Werten und/oder des dritten Oszillatorsignals gegenüber den dritten Werten und/oder des vierten Oszillatorsignals gegenüber den vierten Werten eingerichtet.
Gemäß einer anderen bevorzugten Weiterbildung ist die Steuerungsvorrichtung zur zeitlich verzögerten Ausgabe oder zur Phasendrehung der ersten Werte gegenüber dem ersten Oszillatorsignal und/oder der zweiten Werte gegenüber dem zweiten Oszillatorsignal und/oder der dritten Werte gegenüber dem dritten Oszillatorsignal und/oder der vierten Werte gegenüber dem vierten Oszillatorsignal eingerichtet ist. Durch eine Einstellung der Verzögerung der Ausgabe oder der Phasendrehung kann insbesondere die Signalverzögerung durch den Analog-Digital-Umsetzer ausgeglichen werden. Beispielsweise werden die Werte oder Oszillatorsignal mit einer gedrehten Phase durch die Steuerungsvorrichtung direkt erzeugt. Auch ist es möglich, dass die Steuerungsvorrichtung eine einstellbare Verzögerungsvorrichtung zur einstellbaren zeitlichen Verzögerung der Ausgabe des ersten Oszillatorsignals und/oder des zweiten Oszillatorsignals und/oder des dritten Oszillatorsignals und/oder des vierten Oszillatorsignals und/oder der ersten Werte und/oder der zweiten Werte und/oder der dritten Werte und/oder der vierten Werte aufweist.
In einer anderen vorteilhaften Weiterbildung ist vorgesehen, dass die Steuerungsvorrichtung eine Generatorvorrichtung, insbesondere mit einem CORDIC-Algorithmus, zur Ausgabe der ersten Werte und/oder der zweiten Werte und/oder der dritten Werte und/oder der vierten Werte und/oder des ersten Oszillatorsignals und/oder des zweiten Oszillatorsignals und/oder des dritten Oszillatorsignals und/oder des vierten Oszillatorsignals aufweist. Dabei ist die Generatorvorrichtung vorzugsweise eingerichtet die Werte und Oszillatorsignale mit der eingestellten Phasendrehung zu erzeugen.
In einer bevorzugten Anwendung der Analog-Digital-Umsetzung weist die Schaltung Anschlüsse zum Anschluss von Akkumulatorzellen auf. Die Akkumulatorzellen sind insbesondere in Reihe geschaltet, wobei durch die Schaltung jede Zellenspannung jeder einzelnen Akkumulatorzelle überwacht wird. Durch die Schaltung der 2 kann eine nahezu unverzögerte Überwachung aller Zellenspannungen erzielt werden.
Die zuvor beschriebenen Weiterbildungsvarianten sind sowohl einzeln als auch in Kombination besonders vorteilhaft. Dabei können sämtliche Weiterbildungsvarianten untereinander kombiniert werden. Einige mögliche Kombinationen sind in der Beschreibung der Ausführungsbeispiele der Figuren erläutert. Diese dort dargestellten Möglichkeiten von Kombinationen der Weiterbildungsvarianten sind jedoch nicht abschließend.
Im Folgenden wird die Erfindung durch Ausführungsbeispiele anhand zeichnerischer Darstellungen näher erläutert.
Dabei zeigen
1 einen schematischen Blockschaltplan eines ersten Ausführungsbeispiels,
2 einen schematischen Blockschaltplan eines zweiten Ausführungsbeispiels,
3 ein schematisches Diagramm zum zweiten Ausführungsbeispiel,
4 einen schematischen Blockschaltplan eines dritten Ausführungsbeispiels, und
5 ein schematisches Diagramm zum dritten Ausführungsbeispiel.
In 1 ist ein einfaches Ausführungsbeispiel als Blockschaltplan dargestellt. Die Schaltung 1 weist einen Delta-Sigma-Analog-Digital-Umsetzer 30 auf, der eingerichtet ist, das analoge Summensignal S_A in ein Digitalsignal S_D umsetzen und am Ausgang 39 auszugeben. Die Schaltung 1 weist einen ersten analogen Mischer 21 und einen zweiten analogen Mischer 22 auf. Der erste analoge Mischer 21 ist zum Mischen eines ersten Analogsignals I₁ mit einem ersten Oszillatorsignal LO_I1 eingerichtet. Das erste Oszillatorsignal LO_I1 hat eine erste Frequenz f₁.
Der zweite analoge Mischer 22 ist zum Mischen eines zweiten Analogsignals I₂ mit einem zweiten Oszillatorsignal LO_I2 eingerichtet. Das zweite Oszillatorsignal LO_I2 hat eine zweite Frequenz f₂. Die erste Frequenz f_' und die zweite Frequenz f₂ sind unterschiedlich. Beispielsweise unterscheiden sich die erste Frequenz f₁ und die zweite Frequenz f₂ um 10 kHz.
Die Schaltung ist eingerichtet, ein erstes analoges Ausgangssignal F₁ des ersten analogen Mischers 21 und ein zweites analoges Ausgangssignal F₂ des zweiten analogen Mischers 22 zu summieren und ein Summensignal SA zu bilden. Beispielsweise weist die Schaltung 1 zur Summation einen analogen Spannungsaddierer oder einen Knoten zur Summation von analogen Strömen als Ausgangssignale F₁, F₂ auf. Der Delta-Sigma-Analog-Digital-Umsetzer 30 ist eingerichtet, das Summensignals S_A in ein Digitalsignal S_D umzusetzen. Das Digitalsignal S_D beinhaltet dabei die Information beider eingangsseitiger Analogsignale I₁, I₂, die mittels eines digitalen Multiplizierers 50 und einer Steuerungsvorrichtung 40 wieder in zwei Register 61 und 62 getrennt werden.
Dabei ist die Steuerungsvorrichtung 40 zur Ausgabe des ersten Oszillatorsignals LO_I1 an den ersten Mischer 21 und des zweiten Oszillatorsignals LO_I2 an den zweiten Mischer 22 eingerichtet. Ebenfalls ist die Steuerungsvorrichtung 40 eingerichtet, erste digitale Werte X₁(t) einer ersten, die erste Frequenz f₁ aufweisenden Sinusfunktion und zweite digitale Werte X₂(t) einer zweiten, die zweite Frequenz f₂ aufweisenden Sinusfunktion an den Eingang 59 des digitalen Multiplizierers 50 auszugeben. Die Ausgabe der ersten digitalen Werte X₁(t) und der zweiten digitalen Werte X₂(t) am Ausgang 49 der Steuerungsvorrichtung 40 ist hierzu durch ein Taktsignal CLK getaktet, wie dies in 3 beispielhaft dargestellt ist. Zur Multiplikation des Digitalsignals S_D mit den ersten Werten X₁(t) und den zweiten Werten X₂(t) ist ein erster Eingang 58 des digitalen Multiplizierers 50 mit dem Ausgang 39 des Delta-Sigma-Analog-Digital-Umsetzers 30 verbunden.
Um die digitalen Informationen im Digitalsignal S_D zu trennen, ist die Steuerungsvorrichtung 40 eingerichtet, die zweiten Werte X₂(t) zeitlich zwischen den ersten Werten X₁(t) auszugeben. Die zweiten Werte X₂(t) und die ersten Werte X₁(t) werden also nicht zum gleichen (Takt-)Zeitpunkt ausgegeben. Die Steuerungsvorrichtung 40 ist eingerichtet, die zweiten Werte X₂(t) und die ersten Werte X₁(t) um zumindest eine Taktperiode T_CLK des Taktsignals CLK versetzt auszugeben, wie dies beispielhaft in der 3 schematisch dargestellt ist.
Synchron zur Ausgabe der ersten Werte X₁(t) wird das erste Register 61 durch die Steuerungsvorrichtung 40 mittels eines ersten Steuersignals en₁ angesteuert. Dabei wird das Multiplikationsergebnis für jeden der ersten Werte X₁(t) in dem ersten Register 61 gespeichert. Synchron zur Ausgabe der zweiten Werte X₂(t) wird das zweite Register 62 durch die Steuerungsvorrichtung 40 mittels eines zweiten Steuersignals en₂ angesteuert. Dabei wird das Multiplikationsergebnis für jeden der zweiten Werte X₂(t) in dem zweiten Register 62 gespeichert.
In 2 ist ein Ausführungsbeispiel einer Schaltung 1 zur Analog-Digital-Umsetzung von acht Spannungen U₁, U₂, U₃, U₄, U₅, U₆, U₇, U₈ von acht Akkumulatorzellen C1, C2, C3, C4, C5, C6, C7, C8 dargestellt.
Die Schaltung 1 weist einen ersten Analogeingang 11 zur Eingabe eines ersten analogen Eingangssignals U₁ auf, wobei das erste Eingangssignal U₁ der ersten Zellenspannung U₁ der ersten Akkumulatorzelle C1 entspricht. Die Schaltung 1 weist einen zweiten Analogeingang 12 zur Eingabe eines zweiten analogen Eingangssignals U₂ auf, wobei das zweite Eingangssignal U₂ der zweiten Zellenspannung U₂ der zweiten Akkumulatorzelle C2 entspricht. Die Schaltung 1 weist weiterhin einen dritten Analogeingang 13 zur Eingabe eines dritten analogen Eingangssignals U₃ auf, wobei das dritte Eingangssignal U₃ der dritten Zellenspannung U₃ der dritten Akkumulatorzelle C3 entspricht. Die Schaltung 1 weist zudem einen vierten Analogeingang 14 zur Eingabe eines vierten analogen Eingangssignals U₄ auf, wobei das vierte Eingangssignal U₄ der vierten Zellenspannung U₄ der vierten Akkumulatorzelle C4 entspricht.
In 2 sind zudem die Analogeingänge 15, 16, 17 und 18 für die Zellenspannungen U₅, U₆, U₇, U₈ dargestellt. Alternativ kann die Schaltung 1 für eine größere oder eine kleinere Zahl von Analogeingängen ausgebildet sein. Im Ausführungsbeispiel der 2 ist jedem Analogeingang 11, 12, 13, 14, 15, 16, 17, 18 jeweils ein analoger Tiefpassfilter 71-1, 71-2, 71-3, 71-4, 71-5, 71-6, 71-7, 71-8 zur Ausfilterung von Störsignalen nachgeschaltet. Jedem analogem Tiefpassfilter 71-1, 71-2, 71-3, 71-4, 71-5, 71-6, 71-7, 71-8 ist ein analoger Spannungs-zu-Strom-Wandler 72-1, 72-2, 72-3, 72-4, 72-5, 72-6, 72-7, 72-8 nachgeschaltet. Der Spannungs-zu-Strom-Wandler 72-1, 72-2, 72-3, 72-4, 72-5, 72-6, 72-7, 72-8 ist eingerichtet, die gefilterte Spannung am Ausgang des jeweiligen analogen Tiefpassfilters 71-1, 71-2, 71-3, 71-4, 71-5, 71-6, 71-7, 71-8 in einen proportionalen Strom I₁, I₂, I₃, I₄, I₅, I₆, I₇, I₈ (als Analogsignale I₁, I₂, I₃, I₄, I₅, I₆, I₇, I₈) umzuwandeln.
Die Schaltung 1 weist einen ersten analogen Mischer 21 auf, der mit dem ersten Analogeingang 11 über den Tiefpassfilter 71-1 und den Spannungs-zu-Strom-Wandler 72-1 verbunden ist. Der erste Mischer 21 ist zum Mischen eines ersten Analogsignals I₁ mit einem ersten Oszillatorsignal LO_I1 eingerichtet. Das erste Analogsignal I₁ ist der erste Ausgangsstrom I₁ des ersten Spannungs-zu-Strom-Wandler 72-1. Das erste Oszillatorsignal LO_I1 hat eine erste Frequenz f₁, beispielsweise 100 kHz. Unter dem ersten analogen Mischer 21 ist dabei jeglicher analoger Frequenzumsetzer zu verstehen, der zum Umsetzen des ersten Analogsignals I₁ mittels des ersten Oszillatorsignals LO_I1 in ein erstes umgesetztes Signal F₁ in einen ersten Spektralbereich mit einer ersten Mittenfrequenz eingerichtet ist.
Die Schaltung 1 weist einen zweiten analogen Mischer 22 auf, der mit dem zweiten Analogeingang 12 über den Tiefpassfilter 71-2 und den Spannungs-zu-Strom-Wandler 72-2 verbunden ist. Der zweite Mischer 22 ist zum Mischen des zweiten Analogsignals I₂ mit einem zweiten Oszillatorsignal LO_I1 eingerichtet. Das zweite Analogsignal I₂ ist der zweite Ausgangsstrom 12 des zweiten Spannungs-zu-Strom-Wandler 72-2. Das zweite Oszillatorsignal LO_I1 hat eine zweite Frequenz f₂, beispielsweise 110 kHz. Unter dem zweiten analogen Mischer 22 ist dabei jeglicher analoger Frequenzumsetzer zu verstehen, der zum Umsetzen des zweiten Analogsignals I₂ mittels des zweiten Oszillatorsignals LO₁₂ in ein zweites umgesetztes Signal F₂ in einen zweiten Spektralbereich mit einer zweiten Mittenfrequenz eingerichtet ist.
Die Schaltung 1 weist einen dritten analogen Mischer 23 auf, der mit dem dritten Analogeingang 13 über den Tiefpassfilter 71-3 und den Spannungs-zu-Strom-Wandler 72-3 verbunden ist. Der dritte Mischer 23 ist zum Mischen des dritten Analogsignals I₃ mit einem dritten Oszillatorsignal LO_Q1 eingerichtet. Das dritte Analogsignal I₃ ist der dritte Ausgangsstrom I₃ des dritten Spannungs-zu-Strom-Wandler 72-3. Das dritte Oszillatorsignal LO_Q1 hat die erste Frequenz f₁ und ist gegenüber dem ersten Oszillatorsignal LO_I1 (Inphase-Signal) um 90° phasenverschoben (Quadraturphase-Signal). Unter dem dritten analogen Mischer 23 ist dabei jeglicher analoger Frequenzumsetzer zu verstehen, der zum Umsetzen des dritten Analogsignals I₃ mittels des dritten Oszillatorsignals LO_Q1 in ein drittes umgesetztes Signal F₃ in den ersten Spektralbereich mit der ersten Mittenfrequenz eingerichtet ist. Das erste Oszillatorsignal LO_I1 und das dritte Oszillatorsignal LO_Q1 können zum Beispiel 90° zueinander phasenverschobene Rechtecksignale mit der ersten Frequenz f₁ sein.
Die Schaltung 1 weist einen vierten analogen Mischer 24 auf, der mit dem vierten Analogeingang 14 über den Tiefpassfilter 71-4 und den Spannungs-zu-Strom-Wandler 72-4 verbunden ist. Der vierte Mischer 24 ist zum Mischen des vierten Analogsignals I₄ mit einem vierten Oszillatorsignal LO_Q2 eingerichtet. Das vierte Analogsignal I₄ ist der vierte Ausgangsstrom I₄ des vierten Spannungs-zu-Strom-Wandler 72-4. Das vierte Oszillatorsignal LO_Q2 hat die zweite Frequenz f₂ und ist gegenüber dem zweiten Oszillatorsignal LO_Q2 (Inphase-Signal) um 90° phasenverschoben (Quadraturphase-Signal). Unter dem vierten analogen Mischer 24 ist dabei jeglicher analoger Frequenzumsetzer zu verstehen, der zum Umsetzen des vierten Analogsignals I₄ mittels des vierten Oszillatorsignals LO_Q2 in ein viertes umgesetztes Signal F₄ in den zweiten Spektralbereich mit der zweiten Mittenfrequenz eingerichtet ist. Das zweite Oszillatorsignal LO_Q2 und das vierte Oszillatorsignal LO_Q2 können zum Beispiel 90° zueinander phasenverschobene Rechtecksignale mit der zweiten Frequenz f₂ sein.
Die Schaltung 1 der 2 weist einen fünften Mischer 25 zum Umsetzen eines fünften Analogsignals I₅ mittels eines fünften Oszillatorsignals LI_I3 mit einer dritten Frequenz f₃ – beispielsweise 120 kHz – in ein fünftes umgesetztes Signal F₅ und einen siebten Mischer 27 zum Umsetzen eines siebten Analogsignals I₇ mittels eines siebten Oszillatorsignals LO_Q3 mit der dritten Frequenz f₃ in ein siebtes umgesetztes Signal F₇ auf. Dabei sind das fünfte Oszillatorsignal LO_I3 und das siebte Oszillatorsignal LO_Q3 zueinander 90° phasenverschoben.
Die Schaltung 1 der 2 weist einen sechsten Mischer 26 zum Umsetzen eines sechsten Analogsignals I₆ mittels eines sechsten Oszillatorsignals LO_I4 mit einer vierten Frequenz f₄ – beispielsweise 130 kHz – in ein sechstes umgesetztes Signal F₆ und einen achten Mischer 28 zum Umsetzen eines achten Analogsignals I₈ mittels eines achten Oszillatorsignals LO_Q4 mit der vierten Frequenz f₄ in ein achtes umgesetztes Signal F₈ auf. Dabei sind das sechste Oszillatorsignal LO_I4 und das achte Oszillatorsignal LO_Q4 zueinander 90° phasenverschoben.
Die erste Frequenz f₁, die zweite Frequenz f₂, die dritte Frequenz f₃ und die vierte Frequenz f₄ sind alle voneinander verschieden.
Im Ausführungsbeispiel der 2 sind die umgesetzten Signale F1, F2, F3, F4, F5, F6, F7, F8 Ströme, die im Knoten 29 summiert werden. Alternativ könnten auch Spannungen mittels eines analogen Summierers (nicht dargestellt) summiert werden. Im Ausführungsbeispiel der 2 sind die analogen Mischer 21, 22, 23, 24, 25, 26, 27, 28 als passive Mischer ausgebildet. Beispielsweise weist jeder analoge Mischer 21, 22, 23, 24, 25, 26, 27, 28 vier Feldeffekttransistoren auf, die durch das jeweilige Oszillatorsignal LO_I1, LO_Q1, LO_I2, LO_Q2, LO_I3, LO_Q3, LO_I4, LO_Q4 geschalten werden. Vorzugsweise sind die Mischer 21, 22, 23, 24, 25, 26, 27, 28 für differentielle Ausgangssignale F₁, F₂, F₃, F₄, F₅, F₆, F₇, F₈ ausgebildet (in 2 nicht dargestellt).
Die Schaltung der 2 weist einen Delta-Sigma-Analog-Digital-Umsetzer 30 zur Umsetzung eines analogen Summensignals S_A in ein Digitalsignal S_D auf. Durch die Summation der Ströme F1 bis F8 durch den Knoten 29 weist das analoge Summensignal S_A alle Ausgangssignale F1 bis F8 der analogen Mischers 21, 22, 23, 24, 25, 26, 27 und 28 als Summanden auf. Vorzugsweise ist der Eingang des Delta-Sigma-Analog-Digital-Umsetzers 30 differentiell ausgebildet. Der Delta-Sigma-Analog-Digital-Umsetzer 30 ist an sich bekannt und weist beispielsweise einen Modulator und einen Filter/Dezimierer (in 2 nicht dargestellt) auf. Der Delta-Sigma-Analog-Digital-Umsetzer 30 ist beispielsweise zur 100-fachen Überabtastung (engl. oversampling) ausgebildet. Am Ausgang 39 des Delta-Sigma-Analog-Digital-Umsetzers 30 wird das Digitalsignal S_D ausgegeben, das eine für die benötigte Genauigkeit erforderliche Wortbreite – beispielsweise 16 Bit – aufweist.
Die Schaltung 1 der 2 weist eine Steuerungsvorrichtung 40 auf, die durch einen Taktgenerator 90 mit dem Taktsignal CLK getaktet ist. Die Steuerungsvorrichtung 40 weist acht Ausgänge 46 zur Ausgabe der Oszillatorsignale LO_I1, LO_Q1, LO_I2, LO_Q2, LO_I3, LO_Q3, LO_I4, LO_Q4 auf, die mit den Mischern 21, 22, 23, 24, 25, 26, 27, 28 verbunden sind.
Die Steuerungsvorrichtung 40 ist eingerichtet, erste digitale Werte X₁(t) einer ersten Sinusfunktion mit der ersten Frequenz f₁ durch das Taktsignal CLK getaktet am Ausgang 49 auszugeben. Die erste Sinusfunktion X₁(t) = sin (2π f₁·(t·N₁(CLK)) (1) gilt für das Ausführungsbeispiel der 2, wobei N₁(CLK) jeder erste Taktimpuls in einer Reihe von vier Taktimpulsen ist. Die erste Sinusfunktion X₁(t) ist dabei zum ersten Oszillatorsignal LO_I1 zugehörig, weist dieselbe erste Frequenz f₁ auf und ist zum ersten Oszillatorsignal LO_I1 phasenstarr ausgebildet.
Die Steuerungsvorrichtung 40 ist zudem eingerichtet, zweite digitale Werte X₂(t) einer zweiten Sinusfunktion mit der zweiten Frequenz f₂ durch das Taktsignal CLK getaktet am Ausgang 49 auszugeben. Die zweite Sinusfunktion X₂(t) = sin (2π f₂·(t·N₂(CLK)) (2) gilt für das Ausführungsbeispiel der 2, wobei N₂(CLK) jeder zweite Taktimpuls in einer Reihe von vier Taktimpulsen ist. Die zweite Sinusfunktion X₂(t) ist dabei zum zweiten Oszillatorsignal LO_I2 zugehörig, weist dieselbe zweite Frequenz f₂ auf und ist zum zweiten Oszillatorsignal LOI2 phasenstarr ausgebildet.
Die Steuerungsvorrichtung 40 ist eingerichtet, dritte digitale Werte X₃(t) einer ersten Cosinusfunktion mit der ersten Frequenz f₁ durch das Taktsignal CLK getaktet am Ausgang 48 auszugeben. Die erste Cosinusfunktion X₃(t) = cos (2π f₁·(t·N₁(CLK)) (3) gilt für das Ausführungsbeispiel der 2, wobei N₁(CLK) jeder erste Taktimpuls in einer Reihe von vier Taktimpulsen ist. Die erste Cosinusfunktion X₁(t) ist dabei zum dritten Oszillatorsignal LO_Q1 zugehörig, weist dieselbe erste Frequenz f₁ auf und ist zum dritten Oszillatorsignal LO_Q1 phasenstarr ausgebildet. Die dritten digitalen Werte X₃(t) werden mit denselben Taktimpulsen ausgegeben wie die ersten digitalen Werte X₁(t).
Die Steuerungsvorrichtung 40 ist eingerichtet, vierte digitale Werte X₄(t) einer zweiten Cosinusfunktion mit der zweiten Frequenz f₂ durch das Taktsignal CLK getaktet am Ausgang 48 auszugeben. Die zweite Cosinusfunktion X₄(t) = cos (2π f₂·(t·N₂(CLK)) (4) gilt für das Ausführungsbeispiel der 2, wobei N₂(CLK) jeder zweite Taktimpuls in einer Reihe von vier Taktimpulsen ist. Die zweite Cosinusfunktion X₂(t) ist dabei zum vierten Oszillatorsignal LO_Q2 zugehörig, weist dieselbe zweite Frequenz f₂ auf und ist zum vierten Oszillatorsignal LO_Q2 phasenstarr ausgebildet. Die vierten digitalen Werte X₄(t) werden mit denselben Taktimpulsen ausgegeben wie die zweiten digitalen Werte X₂(t).
Im Ausführungsbeispiel der 2 ist die Steuerungsvorrichtung 40 eingerichtet, zudem Werte der Sinusfunktionen X₅(t) und X₇(t) zugehörig zum fünften Oszillatorsignal LO_I3 beziehungsweise siebten Oszillatorsignal LO_I4 am Ausgang 49 und zudem Werte der Cosinusfunktionen X₆(t) und X₈(t) zugehörig zum sechsten Oszillatorsignal LO_Q3 beziehungsweise achten Oszillatorsignal LO_Q4 am Ausgang 48 durch das Taktsignal (CLK) getaktet auszugeben.
Die ausgegebenen Werte sind in einem Diagramm in der 3 schematisch bezüglich der Zeit t dargestellt. Im oberen Bereich des Diagramms ist das Taktsignal CLK dargestellt. Unterhalb des Taktsignals CLK sind der Verläufe der ersten Werte X₁(t) der ersten Sinusfunktion und der dritten Werte X₃(t) der ersten Cosinusfunktion mit der Frequenz f₁ durch Kreuze dargestellt. Unterhalb der ersten und dritten Werte X₁(t), X₃(t) sind der Verläufe der zweiten Werte X₂(t) der zweiten Sinusfunktion und der vierten Werte X₄(t) der zweiten Cosinusfunktion mit der Frequenz f₂ durch Kreuze dargestellt.
Die Steuerungsvorrichtung 40 der 2 ist eingerichtet, die zweiten digitalen Werte X₂(t) zeitlich zwischen den ersten digitalen Werten X₁(t) auszugeben. Die zweiten Werte X₂(t) werden um eine Taktperiode T_CLK des Taktsignals CLK zeitlich versetzt nach den ersten Werten X₁(t) auszugeben. Die fünften Werte X₅(t) und sechsten Werte X₆(t) werden ebenfalls zeitlich zwischen den ersten digitalen Werten X₁(t) ausgegeben. Die Werte X₁(t) bis X₈(t) werden paarweise mit einer Taktperiode T_CLK zeitlich beabstandet aufeinander folgend ausgegeben, wie in der 3 schematisch dargestellt ist.
Die Schaltung 1 der 2 weist einen ersten digitalen Multiplizierer 50 und einen zweiten digitalen Multiplizierer 51 auf. Ein erster Eingang 58 des ersten digitalen Multiplizierers 50 ist mit einem Ausgang 39 des Delta-Sigma-Analog-Digital-Umsetzers 30 verbunden. Ein zweiter Eingang 59 des ersten digitalen Multiplizierers 50 ist mit einem ersten Ausgang 49 der Steuerungsvorrichtung 40 verbunden, wobei an dem ersten Ausgang 49 der Steuerungsvorrichtung 40 die Werte X₁(t), X₂(t), X₅(t), X₆(t) der Sinusfunktionen ausgegeben werden. Der erste digitale Multiplizierer 50 ist zur Multiplikation des Digitalsignals S_D mit den ersten digitalen Werten X₁(t) der ersten Sinusfunktion, den zweiten digitalen Werten X₂(t) der zweiten Sinusfunktion und entsprechend mit den fünften Werten X₅(t) und sechsten Werten X₆(t) eingerichtet.
Ein erster Eingang 56 des zweiten digitalen Multiplizierers 51 ist mit einem Ausgang 39 des Delta-Sigma-Analog-Digital-Umsetzers 30 verbunden. Ein zweiter Eingang 57 des zweiten digitalen Multiplizierers 51 ist mit einem zweiten Ausgang 48 der Steuerungsvorrichtung 40 verbunden, wobei an dem zweiten Ausgang 48 der Steuerungsvorrchtung 40 die Werte X₃(t), X₄(t), X₇(t), X₈(t) der Cosinusfunktionen ausgegeben werden. Der zweite digitale Multiplizierer 51 ist zur Multiplikation des Digitalsignals S_D mit den dritten digitalen Werten X₃(t) der ersten Cosinusfunktion, den vierten digitalen Werten X₄(t) der zweiten Cosinusfunktion und entsprechend mit den siebten Werten X₇(t) und achten Werten X₈(t) eingerichtet.
Die Schaltung 1 der 2 weist ein erstes Register 61, ein zweites Register 62, ein drittes Register 63, ein viertes Register 64, ein fünftes Register 65, ein sechstes Register 66, ein siebtes Register 67 und ein achtes Register 68 auf. Die Register 61, 62, 65, und 66 sind mit dem Ausgang des ersten digitalen Multiplizierers 50 verbunden. Die Register 63, 64, 67 und 68 sind mit dem Ausgang des zweiten digitalen Multiplizierers 51 verbunden. Den Registern 61 bis 68 ist jeweils digitales Tiefpassfilter 73-1, 73-2, 73-3, 73-4, 73-5, 73-6, 73-7 und 73-8 nachgeschaltet. Im Ausführungsbeispiel der 2 sind Ausgänge der Register 61–68 über die Filter 73-1 bis 73-8 mit einer Recheneinheit 100, beispielsweise einem digitalen Signalprozessor DSP, verbunden. Jedes der Register 61–68 ist den jeweiligen Werten X₁(t)–X₈(t) zugehörig.
Die Steuerungsvorrichtung 40 ist eingerichtet, die Ergebnisse der Multiplikation des Digitalsignals S_D mit den ersten digitalen Werten X₁(t) im ersten Register 61 durch Steuerung des ersten Registers 61 mittels eines ersten Steuersignals en₁ am Steuerausgang 47 und die Ergebnisse der Multiplikation des Digitalsignals S_D mit den zweiten digitalen Werten X₂(t) im zweiten Register 62 durch Steuerung des zweiten Registers 62 mittels eines zweiten Steuersignals en₂ am Steuerausgang 47 zu speichern.
Die Steuerungsvorrichtung 40 ist eingerichtet, die Ergebnisse der Multiplikation des Digitalsignals S_D mit den dritten digitalen Werten X₃(t) im dritten Register 63 durch Steuerung des dritten Registers 63 mittels eines dritten Steuersignals en₃ am Steuerausgang 47 und die Ergebnisse der Multiplikation des Digitalsignals S_D mit den vierten digitalen Werten X₄(t) im vierten Register 64 durch Steuerung des vierten Registers 64 mittels eines vierten Steuersignals en₄ am Steuerausgang 47 zu speichern.
Dabei werden das erste Register 61 und das dritte Register 63 insbesondere zeitgleich durch die Steuersignale en₁ und en₃ zur Speicherung gesteuert. Ebenso werden das zweite Register 62 und das vierte Register 64 insbesondere zeitgleich durch die Steuersignale en₂ und en₄ zur Speicherung gesteuert. Entsprechend werden die Register 65 bis 68 durch die Steuersignale en₅, en₆, en₇, en₈ gesteuert.
Die Steuerungsvorrichtung 40 weist einen Generator 41 zur Erzeugung der Werte X₁(t) bis X₈(t) der Sinusfunktionen und Cosinusfunktionen mit den unterschiedlichen Frequenzen f₁, f₂, f₃, f₄ auf. Im Ausführungsbeispiel der 2 ist der Generator 41 als Hardware-Implementierung des CORDIC-Algorithmus ausgebildet. Die Hardware-Implementierung des CORDIC-Algorithmus ist an sich bekannt und für eine vereinfachte Darstellung in der 2 nicht näher erläutert. Die Steuerungsvorrichtung 40 weist zwei Verzogerungsvorrichtungen 44 und 45 auf, um die erzeugten Sinus-Werte und Cosinus-Werte zur Ausgabe zeitlich zu verzögern.
Die Steuerungsvorrichtung 40 ist eingerichtet, aus den Sinus-Werten und Cosinus-Werten mittels des höchstwerten Bits MSB (MSB – engl. Most Significant Bit) Rechtecksignale als Oszillatorsignale LO_I1 bis LO_Q4 für die Mischer 21 bis 28 erzeugt. Die Steuerungsvorrichtung 40 weist eine weitere Verzögerungsvorrichtung 43 auf, um die erzeugten Oszillatorsignale LO_I1 bis LO_Q4 zur Ausgabe zeitlich zu verzögern. Die Steuerungsvorrichtung 40 ist mittels der Verzögerungseinrichtungen 43, 44, 45 eingerichtet, die im Digitalsignal S_D enthaltenen Phasen der umgesetzten Signale F1 bis F8 auf die Phase der Werte X₁(t) bis X₈(t) – beispielsweise auf einen Wert im Bereich von 0° Phasenverschiebung – einzustellen. Die Steuerungsvorrichtung 40 weist eine Logik 42 auf, die zur Steuerung der Verzögerungsvorrichtungen 43, 44, 45 und der Register 61, 62, 63, 64, 65, 66, 67, 68 eingerichtet ist.
In 4 ist eine Schaltung 1 eines bevorzugten Ausführungsbeispiels der Erfindung als schematisches Blockschaltbild dargestellt. Das Ausführungsbeispiel der 4 weist viele Ähnlichkeiten mit dem Ausführungsbeispiel der 2 auf. Die Analogseite A der Schaltung 1 zur Erzeugung des differentiellen Summensignals S_A ist identisch. Es kann jede Art von Analog-Digital-Umsetzer 30 – beispielsweise nach dem Wageverfahren oder dem Parallelverfahren – verwendet werden, der eine ausreichende Bandbreite aufweist, vorzugsweise ist der Analog-Digital-Umsetzer 30 ein Delta-Sigma-Analog-Digital-Umsetzer.
Die Schaltung 1 weist auf der Digitalseite D genau einen digitalen Multiplizierer 50 auf, der alle Werte Y₁(t), Y₂(t), Y₃(t), Y₄(t), Y₅(t), Y₆(t), Y₇(t), Y₈(t) aller Sinusfunktionen und aller Cosinusfunktionen aller Frequenzen mit einem am Ausgang 39 des digitalen Multiplizierers 50 ausgegebenen Digitalsignal S_D multipliziert. Im Unterschied zum Ausführungsbeispiel der 2 werden auch die Werte Y₁(t) und Y₃(t) der Sinusfunktion und der Cosinusfunktion mit derselben Frequenz f₁ zeitversetzt am Ausgang 49 der Steuerungsvorrichtung 40 ausgegeben.
Die Steuerungsvorrichtung 40 ist eingerichtet, die Ergebnisse der Multiplikation des Digitalsignals S_D mit den digitalen Werten Y₁(t), Y₂(t), Y₃(t), Y₄(t), Y₅(t), Y₆(t), Y₇(t), Y₈(t) in Registern 61, 62, 63, 64, 65, 66, 67, 68 durch Steuerung des jeweiligen Registers 61, 62, 63, 64, 65, 66, 67, 68 mittels eines Steuersignals en₁, en₂, en₃, en₄, en₅, en₆, en₇, en₈ am Steuerausgang 47 zu speichern. Die gespeicherten Ergebnisse der Multiplikation werden durch nachgeschaltete digitale Tiefpassfilter 73-1 bis 73-8 gefilter.
Alle Register 61, 62, 63, 64, 65, 66, 67, 68 werden zu unterschiedlichen Zeitpunkten durch die Steuersignale en₁ bis en₈ zur Speicherung gesteuert. Ein Diagramm mit den Ausgegebenen digitalen Werten Y₁(t), Y₂(t), Y₃(t), Y₄(t), Y₅(t), Y₆(t), Y₇(t), Y₈(t) ist in 5 schematisch dargestellt. Die ersten Werte Y₁(t) der ersten Sinusfunktion mit der ersten Frequenz f₁ und die dritten Werte Y₃(t) der ersten Cosinusfunktion mit der ersten Frequenz f₁ werden um eine Taktperiode T_clk zueinander versetzt ausgegeben. Gleiches gilt für die Werte Y₂(t), Y₄(t), Y₅(t), Y₆(t), Y₇(t), Y₈(t) der Sinusfunktionen und der Cosinusfunktionen mit den Frequenzen f₂, f₃ und f₄. Demzufolge ist die Generatorvorrichtung 41 der Steuerungsvorrichtung 40 des Ausführungsbeispiels der 4 eingerichtet, alle Werte Y₁(t), Y₂(t), Y₃(t), Y₄(t), Y₅(t), Y₅(t), Y₇(t), Y₈(t) um zumindest eine Taktperiode T_CLK des Taktsignals CLK versetzt auszugeben. Um die Verzögerung durch den Analog-Digital-Umsetzer 30 auszugleichen, ist die Generatorvorrichtung 41 der Steuerungsvorrichtung 40 eingerichtet, eine Phasendrehung der Oszillatorsignale LO_I1 bis LO_Q4 in Bezug zu den zugehörigen Werten Y₁(t), Y₂(t), Y₃(t), Y₄(t), Y₅(t), Y₈(t), Y₇(t), Y₈(t) einzustellen. Die Einstellung kann dabei beispielsweise anhand von Messergebnissen automatisiert erfolgen.
Die Erfindung ist nicht auf die dargestellten Ausgestaltungsvarianten der 1 bis 5 beschränkt. Beispielsweise ist es möglich, eine größere oder kleinere Anzahl von Analogeingängen und zugehörigen Mischern vorzusehen. Auch kann die Reihenfolge der Werte X₁(t) bis X₈(t) der Sinusfunktion und der Cosinusfunktion geändert werden und beispielsweise aufeinander folgend immer zwei Werte derselben Funktion ausgegeben werden. Die Funktionalität der Schaltung 1 gemäß 2 kann besonders vorteilhaft für eine Überwachung und/oder Messung von Akkumulatorzellen verwendet werden.
Bezugszeichenliste

1: Schaltung
11, 12, 13, 14, 15, 16, 17, 18: Analogeingang
21, 22, 23, 24, 25, 26, 27, 28: analoger Mischer, analoger Frequenzumsetzer
29: Knoten
30: Analog-Digital-Umsetzer, Delta-Sigma-Analog-Digital-Umsetzer
38, 56, 57, 58, 59: Eingang
39, 46, 47, 48, 49: Ausgang
40: Steuerungsvorrichtung
41: Generator, CORDIC
42: Logik, Zustandmaschine
43, 44, 45: Verzögerungsvorrichtung
50, 51: digitaler Multiplizierer, digitaler Mischer
61, 62, 63, 64, 65, 66, 67, 68: Register
71-1, 71-2, 71-3, 71-4, 71-5, 71-6, 71-7, 71-8: analoger Tiefpassfilter
72-1, 72-2, 72-3, 72-4, 72-5, 72-6, 72-7, 72-8: analoger Spannungs-zu-Stromwandler

73-1, 73-2, 73-3, 73-4, 73-5, 73-6, 73-7, 73-8: digitaler Tiefpassfilter
90: Taktsignalgenerator
100: Recheneinheit

Claims

Schaltung (1) zur Analog-Digital-Umsetzung, – mit einem ersten analogen Mischer (21), der zum Mischen eines ersten Analogsignals (I₁) mit einem ersten Oszillatorsignal (LO_I1) mit einer ersten Frequenz (f₁) eingerichtet ist, – mit einem zweiten analogen Mischer (22), der zum Mischen eines zweiten Analogsignals (I₂) mit einem zweiten Oszillatorsignal (LO_I2) mit einer zweiten Frequenz (f₂) eingerichtet ist, wobei die erste Frequenz (f₁) und die zweite Frequenz (f₂) unterschiedlich sind, – mit einem Analog-Digital-Umsetzer (30) zur Umsetzung eines Summensignals (S_A) in ein Digitalsignal (S_D), wobei das Summensignal (S_A) ein erstes analoges Ausgangssignal (F₁) des ersten analogen Mischers (21) als ersten Summand und ein zweites analoges Ausgangssignal (F₂) des zweiten analogen Mischers (22) als zweiten Summand aufweist, – mit einer Steuerungsvorrichtung (40), – bei der die Steuerungsvorrichtung (40) zur Ausgabe des ersten Oszillatorsignals (LO_I1) mit dem ersten Mischer (21) und zur Ausgabe des zweiten Oszillatorsignals (LOI2) mit dem zweiten Mischer (22) verbunden ist, – bei der die Steuerungsvorrichtung (40) eingerichtet ist, erste Werte (X₁(t)) einer ersten, die erste Frequenz (f₁) aufweisenden Sinusfunktion durch ein Taktsignal (CLK) getaktet auszugeben, – bei der die Steuerungsvorrichtung (40) eingerichtet ist, zweite Werte (X₂(t)) einer zweiten, die zweite Frequenz (f₂) aufweisenden Sinusfunktion durch das Taktsignal (CLK) getaktet auszugeben, – mit einem digitalen Multiplizierer (50), dessen erster Eingang (58) mit einem Ausgang (39) des Analog-Digital-Umsetzers (30) und dessen zweiter Eingang (59) mit einem Ausgang (49) der Steuerungsvorrichtung (40) verbunden ist zur Multiplikation des Digitalsignals (So) mit den ersten Werten (X₁(t), Y₁(t)) der ersten Sinusfunktion und den zweiten Werten (X₂(t), Y₂(t)) der zweiten Sinusfunktion, – bei der die Steuerungsvorrichtung (40) eingerichtet ist, die zweiten Werte (X₂(t), Y₂(t)) zeitlich zwischen den ersten Werten (X₁(t), Y₁(t)) um zumindest eine Taktperiode (T_CLK) des Taktsignals (CLK) versetzt auszugeben, – mit einem ersten Register (61) und mit einem zweiten Register (62), – bei der die Steuerungsvorrichtung (40) eingerichtet ist, die Ergebnisse der Multiplikation mit den ersten Werten (X₁(t), Y₁(t)) im ersten Register (61) durch Steuerung des ersten Registers (61) mittels eines ersten Steuersignals (en₁) und die Ergebnisse der Multiplikation mit den zweiten Werten (X₂(t), Y₂(t)) im zweiten Register (62) durch Steuerung des zweiten Registers (62) mittels eines zweiten Steuersignals (en₂) zu speichern.
Schaltung (1) nach Anspruch 1, – bei der die Steuerungsvorrichtung (40) zur zeitlich synchronisierten Ausgabe der ersten Werte (X₁(t), Y₁(t)) und des ersten Steuersignals (en₁) eingerichtet ist, und – bei der die Steuerungsvorrichtung (40) zur zeitlich synchronisierten Ausgabe der zweiten Werte (X₂(t), Y₂(t)) und des zweiten Steuersignals (en₂) eingerichtet ist.
Schaltung (1) nach einem der vorhergehenden Ansprüche, – mit einem ersten Analogeingang (11) zur Eingabe eines ersten analogen Eingangssignals (U₁), – mit einer ersten Eingangsschaltung (71-1, 72-1), die zur Bildung des ersten Analogsignals (I₁) aus dem ersten analogen Eingangssignal (U₁) mit dem ersten Analogeingang (11) verbunden ist, – mit einem zweiten Analogeingang (12) zur Eingabe eines zweiten analogen Eingangssignals (U₂), – mit einer zweiten Eingangsschaltung (71-2, 72-2), die zur Bildung des zweiten Analogsignals (I₂) aus dem zweiten analogen Eingangssignal (U₂) mit dem zweiten Analogeingang (12) verbunden ist.
Schaltung (1) nach einem der vorhergehenden Ansprüche, – mit einem dritten analogen Mischer (23), der zum Mischen eines dritten Analogsignals (I₃) mit einem dritten Oszillatorsignal (LO_Q1) mit der ersten Frequenz (f₁) eingerichtet ist, wobei die Steuerungsvorrichtung (40) eingerichtet ist, die Phase des dritten Oszillatorsignals (LO_Q1) gegenüber dem ersten Oszillatorsignal (LO_I1) um 90° zu verschieben, und/oder – mit einem vierten analogen Mischer (24), der zum Mischen eines vierten Analogsignals (I₄) mit einem vierten Oszillatorsignal (LO_Q2) mit der zweiten Frequenz (f₂) eingerichtet ist, wobei die Steuerungsvorrichtung (40) eingerichtet ist, die Phase des vierten Oszillatorsignals (LO_Q2) gegenüber dem zweiten Oszillatorsignal (LO_I2) um 90° zu verschieben.
Schaltung (1) nach Anspruch 4, – bei der die Steuerungsvorrichtung (40) eingerichtet ist, dritte Werte (X₃(t), Y₃(t)) einer ersten, die erste Frequenz (f₁) aufweisenden Cosinusfunktion getaktet auszugeben, und – bei der die Steuerungsvorrichtung (40) eingerichtet ist, vierte Werte (X₄(t), Y₄(t)) einer zweiten, die zweite Frequenz (f₂) aufweisenden Cosinusfunktion getaktet auszugeben.
Schaltung (1) nach Anspruch 5, – bei der die Steuerungsvorrichtung (40) eingerichtet ist, die dritten Werte (Y₃(t)) und die vierten Werte (Y₄(t)) zeitlich zwischen den ersten Werten (Y₁(t)) und den zweiten Werten (Y₂(t)) um zumindest eine Taktperiode (T_CLK) des Taktsignals (CLK) versetzt auszugeben, – bei der der digitale Multiplizierer (50) zur Multiplikation des Digitalsignals (S_D) mit den dritten Werten (Y₃(t)) der ersten Cosinusfunktion und den vierten Werten (Y₄(t)) der zweiten Cosinusfunktion eingerichtet ist, – mit einem dritten Register (63) und mit einem vierten Register (64), – bei der die Steuerungsvorrichtung (40) eingerichtet ist, die Ergebnisse der Multiplikation mit den dritten Werten (Y₃(t)) im dritten Register (63) durch Steuerung des dritten Registers (63) mittels eines dritten Steuersignals (en₃) und die Ergebnisse der Multiplikation mit den vierten Werten (Y₄(t)) im vierten Register (64) durch Steuerung des vierten Registers (64) mittels eines vierten Steuersignals (en₄) zu speichern.
Schaltung (1) nach Anspruch 5, – mit einem weiteren digitalen Multiplizierer (51), dessen erster Eingang (56) mit dem Ausgang (39) des Analog-Digital-Umsetzers (30) und dessen zweiter Eingang (57) mit einem weiteren Ausgang (48) der Steuerungsvorrichtung (40) verbunden ist zur Multiplikation des Digitalsignals (S_D) mit den dritten Werten (X₃(t)) der ersten Cosinusfunktion und den vierten Werten (X₄(t)) der zweiten Cosinusfunktion, – bei der die Steuerungsvorrichtung (40) eingerichtet ist, die dritten Werte (X₃(t)) der ersten Cosinusfunktion durch das Taktsignal (CLK) zeitlich synchronisiert mit den ersten Werten (X₁(t)) der ersten Sinusfunktion getaktet auszugeben, – bei der die Steuerungsvorrichtung (40) eingerichtet ist, die vierten Werte (X₄(t)) der zweiten Cosinusfunktion durch das Taktsignal (CLK) zeitlich synchronisiert mit den zweiten Werten (X₂(t)) der zweiten Sinusfunktion getaktet auszugeben, – mit einem dritten Register (63) und mit einem vierten Register (64), – bei der die Steuerungsvorrichtung (40) eingerichtet ist, die Ergebnisse der Multiplikation mit den dritten Werten (X₃(t)) im dritten Register (63) durch Steuerung des dritten Registers (63) mittels eines dritten Steuersignals (en₃) und die Ergebnisse der Multiplikation mit den vierten Werten (X₄(t)) im vierten Register (64) durch Steuerung des vierten Registers (64) mittels eines vierten Steuersignals (en₄) zu speichern.
Schaltung (1) nach einem der vorhergehenden Ansprüche, – bei der die Steuerungsvorrichtung (40) zur zeitlich verzögerten Ausgabe oder zur Phasendrehung des ersten Oszillatorsignals (LO_I1) gegenüber den ersten Werten (X₁(t), Y₁(t)) und/oder des zweiten Oszillatorsignals (LO_I2) gegenüber den zweiten Werten (X₂(t), Y₂(t)) und/oder des dritten Oszillatorsignals (LO_Q1) gegenüber den dritten Werten (X₃(t), Y₃(t)) und/oder des vierten Oszillatorsignals (LO_Q2) gegenüber den vierten Werten (X₄(t), Y₄(t)) eingerichtet ist, und/oder – bei der die Steuerungsvorrichtung (40) zur zeitlich verzögerten Ausgabe oder zur Phasendrehung der ersten Werte (X₁(t), Y₁(t)) gegenüber dem ersten Oszillatorsignal (LO_I1) und/oder der zweiten Werte (X₂(t), Y₂(t)) gegenüber dem zweiten Oszillatorsignal (LO_I2) und/oder der dritten Werte (X₃(t), Y₃(t)) gegenüber dem dritten Oszillatorsignal (LO_Q1) und/oder der vierten Werte (X₄(t), Y₄(t)) gegenüber dem vierten Oszillatorsignal (LO_Q2) eingerichtet ist.
Schaltung (1) nach einem der vorhergehenden Ansprüche, – bei der die Steuerungsvorrichtung (40) eine Generatorvorrichtung (41), insbesondere mit einem CORDIC-Algorithmus, zur Ausgabe der ersten Werte (X₁(t), Y₁(t)) und/oder der zweiten Werte (X₂(t), Y₂(t)) und/oder der dritten Werte (X₃(t), Y₃(t)) und/oder der vierten Werte (X₄(t), Y₄(t)) und/oder des ersten Oszillatorsignals (LO_I1) und/oder des zweiten Oszillatorsignals (LO_I2) und/oder des dritten Oszillatorsignals (LO_Q1) und/oder des vierten Oszillatorsignals (LO_Q2) aufweist.
Schaltung (1) nach einem der vorhergehenden Ansprüche, – mit Anschlüssen (11, 12, 13, 14, 15, 16, 17, 18) zum Anschluss von Akkumulatorzellen (C1, C2, C3, C4, C5, C6, C7, C8).