JPH03263922A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPH03263922A JPH03263922A JP2060960A JP6096090A JPH03263922A JP H03263922 A JPH03263922 A JP H03263922A JP 2060960 A JP2060960 A JP 2060960A JP 6096090 A JP6096090 A JP 6096090A JP H03263922 A JPH03263922 A JP H03263922A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- input signal
- oscillator
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000737 periodic effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 abstract description 18
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通信装置に用いられる位相同期発振器に係り、
特にその伝達特性を可変とする位相同期発振器に関する
。
特にその伝達特性を可変とする位相同期発振器に関する
。
従来、入力信号が断となった後も障害発生以前の周波数
を保持し得る位相同期発振器は、位相比較器、ローパス
フィルタ、Ａ／Ｄ変換器、Ｄ／Ａ変換器、電圧制御発振
器、分周期、入力信号断検出器、制御回路から構成され
ている。
を保持し得る位相同期発振器は、位相比較器、ローパス
フィルタ、Ａ／Ｄ変換器、Ｄ／Ａ変換器、電圧制御発振
器、分周期、入力信号断検出器、制御回路から構成され
ている。
従来の位相同期発振器の例を第３図に示し説明する。第
３図において１は位相比較器、２はローパスフィルタ、
３は電圧制御発振器（■Ｃ○）であり、４は分周期であ
り、ｖＣ○３の出力から位相比較信号２００とローパス
フィルタ２の出力電圧をサンプリングするためのタイミ
ング周期信号７００を作成する。５は入力信号１００の
入力信号断検出器であり、入力断信号３００を出力する
。
３図において１は位相比較器、２はローパスフィルタ、
３は電圧制御発振器（■Ｃ○）であり、４は分周期であ
り、ｖＣ○３の出力から位相比較信号２００とローパス
フィルタ２の出力電圧をサンプリングするためのタイミ
ング周期信号７００を作成する。５は入力信号１００の
入力信号断検出器であり、入力断信号３００を出力する
。
６は制御電圧保持回路であり、このうち７はローパスフ
ィルタ出力をディジタルデータに変換するＡ／Ｄ変換器
、８はディジタルデータに変換されたローパスフィルタ
出力を■Ｃ○制御電圧５００に変換するＤ／Ａ変換器で
ある。９は分周期４から出力されるタイミング周期信号
７００と入力信号断検出器５の出力する入力断信号３０
０により、位相比較周期よりも短い周期若しくは等しい
周期でＡ／Ｄ変換器７およびＤ／Ａ変換器８を制御する
制御信号６００を出力する制御回路であり、入力信号１
００が断の場合に制御信号６００の出力を停止し、Ａ／
Ｄ変換器７およびＤ／Ａ変換器８の動作を停止する。
ィルタ出力をディジタルデータに変換するＡ／Ｄ変換器
、８はディジタルデータに変換されたローパスフィルタ
出力を■Ｃ○制御電圧５００に変換するＤ／Ａ変換器で
ある。９は分周期４から出力されるタイミング周期信号
７００と入力信号断検出器５の出力する入力断信号３０
０により、位相比較周期よりも短い周期若しくは等しい
周期でＡ／Ｄ変換器７およびＤ／Ａ変換器８を制御する
制御信号６００を出力する制御回路であり、入力信号１
００が断の場合に制御信号６００の出力を停止し、Ａ／
Ｄ変換器７およびＤ／Ａ変換器８の動作を停止する。
第４図は第３図で示した位相同期発振器の動作を示す図
であり、以下第３図と第４図を用いて動作を説明する。
であり、以下第３図と第４図を用いて動作を説明する。
入力信号１００が正常な場合、（第４図の区間Ａ）、入
力信号１００と位相比較信号２００の位相差はローパス
フィルタ２を通り、ローパスフィルタ出力４００となる
。Ａ／Ｄ変換器７とＤ／Ａ変換器８は、制御信号６００
を用いてローパスフィルタ出力４００のディジタルデー
タ変換およびアナログデータ変換を行い、ＶＣＯ３の制
御電圧５００を出力する。このｖＣｏ制御電圧５００は
、ローパスフィルタ出力４００と近（Ｑできるため、位
相周期発振器は周期を保つことができる。
力信号１００と位相比較信号２００の位相差はローパス
フィルタ２を通り、ローパスフィルタ出力４００となる
。Ａ／Ｄ変換器７とＤ／Ａ変換器８は、制御信号６００
を用いてローパスフィルタ出力４００のディジタルデー
タ変換およびアナログデータ変換を行い、ＶＣＯ３の制
御電圧５００を出力する。このｖＣｏ制御電圧５００は
、ローパスフィルタ出力４００と近（Ｑできるため、位
相周期発振器は周期を保つことができる。
入力信号１００が断の場合（第４図の区間Ｂ）は、入力
断信号３００により制御回路９は制御信号６００を停止
する。このため、Ａ／Ｄ変換器７およびＤ／Ａ変換器８
は動作を停止するので、ＶＣＯＩＩＪ御電圧５００の値
は入力断直前の値に保持される。すなわち、入力信号１
００が断となり、ローパスフィルタ出力４００の値が変
動してもＶＣＯ３に加わるｖＣＯ制御電圧５００は一定
であり、出力周波数は入力断の直前から変化しないので
入力断の場合でも出力周波数精度を入力に同期した場合
と同じに保つことができる。
断信号３００により制御回路９は制御信号６００を停止
する。このため、Ａ／Ｄ変換器７およびＤ／Ａ変換器８
は動作を停止するので、ＶＣＯＩＩＪ御電圧５００の値
は入力断直前の値に保持される。すなわち、入力信号１
００が断となり、ローパスフィルタ出力４００の値が変
動してもＶＣＯ３に加わるｖＣＯ制御電圧５００は一定
であり、出力周波数は入力断の直前から変化しないので
入力断の場合でも出力周波数精度を入力に同期した場合
と同じに保つことができる。
しかし、入力信号１００が断から回復した場合（第４図
の区間Ｃ）、入力信号１００の位相は入力信号１００が
断となる以前の位相から変化しているため、位相同期発
振器は入力信号１００の位相に位相比較信号２００を一
致させるため、出力周波数を大きく変化させる。
の区間Ｃ）、入力信号１００の位相は入力信号１００が
断となる以前の位相から変化しているため、位相同期発
振器は入力信号１００の位相に位相比較信号２００を一
致させるため、出力周波数を大きく変化させる。
高安定度の位相同期周期発振器では外部の雑音、ジッタ
等を抑圧するために伝達特性における固有周波数を低く
設定しており、入力信号１００と位相比較信号２０００
位相が一致し、出力周波数が安定するための時間は長く
なるため、長時間にわたり、本来の出力周波数、位相と
異った周波数、位相が出力される。
等を抑圧するために伝達特性における固有周波数を低く
設定しており、入力信号１００と位相比較信号２０００
位相が一致し、出力周波数が安定するための時間は長く
なるため、長時間にわたり、本来の出力周波数、位相と
異った周波数、位相が出力される。
上記従来技術においては、入力信号１００が断から回復
した場合に速やかに入力信号１００に同期するという点
について配慮されておらず、入力信号１００が断から回
復し同期引込みをする場合、高安定な位相同期発振器は
ど出力周波数、位相が長時間にわたり本来の出力周波数
、位相と異ってしまうという問題点があった。
した場合に速やかに入力信号１００に同期するという点
について配慮されておらず、入力信号１００が断から回
復し同期引込みをする場合、高安定な位相同期発振器は
ど出力周波数、位相が長時間にわたり本来の出力周波数
、位相と異ってしまうという問題点があった。
本発明の目的は、位相同期発振器の入力信号が入力され
た場合に速やかに入力信号に同期する高安定度の位相同
期発振器を提供することにある。
た場合に速やかに入力信号に同期する高安定度の位相同
期発振器を提供することにある。
上記目的を達成するために本発明では、従来の位相同期
発振器のＡ／Ｄ変換器とＤ／Ａ変換器との間にディジタ
ル値を乗算する乗算機能を設け、入力信号回復時にロー
パスフィルタ出力電圧をＡ／Ｄ変換した値を任意の係数
で乗算し、Ｄ／Ａ変換器に加えることで位相同期発振器
のループ利得を高くし、引込時間を短かくしたものであ
る。
発振器のＡ／Ｄ変換器とＤ／Ａ変換器との間にディジタ
ル値を乗算する乗算機能を設け、入力信号回復時にロー
パスフィルタ出力電圧をＡ／Ｄ変換した値を任意の係数
で乗算し、Ｄ／Ａ変換器に加えることで位相同期発振器
のループ利得を高くし、引込時間を短かくしたものであ
る。
位相比較器、ローパスフィルタ、Ａ／Ｄ変換器、Ｄ／Ａ
変換器、発振器、分周期、入力信号断検出器、タイミン
グ発生器とからなる位相同期発振器において１乗算機能
を付加することにより、ローパスフィルタ出力電圧をＡ
／Ｄ変換した値は乗算機能により任意の係数ＫＡ倍され
Ｄ／Ａ変換器に加えられる。このため、位相同期発振器
のループ利得には下式で表される。
変換器、発振器、分周期、入力信号断検出器、タイミン
グ発生器とからなる位相同期発振器において１乗算機能
を付加することにより、ローパスフィルタ出力電圧をＡ
／Ｄ変換した値は乗算機能により任意の係数ＫＡ倍され
Ｄ／Ａ変換器に加えられる。このため、位相同期発振器
のループ利得には下式で表される。
Ｋ＝ＫＰＸＫＬＸＫＡＸＫＶ
（但し、ＫＰ：位相比較器利得、ＫＬ：ローバスフィル
タ利得、Ｋ■：発振器利得）位相同期発振器の伝達特性
における固有周波数ωＯについては、ローパスフィルタ
しゃ新局波数をωとすると下式で表される。
タ利得、Ｋ■：発振器利得）位相同期発振器の伝達特性
における固有周波数ωＯについては、ローパスフィルタ
しゃ新局波数をωとすると下式で表される。
ω ｏ ＣＣＫＸ ω
よって、同期引込み時に乗算機能の係数ＫＡを大きくす
ることにより、位相同期発振器の伝達特性における固有
周波数ωＯが高くなり、同期に要する時間を短くするこ
とができる。
ることにより、位相同期発振器の伝達特性における固有
周波数ωＯが高くなり、同期に要する時間を短くするこ
とができる。
また、同期引込みが完了後に乗算機能の係数ＫＡを小さ
く抑えることにより、位相同期発振器の伝達特性におけ
る固有周波数ωＯを低くすることで、雑音、ジッタ等の
影響を排除できる。
く抑えることにより、位相同期発振器の伝達特性におけ
る固有周波数ωＯを低くすることで、雑音、ジッタ等の
影響を排除できる。
これにより、位相同期発振器の伝達特性が状態により変
化するため、長時間に渡り本来の周波数、位相以外の周
波数、位相が出力されることはない。
化するため、長時間に渡り本来の周波数、位相以外の周
波数、位相が出力されることはない。
以下、本発明の一実施例を第１図により説明する。
第１図はこの発明の一実施例である位相同期発振器のブ
ロック図である。第１図において、１は位相比較器、２
はローパスフィルタ、３は電圧制御発振器（ｖＣＯ）で
ある。４は分周器であり、ｖＣＯの出力から位相比較信
号２００とローパスフィルタ２の出力をサンプリングす
るためのタイミング周期信号７００とを作成する。５は
入力信号１００の入力信号断検出器であり、入力断信号
３００を出力する。６は制御電圧保持回路であり、この
うち７はローパスフィルタ出力をディジタルデータに変
換するＡ／Ｄ変換器、１０は位相同期発振器のループ利
得を変化させるためにディジタルデータに変換されたロ
ーパスフィルタ出力を乗算する乗算器、８は乗算器出力
を■ＣＯ制御電圧５００に変換するＤ／Ａ変換器である
。９は分周器４から出力されるタイミング周期信号７０
０と入力信号断検出器５の出力する入力断信号３００に
より位相比較周期よりも短いか若しくは等しい周期でＡ
／Ｄ変換器７およびＤ／Ａ変換器８を制御する制御回路
であり、入力信号１００が断の場合に制御信号６００の
出力を停止し、Ａ／Ｄ変換器７およびＤ／Ａ変換器８の
動作を停止する。
ロック図である。第１図において、１は位相比較器、２
はローパスフィルタ、３は電圧制御発振器（ｖＣＯ）で
ある。４は分周器であり、ｖＣＯの出力から位相比較信
号２００とローパスフィルタ２の出力をサンプリングす
るためのタイミング周期信号７００とを作成する。５は
入力信号１００の入力信号断検出器であり、入力断信号
３００を出力する。６は制御電圧保持回路であり、この
うち７はローパスフィルタ出力をディジタルデータに変
換するＡ／Ｄ変換器、１０は位相同期発振器のループ利
得を変化させるためにディジタルデータに変換されたロ
ーパスフィルタ出力を乗算する乗算器、８は乗算器出力
を■ＣＯ制御電圧５００に変換するＤ／Ａ変換器である
。９は分周器４から出力されるタイミング周期信号７０
０と入力信号断検出器５の出力する入力断信号３００に
より位相比較周期よりも短いか若しくは等しい周期でＡ
／Ｄ変換器７およびＤ／Ａ変換器８を制御する制御回路
であり、入力信号１００が断の場合に制御信号６００の
出力を停止し、Ａ／Ｄ変換器７およびＤ／Ａ変換器８の
動作を停止する。
前記１〜９については従来技術と同一のものである。第
２図は第１図で示した位相同期発振器の動作を示す図で
あり、以下第１図と第２図を用いて一実施例を説明する
。
２図は第１図で示した位相同期発振器の動作を示す図で
あり、以下第１図と第２図を用いて一実施例を説明する
。
入力信号１００が正常な場合（第２図の区間Ａ）、入力
信号１００と位相比較信号２００の位相差はローパスフ
ィルタ２を通り、ローパスフィルタ出力４００となる。
信号１００と位相比較信号２００の位相差はローパスフ
ィルタ２を通り、ローパスフィルタ出力４００となる。
Ａ／Ｄ変換機７は制御信号６００を用いてローパスフィ
ルタ出力４００をディジタルデータ変換する。乗算器１
０は正常時にはループ利得を低く設定するためにディジ
タルデータに変換されたローパスフィルタ出力を乗算係
数ＫＡ （ＫＡ＝１）倍したデータに変換する。
ルタ出力４００をディジタルデータ変換する。乗算器１
０は正常時にはループ利得を低く設定するためにディジ
タルデータに変換されたローパスフィルタ出力を乗算係
数ＫＡ （ＫＡ＝１）倍したデータに変換する。
Ｄ／Ａ変換器８は制御信号６００を用いて乗算器１０の
出力データのアナログ変換を行い、ｖＣＯ３の制御電圧
を出力する。この■Ｃｏ制御電圧５００は、ローパスフ
ィルタ出力４００と近似できるため、位相同期発振器は
同期を保つことができる。
出力データのアナログ変換を行い、ｖＣＯ３の制御電圧
を出力する。この■Ｃｏ制御電圧５００は、ローパスフ
ィルタ出力４００と近似できるため、位相同期発振器は
同期を保つことができる。
入力信号１００が断の場合（第２図の区間Ｂ）−入力断
信号３００により制御回路９は制御信号６００を停止す
る。このため、Ａ／Ｄ変換器７およびＤ／Ａ変換器８は
動作を停止するので、ｖＣＯ制御電圧５００の値は入力
断直前の値に保持される。
信号３００により制御回路９は制御信号６００を停止す
る。このため、Ａ／Ｄ変換器７およびＤ／Ａ変換器８は
動作を停止するので、ｖＣＯ制御電圧５００の値は入力
断直前の値に保持される。
すなわち、入力信号１００が断となり、ローパスフィル
タ出力４００の値が変動してもｖＣＯ３に加わるｖＣＯ
制御電圧５００は一定であり、出力周波数は入力断の直
前から変化しないので、入力断の場合でも出力周波数精
度を入力に同期した場合と同じに保つことができる。
タ出力４００の値が変動してもｖＣＯ３に加わるｖＣＯ
制御電圧５００は一定であり、出力周波数は入力断の直
前から変化しないので、入力断の場合でも出力周波数精
度を入力に同期した場合と同じに保つことができる。
入力信号１００が断から回復した場合、又は入力信号−
１００が入力された場合、（第２図の区間Ｃ）入力断信
号３００により制御回路９は制御信号６００を出力する
。入力信号１００の位相は入力信号１００が断となる以
前の位相から変化しているためローパスフィルタ出力４
００は大きく変化する。
１００が入力された場合、（第２図の区間Ｃ）入力断信
号３００により制御回路９は制御信号６００を出力する
。入力信号１００の位相は入力信号１００が断となる以
前の位相から変化しているためローパスフィルタ出力４
００は大きく変化する。
Ａ／Ｄ変換器７は制御信号６００を用いてローパスフィ
ルタ出力４００をディジタルデータ変換する。
ルタ出力４００をディジタルデータ変換する。
乗算器１０は同期引込み時にはループ利得を大きく設定
するため入力信号１００と位相比較信号２００の位相が
同期するまでの間、ディジタルデータ変換されたローパ
スフィルタ出力を乗算係数ＫＡ （ＫＡ＞１）倍したデ
ータに変換する。
するため入力信号１００と位相比較信号２００の位相が
同期するまでの間、ディジタルデータ変換されたローパ
スフィルタ出力を乗算係数ＫＡ （ＫＡ＞１）倍したデ
ータに変換する。
Ｄ／Ａ変換器８は制御信号６００を用いて乗算器１０の
出力データのアナログ変換を行い、ＶＣＯ３の制御電圧
を出力する。この■ＣＯ制御電圧５００は、ローパスフ
ィルタ出力の変化量をＫＡ倍した電圧に近似できるため
、位相同期発振器は同期に要する時間を短くすることが
できる。
出力データのアナログ変換を行い、ＶＣＯ３の制御電圧
を出力する。この■ＣＯ制御電圧５００は、ローパスフ
ィルタ出力の変化量をＫＡ倍した電圧に近似できるため
、位相同期発振器は同期に要する時間を短くすることが
できる。
入力信号１００が正常で入力信号１００と位相比較信号
２００の位相が同期した場合（第２図の区間Ｄ）、乗算
器１０の乗算係数ＫＡ （ＫＡ＝１）倍とし、第２図の
区間Ａと同様の状態とすることにより、入力信号１００
に安定に同期することができる。
２００の位相が同期した場合（第２図の区間Ｄ）、乗算
器１０の乗算係数ＫＡ （ＫＡ＝１）倍とし、第２図の
区間Ａと同様の状態とすることにより、入力信号１００
に安定に同期することができる。
以上に述べたように本実施例によれば、従来の位相同期
発振器において、わずかな回路を付加することで、高精
度の出力周波数及び位相を提供できるという効果がある
。
発振器において、わずかな回路を付加することで、高精
度の出力周波数及び位相を提供できるという効果がある
。
以上説明したように本発明によれば、入力信号が断から
回復した場合に位相同期発振器の伝達特性を変化させ、
同期時間を短くすることができるので、高精度の出力周
波数、位相のクロックを提供できるという効果がある。
回復した場合に位相同期発振器の伝達特性を変化させ、
同期時間を短くすることができるので、高精度の出力周
波数、位相のクロックを提供できるという効果がある。
第１図は本発明の一実施例の位相同期発振器のブロック
図、第２図は本発明の動作の詳細を示すタイミング図、
第３図は従来の位相同期発振器のブロック図、第４図は
従来の位相同期発振器の動作の詳細を示すタイミング図
である。 １−ｍ−位相比較器、２−ｍ−ローバスフィルタ、３−
ｍ−電圧制御発振器（ＶＣＯ）、４−ｍ−分周器、５−
−一人力信号断検出器、６一−−制御電圧保持回路、７
−−−Ａ／Ｄ変換器、８−−−Ｄ／Ａ変換器、９−ｍ−
制御回路、１０−ｍ−乗算器、１００−−−人力信号、
２００−ｍ−位相比較信号、３００−−〜入力断信号、
４００−ｍ−ローパスフィルタ出力、５００−−−ＶＣ
Ｏ制御電圧、６００−ｍ−制御信号、７００−ｍ−タイ
ミング周期信号 第３図 第４図
図、第２図は本発明の動作の詳細を示すタイミング図、
第３図は従来の位相同期発振器のブロック図、第４図は
従来の位相同期発振器の動作の詳細を示すタイミング図
である。 １−ｍ−位相比較器、２−ｍ−ローバスフィルタ、３−
ｍ−電圧制御発振器（ＶＣＯ）、４−ｍ−分周器、５−
−一人力信号断検出器、６一−−制御電圧保持回路、７
−−−Ａ／Ｄ変換器、８−−−Ｄ／Ａ変換器、９−ｍ−
制御回路、１０−ｍ−乗算器、１００−−−人力信号、
２００−ｍ−位相比較信号、３００−−〜入力断信号、
４００−ｍ−ローパスフィルタ出力、５００−−−ＶＣ
Ｏ制御電圧、６００−ｍ−制御信号、７００−ｍ−タイ
ミング周期信号 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、制御電圧により発振周波数を変化させる発振器と、
該発振器の出力信号を分周する分周器と、該分周器の出
力信号と入力信号の位相差を比較する位相比較器と、該
位相比較器の出力信号を該発振器の制御電圧に変換する
ローパスフィルタと、前記入力信号の断検出を行う入力
信号断検出器と、ある一定の周期でタイミング信号を出
力するタイミング発生器と、アナログ／ディジタル変換
を行うＡ／Ｄ変換器、ディジタル／アナログ変換を行う
Ｄ／Ａ変換器を用いて前記タイミング信号が発生した時
点での前記制御電圧をディジタル値に変換して記憶、保
持し、再びアナログ電圧に変換して前記発振器に出力す
る電圧保持手段からなる位相周期発振器において、前記
Ａ／Ｄ変換器と、Ｄ／Ａ変換器の間に前記タイミング信
号発生時の前記ディジタル値を任意の乗算係数で乗算す
る乗算機能を加え、該乗算機能の前記乗算係数を変化さ
せて位相同期発振器の伝達特性を可変とすることを特徴
とする位相同期発振器。 ２、請求項１記載の位相同期発 振器において、前記乗算機能としてシフトレジスタから
なる乗算器を用いることを特徴とする位相同期発振器。 ３、請求項１記載の位相同期発 振器において、引込時は前記乗算機能の乗算係数を同期
安定時と比べ大きくとり、位相同期発振器のループ利得
を大きくすることを特徴とする位相同期発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060960A JPH03263922A (ja) | 1990-03-14 | 1990-03-14 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060960A JPH03263922A (ja) | 1990-03-14 | 1990-03-14 | 位相同期発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263922A true JPH03263922A (ja) | 1991-11-25 |
Family
ID=13157484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2060960A Pending JPH03263922A (ja) | 1990-03-14 | 1990-03-14 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263922A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016539347A (ja) * | 2013-09-30 | 2016-12-15 | エアバス ディフェンス アンド スペイス リミテッド | 剰余数系アナログ−デジタル変換を使用した位相角測定 |
-
1990
- 1990-03-14 JP JP2060960A patent/JPH03263922A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016539347A (ja) * | 2013-09-30 | 2016-12-15 | エアバス ディフェンス アンド スペイス リミテッド | 剰余数系アナログ−デジタル変換を使用した位相角測定 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
| JP3084151B2 (ja) | 情報処理システム | |
| JPS6340370B2 (ja) | ||
| JP2518148B2 (ja) | クロック従属同期方法 | |
| JP2616701B2 (ja) | クロック従属同期装置の高速引込み制御回路 | |
| JP2000315945A (ja) | デジタル位相ロックループ回路 | |
| JPH03263922A (ja) | 位相同期発振器 | |
| JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| US6160433A (en) | Method for generating clock and clock generating circuit | |
| JP2963552B2 (ja) | 周波数シンセサイザ | |
| JP2808967B2 (ja) | クロックホールドオーバ回路 | |
| JPH05268078A (ja) | 周波数監視機能を有するｐｌｌキャリブレーション回路 | |
| AU750763B2 (en) | Frequency synthesiser | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JP2776725B2 (ja) | 周波数シンセサイザ | |
| JPH0496423A (ja) | 位相同期発振器 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JP3144497B2 (ja) | 周波数シンセサイザ | |
| KR920000166B1 (ko) | 디지탈 자기조절 클럭 재생회로 및 방식 | |
| RU2267860C2 (ru) | Синтезатор частот с переменными усилением и полосой пропускания кольца фазовой автоподстройки | |
| JPH04368020A (ja) | 周波数シンセサイザ | |
| KR0135204B1 (ko) | 교환기의 동기장치 | |
| JPH03151718A (ja) | Ｐｌｌ方式の周波数シンセサイザ | |
| JPH0479519A (ja) | 位相同期発振器 | |
| JPH03113975A (ja) | クロック発生回路 |