JP2518148B2 - クロック従属同期方法 - Google Patents

クロック従属同期方法

Info

Publication number
JP2518148B2
JP2518148B2 JP5077475A JP7747593A JP2518148B2 JP 2518148 B2 JP2518148 B2 JP 2518148B2 JP 5077475 A JP5077475 A JP 5077475A JP 7747593 A JP7747593 A JP 7747593A JP 2518148 B2 JP2518148 B2 JP 2518148B2
Authority
JP
Japan
Prior art keywords
signal
output
control
phase
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5077475A
Other languages
English (en)
Other versions
JPH06268516A (ja
Inventor
俊哉 根津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5077475A priority Critical patent/JP2518148B2/ja
Priority to US08/186,522 priority patent/US5475325A/en
Priority to CA002114268A priority patent/CA2114268C/en
Priority to EP94101187A priority patent/EP0615360A3/en
Publication of JPH06268516A publication Critical patent/JPH06268516A/ja
Application granted granted Critical
Publication of JP2518148B2 publication Critical patent/JP2518148B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、クロック従属同期方法
に関し、特にネットワーク内のマスターノードのクロッ
ク供給装置から供給されるクロック信号に端末ノード内
のクロックを同期させる場合のクロック従属同期方法に
関するものである。
【０００２】
【従来の技術】一般に大規模なデジタル通信網におい
て、網同期システムとしてマスターノードのクロック供
給装置から供給されるクロック信号を端末ノードで受信
して、内部クロックを生成する従属同期方法が採用され
ている。図４は、このようなクロック従属同期方法に基
づく、従来のクロック同期回路を示すブロック図であ
り、同図において、５１は入力クロック信号と出力クロ
ック信号との位相差を検出し電圧信号を出力する位相差
検出器、５２はローパスフィルタ等のアナログフィル
タ、５３は電圧入力信号に応じた所定のクロック信号を
出力する電圧制御発信器である。
【０００３】今、位相差比較器５１に外部から受信した
クロック信号が入力された場合、位相比較器５１は現在
電圧制御発信器から出力されている出力クロック信号と
新たに入力された入力クロック信号との位相差を検出す
るとともに、その位相差に応じたレベルの電圧信号を出
力する。アナログフィルタ５２で高周波成分が除去され
た電圧信号は、電圧制御発信器５３に入力され、この入
出力クロック信号間の位相差分を含む電圧信号が制御信
号となり、出力クロック信号の発信周波数が微調整され
出力される。また、電圧制御発振器５３の内部には、発
振周波数に対する温度補償回路が備えられており、これ
により周囲温度が変化した場合、電圧制御発振器の周波
数−温度特性を補償して安定した出力クロック信号が出
力される。
【０００４】
【発明が解決しようとする課題】従って、このような従
来のクロック同期方法では、入出力クロック信号の位相
差に基づき出力クロック信号の周波数を制御する方法で
あるため、基準となる入力ロック信号の周波数がジッタ
等により一時的に変動した場合、あるいは入力クロック
信号が瞬断した場合には、その変動を位相比較器５１が
検出して位相差信号として電圧制御発信器５３に出力す
ることになり、電圧制御発信器５３からは入力クロック
信号の周波数変動に比例したクロック信号が出力されて
しまうという問題点があった。
【０００５】また、安定した出力クロック信号が要求さ
れる場合に、電圧制御発振器５３内に設けられた温度補
償回路による変動幅により出力クロック信号が制御され
るため、制御不可能な位相ズレが発生するという問題が
あった。本発明はこのような課題を解決するためのもの
であり、入力クロック信号の位相変動に対して安定した
出力クロック信号を供給するクロック従属同期方法を提
供することを目的としている。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために、本発明によるクロック従属同期方法は、位相
差量の信号Ｓ１をデジタルフィルタ２に入力して位相の
進み遅れ方向を示す位相信号Ｓ２を出力し、この位相信
号に応じた所定の制御量Ａを出力するとともに、この出
力Ｓ３１を所定のサンプリング周期ａでサンプリングし
て更新出力することにより、位相差が相対的に大きいと
きには周波数引き込み制御を行い、同時に、位相信号Ｓ
２を所定のサンプリング周期ｂでサンプリングして出力
するとともに、この出力に応じた所定の制御量Ｂを出力
することにより、位相差が相対的に小さいときには位相
引き込み制御を行い、周波数引き込み制御による出力と
位相引き込み制御による出力とを加算し、Ｄ／Ａ変換し
て制御信号Ｓ３として出力し、この制御信号により電圧
制御発振器５の発振周波数を制御するものである。
【０００７】また、入力クロック信号の信号断を検出出
力する断検出手段を設けて、この断検出出力に応じて周
波数引き込み制御手段による補正を停止するとともに、
位相引き込み制御手段からの出力を停止して、信号断検
出直前の制御信号を保持するものである。
【０００８】また、周囲温度に応じた温度補償信号を発
生する温度補償手段を設けて、周波数引き込み制御手段
および位相引き込み制御手段からの出力と温度補償手段
からの温度補償信号とを加算した制御信号により電圧制
御発振器の発振周波数を制御するものである。
【０００９】
【作用】従って、入出力クロック間に発生した位相差が
進み方向か遅れ方向かが判定され、これに応じて周波数
引き込み制御手段により現在の電圧制御信号に対して所
定の制御量だけ補正されて所定周期毎に更新出力される
とともに、位相引き込み制御手段により所定周期毎に検
出されて所定の制御量が出力され、これら出力が加算さ
れ制御信号として電圧制御発振器に出力さてれ、出力ク
ロック信号の発振周波数が制御される。
【００１０】また、入力クロック信号断に応じて、周波
数引き込み制御手段による補正出力、および位相引き込
み制御手段による出力が停止されて、信号断検出直前の
制御信号が保持され、出力クロック信号が継続して出力
される。また、周囲温度の変化に応じて、温度補償手段
から温度補償信号が出力され、周波数引き込み制御手段
および位相引き込み制御手段からの出力と加算され制御
信号として電圧制御発振器に出力さてれ、出力クロック
信号の発振周波数が制御される。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例であるクロック従属同期装
置のブロック図であり、入力クロック信号ｆinに基づき
このｆinのほぼｎ倍の周波数の出力クロック信号ｆout
を出力するものである。図１において、１はマスターノ
ードのクロック供給装置からネットワークを介して受信
した入力クロック信号ｆinと、出力クロック信号ｆout
を分周器６でｎ分周した信号Ｓ6 とを比較し、その位相
差を位相差量に変換した後位相差量信号Ｓ1 としてデジ
タル信号により出力する位相比較器、２は位相差量信号
Ｓ1 から比較的周波数の高い位相変動成分を除去した位
相差量を抽出し、位相の進み遅れ方向を示す位相信号Ｓ
2 を出力するデジタルフィルタである。
【００１２】また、４は現在の周囲温度に基づき温度補
償信号Ｓ4 を出力する温度補償回路、３は位相信号Ｓ2
に基づく周波数引き込み制御および位相引き込み制御に
よる制御信号と温度補償信号Ｓ4 とを加算し、電圧制御
信号Ｓ3 として出力する周波数位相制御回路、５は電圧
制御信号Ｓ3 に応じて所定の内部発信周波数に基づく出
力クロック信号ｆout を出力する電圧制御発信器、７は
入力クロック信号ｆinの入力断を検出し入力断信号Ｓ7
を出力する断検出回路である。
【００１３】次に本発明の動作を図１を参照して説明す
る。入力比較器１はマスターノードから受信した入力ク
ロック信号ｆｉｎと、現在出力されている出力クロック
信号ｆｏｕｔを分周回路６でｎ分周して得た信号Ｓ６と
の位相を比較して位相差を検出し、分周前の出力クロッ
ク信号ｆｏｕｔを内部カウンタでカウントして得たサン
プリング信号に基づき、検出した位相差をｘビットのデ
ジタルデータに変換した後位相差量信号Ｓ１として出力
する。
【００１４】デジタルフィルタ２では、この位相差量信
号Ｓ１を所定のフィルタ特性に基づきフィルタ処理し、
位相差発生方向を示す位相信号Ｓ２を出力する。図２は
デジタルフィルタ２の内部構成を示すブロック図であ
り、同図において、２１１〜２１ｍはフリップフロッ
プ、２２１〜２２ｍは積算器、２３２〜２３ｍは加算
器、２４は加算器２３２〜２３ｍの出力結果のＭＳＢビ
ットにより位相差が進み方向か遅れ方向かを判定し位相
信号Ｓ２として出力する判定部である。
【００１５】今、位相比較器１からｘビットの位相差量
信号Ｓ1 が入力された場合、所定のサンプリング信号Ｓ
p に基づき、フリップフロップ２１１によりビットデー
タとしてサンプリングされる。積算器２２１は、フリッ
プフロップ２１１によりサンプリングされたビットデー
タと、予めフィルタ特性を考慮してＲＯＭに入力されて
いるフィルタ値Ｄ1 とを積算し、その結果を所定ビット
数のデジタルデータとして加算器２３２へ出力する。続
くサンプリング信号Ｓp に基づき、フリップフロップ２
１１の出力がシフトされて次段のフリップフロップ２１
２でサンプリングされ積算器２２２でフィルタ値Ｄ2 と
積算されるとともに、フリップフロップ２１１で新たに
位相差量信号Ｓ1 がサンプリングされ積算器２２１でフ
ィルタ値Ｄ1 と積算された後、積算器２２１，２２２の
出力が加算器２３２で加算される。
【００１６】同様にして、位相差量信号Ｓ1 がサンプリ
ング信号Ｓp に基づきタップ数ｍだけ繰り返しサンプリ
ングされ、所定のフィルタ値が積算されて、所定ビット
数からなるｍ個の加算値が判定部２４に出力される。判
定部２４は、これら各加算値のＭＳＢビットについて
「０」か「１」かの判定を行い、位相比較器１で比較さ
れた入力クロック信号ｆinと出力クロック信号ｆout と
の位相差が進み方向か遅れ方向かを示す位相信号Ｓ2 を
サンプリング信号Ｓp に応じて順次出力する。
【００１７】次に、周波数位相制御回路３は、デジタル
フィルタ２からの位相信号Ｓ2 に基づき、周波数引き込
み制御および位相引き込み制御を行い、温度補償回路４
からの温度補正信号Ｓ4 と加算した後、電圧制御発信器
５を制御するための電圧制御信号Ｓ3 を出力する。図３
は、周波数位相制御回路３および温度補償回路４の内部
構成を示すブロック図である。同図において、３１，３
５は入力信号に基づき所定の制御量を出力するバッフ
ァ、３２，３６は加算器、３３，３４は所定周期のサン
プルリング信号に基づき入力信号をサンプリングするフ
リップフロップ、３７はデジタル入力信号をアナログ信
号に変換するＡ／Ｄ変換器である。
【００１８】今、位相信号Ｓ2 が入力された場合、周波
数引き込み制御としてバッファ３１により位相信号Ｓ2
に応じた所定の制御量Ａが加算器３２へ出力される（Ｓ
31）。すなわち位相信号Ｓ2 の「０／１」に応じて制御
量±Ａが出力される。このバッファ３１の出力Ｓ31は、
加算器３２でフリップフロップ３３からのフィードバッ
ク信号（Ｓ33）と加算され（Ｓ32）、フリップフロップ
３３で所定のサンプル周期ａ毎にサンプリングされて
（Ｓ33）加算器３６へ更新出力される。このような周波
数引き込み制御により、位相差が大きい場合には、入出
力クロック信号間の周波数制御として、制御量Ａにより
効率よく制御される。
【００１９】一方、位相信号Ｓ2 は位相引き込み制御と
してフリップフロップ３４で所定のサンプル周期ｂ毎に
サンプリングされ（Ｓ34）、これに応じてバッファ３５
から所定の制御量Ｂが加算器３６へ出力される。すなわ
ち信号Ｓ34の「０／１」に応じて制御量±Ｂが出力され
る。このような位相引き込み制御により、位相差が小さ
い場合には、入出力クロック間の位相制御として、制御
量Ｂにより微妙に制御される。
【００２０】また、温度補償回路４は、現在の温度に基
づき電圧制御発振器５に対する温度補償信号Ｓ4 を出力
する。図３において、４１は測定温度に応じた電圧信号
Ｓ41を出力するＴ／Ｖ変換器、４２はＴ／Ｖ変換器から
の電圧信号Ｓ41と現在出力している温度補償信号Ｓ4と
を比較し制御信号Ｓ42を出力する比較器、４３は加算
器、４４はサンプル周期ｃ毎に加算器４３の出力信号Ｓ
43をサンプリングするフリップフロップである。
【００２１】従って、Ｔ／Ｖ変換器４１で検出され出力
された信号Ｓ41は、比較器４２で現在出力されている温
度補償信号Ｓ4 と比較され、加算器４３で温度補償信号
Ｓ4と加算され、サンプル周期ｃ毎にフリップフロップ
４４から加算器３６へ更新出力される。これにより、電
圧制御発振器５の周波数−温度特性が外部より任意に滑
らかな補償可能となり、出力クロック信号の突発的な位
相ズレが抑止される。
【００２２】加算器３６では、周波数引き込み制御に基
づく制御信号Ｓ33、位相引き込み制御に基づく制御信号
Ｓ35、および温度補償信号Ｓ4 がそれぞれ加算され（Ｓ
36）、Ｄ／Ａ変換器３７を介して電圧制御信号Ｓ3 とし
て出力される。電圧制御発振器５は、この電圧制御信号
Ｓ3 に応じて内部発振周波数を調整し安定した出力クロ
ック信号ｆout を出力する。
【００２３】また、断検出回路７により入力クロック信
号ｆinに信号断が検出された場合には、断検出信号Ｓ7
が積算器３１，３５にそれぞれ入力される。バッファ３
１，３５は、断検出信号Ｓ7 に基づき出力する制御量を
それぞれ「０」に固定する。これにより、周波数引き込
み制御においては加算器３２の出力が信号断直前の値に
保持されるとともに、位相引き込み制御においては出力
が「０」となり、周波数位相制御回路３から出力される
電圧制御信号Ｓ3 は入力クロック信号ｆinが断する直前
の値に保持されるため、信号断が発生した場合でも電圧
制御発振器５から出力される出力クロック信号ｆout は
変動しない。
【００２４】
【発明の効果】以上説明したように、本発明は、周波数
引き込み制御と位相引き込み制御を行う周波数位相制御
回路を設けて、位相差の発生方向に応じて各々所定の制
御量を発生させるようにしたので、入出力クロック間の
位相差の大小に対応する適切な制御が可能となる。ま
た、入力クロック信号の断検出回路を設けて、断検出時
には直前の制御量を保持するようにしたので、出力クロ
ック信号が変動することなく連続出力され、さらに温度
補償回路を設けて、周波数引き込み制御および位相引き
込み制御の出力に加算するようにしたので、外部より微
小な変動量で円滑な温度補償が可能となる。従って、ク
ロック従属同期方法において、入力クロック信号の位相
変動による出力クロック信号の変動を抑制でき、入力ク
ロック信号断が発生した場合でも安定した出力クロック
信号が得られるという格別な効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の一実施例によるクロック従属同期回路
のブロック図である。
【図２】デジタルフィルタの内部構成を示すブロック図
である。
【図３】周波数位相制御回路および温度補償回路の内部
構成を示すブロック図である。
【図４】従来のクロック同期回路のブロック図である。
【符号の説明】
１ 位相比較器 ２ デジタルフィルタ ３ 周波数位相制御回路 ４ 温度補償回路 ５ 電圧制御発振器 ６ 分周回路 ７ 断検出回路

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 受信した入力クロック信号と現在出力し
    ている出力クロック信号との位相を比較して、その位相
    差量に基づく制御信号により電圧制御発振器の発振周波
    数を制御し出力クロック信号を生成するクロック従属同
    期方法において、前記位相差量の信号をデジタルフィルタに入力して位相
    の進み遅れ方向を示す位相信号を出力し、 この位相信号に応じた所定の制御量を出力するととも
    に、この出力を所定のサンプリング周期でサンプリング
    して更新出力することにより、位相差が相対的に大きい
    ときには周波数引き込み制御を行い、 同時に、前記位相信号を所定のサンプリング周期でサン
    プリングして出力するとともに、この出力に応じた所定
    の制御量を出力することにより、位相差が相対的に小さ
    いときには位相引き込み制御を行い、 前記周波数引き込み制御による出力と前記位相引き込み
    制御による出力とを加算し、Ｄ／Ａ変換して制御信号と
    して出力し、 この 制御信号により電圧制御発振器の発振周波数を制御
    することを特徴とするクロック従属同期方法。
  2. 【請求項２】 請求項１のクロック従属同期方法におい
    て、 入力クロック信号の信号断を検出出力する断検出手段を
    設けて、 この断検出出力に応じて前記周波数引き込み制御におけ
    る動作を停止するとともに、前記位相引き込み制御によ
    る出力を停止して、信号断検出直前の前記制御信号を保
    持することを特徴とするクロック従属同期方法。
  3. 【請求項３】 請求項１のクロック従属同期方法におい
    て、 周囲温度に応じた温度補償信号を発生する温度補償手段
    を設けて、 前記周波数引き込み制御による出力と前記位相引き込み
    制御による出力とともに前記温度補償手段からの前記温
    度補償信号も加算して前記制御信号にすることを特徴と
    するクロック従属同期方法。
JP5077475A 1993-03-12 1993-03-12 クロック従属同期方法 Expired - Lifetime JP2518148B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5077475A JP2518148B2 (ja) 1993-03-12 1993-03-12 クロック従属同期方法
US08/186,522 US5475325A (en) 1993-03-12 1994-01-26 Clock synchronizing circuit
CA002114268A CA2114268C (en) 1993-03-12 1994-01-26 Clock synchronizing circuit
EP94101187A EP0615360A3 (en) 1993-03-12 1994-01-27 Clock synchronization circuit.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5077475A JP2518148B2 (ja) 1993-03-12 1993-03-12 クロック従属同期方法

Publications (2)

Publication Number Publication Date
JPH06268516A JPH06268516A (ja) 1994-09-22
JP2518148B2 true JP2518148B2 (ja) 1996-07-24

Family

ID=13635019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5077475A Expired - Lifetime JP2518148B2 (ja) 1993-03-12 1993-03-12 クロック従属同期方法

Country Status (4)

Country Link
US (1) US5475325A (ja)
EP (1) EP0615360A3 (ja)
JP (1) JP2518148B2 (ja)
CA (1) CA2114268C (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336784A (ja) * 1994-06-08 1995-12-22 Toshiba Corp クロック同期装置
US5723998A (en) * 1994-08-10 1998-03-03 Yamaha Corporation Electronic circuit with operation self-control function
JP3109560B2 (ja) * 1995-02-10 2000-11-20 日本電気株式会社 ばらつき補償技術による半導体集積回路
US5646519A (en) * 1995-06-07 1997-07-08 Symmetricom, Inc. Digital phase detector employing a digitally controllable delay line
JP2891149B2 (ja) * 1995-11-20 1999-05-17 日本電気株式会社 位相制御ループ方式
JPH1056329A (ja) * 1996-08-12 1998-02-24 Matsushita Electric Ind Co Ltd 周波数制御発振器
US5982835A (en) * 1997-02-04 1999-11-09 Samsung Electronics Co., Ltd. Digital processing phase lock loop for synchronous digital micro-wave apparatus
US5986486A (en) * 1997-11-10 1999-11-16 Adc Telecommunications, Inc. Circuits and methods for a phase lock loop for synchronous reference clocks
KR100400314B1 (ko) * 2001-06-29 2003-10-01 주식회사 하이닉스반도체 클럭 동기 장치
US6711230B1 (en) * 2002-09-27 2004-03-23 Nortel Networks Limited Reference timing signal oscillator with frequency stability
US7181701B2 (en) * 2003-01-03 2007-02-20 Microsoft Corporation Glanceable information system and method
US7792121B2 (en) * 2003-01-03 2010-09-07 Microsoft Corporation Frame protocol and scheduling system
US6974252B2 (en) * 2003-03-11 2005-12-13 Intel Corporation Failsafe mechanism for preventing an integrated circuit from overheating
US7424069B1 (en) 2004-08-19 2008-09-09 Nortel Networks Limited Reference timing signal apparatus and method
US7015762B1 (en) 2004-08-19 2006-03-21 Nortel Networks Limited Reference timing signal apparatus and method
KR101448917B1 (ko) * 2007-09-11 2014-10-13 삼성전자주식회사 의사 멀티플 샘플링 방법을 사용하는 아날로그-디지털 변환장치 및 방법
CN103752110A (zh) * 2013-11-22 2014-04-30 天脊煤化工集团股份有限公司 冲激式除尘器泥浆排放装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725789A (en) * 1970-12-21 1973-04-03 Sperry Rand Corp Temperature controlled clocking of logic circuits
US3882412A (en) * 1974-03-29 1975-05-06 North Electric Co Drift compensated phase lock loop
JPS5126452A (ja) * 1974-08-29 1976-03-04 Fujitsu Ltd
JPS5931901B2 (ja) * 1976-04-23 1984-08-04 株式会社東芝 広帯域フエ−ズ・ロツクト・ル−プ回路
US4310804A (en) * 1978-02-06 1982-01-12 Motorola, Inc. Input activated frequency synthesizer
US4563657A (en) * 1982-03-15 1986-01-07 Codex Corporation Frequency synthesizer and digital phase lock loop
US4454483A (en) * 1982-03-25 1984-06-12 Cubic Corporation Temperature compensation of an oscillator by fractional cycle synthesis
US4808884A (en) * 1985-12-02 1989-02-28 Western Digital Corporation High order digital phase-locked loop system
JPH0824259B2 (ja) * 1986-07-31 1996-03-06 株式会社日立製作所 位相同期装置
JP2526633B2 (ja) * 1987-05-14 1996-08-21 日本電気株式会社 位相同期回路
JPH0719440B2 (ja) * 1987-08-20 1995-03-06 パイオニア株式会社 Ｐｌｌ回路
JP2537799Y2 (ja) * 1987-11-18 1997-06-04 日立電子株式会社 周波数弁別器
US4855683A (en) * 1987-11-18 1989-08-08 Bell Communications Research, Inc. Digital phase locked loop with bounded jitter
GB2232841B (en) * 1989-05-19 1994-01-26 Quantel Ltd An amplification circuit with temperature compensation
US5018170A (en) * 1989-11-21 1991-05-21 Unisys Corporation Variable data rate clock synthesizer
US5024535A (en) * 1989-12-20 1991-06-18 United Technologies Corporation Semiconductor light source temperature measurement
JPH0410711A (ja) * 1990-04-27 1992-01-14 Nec Corp 半導体論理回路
EP0479237B1 (en) * 1990-10-02 1997-08-20 Nec Corporation Phase-locked oscillation circuit system with measure against shut-off of input clock
JP3225530B2 (ja) * 1991-03-13 2001-11-05 ソニー株式会社 Ｃｄ用ディジタルｐｌｌ回路
US5168245A (en) * 1991-10-30 1992-12-01 International Business Machines Corporation Monolithic digital phaselock loop circuit having an expanded pull-in range

Also Published As

Publication number Publication date
EP0615360A2 (en) 1994-09-14
CA2114268A1 (en) 1994-09-13
CA2114268C (en) 1999-08-10
JPH06268516A (ja) 1994-09-22
US5475325A (en) 1995-12-12
EP0615360A3 (en) 1997-07-16

Similar Documents

Publication Publication Date Title
JP2518148B2 (ja) クロック従属同期方法
US6667663B2 (en) Phase locked loop circuit
EP2378666B1 (en) Digital controller for automatic rate detection and tracking of audio interface clocks
JPH07105788B2 (ja) クロツク回路の同期装置
JP2002076886A (ja) デジタル小位相検出器
US5455840A (en) Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator
JP2616701B2 (ja) クロック従属同期装置の高速引込み制御回路
JP2000315945A (ja) デジタル位相ロックループ回路
JP2882385B2 (ja) クロック位相同期回路
KR100261287B1 (ko) 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
US5235290A (en) Method and apparatus for smoothing out phase fluctuations in a monitored signal
JP2985786B2 (ja) 位相同期回路
JP3204175B2 (ja) クロック位相同期回路
JPH05243980A (ja) クロックホールドオーバ回路
JP2968730B2 (ja) スキュー補正回路
JP2748746B2 (ja) 位相同期発振器
JP3446725B2 (ja) クロック供給装置およびクロック供給方法
JP2000241524A (ja) デジタルプロセッシングｐｌｌ
GB2360152A (en) Control circuit arrangements
KR100346725B1 (ko) 위상동기루우프회로
JPH07250051A (ja) 平均周波数抽出用デジタルｐｌｌ回路
JPH03263922A (ja) 位相同期発振器
JPH1155115A (ja) 外部同期クロック発生装置
JPH0435929B2 (ja)
JPS60216647A (ja) ジツタ除去同期装置