JPH1155115A - 外部同期クロック発生装置 - Google Patents
外部同期クロック発生装置Info
- Publication number
- JPH1155115A JPH1155115A JP9214289A JP21428997A JPH1155115A JP H1155115 A JPH1155115 A JP H1155115A JP 9214289 A JP9214289 A JP 9214289A JP 21428997 A JP21428997 A JP 21428997A JP H1155115 A JPH1155115 A JP H1155115A
- Authority
- JP
- Japan
- Prior art keywords
- external
- signal
- clock
- external synchronous
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 外部同期信号に同期して映像を出力する装置
において、外部同期信号への高速プルインおよび低ジッ
ターのクロックを生成することを目的とする。 【解決手段】 信号検出器１０５は、外部同期信号が入
力されたことを検出し出力信号は出力信号を極性反転す
る。応答切換制御器１０６は、極性反転した検出信号か
らT１＋α（ただし、α≧０）時間以上遅延後に可変ル
ープフィルタ１０７のＳＷ１をＯＮにする。 ＰＬＬ
は、T１＋αの間に高速応答で安定なロックインを行
い、以降低速応答に切換りジッターの少ない安定したク
ロックが電圧制御発振器１０１から生成される。
において、外部同期信号への高速プルインおよび低ジッ
ターのクロックを生成することを目的とする。 【解決手段】 信号検出器１０５は、外部同期信号が入
力されたことを検出し出力信号は出力信号を極性反転す
る。応答切換制御器１０６は、極性反転した検出信号か
らT１＋α（ただし、α≧０）時間以上遅延後に可変ル
ープフィルタ１０７のＳＷ１をＯＮにする。 ＰＬＬ
は、T１＋αの間に高速応答で安定なロックインを行
い、以降低速応答に切換りジッターの少ない安定したク
ロックが電圧制御発振器１０１から生成される。
Description
【０００１】
【発明の属する技術分野】本発明は、外部同期信号に同
期して映像信号等を出力するための外部同期クロック発
生装置に関する。
期して映像信号等を出力するための外部同期クロック発
生装置に関する。
【０００２】
【従来の技術】図４は、従来の外部同期クロック発生装
置の構造を示すブロック図であり、電圧制御発振器１０
１は、外部同期信号のバースト周波数の４逓倍の周波数
を発振し入力電圧の制御で可変したクロックを生成す
る。分周器１０２は、電圧制御発振器１０１からのクロ
ック周波数を１／４分周して出力する。位相比較器１０
３は、外部同期信号のバーストと分周器１０２からのク
ロックの位相差を検出し位相差信号を出力する。可変ル
ープフィルタ１０４は、位相比較器１０３からの位相差
信号の高周波成分を抑圧して出力する。
置の構造を示すブロック図であり、電圧制御発振器１０
１は、外部同期信号のバースト周波数の４逓倍の周波数
を発振し入力電圧の制御で可変したクロックを生成す
る。分周器１０２は、電圧制御発振器１０１からのクロ
ック周波数を１／４分周して出力する。位相比較器１０
３は、外部同期信号のバーストと分周器１０２からのク
ロックの位相差を検出し位相差信号を出力する。可変ル
ープフィルタ１０４は、位相比較器１０３からの位相差
信号の高周波成分を抑圧して出力する。
【０００３】
【発明が解決しようとする課題】この外部同期クロック
発生装置においては、外部同期信号位相に電圧制御発振
器（Voltage Controlled Oscillator:図ではＶＣＯと記
述）のクロック位相がロックイン後の外部同期信号位相
に対する定常位相変動（以降ジッターと呼ぶ）を抑える
ために、ループフィルタの応答を遅くする必要がある。
しかし、あまり遅くし過ぎると部品バラツキや温度変化
によって外部同期信号が入力されたときに外部同期信号
位相に電圧制御発振器のクロック位相がロックインでき
なくなってしまう。したがって、ジッターとロックイン
特性が共に満足できるようなループフィルタの応答を決
める必要があった。
発生装置においては、外部同期信号位相に電圧制御発振
器（Voltage Controlled Oscillator:図ではＶＣＯと記
述）のクロック位相がロックイン後の外部同期信号位相
に対する定常位相変動（以降ジッターと呼ぶ）を抑える
ために、ループフィルタの応答を遅くする必要がある。
しかし、あまり遅くし過ぎると部品バラツキや温度変化
によって外部同期信号が入力されたときに外部同期信号
位相に電圧制御発振器のクロック位相がロックインでき
なくなってしまう。したがって、ジッターとロックイン
特性が共に満足できるようなループフィルタの応答を決
める必要があった。
【０００４】本発明は、ロックイン特性を犠牲にするこ
となくジッターを抑えられる外部同期クロック発生装置
の提供を目的とする。
となくジッターを抑えられる外部同期クロック発生装置
の提供を目的とする。
【０００５】
【課題を解決するための手段】この課題を解決するため
に本発明は、外部同期信号に位相同期したクロックを生
成する外部同期クロック発生手段において、外部同期信
号検出手段が外部同期信号を検出した際、応答切換信号
発生手段が、少なくとも外部同期クロック発生手段が外
部同期信号位相に同期したクロックを生成するまでのロ
ックインの間、外部同期クロック発生手段を高速応答に
し、それ以降低速応答に切換えることで、ジッターの少
ない外部同期クロックを生成すると共に、外部同期信号
検出手段が外部同期信号がなくなったことをことを検出
した際は、応答切換信号発生手段が延滞なく外部同期ク
ロック発生手段を高速応答に切換えて、次に外部同期信
号を検出した際に安定なロックインを確保する。
に本発明は、外部同期信号に位相同期したクロックを生
成する外部同期クロック発生手段において、外部同期信
号検出手段が外部同期信号を検出した際、応答切換信号
発生手段が、少なくとも外部同期クロック発生手段が外
部同期信号位相に同期したクロックを生成するまでのロ
ックインの間、外部同期クロック発生手段を高速応答に
し、それ以降低速応答に切換えることで、ジッターの少
ない外部同期クロックを生成すると共に、外部同期信号
検出手段が外部同期信号がなくなったことをことを検出
した際は、応答切換信号発生手段が延滞なく外部同期ク
ロック発生手段を高速応答に切換えて、次に外部同期信
号を検出した際に安定なロックインを確保する。
【０００６】
【発明の実施の形態】本発明の請求項１に記載の発明
は、外部同期信号に位相同期したクロックを生成する外
部同期クロック発生手段において、外部同期信号検出手
段が外部同期信号を検出した際、応答切換信号発生手段
が、少なくとも外部同期クロック発生手段が外部同期信
号位相に同期したクロックを生成するまでのロックイン
の間、外部同期クロック発生手段を高速応答にし、それ
以降低速応答に切換えることで、ジッターの少ない外部
同期クロックを生成すると共に、外部同期信号検出手段
が外部同期信号がなくなったことをことを検出した際
は、応答切換信号発生手段が延滞なく外部同期クロック
発生手段を高速応答に切換えて、次に外部同期信号を検
出した際に安定なロックインを確保でき、また応答切換
タイミングを任意に設定できるという作用を有する。
は、外部同期信号に位相同期したクロックを生成する外
部同期クロック発生手段において、外部同期信号検出手
段が外部同期信号を検出した際、応答切換信号発生手段
が、少なくとも外部同期クロック発生手段が外部同期信
号位相に同期したクロックを生成するまでのロックイン
の間、外部同期クロック発生手段を高速応答にし、それ
以降低速応答に切換えることで、ジッターの少ない外部
同期クロックを生成すると共に、外部同期信号検出手段
が外部同期信号がなくなったことをことを検出した際
は、応答切換信号発生手段が延滞なく外部同期クロック
発生手段を高速応答に切換えて、次に外部同期信号を検
出した際に安定なロックインを確保でき、また応答切換
タイミングを任意に設定できるという作用を有する。
【０００７】以下、本発明の実施の形態について、図１
から図３を用いて説明する。 （実施の形態１）図１は、外部同期クロック発生装置の
ブロック図を示す。
から図３を用いて説明する。 （実施の形態１）図１は、外部同期クロック発生装置の
ブロック図を示す。
【０００８】図１において、外部同期クロック発生手段
は、本実施例では電圧制御発振器１０１と、分周器１０
２と、位相比較器１０３と、可変ループフィルタ１０７
で構成されており、外部同期信号のバースト位相にロッ
クしたクロックを生成するPhase Locked Loop（以降Ｐ
ＬＬと記述する）である。電圧制御発振器１０１は、外
部同期信号のバースト周波数の４逓倍の周波数を発振し
入力電圧の制御で可変したクロックを生成する。分周器
１０２は、電圧制御発振器１０１からのクロック周波数
を１／４分周して出力する。位相比較器１０３は、外部
同期信号のバーストと分周器１０２からのクロックの位
相差を検出し位相差信号を出力する。可変ループフィル
タ１０７は、演算増幅器ＩＣ１、入力抵抗Ｒ１、帰還抵
抗Ｒ２とＲ３、帰還容量Ｃ１、スイッチＳＷ１、抵抗Ｒ
４で構成され、伝達関数ＦはＳＷ１がＯＦＦの場合、
（数１）で表される。
は、本実施例では電圧制御発振器１０１と、分周器１０
２と、位相比較器１０３と、可変ループフィルタ１０７
で構成されており、外部同期信号のバースト位相にロッ
クしたクロックを生成するPhase Locked Loop（以降Ｐ
ＬＬと記述する）である。電圧制御発振器１０１は、外
部同期信号のバースト周波数の４逓倍の周波数を発振し
入力電圧の制御で可変したクロックを生成する。分周器
１０２は、電圧制御発振器１０１からのクロック周波数
を１／４分周して出力する。位相比較器１０３は、外部
同期信号のバーストと分周器１０２からのクロックの位
相差を検出し位相差信号を出力する。可変ループフィル
タ１０７は、演算増幅器ＩＣ１、入力抵抗Ｒ１、帰還抵
抗Ｒ２とＲ３、帰還容量Ｃ１、スイッチＳＷ１、抵抗Ｒ
４で構成され、伝達関数ＦはＳＷ１がＯＦＦの場合、
（数１）で表される。
【０００９】
【数１】
【００１０】また、ＳＷ１がＯＮの場合は、（数２）で
表される。
表される。
【００１１】
【数２】
【００１２】となり、（数２）は（数１）に比べ高周波
成分を抑圧して出力する。信号検出器１０５は、外部同
期信号の有無を検出して出力する。応答切換制御器１０
６は、信号検出器１０５の検出信号の極性反転のタイミ
ングから適切なタイミングで可変ループフィルタ１０７
のＳＷ１を制御する。
成分を抑圧して出力する。信号検出器１０５は、外部同
期信号の有無を検出して出力する。応答切換制御器１０
６は、信号検出器１０５の検出信号の極性反転のタイミ
ングから適切なタイミングで可変ループフィルタ１０７
のＳＷ１を制御する。
【００１３】以上のように構成された本実施の形態の外
部同期クロック発生装置の動作を、図２および図３を用
いて説明する。図２は、外部同期信号の入力およびオフ
時の可変応答ループフィルタの切換えタイミング図であ
り、図３は、外部同期クロック発生装置のＰＬＬ部のオ
ープンループゲイン特性図である。
部同期クロック発生装置の動作を、図２および図３を用
いて説明する。図２は、外部同期信号の入力およびオフ
時の可変応答ループフィルタの切換えタイミング図であ
り、図３は、外部同期クロック発生装置のＰＬＬ部のオ
ープンループゲイン特性図である。
【００１４】外部同期信号がない場合、応答切換制御器
１０６は可変ループフィルタ１０７のＳＷ１をＯＦＦに
する。このとき、電圧制御発振器１０１と分周器１０２
と位相比較器１０３と可変ループフィルタ１０７からな
るＰＬＬのオープンループゲインは図３の実線に示すよ
うに高周波成分を抑圧しない特性になり、 ＰＬＬは高
速応答状態になっている。
１０６は可変ループフィルタ１０７のＳＷ１をＯＦＦに
する。このとき、電圧制御発振器１０１と分周器１０２
と位相比較器１０３と可変ループフィルタ１０７からな
るＰＬＬのオープンループゲインは図３の実線に示すよ
うに高周波成分を抑圧しない特性になり、 ＰＬＬは高
速応答状態になっている。
【００１５】次に外部同期信号が時間ｔ０で入力された
場合であるが、ＰＬＬは時間ｔ０からＴ１時間で外部同
期信号のバースト位相にロックインしたクロックを電圧
制御発振器１０１が生成する。応答切換制御器１０６
は、信号検出器１０５から時間ｔ０で極性反転した検出
信号からＴ１＋α（ただし、α≧０）時間以上遅延後に
可変ループフィルタ１０７のＳＷ１をＯＮにする。これ
によってＰＬＬのオープンループゲインは図３の点線に
示すように高周波成分を抑圧した特性になり、ＰＬＬは
低速応答状態になりジッターの少ない安定したクロック
が電圧制御発振器１０１から生成される。
場合であるが、ＰＬＬは時間ｔ０からＴ１時間で外部同
期信号のバースト位相にロックインしたクロックを電圧
制御発振器１０１が生成する。応答切換制御器１０６
は、信号検出器１０５から時間ｔ０で極性反転した検出
信号からＴ１＋α（ただし、α≧０）時間以上遅延後に
可変ループフィルタ１０７のＳＷ１をＯＮにする。これ
によってＰＬＬのオープンループゲインは図３の点線に
示すように高周波成分を抑圧した特性になり、ＰＬＬは
低速応答状態になりジッターの少ない安定したクロック
が電圧制御発振器１０１から生成される。
【００１６】この時間Ｔ１は、外部同期信号が入力して
から外部同期信号のバースト位相に電圧制御発振器のク
ロック位相がロックインするまでの時間である。この時
間Ｔ１を、部品バラツキや温度変化等の最悪条件下での
ロックイン時間以上に設定しておくことで、ロックイン
完了までは必ず高速応答状態にできる。
から外部同期信号のバースト位相に電圧制御発振器のク
ロック位相がロックインするまでの時間である。この時
間Ｔ１を、部品バラツキや温度変化等の最悪条件下での
ロックイン時間以上に設定しておくことで、ロックイン
完了までは必ず高速応答状態にできる。
【００１７】次に外部同期信号が時間ｔ１でなくなった
場合であるが、信号検出器１０５から時間ｔ１で外部同
期信号がなくなった旨の極性反転した検出信号とほぼ同
時刻に可変ループフィルタ１０７のＳＷ１をＯＦＦにし
てＰＬＬを高速応答状態にする。これによって、時間ｔ
１以降に外部同期信号が入力されたときに安定なロック
インを確保することができる。
場合であるが、信号検出器１０５から時間ｔ１で外部同
期信号がなくなった旨の極性反転した検出信号とほぼ同
時刻に可変ループフィルタ１０７のＳＷ１をＯＦＦにし
てＰＬＬを高速応答状態にする。これによって、時間ｔ
１以降に外部同期信号が入力されたときに安定なロック
インを確保することができる。
【００１８】
【発明の効果】可変ループフィルタの応答を外部同期信
号の入力時、外部同期信号のバースト位相に電圧制御発
振器のクロック位相がロックインするまでの時間、高速
応答状態にし、安定ロックイン後低速応答状態に切り換
えることができるので、安定なロックインと優れた低ジ
ッターのクロックを提供できる。また、外部同期信号が
瞬間的に欠落した場合でも、瞬時に可変ループフィルタ
の応答を高速状態に切換えるので、常に安定なロックイ
ンができるという効果がある。更に、外部同期信号検出
後の可変ループフィルタの応答の切換えタイミングは、
任意の時間に設定できるので、部品バラツキや温度変化
等の最悪条件下でのロックイン時間以上で切換わる様に
設定しておけば、あらゆる環境下でも安定な外部同期の
クロックを提供できるという有利な効果が得られる。
号の入力時、外部同期信号のバースト位相に電圧制御発
振器のクロック位相がロックインするまでの時間、高速
応答状態にし、安定ロックイン後低速応答状態に切り換
えることができるので、安定なロックインと優れた低ジ
ッターのクロックを提供できる。また、外部同期信号が
瞬間的に欠落した場合でも、瞬時に可変ループフィルタ
の応答を高速状態に切換えるので、常に安定なロックイ
ンができるという効果がある。更に、外部同期信号検出
後の可変ループフィルタの応答の切換えタイミングは、
任意の時間に設定できるので、部品バラツキや温度変化
等の最悪条件下でのロックイン時間以上で切換わる様に
設定しておけば、あらゆる環境下でも安定な外部同期の
クロックを提供できるという有利な効果が得られる。
【図１】本発明の実施の形態における外部同期クロック
発生装置のブロック図
発生装置のブロック図
【図２】本発明の実施の形態における外部同期クロック
発生装置の外部同期信号の入力およびオフ時の可変応答
ループフィルタの切換えタイミング図
発生装置の外部同期信号の入力およびオフ時の可変応答
ループフィルタの切換えタイミング図
【図３】本発明の実施の形態における外部同期クロック
発生装置のＰＬＬ部のオープンループゲイン特性図
発生装置のＰＬＬ部のオープンループゲイン特性図
【図４】従来の外部同期クロック発生装置のブロック図
１０１ 電圧制御発振器 １０３ 位相比較器 １０５ 信号検出器 １０６ 応答切換制御器 １０７ 可変ループフィルタ
Claims (2)
- 【請求項１】 外部同期信号に位相同期したクロックを
生成する外部同期クロック発生手段において、外部同期
信号検出手段が外部同期信号を検出した際、応答切換信
号発生手段が、少なくとも外部同期クロック発生手段が
外部同期信号位相に同期したクロックを生成するまでの
ロックインの間、外部同期クロック発生手段を高速応答
にし、それ以降低速応答に切換えることで、ジッターの
少ない外部同期クロックを生成すると共に、外部同期信
号検出手段が外部同期信号がなくなったことをことを検
出した際は、応答切換信号発生手段が延滞なく外部同期
クロック発生手段を高速応答に切換えて、次に外部同期
信号を検出した際に安定なロックインを確保できること
を特徴とする外部同期クロック発生装置。 - 【請求項２】 外部同期クロック発生手段の応答切換タ
イミングを生成する応答切換信号発生手段は、外部同期
信号検出手段が外部同期信号を検出してから、外部同期
クロック発生手段の応答切換タイミングを任意に設定す
ることができ、外部同期クロック発生手段の部品ばらつ
きによるロックイン最大時間以上に設定することで、常
に安定なロックインを確保できることを特徴とする請求
項１記載の外部同期クロック発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9214289A JPH1155115A (ja) | 1997-08-08 | 1997-08-08 | 外部同期クロック発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9214289A JPH1155115A (ja) | 1997-08-08 | 1997-08-08 | 外部同期クロック発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1155115A true JPH1155115A (ja) | 1999-02-26 |
Family
ID=16653271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9214289A Pending JPH1155115A (ja) | 1997-08-08 | 1997-08-08 | 外部同期クロック発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1155115A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100817023B1 (ko) | 2006-12-04 | 2008-03-27 | 한국전자통신연구원 | 채널 대역이 가변적인 ｏｆｄｍ 시스템의 ｐｌｌ 장치 및그 동작 방법 |
| US7612618B2 (en) | 2006-12-04 | 2009-11-03 | Electronics And Telecommunications Research Institute | PLL apparatus for OFDM system having variable channel bands and operating method thereof |
-
1997
- 1997-08-08 JP JP9214289A patent/JPH1155115A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100817023B1 (ko) | 2006-12-04 | 2008-03-27 | 한국전자통신연구원 | 채널 대역이 가변적인 ｏｆｄｍ 시스템의 ｐｌｌ 장치 및그 동작 방법 |
| US7612618B2 (en) | 2006-12-04 | 2009-11-03 | Electronics And Telecommunications Research Institute | PLL apparatus for OFDM system having variable channel bands and operating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924773B2 (ja) | 位相同期システム | |
| JPH1155115A (ja) | 外部同期クロック発生装置 | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| EP1265365A2 (en) | Frequency synchronous apparatus and frequency synchronous control method | |
| JPH05268078A (ja) | 周波数監視機能を有するｐｌｌキャリブレーション回路 | |
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPS5915235B2 (ja) | 位相同期装置 | |
| JPH10145228A (ja) | ディジタル位相同期方法及びその装置 | |
| JP2001060866A (ja) | 水平同期信号に対する位相同期ループ回路 | |
| JPH06261224A (ja) | Ｐｌｌ回路 | |
| JPS6356018A (ja) | Ｐｌｌの同期引き込み方式 | |
| JP2000031819A (ja) | クロック同期回路 | |
| JPH04273618A (ja) | Ｐｌｌ回路 | |
| JPH0722943A (ja) | Ｐｌｌ装置 | |
| JPH01106522A (ja) | 位相同期回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPH05335942A (ja) | 位相調整回路 | |
| JPH02124638A (ja) | シンセサイズド信号発生装置 | |
| JPH08237123A (ja) | 位相同期回路 | |
| JPH04301926A (ja) | Ｐｌｌ回路 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPH08172355A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040622 |