JPS6356018A - Pllの同期引き込み方式 - Google Patents
Pllの同期引き込み方式Info
- Publication number
- JPS6356018A JPS6356018A JP61199759A JP19975986A JPS6356018A JP S6356018 A JPS6356018 A JP S6356018A JP 61199759 A JP61199759 A JP 61199759A JP 19975986 A JP19975986 A JP 19975986A JP S6356018 A JPS6356018 A JP S6356018A
- Authority
- JP
- Japan
- Prior art keywords
- output
- controlled oscillator
- frequency
- phase detector
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
位相同期回路(PL’L’)において、位相検波器出力
と′ル圧制御発振器制御入力との間に指数特性(ログ)
アンプを挿入することによって、位相検波器の出力を整
流するローパスフィルタの時定数を小さくしても定常状
態で周波数安定度の低下を防止できる。一方、同期外れ
時には周波数変動量が大きく、従って応答特性ひいては
同期引き込み時間特性が劣化することがない。
と′ル圧制御発振器制御入力との間に指数特性(ログ)
アンプを挿入することによって、位相検波器の出力を整
流するローパスフィルタの時定数を小さくしても定常状
態で周波数安定度の低下を防止できる。一方、同期外れ
時には周波数変動量が大きく、従って応答特性ひいては
同期引き込み時間特性が劣化することがない。
本発明は位相同期回路(PLL)の同期引き込み方式に
係り、同期引さ込み時間特性を維持しながら定常状態で
の周波数安定度を改善したELLの同期引を込み方式に
関するものである。
係り、同期引さ込み時間特性を維持しながら定常状態で
の周波数安定度を改善したELLの同期引を込み方式に
関するものである。
PLLは発振器を有し、外部入力信号用、皮数に位相同
期した同波数で発振して出力を発生することができるも
のであり、外部入力に同期した定常状態では発振周波数
の安定度が良好であるとともに、何らかの原因で同期外
れ状態になったときは、外部入力に速かに追従すること
ができ同期引冬込み時間特性が良好であるこ七が必要と
されるものである。
期した同波数で発振して出力を発生することができるも
のであり、外部入力に同期した定常状態では発振周波数
の安定度が良好であるとともに、何らかの原因で同期外
れ状態になったときは、外部入力に速かに追従すること
ができ同期引冬込み時間特性が良好であるこ七が必要と
されるものである。
〔従来の技術フ
第4図は従来のPLLの構成をブロック図によって例示
したものである。同図において1は電圧制御発振器(V
CO)であって、入力制御電圧e、の大きさに応じて変
化する周波数fで発振して、出力信号を発生する。2は
分局器であって電圧制御発振器1の出力周波数を所定分
局比で分周した出力信号ftpを発生する。3は位相検
波器であって、入力信号Fと分周器2の分周出力fdと
を位相比較して、位相差に応じた大きさを有する検波出
力を発生する。4はローパスフィルタであって、位相検
波器3の出力を整流し直流化して制御電圧e、を発生し
、電圧制御発振器1に供給する。
したものである。同図において1は電圧制御発振器(V
CO)であって、入力制御電圧e、の大きさに応じて変
化する周波数fで発振して、出力信号を発生する。2は
分局器であって電圧制御発振器1の出力周波数を所定分
局比で分周した出力信号ftpを発生する。3は位相検
波器であって、入力信号Fと分周器2の分周出力fdと
を位相比較して、位相差に応じた大きさを有する検波出
力を発生する。4はローパスフィルタであって、位相検
波器3の出力を整流し直流化して制御電圧e、を発生し
、電圧制御発振器1に供給する。
第5図はこの場合における電圧制御発振器1の制御電圧
対発振周波数の特性を例示したものであって、制御電圧
e、が0.8〜6.8 (V)の範囲で変化したとき、
発振周波数の変化Δfと基準となる発振周波数fとの比
すなわち周波数変化率Δf/fは、−600〜600
(p7+m) の範囲で直線的に変化することが示さ
れている。
対発振周波数の特性を例示したものであって、制御電圧
e、が0.8〜6.8 (V)の範囲で変化したとき、
発振周波数の変化Δfと基準となる発振周波数fとの比
すなわち周波数変化率Δf/fは、−600〜600
(p7+m) の範囲で直線的に変化することが示さ
れている。
第4図に示されたPLLにおいて、同期外れを生じた場
合の同期引き込み時間はローパスフィルタ4の時定数に
よって異なり、時定数が大きいほど応答速度も遅くなる
。そこで同期引き込み時間を短くする必要がある場合は
、ローパスフィルタ4の時定数を小さくすることによっ
て応答速度を向上させる方法が一般に用いられているが
、この場合はローパスフィルタ4による位相検波出力の
平滑化が不十分となって、定常状態での周波数安定度が
悪化するという問題が生じる。
合の同期引き込み時間はローパスフィルタ4の時定数に
よって異なり、時定数が大きいほど応答速度も遅くなる
。そこで同期引き込み時間を短くする必要がある場合は
、ローパスフィルタ4の時定数を小さくすることによっ
て応答速度を向上させる方法が一般に用いられているが
、この場合はローパスフィルタ4による位相検波出力の
平滑化が不十分となって、定常状態での周波数安定度が
悪化するという問題が生じる。
本発明はこのような従来技術の問題点を解決しようとす
るものであって、第1図に示すような原理的構成を有し
ている。
るものであって、第1図に示すような原理的構成を有し
ている。
電圧制御発振器1は、制御入力に応じた周波数で発振し
て出力を発生する。
て出力を発生する。
位相検波器6は、電圧制御発振器1の出力信号を入力信
号とを比較して、位相差に応じた検波出力を発生する。
号とを比較して、位相差に応じた検波出力を発生する。
ログアンプ5は指数関数特性を有し、位相検波出力の出
力に指数特性を付与して、電圧制御発振器1に供給する
。
力に指数特性を付与して、電圧制御発振器1に供給する
。
ログアンプ5は位相検波器6の出力に対して指数特性を
付与して電圧制御発振器1に与える。従って電圧制御発
振器1の発振周波数は位相検波出力に対して指数関数的
に変化する。一方、位相検波器6の出力を整流するロー
パスフィルタ4の時定数を小さくする。従って定常状態
では制御電圧の変化に対する発振周波数の変化量が少い
ので、発振周波数が不安定になることが防止される。−
方、同期外れ状態になったときは、発振周波数の変化量
が大きく、従って十分な大きさの制御電圧を生じるので
、追従速度ひいては同期引へ込み時間が悪化することは
ない。
付与して電圧制御発振器1に与える。従って電圧制御発
振器1の発振周波数は位相検波出力に対して指数関数的
に変化する。一方、位相検波器6の出力を整流するロー
パスフィルタ4の時定数を小さくする。従って定常状態
では制御電圧の変化に対する発振周波数の変化量が少い
ので、発振周波数が不安定になることが防止される。−
方、同期外れ状態になったときは、発振周波数の変化量
が大きく、従って十分な大きさの制御電圧を生じるので
、追従速度ひいては同期引へ込み時間が悪化することは
ない。
第2図は本発明の一実施例の構成を示し、第4図におけ
ると同じ部分は同じ番号で示されており、5は入力対出
力が指数特性を呈する指数特性(ログ)アンプである。
ると同じ部分は同じ番号で示されており、5は入力対出
力が指数特性を呈する指数特性(ログ)アンプである。
第2図の実施例においては、ローパスフィルタ4の出力
によって、ログアンプ5を経て指数特性に従った制御入
力を生じ、VCO1はこの制御入力に応じた発振周波数
fを生じる。
によって、ログアンプ5を経て指数特性に従った制御入
力を生じ、VCO1はこの制御入力に応じた発振周波数
fを生じる。
第3図は第2図の実施例におけるvcolの制御電圧対
発振周波数の特性例を示したものであって、ローパスフ
ィルタ4の出力である制御電圧e、が0.8〜6.8
(J’)の範囲で変化したとき、制御電圧e。
発振周波数の特性例を示したものであって、ローパスフ
ィルタ4の出力である制御電圧e、が0.8〜6.8
(J’)の範囲で変化したとき、制御電圧e。
の最小および最大に対応する、発振周波数変化率Δf/
fばそれぞれ一6oo (ppm)および600Cpp
m’lであって、第5図の場合と等しいが、jfil制
御電圧ecの中心値(3,8V)付近では制御電圧e、
の変化に伴う発振周波数の変化率Δf/fの値は小さく
、全体として指数関数的に変化する。
fばそれぞれ一6oo (ppm)および600Cpp
m’lであって、第5図の場合と等しいが、jfil制
御電圧ecの中心値(3,8V)付近では制御電圧e、
の変化に伴う発振周波数の変化率Δf/fの値は小さく
、全体として指数関数的に変化する。
第2図に示された実施例の回路では、同期外れの状態と
なったときは発振周波数は大きく変化する。一方、発振
周波数が基準周波数fに近い定常状態では制御電圧e、
が変化しても、発振周波数はあまυ変化しない。
なったときは発振周波数は大きく変化する。一方、発振
周波数が基準周波数fに近い定常状態では制御電圧e、
が変化しても、発振周波数はあまυ変化しない。
従ってローパスフィルタ4の時定数を小さくすることに
よって、定常状態での周波数安定度が低下することはな
く、一方、同期外れ状態になったときの応答速度は速く
、同期引き込み時間が短縮される。
よって、定常状態での周波数安定度が低下することはな
く、一方、同期外れ状態になったときの応答速度は速く
、同期引き込み時間が短縮される。
以上説明したように本発明の方式によれば、位相検波器
の出力を整流するローパスフィルタの時定数を小さくす
るとともに、ローパスフィルタと電圧制御発振器の間に
ログアンプを挿入することに二って、定常状態での周波
数安定度を良好にするとともに、同期外れ時の同期引き
込み時間特性を改善することができる。
の出力を整流するローパスフィルタの時定数を小さくす
るとともに、ローパスフィルタと電圧制御発振器の間に
ログアンプを挿入することに二って、定常状態での周波
数安定度を良好にするとともに、同期外れ時の同期引き
込み時間特性を改善することができる。
第1図は本発明の原理的構成を示す図、第2 ’r’A
は本発明の一実#i例の構成を示す図、第6図は第2図
の実施例における制御電圧対発振周波数変化室の特性例
を示す図、 第4図は従来のPLLの構成を例示する図、第5図は第
4図の構成における制御電圧対発振周波数変化率の特性
例を示す図である。 1・・・ttC圧制御発振器(vco’)2・・・分局
器(vrv) 3・・・位相検波器(PD) 4・・・ローパスフィルタ
は本発明の一実#i例の構成を示す図、第6図は第2図
の実施例における制御電圧対発振周波数変化室の特性例
を示す図、 第4図は従来のPLLの構成を例示する図、第5図は第
4図の構成における制御電圧対発振周波数変化率の特性
例を示す図である。 1・・・ttC圧制御発振器(vco’)2・・・分局
器(vrv) 3・・・位相検波器(PD) 4・・・ローパスフィルタ
Claims (1)
- 【特許請求の範囲】 電圧制御発振器(1)と、該電圧制御発振器(1)の出
力信号と入力信号とを位相比較する位相検波器(3)と
を具え、該位相検波器(3)の出力信号によつて電圧制
御発振器(1)の発振周波数を制御することによつて入
力信号と位相同期した出力信号を得る位相同期回路にお
いて、 入出力特性が指数関数特性であるログアンプ(5)を前
記位相検波器(3)と電圧制御発振器(1)の間に挿入
したことを特徴とするPLLの同期引き込み方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61199759A JPS6356018A (ja) | 1986-08-26 | 1986-08-26 | Pllの同期引き込み方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61199759A JPS6356018A (ja) | 1986-08-26 | 1986-08-26 | Pllの同期引き込み方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6356018A true JPS6356018A (ja) | 1988-03-10 |
Family
ID=16413149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61199759A Pending JPS6356018A (ja) | 1986-08-26 | 1986-08-26 | Pllの同期引き込み方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6356018A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0341834A2 (en) * | 1988-05-12 | 1989-11-15 | Digital Equipment Corporation | Phase locked loop with bandwidth ramp |
JPH0533945U (ja) * | 1991-10-16 | 1993-05-07 | 株式会社神戸製鋼所 | 連鋳鋳込設備 |
JP2009302852A (ja) * | 2008-06-12 | 2009-12-24 | Sumitomo Electric Ind Ltd | 光受信回路、光受信回路のタイミング設定方法および光受信装置 |
-
1986
- 1986-08-26 JP JP61199759A patent/JPS6356018A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0341834A2 (en) * | 1988-05-12 | 1989-11-15 | Digital Equipment Corporation | Phase locked loop with bandwidth ramp |
JPH0221738A (ja) * | 1988-05-12 | 1990-01-24 | Digital Equip Corp <Dec> | 位相ロック・ループ |
JPH0533945U (ja) * | 1991-10-16 | 1993-05-07 | 株式会社神戸製鋼所 | 連鋳鋳込設備 |
JP2009302852A (ja) * | 2008-06-12 | 2009-12-24 | Sumitomo Electric Ind Ltd | 光受信回路、光受信回路のタイミング設定方法および光受信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000031820A (ja) | 周波数合成器 | |
WO2003065586A3 (en) | Phase-locked-loop with reduced clock jitter | |
JPS6356018A (ja) | Pllの同期引き込み方式 | |
JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
KR100498411B1 (ko) | 주파수동기제어방법및이를수행하는위상동기루프 | |
JPS58131820A (ja) | 位相同期回路 | |
JPS59202736A (ja) | 位相同期回路 | |
JPH0287822A (ja) | 自動位相制御回路 | |
JPH02180429A (ja) | Pll回路 | |
JPS6319095B2 (ja) | ||
US20040196941A1 (en) | Clock recovery circuit capable of automatically adjusting frequency range of VCO | |
JP2001230670A (ja) | Pll発振回路 | |
JPS6397016A (ja) | 位相同期発振回路 | |
JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
JP2002217721A (ja) | Pll制御方法及びpll回路 | |
JP2000031819A (ja) | クロック同期回路 | |
JP3564424B2 (ja) | Pll回路 | |
JP2001186014A (ja) | 位相同期装置、位相同期方法および通信装置 | |
JPH0669912A (ja) | 位相同期発振器 | |
JPH0458614A (ja) | Pllシンセサイザ | |
JPH1155115A (ja) | 外部同期クロック発生装置 | |
JPH03101311A (ja) | 位相同期発振回路 | |
JPS5912049B2 (ja) | Pll回路 | |
JPH09153797A (ja) | Pll回路 |