JP2592675B2 - フェーズロックループ回路調整方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、自走周波数（フリーランニング周波数）調
整抵抗を有するフェーズロックループ回路（以下、PLL
回路と言う）の調整方法に関する。

［従来の技術］ PLL回路はVCO（電圧制御発振器）と位相比較器と低域
フィルタとから成り、一般にはIC（集積回路）で構成さ
れている。このPLL回路において自走周波数（入力信号
がない場合又はオープンループの時のVCOの発振周波
数）は重要な意味を有する。従って、PLL回路は、ICに
対して外部接続される自走周波数調整抵抗を有する。

［発明が解決しようとする課題］ ところで、PLL回路においては、キャプチャーレンジ
（capture range）及びロックレンジ（lock range）も
重要な意味を有する。キャプチャーレンジは、引込範囲
又は捕獲範囲又はロックインレンジとも呼ばれるもので
あって、第４図のf1からf3までの区間の２Δfcであり、
最初にロックしていない状態から入力信号を変えていく
ことによってその信号にロックできるVCOの発振周波数
範囲である。一方、ロックレンジは、保持範囲又はホー
ルドインレンジとも呼ばれるものであって、第４図のf4
からf2までの区間の２ΔfLであり、最初にロックしてい
る状態で入力信号を変えていった場合にその信号のロッ
ク状態を保持することができるVCOの発振周波数範囲で
ある。なお、第４図（Ａ）は入力信号の周波数を徐々に
高くした場合のVCOの入力電圧の変化を示し、第４図
（Ｂ）は入力信号の周波数を徐々に低くした場合のVCO
の入力電圧の変化を示す。キャプチャーレンジ及びロッ
クレンジは重要ではあるが、従来は、自走周波数f0の設
定に基づいて必然的に決定された。自走周波数f0とキャ
プチャーレンジ又はロックレンジの限界周波数との差に
はバラツキがあるので、限界周波数を正確に設定するこ
とは困難であった。

そこで、本発明の目的は、キャプチャーレンジ又はロ
ックレンジの限界周波数を正確に設定することが可能な
調製方法を提供することにある。

［課題を解決するための手段］ 上記目的を達成するための本願発明は、実施例を示す
図面の符号を参照して説明すると、位相比較器２とロー
パスフィルタ３と電圧制御発振器４と自走周波数調整抵
抗５とを有し、前記位相比較器２の出力端子は前記ロー
パスフィルタ３を介して前記電圧制御発振器４の入力端
子に接続され、前記電圧制御発振器４の出力端子は前記
位相比較器２の第１の入力端子に接続され、前記自走周
波数調整抵抗５は前記電圧制御発振器４に接続された構
成のフェーズロックループ回路１のキャプチャーレンジ
又はロックレンジの一方の端の周波数を設定するための
フェーズロックループ回路調整方法であって、前記キャ
プチャーレンジ又はロックレンジの一方の端の所望限界
周波数と同一の周波数の所望周波数信号を発生する周波
数信号発生器８を用意して前記位相比較器２の第２の入
力端子に接続するステップと、周波数設定用位相比較器
９を用意し、この周波数設定用位相比較器９の一方の入
力端子を前記電圧制御発振器４の出力端子に接続し、こ
の周波数設定用位相比較器９の他方の入力端子を前記周
波数信号発生器８に接続するステップと、前記周波数信
号発生器８から出力された前記所望周波数信号を前記フ
ェーズロックループ回路１の前記位相比較器２と前記周
波数設定用位相比較器９にそれぞれ供給するステップ
と、前記周波数設定用位相比較器９によって前記所望周
波数信号と前記電圧制御発振器４の出力周波数信号との
同期状態を判定しつつ前記自走周波数調整抵抗５の値を
徐々に変化させ、前記所望周波数信号と前記出力周波数
信号との同期開始点又は同期外れ点で前記自走周波数調
整抵抗５の値を実質的に固定するステップとを備えてい
ることを特徴とするフェーズロックループ回路調整方法
に関するものである。

［発明の作用及び効果］ 本発明においては、周波数設定用位相比較器９を用意
し、キャプチャーレンジ又はロックレンジの一方の端の
所望限界周波数と同一の周波数の信号をフェーズロック
ループ回路１の位相比較器２に入力させると共に周波数
設定用位相比較器９にも入力させ、両者の同期状態を判
定しつつ自走周波数調整抵抗５の値を徐々に変化させ、
両入力の同期開始点又は同期外れ点で自動周波数調整抵
抗５の値を固定することによってキャプチヤーレンジ又
はロックレンジの一方の端の周波数を設定するので、キ
ャプチャーレンジ又はロックレンジの一方の端の周波数
の設定を正確且つ容易に達成することができる。

［実施例］ 次に、第１図〜第３図を参照して本発明の実施例に係
わるPLL調整回路及び調整方法を説明する。

第１図に原理的に示すようにPLL回路１は位置比較器
２と低域フィルタ（LPF）３とVCO4とから成り、VCO4は
自走周波数調整抵抗５を有している。位相比較器２の一
方の入力端子は周波数信号入力端子６に接続され、他方
の入力端子はVCO4の出力端子７に接続され、比較出力端
子は低域フィルタ３を介してVCO4の入力端子に接続され
ている。この実施例はロックレンジの下限周波数（第４
図のf4）を設定するために、PLL回路１の入力端子６に
ロックレンジ下限周波数（所望限界周波数）信号を発生
するパルス発生器８が接続されている。排他的ORゲート
から成る外部位相比較器９の一方の入力端子はパルス発
生器８に接続され、他方の入力端子はPLL回路１の出力
端子７に接続されている。抵抗調整回路10はファンクシ
ョントリマから成り、外部位置比較器９の出力に応答し
て自走周波数調整抵抗５を調整するものである。第２図
はPLL回路１を集積回路74HCT4046で構成した場合の具体
的接続関係を示す。

第１図の装置でロックレンジの下限周波数を設定する
場合には、パルス発生器８から所望下限周波数信号（方
形波パルス）を第３図（Ａ）に示すように発生させる。
また、自走周波数調整抵抗５の値は、ロック状態が得ら
れる値に予め設定しておく。これにより、PLL回路１の
出力端子７から第３図（Ｂ）のt1時点よりも前に示すパ
ルスが得られる。即ち、第３図（Ａ）示す所望下限周波
数信号に同期した第３図（Ｂ）の出力周波数信号を得る
ことができる。この時、外部比較器９の出力は第３図
（Ｃ）に示すように低レベル（Ｌ）である。抵抗調整回
路10は外部位相比較器９の低レベル出力に応答して、混
成集積回路の厚膜抵抗で形成された自走周波数長抵抗５
の抵抗値を徐々に大きくするようにファンクショントリ
ミングする。自走周波数とロックレンジ及びキャプチャ
ーレンジとは所定の関係を有するので、自走周波数調整
抵抗５を変えると、自走周波数は勿論のこと、ロックレ
ンジ及びキャプチャーレンジも変化する。自走周波数調
整抵抗５の値を徐々に大きくすると、ロック状態を維持
することが不可能になり、第３図のt1〜t2区間に示すよ
うにPLL回路１の出力信号と第３図（Ａ）の下限周波数
信号との間に位相差が生じ、外部比較器９から第３図
（Ｃ）に示すように位相差に対応した高レベル出力が発
生する。そこで、位相差が一定値以上になった時をロッ
ク外れと判定し、自走周波数調整抵抗５のトリミングを
中止する。これにより、ロックレンジの下限周波数が設
定されたことになる。

この実施例では、ロックレンジ下限周波数を2.93MHz
に設定した。これにより、自走周波数は3.78MHz、ロッ
クレンジ上限周波数は5.12MHzであった。複数個のPLL回
路について同様な調整を行ったところ、すべてのものに
おいてロックレンジの下限周波数が2.95MHz以下、ロッ
クレンジ上限周波数が4.929MHz以上となり、2.95〜4.92
9MHzのロックレンジを確保することができた。

［変形例］ 本発明は上述の実施例に限定されるものでなく、例え
ば次の変形が可能なものである。

（１） キャプチャーレンジの上限周波数を設定するた
めに、自走周波数調整抵抗５の最初の値をキャプチャー
レンジの上限周波数よりも高い周波数が得られる値に設
定し、パルス発生器８から所望キャプチャーレンジ上限
周波数を発生させ、ロックが外れている状態から自走周
波数調整抵抗５を徐々にトリミングすることによってロ
ックされる点を外部比較器９で判定し、この時点で自走
周波数調整抵抗５の調整を停止し、キャプチャーレンジ
上限周波数を得てもよい。

（２） 自走周波数調整抵抗５として徐々に抵抗値を低
くすることができるものを設け、パルス発生器８から所
望ロックレンジ上限周波数を発生させ、自走周波数調整
抵抗５の調整によってロック状態からロックが外れる点
を外部比較器９で判定し、調整を停止してロックレンジ
上限周波数を設定してもよい。また、キャプチャーレン
ジの下限周波数も同様に設定することができる。

（３） 位相比較器９を排他的ORゲート以外の形式のも
のとすることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係わるPLL調整回路を示すブ
ロック図、 第２図は第１図のPLL調整回路を詳しく示すブロック
図、 第３図は第１図の外部位相比較器の入出力を原理的に示
す波形図、 第４図はロックレンジ及びキャプチャーレンジを説明す
るために周波数−電圧関係を示す図である。 １……PLL回路、２……位相比較器、４……VCO、５……
自走周波数調整抵抗、８……パルス発生器、９……外部
位相比較器、10……抵抗調整回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】位相比較器（２）とローパスフィルタ
   （３）と電圧制御発振器（４）と自走周波数調整抵抗
   （５）とを有し、前記位相比較器（２）の出力端子は前
   記ローパスフィルタ（３）を介して前記電圧制御発振器
   （４）の入力端子に接続され、前記電圧制御発振器
   （４）の出力端子は前記位相比較器（２）の第１の入力
   端子に接続され、前記自走周波数調整抵抗（５）は前記
   電圧制御発振器（４）に接続された構成のフェーズロッ
   クループ回路（１）のキャプチャーレンジ又はロックレ
   ンジの一方の端の周波数を設定するためのフェーズロッ
   クループ回路調整方法であって、 前記キャプチャーレンジ又はロックレンジの一方の端の
   所望限界周波数と同一の周波数の所望周波数信号を発生
   する周波数信号発生器（８）を用意して前記位相比較器
   （２）の第２の入力端子に接続するステップと、 周波数設定用位相比較器（９）を用意し、この周波数設
   定用位相比較器（９）の一方の入力端子を前記電圧制御
   発振器（４）の出力端子に接続し、この周波数設定用位
   相比較器（９）の他方の入力端子を前記周波数信号発生
   器（８）に接続するステップと、 前記周波数信号発生器（８）から出力された前記所望周
   波数信号を前記フェーズロックループ回路（１）の前記
   位相比較器（２）と前記周波数設定用位相比較器（９）
   にそれぞれ供給するステップと、 前記周波数設定用位相比較器（９）によって前記所望周
   波数信号と前記電圧制御発振器（４）の出力周波数信号
   との同期状態を判定しつつ前記自走周波数調整抵抗
   （５）の値を徐々に変化させ、前記所望周波数信号と前
   記出力周波数信号との同期開始点又は同期外れ点で前記
   自走周波数調整抵抗（５）の値を実質的に固定するステ
   ップと を備えていることを特徴とするフェーズロックループ回
   路調整方法。